JP2006313799A - 積層形mcmおよびその製造方法 - Google Patents

積層形mcmおよびその製造方法 Download PDF

Info

Publication number
JP2006313799A
JP2006313799A JP2005135463A JP2005135463A JP2006313799A JP 2006313799 A JP2006313799 A JP 2006313799A JP 2005135463 A JP2005135463 A JP 2005135463A JP 2005135463 A JP2005135463 A JP 2005135463A JP 2006313799 A JP2006313799 A JP 2006313799A
Authority
JP
Japan
Prior art keywords
mcm
substrate
board
laminated
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005135463A
Other languages
English (en)
Inventor
Shunichi Sakata
俊一 坂田
Yoshiyuki Nakao
圭志 中尾
Shigenori Takayama
茂典 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2005135463A priority Critical patent/JP2006313799A/ja
Publication of JP2006313799A publication Critical patent/JP2006313799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 積層形MCM中に搭載される電子部品の信頼性検査を容易にし、また十分な機械的強度を確保できる積層形MCMの製造方法を提供する。
【解決手段】 本発明の積層形MCM23は、はんだボール11を電極端子とする第1のMCM基板17Aと、同じく第2のMCM基板17Bと、第1のMCM基板と第2のMCM基板とを接続する接続部材とを有し、このいずれかのMCM基板をマザーボード10に接合する製造方法であり、接続部材を両MCM基板の電極端子の位置に対応した部位にパッド26を設けて支柱16とし、第1のMCM基板を1回のリフロー工程で作製し、第2のMCM基板を1回のリフロー工程で作製し、第1のMCM基板と第2のMCM基板との間に支柱を配置して積層形MCMを形成し、積層形MCMをマザーボード上に搭載し、1回のリフロー工程にて積層形MCMとマザーボードとを接合するものである。
【選択図】 図1

Description

本発明は、1枚の基板に複数の電子部品を搭載するマルチチップモジュール(以下MCMという)に関し、特に該MCMを多階層構成にしたMCM(以下積層形MCMという)およびその製造方法に関する。
従来の積層形MCMの製造工法では、MCM基板(材質は、ガラスエポキシ、セラミック等)に電子部品を実装し、該MCM基板を複数枚重ねて多階層構成にし、この状態ではんだリフローを行いMCM基板間の電気的接続をとり積層形MCMを製作する。この積層形MCMをマザーボードに搭載し、再度はんだリフローを行なうことで積層形MCMとマザーボードを電気的に接続していた(例えば、特許文献1参照)。
図4は従来の積層形MCMの構造を示す断面図である。図において、1はMCM基板
2〜9は電子部品、10はマザーボード、11ははんだボール、15A、15Bは半導体装置パッケージ、22は積層形MCM、25は封止樹脂、26はパッド、40は枠である。半導体装置パッケージ15Aは、MCM基板1上に実装された電子部品2〜5と、枠40と、枠40に接続されたはんだボール11にて構成される。また、半導体装置パッケージ15Bは、MCM基板2上に実装された電子部品6〜9と、枠40と、枠40に接続されたはんだボール11にて構成される。
半導体パッケージ15Aと半導体パッケージ15Bを2個積み重ね、リフロー加熱することではんだボール11により電気的に接続し、積層形MCM22を製造する。
さらに積層形MCM22をマザーボード10に搭載しリフロー加熱することではんだボール11によりマザーボード側パッド26と電気的に接続する。その結果プリント配線板へ電子部品を高密度に実装することが可能になる。
特開平7−153903(第7の実施例、図7)
しかしながら、従来の積層形MCMの製造方法では、半導体パッケージ15Aと半導体パッケージ15Bを1回のリフローで接続するため、半導体パッケージ15Aと半導体パッケージ15Bの狭ピッチ間に挟まれた電子部品4、5、6、7については、はんだ濡れ性、色調、シェア強度といった、信頼性検査ができないという問題点がある。
さらに半導体パッケージ15Aと半導体パッケージ15Bの接続は、はんだボールのみであり、機械的強度にも問題がある。さらに3段以上の多段構成にした場合、本問題は顕著になる。
本発明は、このような問題点に鑑みてなされたものでり、積層形MCM中に搭載される電子部品の信頼性検査を容易にし、また十分な機械的強度を確保できる積層形MCMの製造方法を提供することを目的とする。
上記問題を解決するため、本発明は、次のように構成したものである。
請求項1に記載の発明は、電子部品が搭載され、はんだボールを電極端子とする第1のMCM基板と、同じく電子部品が搭載され、はんだボールを電極端子とする第2のMCM基板と、前記第1のMCM基板と前記第2のMCM基板とを接続する接続部材とを有し、前記いずれかのMCM基板をマザーボードに接合する積層形MCMにおいて、前記接続部材は、前記両MCM基板の電極端子の位置に対応した部位にパッドを設けた支柱としたものである。
請求項2に記載の発明は、前記支柱のパッドを、前記支柱の凹部の中に設けたものである。
請求項3に記載の発明は、前記支柱のパッドを、前記支柱の凸部に囲まれた中に設けたものである。
請求項4に記載の発明は、電子部品が搭載され、はんだボールを電極端子とする第1のMCM基板と、同じく電子部品が搭載され、はんだボールを電極端子とする第2のMCM基板と、前記第1のMCM基板と前記第2のMCM基板とを接続する接続部材とを有し、前記いずれかのMCM基板をマザーボードに接合する積層形MCMの製造方法において、 前記接続部材を前記両MCM基板の電極端子の位置に対応した部位にパッドを設けて支柱とし、前記第1のMCM基板を1回のリフロー工程で作製し、前記第2のMCM基板を1回のリフロー工程で作製し、前記第1のMCM基板と前記第2のMCM基板との間に前記支柱を配置して積層形MCMを形成し、前記積層形MCMを前記マザーボード上に搭載し、1回のリフロー工程にて前記積層形MCMと前記マザーボードとを接合するものである
請求項1から4に記載の発明によると、第1のMCM基板を1回のリフロー工程で製造し、また第2のMCM基板を1回のリフロー工程で製造するため、第1のMCM基板と第2のMCM基板のハンドリングが容易となり、信頼性検査を容易に行なうことができる。また、第1のMCM基板と第2のMCM基板を所定の支柱を介して接続するため十分な機械的強度を得ることができる。
以下、本発明の実施例を図に基づいて説明する。
図1は本発明の第1の実施例を示す積層形MCMの断面図である。図において、16は支柱、17Aは第1のMCM基板、17Bは第2のMCM基板、23は積層形MCMである。なお、その他の符号は従来と同じであるため、説明を省略する。
第1のMCM基板17A(材質は、ガラスエポキシ、セラミック等)は、電子部品6、7、8、9が接着材(図示しない)にて接合搭載される。第1のMCM基板17Aと外部の接続には、予めクリームはんだによりはんだボール11が接続されている。第2のMCM基板(材質は、ガラスエポキシ、セラミック等)は、電子部品2、3、4、5が接着剤(図示しない)にて接合搭載される。第1のMCM基板と外部の接続には、はんだボール11が搭載されている。支柱16は、材質はガラスエポキシ、セラミック等で構成されており、第1のMCM基板17Aと第2のMCM基板17Bのはんだボールが接続される個所にあらかじめパッドが準備されている。第1のMCM基板17Aをリフロー加熱することにより、電子部品6、7、8、9が電気的に接続される。また、第2のMCM基板17Bをリフロー加熱することにより、電子部品2、3、4、5が電気的に接続される。この状態でマザーボード10と第1のMCM基板17A、第2のMCM基板17B、支柱16を重ねリフロー加熱することで、マザーボード10と第1のMCM基板17A、第2のMCM基板17B、支柱16を電気的に接続する。
第1のMCM基板17A、第2のMCM基板17Bを独立にリフロー加熱するため、電子部品2、3、4、5及び電子部品6、7、8、9について、はんだ濡れ性、色調、シェア強度といった、信頼性検査が容易にできる。また、支柱16を介して、第1のMCM基板17A、第2のMCM基板17Bを接続するため、十分な機械的強度を得ることができる。
また、電子部品2、3、4、5及び電子部品6、7、8、9にかかるリフローの回数も電子部品の保証回数の2回を上回ることがなく、信頼性の高い積層形MCMを製造することができる。
図2は、本発明の第2の実施例を示す積層形MCMの断面図である。18は支柱、20は凹面加工部である。その他の符号は、実施例1と同じである。第2の実施例が第1の実施例と異なる点は、支柱18の第1のMCM基板17A、第2のMCM基板17Bのはんだボール接続部に凹面加工部20を設け、この凹面加工部20中にパッド26を設けた点である。支柱18に凹面加工部20を設け、この中にはんだボール11を配置し接合しているため、はんだ面のシェア強度が増加し、第1の実施例の効果に加えてさらに接合の機械的強度の向上が期待できる。
図3は、本発明の第3の実施例を示す積層形MCMの断面図である。図において、19は支柱、21は凸面加工部である。第3の実施例が第1の実施例と異なる点は、支柱19の第1のMCM基板17A、第2のMCM基板17Bのはんだボール接続部の周囲に凸面加工21を施し、該凸面中にパッド26を設けた点である。支柱19に凸面加工部21を設け、この凸面加工部21に囲まれるようにはんだボール11を配置し接合したので、はんだ面のシェア強度が増加し第1の実施例と同一の効果に加えてさらに接合の機械的強度の向上が期待できる。
本実施例では、2段積み重ねでの提案であるが、3段以上積み重ねることも可能である。
本発明の第1の実施例を示す積層形MCMの断面図である。 本発明の第2の実施例を示す積層形MCMの断面図である。 本発明の第3の実施例を示す積層形MCMの断面図である。 従来の積層形MCMの構造を示す断面図である。
符号の説明
1 MCM基板
2、3、4、5、6、7、8、9 電子部品
10 マザーボード
11 はんだボール
15A 15B 半導体装置パッケージ
17A 第1のMCM基板
17B 第2のMCM基板
16、18、19 支柱
20 凹面加工部
21 凸面加工部
22、23 積層形MCM
25 封止樹脂
26 パッド
40 枠

Claims (4)

  1. 電子部品が搭載され、はんだボールを電極端子とする第1のMCM基板と、同じく電子部品が搭載され、はんだボールを電極端子とする第2のMCM基板と、前記第1のMCM基板と前記第2のMCM基板とを接続する接続部材とを有し、前記いずれかのMCM基板をマザーボードに接合する積層形MCMにおいて、
    前記接続部材は、前記両MCM基板の電極端子の位置に対応した部位にパッドを設けた支柱としたことを特徴とする積層形MCM。
  2. 前記支柱のパッドは、前記支柱の凹部の中に設けられたことを特徴とする請求項1記載の積層形MCM。
  3. 前記支柱のパッドは、前記支柱の凸部に囲まれた中に設けられたことを特徴とする請求項1記載の積層形MCM。
  4. 電子部品が搭載され、はんだボールを電極端子とする第1のMCM基板と、同じく電子部品が搭載され、はんだボールを電極端子とする第2のMCM基板と、前記第1のMCM基板と前記第2のMCM基板とを接続する接続部材とを有し、前記いずれかのMCM基板をマザーボードに接合する積層形MCMの製造方法において、
    前記接続部材を前記両MCM基板の電極端子の位置に対応した部位にパッドを設けて支柱とし、前記第1のMCM基板を1回のリフロー工程で作製し、前記第2のMCM基板を1回のリフロー工程で作製し、前記第1のMCM基板と前記第2のMCM基板との間に前記支柱を配置して積層形MCMを形成し、前記積層形MCMを前記マザーボード上に搭載し、1回のリフロー工程にて前記積層形MCMと前記マザーボードとを接合することを特徴とする積層形MCMの製造方法。
JP2005135463A 2005-05-09 2005-05-09 積層形mcmおよびその製造方法 Pending JP2006313799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005135463A JP2006313799A (ja) 2005-05-09 2005-05-09 積層形mcmおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135463A JP2006313799A (ja) 2005-05-09 2005-05-09 積層形mcmおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006313799A true JP2006313799A (ja) 2006-11-16

Family

ID=37535171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135463A Pending JP2006313799A (ja) 2005-05-09 2005-05-09 積層形mcmおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2006313799A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110054143A (zh) * 2019-04-30 2019-07-26 西安微电子技术研究所 一种小型化抗高过载硅基微系统装置及其组装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110054143A (zh) * 2019-04-30 2019-07-26 西安微电子技术研究所 一种小型化抗高过载硅基微系统装置及其组装方法

Similar Documents

Publication Publication Date Title
JP2007324354A (ja) 半導体装置
JP2002076252A (ja) 半導体装置
JP2009141169A (ja) 半導体装置
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2005033201A (ja) 半導体パッケージ
JP2006086149A (ja) 半導体装置
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2001156120A (ja) テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US6573460B2 (en) Post in ring interconnect using for 3-D stacking
JP2009105441A (ja) 半導体装置
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2006313799A (ja) 積層形mcmおよびその製造方法
JP2007188945A (ja) 半導体装置とそれを用いた電子部品モジュール
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2007142124A (ja) 半導体装置およびその製造方法
JP2005123569A (ja) ウエハの印刷配線基板への実装方法
JPH03187253A (ja) 半導体装置
JP2009059800A (ja) 小型モジュール
KR20020028473A (ko) 적층 패키지
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2009135233A (ja) 半導体パッケージ及びその実装構造
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2007281276A (ja) 半導体装置