JP2006310334A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP2006310334A JP2006310334A JP2005127261A JP2005127261A JP2006310334A JP 2006310334 A JP2006310334 A JP 2006310334A JP 2005127261 A JP2005127261 A JP 2005127261A JP 2005127261 A JP2005127261 A JP 2005127261A JP 2006310334 A JP2006310334 A JP 2006310334A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tin film
- gold
- mounting method
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 接続信頼性の高いフリップチップ実装方法を提供する。
【解決手段】 本発明になるフリップチップ実装方法は次の各工程を具備するも
のである。
ａ）配線基板に電極を形成する工程。
ｂ）半導体チップの電極上に金バンプを形成する工程。
ｃ）転写プレート上に予め決められた膜厚の錫膜を形成する工程。
ｄ）工程ｃで形成された錫膜を工程ｂで形成された金バンプの位置に合わせて
、予め決められた大きさに加工する工程。
ｅ）工程ｄで得られた加工された錫膜を工程ｂで得られた半導体チップの電極
上に形成された金バンプ上に転写する工程。
ｆ）工程ｅで得られた錫膜が転写された半導体チップの金バンプを工程ａで形
成された配線基板の電極に接合する工程。
【選択図】 図４
【解決手段】 本発明になるフリップチップ実装方法は次の各工程を具備するも
のである。
ａ）配線基板に電極を形成する工程。
ｂ）半導体チップの電極上に金バンプを形成する工程。
ｃ）転写プレート上に予め決められた膜厚の錫膜を形成する工程。
ｄ）工程ｃで形成された錫膜を工程ｂで形成された金バンプの位置に合わせて
、予め決められた大きさに加工する工程。
ｅ）工程ｄで得られた加工された錫膜を工程ｂで得られた半導体チップの電極
上に形成された金バンプ上に転写する工程。
ｆ）工程ｅで得られた錫膜が転写された半導体チップの金バンプを工程ａで形
成された配線基板の電極に接合する工程。
【選択図】 図４
Description
本発明は、熱圧着共晶接合法を用いた半導体チップのフリップチップ実装方法
に係り、特に錫膜の形成と形成された錫膜の半導体チップの金バンプへの転写技
術に関するものである。
に係り、特に錫膜の形成と形成された錫膜の半導体チップの金バンプへの転写技
術に関するものである。
半導体チップのフリップチップ実装方法の一つとして、半導体チップの電極に
形成された金バンプとこの半導体チップを実装する配線基板の電極に錫めっきを
施し、共晶接合させる技術が公知である。（特許文献１、特許文献２参照）。
形成された金バンプとこの半導体チップを実装する配線基板の電極に錫めっきを
施し、共晶接合させる技術が公知である。（特許文献１、特許文献２参照）。
この従来の半導体チップのフリップチップ実装方法の一従来例として特許文献
１に記載のものを例にとって、図８を用いて説明する。
図８の（ａ）、（ｂ）、（ｃ）及び（ｄ）は、従来の半導体チップのフリップ
チップ実装方法の一実施例について工程順に模式的に示した図である。
図８において、６１は半導体チップを実装する電極パッド６２が形成されたガ
ラス含浸エポキシ樹脂基板やセラミック基板等の配線基板、６３は電極パッド上
に形成された錫めっき層である。７１は半導体チップで電極パッド上に金バンプ
７２が形成されている。
１に記載のものを例にとって、図８を用いて説明する。
図８の（ａ）、（ｂ）、（ｃ）及び（ｄ）は、従来の半導体チップのフリップ
チップ実装方法の一実施例について工程順に模式的に示した図である。
図８において、６１は半導体チップを実装する電極パッド６２が形成されたガ
ラス含浸エポキシ樹脂基板やセラミック基板等の配線基板、６３は電極パッド上
に形成された錫めっき層である。７１は半導体チップで電極パッド上に金バンプ
７２が形成されている。
このような半導体チップ７１を配線基板６１にフリップチップ実装する方法に
ついて図８に基づいて、工程順に説明する。
最初に、配線基板を用意し、所定の回路パターン（図示せず。）と半導体チッ
プ７１を実装する位置に対応する位置に電極パッド６２を形成し、配線基板６１
を製造する（図８（ａ））。
次に、配線基板６１の電極パッド６２が形成された面に錫めっきを施し、電極
パッド６２上に錫めっき層６３を形成する（図８（ｂ））。なお、このとき、錫
めっきを施さない部分にはめっきレジスト処理をしておき、めっき処理が終了し
た後このめっきレジストを除去する。
ついて図８に基づいて、工程順に説明する。
最初に、配線基板を用意し、所定の回路パターン（図示せず。）と半導体チッ
プ７１を実装する位置に対応する位置に電極パッド６２を形成し、配線基板６１
を製造する（図８（ａ））。
次に、配線基板６１の電極パッド６２が形成された面に錫めっきを施し、電極
パッド６２上に錫めっき層６３を形成する（図８（ｂ））。なお、このとき、錫
めっきを施さない部分にはめっきレジスト処理をしておき、めっき処理が終了し
た後このめっきレジストを除去する。
次に、半導体チップ７１を配線基板６１の実装位置に位置合わせする（図８（
ｃ））。
そして、半導体チップ７１を配線基板６１に搭載し、この状態で半導体チップ
７１を配線基板６１に押し付けながら、配線基板６１と半導体チップ７１を加熱
する。こうすることによって、配線基板６１の電極パッド６２上に形成された錫
めっき層６３と半導体チップ７１の電極パッド上に形成された金バンプ７２とが
合金化して両者の接触部に金錫合金層６７が形成され、配線基板６１上に半導体
チップ７１が接合される（図８（ｄ））。こうして、半導体チップのフリップチ
ップ実装が完了する。
特開２００２−３６８０３８号公報
特開２００２−２１７２３２号公報
ｃ））。
そして、半導体チップ７１を配線基板６１に搭載し、この状態で半導体チップ
７１を配線基板６１に押し付けながら、配線基板６１と半導体チップ７１を加熱
する。こうすることによって、配線基板６１の電極パッド６２上に形成された錫
めっき層６３と半導体チップ７１の電極パッド上に形成された金バンプ７２とが
合金化して両者の接触部に金錫合金層６７が形成され、配線基板６１上に半導体
チップ７１が接合される（図８（ｄ））。こうして、半導体チップのフリップチ
ップ実装が完了する。
これらの従来例の半導体チップのフリップチップ実装方法によれば、回路基板
の電極パッド上に形成される錫めっき層の厚さは約１μｍとされている。
しかしながら、厚さ約１μｍの錫めっき層では、形成される金錫合金量が少な
く、十分な接合信頼性の確保が困難である。
したがって、十分な接合信頼性が確保できる金錫合金量を得るためには何らか
の方法で錫を供給する必要がある。
の電極パッド上に形成される錫めっき層の厚さは約１μｍとされている。
しかしながら、厚さ約１μｍの錫めっき層では、形成される金錫合金量が少な
く、十分な接合信頼性の確保が困難である。
したがって、十分な接合信頼性が確保できる金錫合金量を得るためには何らか
の方法で錫を供給する必要がある。
そこで、配線基板の電極パッド上や半導体チップの金バンプ上に錫やその合金
（例えば、ＳｎＡｇやＳｎＣｕなどのはんだ）を公知の印刷、蒸着、インプラン
ト法等で予め供給する方法が提案されている。
しかし、これらの方法では印刷性などの技術的課題や複雑なマスキング治具、
金型治具の製作などコストアップが避けられないという問題点があった。
（例えば、ＳｎＡｇやＳｎＣｕなどのはんだ）を公知の印刷、蒸着、インプラン
ト法等で予め供給する方法が提案されている。
しかし、これらの方法では印刷性などの技術的課題や複雑なマスキング治具、
金型治具の製作などコストアップが避けられないという問題点があった。
本発明は、上記課題を解決するためになされたもので、ガラス板等の転写プレ
ート上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チ
ップのバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形
状に成形された錫膜を金バンプ上に接合させて転写プレートから剥離することで
金バンプ側に転写することにより、容易に接合信頼性を確保できる金錫共晶量の
錫を供給することが可能な半導体チップのフリップチップ実装方法を提供するこ
とを目的とする。
ート上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チ
ップのバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形
状に成形された錫膜を金バンプ上に接合させて転写プレートから剥離することで
金バンプ側に転写することにより、容易に接合信頼性を確保できる金錫共晶量の
錫を供給することが可能な半導体チップのフリップチップ実装方法を提供するこ
とを目的とする。
本発明になるフリップチップ実装方法は次の各工程を具備することを特徴とす
るものである。
ａ）配線基板に電極を形成する工程。
ｂ）半導体チップの電極上に金バンプを形成する工程。
ｃ）転写プレート上に予め決められた膜厚の錫膜を形成する工程。
ｄ）工程ｃで形成された錫膜を工程ｂで形成された金バンプの位置に合わせて
、予め決められた大きさに加工する工程。
ｅ）工程ｄで得られた加工された錫膜を工程ｂで得られた半導体チップの電極
上に形成された金バンプ上に転写する工程。
ｆ）工程ｅで得られた錫膜が転写された半導体チップの金バンプを工程ａで形
成された配線基板の電極に接合する工程。
るものである。
ａ）配線基板に電極を形成する工程。
ｂ）半導体チップの電極上に金バンプを形成する工程。
ｃ）転写プレート上に予め決められた膜厚の錫膜を形成する工程。
ｄ）工程ｃで形成された錫膜を工程ｂで形成された金バンプの位置に合わせて
、予め決められた大きさに加工する工程。
ｅ）工程ｄで得られた加工された錫膜を工程ｂで得られた半導体チップの電極
上に形成された金バンプ上に転写する工程。
ｆ）工程ｅで得られた錫膜が転写された半導体チップの金バンプを工程ａで形
成された配線基板の電極に接合する工程。
そして、本発明になるフリップチップ実装方法において形成される錫膜は熱膨
張率が１５ｐｐｍ／°Ｃ以上の転写プレートに真空蒸着法またはスパッタリング
法により形成されるものであって、その膜厚が１〜５μｍであることを特徴とす
るものである。
張率が１５ｐｐｍ／°Ｃ以上の転写プレートに真空蒸着法またはスパッタリング
法により形成されるものであって、その膜厚が１〜５μｍであることを特徴とす
るものである。
また、本発明になるフリップチップ実装方法における錫膜を半導体チップに形
成された金バンプの位置に合わせて予め決められた大きさへの加工は、エッチン
グ法により行うことを特徴とするものである。
成された金バンプの位置に合わせて予め決められた大きさへの加工は、エッチン
グ法により行うことを特徴とするものである。
また、本発明になるフリップチップ実装方法における錫膜の金バンプへの転写
は以下の条件で接合させる熱超音波接合法を用いることを特徴とするものである
。
ａ）この金バンプを錫膜に当接し、この金バンプの先端が直径２０〜３０μｍ
の範囲で潰れて錫膜と接触し、この金バンプの高さも４０〜５０μｍに圧縮変形
させる１バンプ当たり０．１〜０．２Ｎの力で押圧すること。
ｂ）転写プレートを１５０〜２３０°Ｃに加熱すること。
ｃ）２μｍ〜５μｍの超音波振幅を超音波ヘッドの全振幅量として加えること
。
は以下の条件で接合させる熱超音波接合法を用いることを特徴とするものである
。
ａ）この金バンプを錫膜に当接し、この金バンプの先端が直径２０〜３０μｍ
の範囲で潰れて錫膜と接触し、この金バンプの高さも４０〜５０μｍに圧縮変形
させる１バンプ当たり０．１〜０．２Ｎの力で押圧すること。
ｂ）転写プレートを１５０〜２３０°Ｃに加熱すること。
ｃ）２μｍ〜５μｍの超音波振幅を超音波ヘッドの全振幅量として加えること
。
また、本発明になるフリップチップ実装方法における半導体チップの金バンプ
を配線基板への接合は、接合部分が２８０〜３５０°Ｃに保持するように、この
半導体チップと配線基板を加熱し熱圧着して金錫共晶接合とすることを特徴とす
るものである。
を配線基板への接合は、接合部分が２８０〜３５０°Ｃに保持するように、この
半導体チップと配線基板を加熱し熱圧着して金錫共晶接合とすることを特徴とす
るものである。
そして、本発明になるフリップチップ実装方法は、必要に応じて、熱圧着に超
音波振動を併用することを特徴とするものである。
音波振動を併用することを特徴とするものである。
本発明になるフリップチップ実装方法を用いれば、ガラス板等の転写プレート
上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チップ
のバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形状に
成形された錫膜を金バンプ上に接合させて転写プレートから剥離することで金バ
ンプ側に転写することとしたので、フリップチップ実装時に形成される金錫合金
量が必要十分となるから、接合信頼性の高い半導体チップのフリップチップ実装
方法を提供することが可能となる。
上に錫を真空蒸着等により蒸着させて所定の厚さで錫膜を形成し、半導体チップ
のバンプの配置に合わせた位置と大きさにエッチング加工し、この所定の形状に
成形された錫膜を金バンプ上に接合させて転写プレートから剥離することで金バ
ンプ側に転写することとしたので、フリップチップ実装時に形成される金錫合金
量が必要十分となるから、接合信頼性の高い半導体チップのフリップチップ実装
方法を提供することが可能となる。
また、転写プレートとしてガラス板を用いれば、転写プレートとして繰り返し
使用ができるので製造コストが低いフリップチップ実装方法を提供できる。
使用ができるので製造コストが低いフリップチップ実装方法を提供できる。
次に、本発明になるフリップチップ実装方法について、図面を用いて詳細に説
明する。
図１〜図７は、本発明になるフリップチップ実装方法の一実施の形態を模式的
に示す図である。
図１は半導体チップの電極上に金バンプを形成する過程を模式的に示す図、図
２はガラス板上に錫膜が形成されている状態を模式的に示す図、図３は図２の錫
膜を実装する半導体チップの電極パッド上に形成された金バンプに対応する位置
に所定の大きさで成形された加工後の錫膜を模式的に示す図である。
明する。
図１〜図７は、本発明になるフリップチップ実装方法の一実施の形態を模式的
に示す図である。
図１は半導体チップの電極上に金バンプを形成する過程を模式的に示す図、図
２はガラス板上に錫膜が形成されている状態を模式的に示す図、図３は図２の錫
膜を実装する半導体チップの電極パッド上に形成された金バンプに対応する位置
に所定の大きさで成形された加工後の錫膜を模式的に示す図である。
図４は図３で成形された錫膜を半導体チップの電極上に形成された金バンプに
転写する過程の一過程を示す図、図５は図３で成形された錫膜を半導体チップの
電極上に形成された金バンプに転写された状態を模式的に示す図、図６は配線基
板に半導体チップを位置合わせして搭載しようとしているところを模式的に示す
図、図７は半導体チップを配線基板にフリップチップ実装後の接合部の様子を模
式的に拡大して示す図である。
転写する過程の一過程を示す図、図５は図３で成形された錫膜を半導体チップの
電極上に形成された金バンプに転写された状態を模式的に示す図、図６は配線基
板に半導体チップを位置合わせして搭載しようとしているところを模式的に示す
図、図７は半導体チップを配線基板にフリップチップ実装後の接合部の様子を模
式的に拡大して示す図である。
次に、図１〜図７を順に使用して本発明になるフリップチップ実装方法につい
て説明する。本実施の形態においては、直径２５μｍの金線を用いて金バンプを
形成した半導体チップを金メッキされたアルミナセラミック基板上に熱圧着共晶
接合法によってフリップチップ実装する場合を例として説明する。
て説明する。本実施の形態においては、直径２５μｍの金線を用いて金バンプを
形成した半導体チップを金メッキされたアルミナセラミック基板上に熱圧着共晶
接合法によってフリップチップ実装する場合を例として説明する。
まず、図１を用いて金バンプの形成から説明する。
図１（ａ）に示すように、金バンプ１８の素材となる金線１０が熱圧着または
超音波熱圧着式のワイヤボンディング装置（図示せず）におけるキャピラリー１
１に挿通され、その先端部がキャピラリー１１の先端から突出される。この突出
部の長さは予め決められた長さとする。
図１（ａ）に示すように、金バンプ１８の素材となる金線１０が熱圧着または
超音波熱圧着式のワイヤボンディング装置（図示せず）におけるキャピラリー１
１に挿通され、その先端部がキャピラリー１１の先端から突出される。この突出
部の長さは予め決められた長さとする。
ワイヤボンディング装置における放電トーチ（図示せず）による熱エネルギが
金線３０の突出端部に付勢されると、金線３０の突出端部は加熱溶融し、表面張
力によってボール１３を形成する。そして、図１（ｂ）に示すようにボール１３
は加熱溶融量の増大に伴って肥大化すると共に、次第にキャピラリー１１の先端
面１１ａの方向に上昇していく。
金線３０の突出端部に付勢されると、金線３０の突出端部は加熱溶融し、表面張
力によってボール１３を形成する。そして、図１（ｂ）に示すようにボール１３
は加熱溶融量の増大に伴って肥大化すると共に、次第にキャピラリー１１の先端
面１１ａの方向に上昇していく。
次いで、キャピラリー１１が電極パッド１７の方向に下降されて、図８（ｃ）
に示されるように、ボール１３が電極パッド上１７に接触し、ボール１３の球状
が若干上限に歪んだ球状となる。
ここで、ボール１３をキャピラリー１１の先端面１１ａによって押圧する。こ
の押圧によって、図８（ｄ）に示されるように、ボール１３は電極１７の上でキ
ャピラリー１７の先端面１１ａの形状にならった略半球状に形成される。また、
電極パッド１７が加熱されたり、キャピラリー１１に超音波エネルギーが付勢さ
れることにより、ボール１３は電極パッド１７に圧着されて固定された状態とな
る。
に示されるように、ボール１３が電極パッド上１７に接触し、ボール１３の球状
が若干上限に歪んだ球状となる。
ここで、ボール１３をキャピラリー１１の先端面１１ａによって押圧する。こ
の押圧によって、図８（ｄ）に示されるように、ボール１３は電極１７の上でキ
ャピラリー１７の先端面１１ａの形状にならった略半球状に形成される。また、
電極パッド１７が加熱されたり、キャピラリー１１に超音波エネルギーが付勢さ
れることにより、ボール１３は電極パッド１７に圧着されて固定された状態とな
る。
ボール１３が電極パッド１７に固定されると、図８（ｅ）に示すように、キャ
ピラリー１１は金線１０をフリーにした状態で電極パッド１７から離れる方向に
上昇し、ボール１３が電極パッド１７に固定された金線１０はキャピラリー１１
から相対的に繰り出される。このときの金線１０のキャピラリー１１からの突出
部の長さは電極パッド１３の表面から所定の長さになるように制御される。
ピラリー１１は金線１０をフリーにした状態で電極パッド１７から離れる方向に
上昇し、ボール１３が電極パッド１７に固定された金線１０はキャピラリー１１
から相対的に繰り出される。このときの金線１０のキャピラリー１１からの突出
部の長さは電極パッド１３の表面から所定の長さになるように制御される。
金線１０が所定の長さだけ突出されると、キャピラリー１１に付帯されたクラ
ンパ（図示せず）が金線１０を把持した状態で、キャピラリー１１が上昇される
。このキャピラリ−１１の上昇に伴って、金線１０は図８（ｆ）に示すように引
き千切られる。そして、電極パッド１７上に固定されて残ったボール１３によっ
て金バンプ１８が形成される。以上の金バンプ形成方法が繰り返され、所定の数
の電極パッド１３の上に金バンプ１８が順次形成されて行く。この金バンプ１８
はバンプ径が８０〜９０μｍでバンプ高さが８０〜９０μｍの鋲形状のものとな
る。
ンパ（図示せず）が金線１０を把持した状態で、キャピラリー１１が上昇される
。このキャピラリ−１１の上昇に伴って、金線１０は図８（ｆ）に示すように引
き千切られる。そして、電極パッド１７上に固定されて残ったボール１３によっ
て金バンプ１８が形成される。以上の金バンプ形成方法が繰り返され、所定の数
の電極パッド１３の上に金バンプ１８が順次形成されて行く。この金バンプ１８
はバンプ径が８０〜９０μｍでバンプ高さが８０〜９０μｍの鋲形状のものとな
る。
次に、錫膜の形成について説明する。
まず、錫膜を形成する転写プレート２１を用意する。この転写プレートはその
上に形成される錫膜が後述する半導体チップの電極に形成された金バンプに転写
されるときに剥離しやすいような熱膨張率が１５ｐｐｍ／°Ｃ以上のガラス、無
機材料、金属または有機樹脂のベースプレートを用いる。例えば、鏡面研磨可能
なガラス（熱膨張率１５ｐｐｍ／°Ｃ以上）、ステンレススチール（ＳＵＳ３０
４、熱膨張率１７ｐｐｍ／°Ｃ）や銅系合金（熱膨張率１５ｐｐｍ／°Ｃ以上）
等の金属、そして１５０°Ｃ以上で接着性が低下する有機樹脂または接着剤に銅
箔を貼り付けたものである。ここで、熱膨張率を１５ｐｐｍ／°Ｃ以上とするの
は、後述する半導体チップを上昇させて転写プレートから離したときに、この転
写プレート上に形成された錫膜の小片が常温冷却時の熱応力によってこの転写プ
レートから容易に剥離することを可能とするためである。
まず、錫膜を形成する転写プレート２１を用意する。この転写プレートはその
上に形成される錫膜が後述する半導体チップの電極に形成された金バンプに転写
されるときに剥離しやすいような熱膨張率が１５ｐｐｍ／°Ｃ以上のガラス、無
機材料、金属または有機樹脂のベースプレートを用いる。例えば、鏡面研磨可能
なガラス（熱膨張率１５ｐｐｍ／°Ｃ以上）、ステンレススチール（ＳＵＳ３０
４、熱膨張率１７ｐｐｍ／°Ｃ）や銅系合金（熱膨張率１５ｐｐｍ／°Ｃ以上）
等の金属、そして１５０°Ｃ以上で接着性が低下する有機樹脂または接着剤に銅
箔を貼り付けたものである。ここで、熱膨張率を１５ｐｐｍ／°Ｃ以上とするの
は、後述する半導体チップを上昇させて転写プレートから離したときに、この転
写プレート上に形成された錫膜の小片が常温冷却時の熱応力によってこの転写プ
レートから容易に剥離することを可能とするためである。
ここでは転写プレートとしてガラス基板を用いることとする。このとき転写プ
レート上には錫膜形成の下地となる金属膜を形成しない。形成される錫膜が後述
する半導体チップの電極に形成された金バンプに転写されるときの剥離を容易に
するためである。
この転写プレート２１上に公知の真空蒸着法またはスパッタリング法により錫
膜２２を形成する（図２）。この錫膜の膜厚は１〜５μｍとする。後述するフリ
ップチップ実装において半導体チップと配線基板を金錫共晶接合させるときに十
分な量であって、錫の供給量や錫膜を形成する時間が長くなりすぎないように配
慮するためである。
レート上には錫膜形成の下地となる金属膜を形成しない。形成される錫膜が後述
する半導体チップの電極に形成された金バンプに転写されるときの剥離を容易に
するためである。
この転写プレート２１上に公知の真空蒸着法またはスパッタリング法により錫
膜２２を形成する（図２）。この錫膜の膜厚は１〜５μｍとする。後述するフリ
ップチップ実装において半導体チップと配線基板を金錫共晶接合させるときに十
分な量であって、錫の供給量や錫膜を形成する時間が長くなりすぎないように配
慮するためである。
次に、前述の錫膜２２を半導体チップの電極上の金バンプの位置に合わせて所
定の位置、大きさの小片への加工について説明する。なお、この錫膜の小片は直
径５０〜８０μｍの円形状とする。半導体チップの電極上に形成された金バンプ
の大きさに合わせるためと所要量の錫を供給可能とするためである。
定の位置、大きさの小片への加工について説明する。なお、この錫膜の小片は直
径５０〜８０μｍの円形状とする。半導体チップの電極上に形成された金バンプ
の大きさに合わせるためと所要量の錫を供給可能とするためである。
公知のフォトエッチング法による小片への加工であるため、工程毎には図示せ
ずに完成した様子を模式的に図３に示す。図３において、２２ａ，２２ａが加工
後の半導体チップの電極上の金バンプへの転写対象である錫膜の小片である。
ずに完成した様子を模式的に図３に示す。図３において、２２ａ，２２ａが加工
後の半導体チップの電極上の金バンプへの転写対象である錫膜の小片である。
この工程を簡単に説明する。
まず、転写プレート２１上に形成された錫膜２２上にフォトレジストを塗布す
る。そしてこの塗布されたフォトレジストを乾燥させる。次に錫膜２２から錫膜
の小片２２ａ，２２ａとして残す部分を除いて遮光するように形成されたポジま
たはネガフィルムを通して乾燥させたフォトレジストを紫外線露光し、小片２２
ａ，２２ａの上部にあたる部分のフォトレジストを硬化させる。そして、未硬化
のフォトレジストを除去する。
まず、転写プレート２１上に形成された錫膜２２上にフォトレジストを塗布す
る。そしてこの塗布されたフォトレジストを乾燥させる。次に錫膜２２から錫膜
の小片２２ａ，２２ａとして残す部分を除いて遮光するように形成されたポジま
たはネガフィルムを通して乾燥させたフォトレジストを紫外線露光し、小片２２
ａ，２２ａの上部にあたる部分のフォトレジストを硬化させる。そして、未硬化
のフォトレジストを除去する。
こうすることによって、錫膜の小片２２ａ，２２ａ上のフォトレジストだけが
残存し、当該部分にマスキングが施される。ここで、エッチングを施すことによ
って、マスキングされていない部分の錫膜を除去する。最後にマスキングに使用
したフォトレジストを除去することで、錫膜の小片２２ａ，２２ａができ上がる
（図３）。
残存し、当該部分にマスキングが施される。ここで、エッチングを施すことによ
って、マスキングされていない部分の錫膜を除去する。最後にマスキングに使用
したフォトレジストを除去することで、錫膜の小片２２ａ，２２ａができ上がる
（図３）。
次に、前述の錫膜の小片２２ａ，２２ａに前述の半導体チップ１６の電極１７
上に形成された金バンプ１８，１８の接合について説明する。
この接合は、図示しない熱超音波接合装置を用いて実行する。すなわち、転写
プレート２１上に形成された錫膜の小片２２ａ，２２ａに位置合わせして半導体
チップ１６を下降して搭載し、加圧、加熱し、かつ超音波振動を印加することで
接合する（図４）。接合が完了した段階で加熱、超音波振動を停止する。
上に形成された金バンプ１８，１８の接合について説明する。
この接合は、図示しない熱超音波接合装置を用いて実行する。すなわち、転写
プレート２１上に形成された錫膜の小片２２ａ，２２ａに位置合わせして半導体
チップ１６を下降して搭載し、加圧、加熱し、かつ超音波振動を印加することで
接合する（図４）。接合が完了した段階で加熱、超音波振動を停止する。
この熱超音波接合法による実装条件について説明する。
まず、転写プレート２１への半導体チップ１６の押圧力について説明する。こ
の押圧力は金バンプ１８，１８の鋲形状の先端部が直径２５〜３０μｍに潰れ、
かつ金バンプ１８，１８の高さも４０〜５０μｍに圧縮変形させる程度であるバ
ンプ当たり０．１〜０．２Ｎとする。金バンプ１８，１８と錫膜の小片２２ａ，
２２ａの接触が良好に行えるからである。
まず、転写プレート２１への半導体チップ１６の押圧力について説明する。こ
の押圧力は金バンプ１８，１８の鋲形状の先端部が直径２５〜３０μｍに潰れ、
かつ金バンプ１８，１８の高さも４０〜５０μｍに圧縮変形させる程度であるバ
ンプ当たり０．１〜０．２Ｎとする。金バンプ１８，１８と錫膜の小片２２ａ，
２２ａの接触が良好に行えるからである。
次に、超音波振幅であるが、これは３μｍ程度とする。錫膜の小片２２ａ，２
２ａは転写プレート２１を形成するガラスに弱く密着しているだけであるから、
水平方向の僅かな超音波振動で錫膜の小片２２ａ，２２ａは転写プレート２１か
ら剥離するからである。
２ａは転写プレート２１を形成するガラスに弱く密着しているだけであるから、
水平方向の僅かな超音波振動で錫膜の小片２２ａ，２２ａは転写プレート２１か
ら剥離するからである。
次に加熱温度であるが、１５０〜２３０°Ｃが適当である。
錫膜の小片２２ａ，２２ａを溶融させるほどの高温を加えるとこの小片２２ａ
，２２ａは転写プレート２１から剥離するが、高温加熱では酸化が進み、表面に
酸化膜ができてしまうので、この酸化膜が後述する最終目的である半導体チップ
１６を配線基板３１にフリップチップ実装するときの障害となるからである。
また、この加熱は半導体チップ１７と転写プレート２１の両方について温度上
昇をもたらすが、この場合でも両方が同じ温度になるか、あるいは熱膨張率の大
きな転写プレート２１側をより高温になるようにするのがよい。錫膜の小片２２
ａ，２２ａの剥離を容易にするためである。
錫膜の小片２２ａ，２２ａを溶融させるほどの高温を加えるとこの小片２２ａ
，２２ａは転写プレート２１から剥離するが、高温加熱では酸化が進み、表面に
酸化膜ができてしまうので、この酸化膜が後述する最終目的である半導体チップ
１６を配線基板３１にフリップチップ実装するときの障害となるからである。
また、この加熱は半導体チップ１７と転写プレート２１の両方について温度上
昇をもたらすが、この場合でも両方が同じ温度になるか、あるいは熱膨張率の大
きな転写プレート２１側をより高温になるようにするのがよい。錫膜の小片２２
ａ，２２ａの剥離を容易にするためである。
上述のようにして半導体チップ１６の金バンプ１８，１８に錫膜の小片２２ａ
，２２ａを接合させた後、加熱と超音波振動を停止させる。
そして所定の時間経過後半導体チップ１６を上昇させる。このとき錫膜の小片
２２ａ，２２ａは半導体チップ１６の金バンプ１８，１８と一緒になって転写プ
レート２１から剥離される（図５）。熱膨張率が１５ｐｐｍ／°Ｃ以上である転
写プレートを用いているので、加熱を停止することで常温に戻るときの熱応力が
大きいので剥離しやすいからである。
，２２ａを接合させた後、加熱と超音波振動を停止させる。
そして所定の時間経過後半導体チップ１６を上昇させる。このとき錫膜の小片
２２ａ，２２ａは半導体チップ１６の金バンプ１８，１８と一緒になって転写プ
レート２１から剥離される（図５）。熱膨張率が１５ｐｐｍ／°Ｃ以上である転
写プレートを用いているので、加熱を停止することで常温に戻るときの熱応力が
大きいので剥離しやすいからである。
最後に、こうして錫膜の小片２２ａ，２２ａが接合された半導体チップ１６を
対応する電極パッド３２，３２が形成された配線基板３１へのフリップチップ実
装について説明する。
このフリップチップ実装についても、図示しない熱圧着装置または熱超音波接
合装置を用いて実行する。すなわち、配線基板３１上に形成された電極パッド３
２，３２に位置合わせして（図６）、半導体チップ１６を下降して搭載し、加圧
、加熱するか、超音波振動の印加を併用するかして接合する。接合が完了した段
階で加熱、超音波振動を停止する。
対応する電極パッド３２，３２が形成された配線基板３１へのフリップチップ実
装について説明する。
このフリップチップ実装についても、図示しない熱圧着装置または熱超音波接
合装置を用いて実行する。すなわち、配線基板３１上に形成された電極パッド３
２，３２に位置合わせして（図６）、半導体チップ１６を下降して搭載し、加圧
、加熱するか、超音波振動の印加を併用するかして接合する。接合が完了した段
階で加熱、超音波振動を停止する。
このフリップチップ実装方法による実装条件について説明する。
まず、配線基板３１への半導体チップ１６の押圧力について説明する。押圧力
は金バンプ１８，１８の高さが元の高さであった４０〜５０μｍから少なくとも
さらに１０μｍ圧縮変形させ３０〜４０μｍに圧縮変形させるに足りるものが必
要である。配線基板３１は転写プレート２１と比べて表面の平面度が劣るからで
ある。そこで配線基板３１に最大で１０μｍの凹凸が存在した場合でも金バンプ
１８，１８の全てが配線基板３１の電極パッド３２，３２と確実に接触させる必
要があるからである。
まず、配線基板３１への半導体チップ１６の押圧力について説明する。押圧力
は金バンプ１８，１８の高さが元の高さであった４０〜５０μｍから少なくとも
さらに１０μｍ圧縮変形させ３０〜４０μｍに圧縮変形させるに足りるものが必
要である。配線基板３１は転写プレート２１と比べて表面の平面度が劣るからで
ある。そこで配線基板３１に最大で１０μｍの凹凸が存在した場合でも金バンプ
１８，１８の全てが配線基板３１の電極パッド３２，３２と確実に接触させる必
要があるからである。
次に加熱温度であるが、接合部分の温度が２８０〜３５０°Ｃが適当である。
温度が高すぎるとフリップチップ実装後の常温への冷却過程における在留スト
レスにより、接合信頼性が低下するので、この影響をできる限り少なくしつつ、
フリップチップ実装において金錫共晶を生成させるためである。
温度が高すぎるとフリップチップ実装後の常温への冷却過程における在留スト
レスにより、接合信頼性が低下するので、この影響をできる限り少なくしつつ、
フリップチップ実装において金錫共晶を生成させるためである。
上述のようにして半導体チップ１７を配線基板３１に接合させた後、加圧と加
熱を停止する。
そして所定の時間経過後半導体チップ１６への加圧を解除する。こうして半導
体チップ１６が配線基板３１にフリップチップ実装される（図７）。図７におい
て２３，２３が金錫共晶層である。
熱を停止する。
そして所定の時間経過後半導体チップ１６への加圧を解除する。こうして半導
体チップ１６が配線基板３１にフリップチップ実装される（図７）。図７におい
て２３，２３が金錫共晶層である。
このような条件のフリップチップ実装方法によって、接合信頼性を確保できる
金錫共晶層が生成できる。
金錫共晶層が生成できる。
１６ 半導体チップ
１７ 半導体チップの電極パッド
１８ 電極１７上の金バンプ
２１ 転写プレート
２２ 錫膜
２２ａ 加工後の錫膜の小片
３１ 配線基板
３２ 配線基板上の電極パッド
１７ 半導体チップの電極パッド
１８ 電極１７上の金バンプ
２１ 転写プレート
２２ 錫膜
２２ａ 加工後の錫膜の小片
３１ 配線基板
３２ 配線基板上の電極パッド
Claims (6)
- 次の各工程を具備することを特徴とするフリップチップ実装方法。
ａ）配線基板に電極を形成する工程。
ｂ）半導体チップの電極上に金バンプを形成する工程。
ｃ）転写プレート上に予め決められた膜厚の錫膜を形成する工程。
ｄ）工程ｃで形成された錫膜を工程ｂで形成された金バンプの位置に合わせて
、予め決められた大きさに加工する工程。
ｅ）工程ｄで得られた加工された錫膜を工程ｂで得られた半導体チップの電極
上に形成された金バンプ上に転写する工程。
ｆ）工程ｅで得られた錫膜が転写された半導体チップの金バンプを工程ａで形
成された配線基板の電極に接合する工程。 - 前記工程ｃで形成される錫膜は
熱膨張率が１５ｐｐｍ／°Ｃ以上の転写プレートに真空蒸着法またはスパッタ
リング法により形成されるものであって、その膜厚が１〜５μｍであることを特
徴とする請求項１記載のフリップチップ実装方法。 - 前記工程ｄで錫膜を半導体チップに形成された金バンプの位置に合わせて予め
決められた大きさへの加工は、エッチング法により行うことを特徴とする請求項
１記載のフリップチップ実装方法。 - 前記工程ｅで錫膜の金バンプへの転写は以下の条件で接合させる熱超音波接合
法を用いることを特徴とする請求項１記載のフリップチップ実装方法。
ａ）この金バンプを錫膜に当接し、この金バンプの先端が直径２０〜３０μｍ
の範囲で潰れて錫膜と接触し、この金バンプの高さも４０〜５０μｍに圧縮変形
させる１バンプ当たり０．１〜０．２Ｎの力で押圧すること。
ｂ）転写プレートを１５０〜２３０°Ｃに加熱すること。
ｃ）２μｍ〜５μｍの超音波振幅を超音波ヘッドの全振幅量として加えること
。 - 前記工程ｆで半導体チップの金バンプを配線基板への接合は、
接合部分が２８０〜３５０°Ｃに保持するように、この半導体チップと配線基
板を加熱し熱圧着して金錫共晶接合とすることを特徴とする請求項１記載のフリ
ップチップ実装方法。 - 請求項５において、
熱圧着に超音波振動を併用することを特徴とする請求項１記載のフリップチッ
プ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005127261A JP4214127B2 (ja) | 2005-04-26 | 2005-04-26 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005127261A JP4214127B2 (ja) | 2005-04-26 | 2005-04-26 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006310334A true JP2006310334A (ja) | 2006-11-09 |
| JP4214127B2 JP4214127B2 (ja) | 2009-01-28 |
Family
ID=37476925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005127261A Active JP4214127B2 (ja) | 2005-04-26 | 2005-04-26 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214127B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050250A (ja) * | 2013-08-30 | 2015-03-16 | 富士通株式会社 | 半導体装置、電子装置、及び半導体装置の製造方法 |
-
2005
- 2005-04-26 JP JP2005127261A patent/JP4214127B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050250A (ja) * | 2013-08-30 | 2015-03-16 | 富士通株式会社 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4214127B2 (ja) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH11274241A (ja) | 半導体装置の製造方法 | |
| KR100723532B1 (ko) | 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP4214127B2 (ja) | フリップチップ実装方法 | |
| JP6036083B2 (ja) | 半導体装置及びその製造方法並びに電子装置及びその製造方法 | |
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| JP2008210842A (ja) | バンプ付電子部品の実装方法 | |
| JP2006319253A (ja) | 電子部品実装体の製造方法 | |
| KR20210102817A (ko) | 레이저 본딩 방법 | |
| JP5451053B2 (ja) | フリップチップ実装方法とフリップチップ実装装置 | |
| JP2009004462A (ja) | 半導体装置の実装方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
| JP2003037210A (ja) | 半導体装置およびその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP2003282629A (ja) | 超音波フリップチップ実装方法 | |
| JP2005101312A (ja) | 半導体装置の製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4214127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |