JP2006303579A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006303579A JP2006303579A JP2005118290A JP2005118290A JP2006303579A JP 2006303579 A JP2006303579 A JP 2006303579A JP 2005118290 A JP2005118290 A JP 2005118290A JP 2005118290 A JP2005118290 A JP 2005118290A JP 2006303579 A JP2006303579 A JP 2006303579A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- semiconductor device
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 電源遮断が行われない内部電源Vint0と電源遮断が行われる内部電源Vint1との間を接続する電源スイッチSWと、電源遮断が行われる内部電源Vint1の電圧を判定する内部電圧判定回路VINTDETを設ける。電源遮断が行われる内部電源Vint1は、外部電源Vextからレギュレータ回路VREGを用いて生成する。Vint1の電源遮断時は、SWをオフにし、VREGのオフおよびVREG出力の接地電位GNDへのショートを行い、Vint1の電源復帰時は、VREGのオンおよびショートの解除を行い、上昇したVint1の電圧をVINTDETで判定した上で回路ブロックBLK1の動作開始およびSWのオンを行う。
【選択図】 図1
Description
Vint,Vint0,Vint1,Vint2 内部電源
GND 接地電位
SW,SW0〜2 電源スイッチ
BLK0,BLK1 回路ブロック
VINTDET,VINTDET1,VINTDET2 内部電圧判定回路
VEXTDET 外部電圧判定回路
VREG,VREG0,VREG1 レギュレータ回路
STBY_VREG,STBY_VREG0,STBY_VREG1 スタンバイレギュレータ回路
NVM 不揮発性メモリ
Short 出力ショート信号
EN,enreg,encpu,ensreg,enram,ennvm イネーブル信号
ioctrl,pwctrle,pwctrli 制御信号
vintdi,vextdi,inn,inm 入力信号
vintdo 検出信号
vextrst,vintrst パワーオンリセット信号
Vbgr 基準電圧
Vref リファレンス電圧
I/O 入出力インタフェース回路
LU,LU0,LU1,LU_R,LU_R2 アップシフタ
CPU 中央演算処理装置
RAM 揮発性メモリ
BGR 基準電圧発生回路
PONRST パワーオンリセット回路
VREFBUF 内部電源電圧設定回路
PWR_CTL 電源制御回路
ROSC_Vext,ROSC_Vint リングオシレータ
CP_Vext,CP_Vint チャージポンプ回路
LOGIC_Vext ロジック回路
pm0〜1000,pmsw0,pmsw1 PMOSトランジスタ
nm0〜790,nmsw0,nmsw1 NMOSトランジスタ
inv0〜125 インバータ回路
c10〜142 コンデンサ
nand1〜100 NAND回路
reslvs 自己リセット信号
reset0 リセット信号
Ampn,Ampn500,Ampn600,Amppd アンプ回路
i200,i500,i600 電流源
vset0,vset1 設定信号
R1〜R500 抵抗
pnp0〜m バイポーラトランジスタ
Claims (16)
- 電源供給の遮断が行われない第1電源ラインと、
電源供給の遮断および復帰が行われる第2電源ラインと、
前記第2電源ラインによって電源が供給され、前記電源供給が遮断された際には動作停止状態となる第1回路と、
電圧判定回路とを有し、
前記第2電源ラインの電源供給が復帰する際に、
前記電圧判定回路は、前記第2電源ラインの電圧レベルを判定し、
前記動作停止状態となっている第1回路は、前記電圧判定回路の判定結果に基づいて動作状態に移行することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、さらに、
前記第1電源ラインと前記第2電源ラインを接続する電源スイッチを有することを特徴とする半導体装置。 - 請求項1または2記載の半導体装置において、
前記電圧判定回路は、コンパレータ回路であることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記第2電源ラインに対する電源供給の遮断時は、前記電源スイッチがオフとなり、
前記第2電源ラインに対する電源供給の復帰時は、前記電圧判定回路の判定結果に基づいて前記電源スイッチがオンとなることを特徴とする半導体装置。 - 外部電源の供給が行われる外部電源ラインと、
第1電源ラインおよび第2電源ラインと、
前記外部電源ラインによって駆動され、前記第1電源ラインに内部電源を出力する第1レギュレータ回路と、
前記外部電源ラインによって駆動され、前記第2電源ラインに内部電源を出力する第2レギュレータ回路と、
前記第2電源ラインに対する内部電源の出力を遮断および復帰する手段と、
前記第2電源ラインによって電源が供給され、前記第2電源ラインに対する内部電源の出力が遮断された際には動作停止状態となる第1回路と、
前記第2電源ラインの電圧レベルを判定する電圧判定回路とを有し、
前記第2電源ラインに対する内部電源の出力を復帰する際に、前記動作停止状態となっている第1回路は、前記電圧判定回路の判定結果に基づいて動作状態に移行することを特徴とする半導体装置。 - 請求項5記載の半導体装置において、さらに、
前記第1電源ラインと前記第2電源ラインを接続する電源スイッチを有することを特徴とする半導体装置。 - 請求項5または6記載の半導体装置において、
前記電圧判定回路は、前記外部電源ラインによって駆動されるコンパレータ回路であることを特徴とする半導体装置。 - 請求項5または6記載の半導体装置において、
前記電圧判定回路は、前記外部電源ラインによって駆動され、前記内部電源の電圧レベルを前記外部電源の電圧レベルに変換する回路を含み、前記変換する回路の正常動作の可否によって電圧判定を行うことを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記第2電源ラインに対する内部電源の出力を遮断および復帰する手段は、
前記第2レギュレータ回路の動作を停止する機能と、
前記第2レギュレータ回路の出力を、スイッチによって接地電位にショートする機能とによって実現されることを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記第1レギュレータ回路は、前記第2レギュレータ回路に比べて電流供給能力が小さいことを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記外部電源ラインおよび前記第1電源ラインには、前記外部電源の投入時に前記外部電源ラインおよび前記第1電源ラインの電圧レベルを検出し、各種回路に対してリセット信号を生成するパワーオンリセット回路が接続されていることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第2電源ラインに対する内部電源の出力を遮断する際は、まず、前記電源スイッチをオフにすると共に前記第1回路を動作停止状態にし、次いで、前記第2レギュレータ回路の動作を停止すると共に出力を基準電源電圧にショートする処理が行われ、
前記第2電源ラインに対する内部電源の出力を復帰する際は、まず、前記第2レギュレータ回路の出力のショートを解除すると共に動作を開始させ、次いで、前記電圧判定回路の判定結果をトリガとして前記第1回路を動作状態に移行させると共に前記電源スイッチをオンにする処理が行われることを特徴とする半導体装置。 - 外部電源の供給が行われる外部電源ラインと、
電源供給の遮断が行われない第1電源ラインと、
個々に電源供給の遮断および復帰が選択可能な複数の第2電源ラインと、
前記第1電源ラインと前記複数の第2電源ラインを互いに接続する複数の電源スイッチと、
前記複数の第2電源ラインのそれぞれの電圧レベルを判定する電圧判定回路とを含む半導体装置であって、
前記第1電源ラインは、前記外部電源ラインによって駆動される第1レギュレータ回路によって電源が供給され、
前記複数の第2電源ラインのそれぞれは、前記複数の第2電源ラインに対応して個々に設けられ、前記外部電源ラインによって駆動される第2レギュレータ回路によって電源が供給され、
前記第2レギュレータ回路の個々の出力の状態を設定し、なおかつ前記複数の電源スイッチ内の所望の電源スイッチをオフにすることで、前記複数の第2電源ラインの中から電源供給の遮断を行う電源ラインが選択され、
前記電源供給の遮断が行われた電源ラインを復帰する際は、前記電圧判定回路の判定結果をトリガとして、前記所望の電源スイッチをオンに設定することを特徴とする半導体装置。 - 請求項13記載の半導体装置において、
前記複数の第2電源ラインの一つには、不揮発性メモリが接続されていることを特徴とする半導体装置。 - 外部電源の供給が行われる外部電源供給ラインと、
前記外部電源供給ラインに接続され、内部電源を生成可能な第1及び第2レギュレータ回路と、
前記第1レギュレータ回路の出力が接続される第1内部電源供給ラインと、
前記第2レギュレータ回路の出力が接続される第2内部電源供給ラインと、
前記第1及び第2内部電源供給ラインとを接続する電源スイッチとを有し、
前記電源スイッチがオフ状態にされ、前記第1及び第2内部電源供給ラインとが非接続状態に制御されているとき、前記第2内部電源供給ラインに供給される電圧レベルを検出可能な電圧検出回路を更に有することを特徴とする半導体装置。 - 請求項15の半導体装置において、
前記半導体装置は、第1動作モードと、第2動作モードとを有し、
前記第1動作モードの時、前記電源スイッチはオン状態にされ、前記第1及び第2内部電源供給ラインが接続状態とされ、前記第1レギュレータ回路は動作状態とされ、
前記第2動作モードの時、前記第2レギュレータ回路は非動作状態とされ、
前記第2動作モードから前記第1動作モードへ遷移するとき、前記第2レギュレータ回路は動作を開始し、前記電圧検出回路は前記電圧レベルを検出することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118290A JP4820571B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置 |
US11/401,977 US7383138B2 (en) | 2005-04-15 | 2006-04-12 | Semiconductor device |
US12/122,715 US8073643B2 (en) | 2005-04-15 | 2008-05-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118290A JP4820571B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011038356A Division JP5145436B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303579A true JP2006303579A (ja) | 2006-11-02 |
JP4820571B2 JP4820571B2 (ja) | 2011-11-24 |
Family
ID=37109613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118290A Expired - Fee Related JP4820571B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7383138B2 (ja) |
JP (1) | JP4820571B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283047A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 半導体集積回路およびその動作方法 |
JP2011217134A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
JP2013021597A (ja) * | 2011-07-13 | 2013-01-31 | Fujitsu Semiconductor Ltd | インターフェース回路 |
KR101405905B1 (ko) | 2012-11-27 | 2014-06-12 | 현대오트론 주식회사 | 파워 온 리셋의 전압 범위가 다른 두 ic간의 불필요한 리셋을 회피하는 방법 |
KR101800770B1 (ko) * | 2016-07-06 | 2017-11-23 | 한국항공우주연구원 | 순차적 명령 수행을 위한 회로 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4531020B2 (ja) * | 2006-08-01 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4774000B2 (ja) * | 2007-03-19 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 |
JP5157313B2 (ja) * | 2007-08-15 | 2013-03-06 | 富士通株式会社 | 半導体装置 |
JP2009105221A (ja) * | 2007-10-23 | 2009-05-14 | Nec Electronics Corp | 半導体集積回路装置 |
US8390146B2 (en) * | 2008-02-27 | 2013-03-05 | Panasonic Corporation | Semiconductor integrated circuit and various devices provided with the same |
JP2009294875A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 演算処理装置、演算処理装置の電源制御方法 |
JP5460251B2 (ja) * | 2009-11-13 | 2014-04-02 | 株式会社日立製作所 | 情報処理装置 |
JP2012004785A (ja) * | 2010-06-16 | 2012-01-05 | Toshiba Corp | 発振回路及び電子機器 |
JP5145436B2 (ja) * | 2011-02-24 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2013077962A (ja) * | 2011-09-30 | 2013-04-25 | Renesas Electronics Corp | 論理回路、半導体集積回路 |
CN103809994B (zh) * | 2012-11-13 | 2017-03-15 | 光宝电子(广州)有限公司 | 固态储存装置及其睡眠控制电路 |
JP6299322B2 (ja) | 2014-03-25 | 2018-03-28 | セイコーエプソン株式会社 | 物理量検出センサー、電子機器、移動体および電子回路 |
JP6287609B2 (ja) * | 2014-06-11 | 2018-03-07 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の設計方法 |
KR102275497B1 (ko) * | 2014-10-20 | 2021-07-09 | 삼성전자주식회사 | 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기 |
US9851730B2 (en) * | 2015-04-10 | 2017-12-26 | Qualcomm Incorporated | Voltage droop control |
US11068686B2 (en) | 2017-09-12 | 2021-07-20 | Synaptics Incorporated | Low power baseline tracking for fingerprint sensor |
EP3713089A1 (en) * | 2019-03-22 | 2020-09-23 | Nexperia B.V. | Power supply detection circuit |
EP3863179A1 (en) * | 2020-02-06 | 2021-08-11 | Nexperia B.V. | Dual power supply detection circuit |
US11169554B2 (en) * | 2020-03-24 | 2021-11-09 | Cirrus Logic, Inc. | Voltage regulator circuitry |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135461A (ja) * | 1993-11-10 | 1995-05-23 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH07264775A (ja) * | 1994-03-17 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2000151380A (ja) * | 1998-11-09 | 2000-05-30 | Nec Corp | 電源遮断の応答機能付きモード切替手段を備えた半導体集積論理回路および半導体集積論理回路の電源供給方法 |
JP2003032399A (ja) * | 2001-07-12 | 2003-01-31 | Fuji Xerox Co Ltd | 画像処理装置および給電方法 |
JP2003338178A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体装置 |
JP2004140503A (ja) * | 2002-10-16 | 2004-05-13 | Sony Corp | 電子機器と電力供給方法 |
JP2004208108A (ja) * | 2002-12-26 | 2004-07-22 | Oki Electric Ind Co Ltd | 集積回路 |
JP2004253073A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその制御方法 |
JP2004253072A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4333049A (en) * | 1979-05-21 | 1982-06-01 | Takamisawa Cybernetics Co., Ltd. | Inrush current measuring apparatus with instantaneous power interruption device |
US6092207A (en) * | 1997-12-29 | 2000-07-18 | Intel Corporation | Computer having a dual mode power supply for implementing a power saving mode |
JP5030336B2 (ja) * | 2001-06-07 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4392740B2 (ja) * | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
FR2838861A1 (fr) * | 2002-04-23 | 2003-10-24 | St Microelectronics Sa | Memoire effacable et programmable electriquement comprenant un dispositif de gestion d'une tension d'alimentation interne |
JP4651287B2 (ja) * | 2004-02-19 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4812085B2 (ja) * | 2005-12-28 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
CN101079576B (zh) * | 2006-05-24 | 2010-04-07 | 昂宝电子(上海)有限公司 | 用于提供对电源调节器的开关的系统 |
-
2005
- 2005-04-15 JP JP2005118290A patent/JP4820571B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-12 US US11/401,977 patent/US7383138B2/en not_active Expired - Fee Related
-
2008
- 2008-05-18 US US12/122,715 patent/US8073643B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135461A (ja) * | 1993-11-10 | 1995-05-23 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH07264775A (ja) * | 1994-03-17 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2000151380A (ja) * | 1998-11-09 | 2000-05-30 | Nec Corp | 電源遮断の応答機能付きモード切替手段を備えた半導体集積論理回路および半導体集積論理回路の電源供給方法 |
JP2003032399A (ja) * | 2001-07-12 | 2003-01-31 | Fuji Xerox Co Ltd | 画像処理装置および給電方法 |
JP2003338178A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体装置 |
JP2004140503A (ja) * | 2002-10-16 | 2004-05-13 | Sony Corp | 電子機器と電力供給方法 |
JP2004208108A (ja) * | 2002-12-26 | 2004-07-22 | Oki Electric Ind Co Ltd | 集積回路 |
JP2004253073A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその制御方法 |
JP2004253072A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283047A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 半導体集積回路およびその動作方法 |
JP2011217134A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
JP2013021597A (ja) * | 2011-07-13 | 2013-01-31 | Fujitsu Semiconductor Ltd | インターフェース回路 |
KR101405905B1 (ko) | 2012-11-27 | 2014-06-12 | 현대오트론 주식회사 | 파워 온 리셋의 전압 범위가 다른 두 ic간의 불필요한 리셋을 회피하는 방법 |
KR101800770B1 (ko) * | 2016-07-06 | 2017-11-23 | 한국항공우주연구원 | 순차적 명령 수행을 위한 회로 |
Also Published As
Publication number | Publication date |
---|---|
US7383138B2 (en) | 2008-06-03 |
JP4820571B2 (ja) | 2011-11-24 |
US8073643B2 (en) | 2011-12-06 |
US20080228414A1 (en) | 2008-09-18 |
US20060235630A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4820571B2 (ja) | 半導体装置 | |
US7049797B2 (en) | Semiconductor integrated circuit device | |
US8214670B2 (en) | Semiconductor integrated circuit device having internal circuit with plural power supply regions | |
US7504876B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
US7109771B2 (en) | Semiconductor integrated circuit with reduced leakage current | |
US7982514B2 (en) | State-retentive master-slave flip flop to reduce standby leakage current | |
KR100471185B1 (ko) | 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조 | |
US20010046156A1 (en) | Semiconductor integrated circuit device | |
JP3596637B2 (ja) | 可調整電流源及びその制御方法 | |
JP2006293802A (ja) | 半導体集積回路装置 | |
US10268250B2 (en) | Semiconductor device having active mode and standby mode | |
US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
US7078945B2 (en) | Semiconductor device having logic circuit and macro circuit | |
US20030058011A1 (en) | Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits | |
JP5145436B2 (ja) | 半導体装置 | |
JP2008040543A (ja) | 半導体集積回路 | |
KR100268801B1 (ko) | 반도체 메모리 소자의 파워업 장치 | |
CN219436662U (zh) | 电源监测电路、电源管理系统和存储主控芯片 | |
US5708388A (en) | Single current source current generating circit for periodically activating and deactivating portions of an IC | |
JP2009105699A (ja) | 半導体集積回路、および、その起動方法 | |
JP4240863B2 (ja) | 半導体集積回路 | |
KR100714043B1 (ko) | 파워-온 리셋 회로 | |
JP2000068815A (ja) | 集積回路装置 | |
KR20020095913A (ko) | 파워 업 발생장치 | |
KR19990060787A (ko) | 반도체 장치의 내부 전원 전압 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |