JP5460251B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP5460251B2
JP5460251B2 JP2009259429A JP2009259429A JP5460251B2 JP 5460251 B2 JP5460251 B2 JP 5460251B2 JP 2009259429 A JP2009259429 A JP 2009259429A JP 2009259429 A JP2009259429 A JP 2009259429A JP 5460251 B2 JP5460251 B2 JP 5460251B2
Authority
JP
Japan
Prior art keywords
circuit
power
lsi
low power
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009259429A
Other languages
English (en)
Other versions
JP2011109194A (ja
Inventor
雅直 山岡
健一 長田
稔 本吉
哲也 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009259429A priority Critical patent/JP5460251B2/ja
Priority to US12/917,523 priority patent/US8633684B2/en
Publication of JP2011109194A publication Critical patent/JP2011109194A/ja
Application granted granted Critical
Publication of JP5460251B2 publication Critical patent/JP5460251B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Description

この発明は、消費する電力を低減する低電力モードを有するシステムが半導体基板上に形成されて成る半導体装置および当該システムが装置筐体に搭載されて成る情報処理装置もしくは当該システムを構成する半導体集積回路がボード上に実装されて成る情報処理装置に関し、特に低電力モードが正常に動作していない場合に正常に動作しないことを表す信号を当該システムが出力する機能を有する半導体装置および情報処理装置に関する。
従来、情報処理装置において消費電力を低減する技術として、LSI内部での電源を遮断してLSIの消費電力を低減するものがあった(例えば、特許文献1参照)。
また、従来、情報処理装置において消費電力を低減する技術として、LSIに供給するクロック周波数を変更してLSIの消費電力を低減するものがあった(例えば、特許文献2参照)。
また、従来、発熱量の大きな半導体チップを有する情報処理装置を冷却する技術として、半導体チップに供給する電源が変化したときに出力される電源変化信号に応じて冷却手段制御信号を出力して冷却手段の冷却能力を調整するものがあった(例えば、特許文献3参照)。
また、従来、半導体チップ内に設ける温度検知回路として、検出温度に応じて温度検知回路が出力する信号を2段階の温度に対応した2段階の信号とすることにより、サーマルシャットダウンが作動する前に信号を出力して外部のマイクロコンピュータなどがそれを利用できるようにするものがあった(例えば、特許文献4参照)。
特開2006−318513号公報 特開2002−366254号公報 特開2003−108268号公報 特開2003−108241号公報
近年、情報処理装置の消費電力が増大し、その消費電力が問題となっている。特に情報処理を実行する半導体集積回路(LSI: Large Scale Integrated circuit)の消費電力は処理性能の向上とLSIを製造する半導体製造プロセスの微細化にともない年々増加している。この増加する消費電力を低減するため、特許文献1ではLSI内部での電源を遮断して、LSIの消費電力を低減する技術が開示されている。特許文献2ではLSIに供給するクロック周波数を変更してLSIの消費電力を低減する技術が開示されている。
上記の、LSI内部で電源を遮断する動作や、クロック周波数を低くして電力を低減する動作は低電力動作モードと呼ばれており、LSI外部またはLSI内部で低電力モードに遷移するための信号を生成してLSI内の回路に入力すると、その信号が入力された回路が低電力モードに遷移する。通常、LSIを搭載する機器は、LSIの電力を考慮して電源を供給能力やLSIを冷却する冷却装置の性能を設定する。この際に、低電力モードを有するLSIを使用する場合には、電源性能や冷却性能をLSIが低電力モードに遷移し電力が低減できることを前提に設定する。よって、なんらかの要因でLSIが低電力モードに遷移したにもかかわらず、実際には電力が低減されない(低電力動作しない)場合には電源性能や冷却性能が足らず、電源が十分供給されなかったり、LSIの温度が想定以上に上昇してしまったりするという問題が発生する。電源が十分に供給されない場合には、そのLSIが正常に動作しない上に、同一ボードに搭載されている他のLSIなどの部品の動作不良も引き起こす。さらに、温度が上昇した場合には、LSIの性能が劣化し、そのLSIが想定している性能を出せなくなるという問題が起こる。よって、LSIが低電力モードに遷移した際に電力が低減していなければ、LSIを停止させたりLSIが搭載されているボードを交換したりという対策を取る必要がある。
ところで、上述した特許文献3および4の技術は、消費電力の低減を目的とするものではなく、その点で本発明とはそもそも異なるが、情報処理装置または半導体チップの電源の変化または温度の変化を検知して信号を出力するという点で、一見、関連性があるかのように見える。しかし、これらの技術はいずれも、モード切替信号に応じて実際に所望のアクションが起こっているかを検知できないという問題があり、それを解決する本発明とは明確に区別されるべきものである。例えば、特許文献3の技術は、半導体チップに供給する電源が変化したときに出力される電源変化信号に応じて冷却手段制御信号を出力して冷却手段の冷却能力を調整するものであるが、情報処理装置は冷却手段制御信号を出力するところまでを行うだけであって、実際にその冷却手段が調整されて冷却手段の動作に変化が生じたかを検知することができない。また、特許文献4の技術は、検出温度に応じて温度検知回路が出力する信号を2段階の温度に対応した2段階の信号とすることにより、サーマルシャットダウンが作動する前に信号を出力して外部のマイクロコンピュータなどがそれを利用できるようにするものであるが、半導体チップ内に設けられた温度検知回路は2段階の信号を出力するところまでを行うだけであって、その2段階の信号に対応するアクション、とりわけ第2段階目のアクションであるサーマルシャットダウンが実際に作動したかを検知することができない。
したがって、本発明の目的とするところは、LSIを低電力モードに遷移させた際にLSIの電力が実際に低減されているかどうかを検知し、電力が低減されていない場合にはなんらかの信号を出力することである。
本発明の代表的なものの一例を示せば以下の通りである。
すなわち、本発明の検知システムは、第一の動作に対応する第一の動作モードと第二の動作に対応する第二の動作モードとを有し、前記第一の動作モードと前記第二の動作モードとを切り替える第一の信号が入力され、かつ、前記第一の動作と前記第二の動作との間で動作が切り替わらないことを検知した場合に第三の動作を実行することを特徴とする。
また、本発明の半導体装置は、入力された信号に所定の処理を施す回路ブロックを備え、前記回路ブロックは第一の動作状態と第二の動作状態とを有し、前記第一の動作状態に対応する第一の動作モードと前記第二の動作状態に対応する第二の動作モードとを切り替える第一の信号が入力された場合に前記第一の動作状態と前記第二の動作状態との間で動作状態が切り替わったことを検知する機能を有することを特徴とする。
さらに、本発明の情報処理装置は、第一の動作状態と第二の動作状態とを有する半導体集積回路を搭載して成り、前記半導体集積回路の動作モードを前記第一の動作状態に対応する第一の動作モードと前記第二の動作状態に対応する第二の動作モードとの間で切り替える第一の信号が前記半導体集積回路に入力され、かつ、前記動作モードの変化に対応して動作状態が変化しない場合に第二の信号を出力し、前記第二の信号に基づいて第三の動作状態に遷移することを特徴とする。
本発明によれば、LSIが低電力モードに遷移した際に、なんらかの理由で電力が低減できていない場合に、電力が低減できていないことを外部に出力することが可能となる。
本発明が適用されたLSIの内部構造の概略図である。 本発明が適用されたLSIの動作波形である。 本発明が適用されたLSIの動作波形である。 電圧比較回路図である。 参照電位発生回路図である。 本発明が適用されたLSIの動作シーケンスを示す図である。 本発明が適用されたLSIの回路ブロック概略図である。 情報機器の模式図である。 本発明が適用されたLSIの回路ブロック概略図である。 電流変化概略図である。 温度変化概略図である。 温度変化概略図である。 温度変化概略図である。 温度変化概略図である。 本発明が適用されたLSIの内部構造の概略図である。 本発明が適用されたLSIの動作波形を示す図である。 本発明が適用されたLSIの動作波形を示す図である。 本発明が適用されたLSIの動作波形を示す図である。 本発明が適用されたLSIの動作波形を示す図である。 本発明が適用されたLSIの内部構造の概略図である。 本発明が適用されたLSIの動作波形を示す図である。 本発明が適用されたLSIの動作波形を示す図である。
本発明の代表的な情報処理装置では、LSIが消費している電力を測定する機能を有し、LSIが低電力モードに遷移した際にそのLSIが消費している電力を測定し、その電力が想定している低電力モードの電力よりも大きい場合には、低電力モードにおいて電力が低減されていないことを示す信号を出力する。
より具体的には、本発明の検知システムは、第一の動作に対応する第一の動作モードと第二の動作に対応する第二の動作モードとを有し、第一の動作モードと第二の動作モードとを切り替える第一の信号が入力され、かつ、第一の動作と第二の動作との間で動作が切り替わらないことを検知した場合に第三の動作を実行する。
第三の動作としては、例えば警告信号を出力する動作とすることができるが、本発明はそれに限定されるものではない。
第一および第二の動作としては、例えば、第一の動作が第一の電力を消費電力とする動作であり、第二の動作が第一の電力より大きい第二の電力を消費電力とする動作であるようにすることができるが、本発明はそれに限定されるものではない。
また、本発明の半導体装置は、入力された信号に所定の処理を施す回路ブロックを備え、以下の機能を有するものである。すなわち、回路ブロックは第一の動作状態と第二の動作状態とを有し、第一の動作状態に対応する第一の動作モードと第二の動作状態に対応する第二の動作モードとを切り替える第一の信号が入力された場合に第一の動作状態と第二の動作状態との間で動作状態が切り替わったことを検知する機能を有する。
本発明の半導体装置は、第一の動作状態および第二の動作状態の消費電力を測定する回路を有する構成とすれば好適である。消費電力を測定する回路としては、例えば、電源の電流を測定する回路とすることもできるし、電源線の電位を測定する回路とすることもできるし、あるいは温度を測定する回路とすることもできるが、本発明はそれらに限定されるものではない。
消費電力を測定する回路として電源線の電位を測定する回路を適用した場合、その電源線の電位を測定する回路としては、入力された参照電位と電圧とを比較する回路とすることもできるし、電源線に接続された発振する回路の周波数を測定する回路とすることもできるし、あるいは電源線に接続された発振する回路の発振の有無によって電源線の電位を測定する回路とすることもできるが、本発明はそれらに限定されるものではない。
消費電力を測定する回路として温度を測定する回路を適用した場合、第一の動作状態および第二の動作状態の電力が所定の温度との比較によって測定されるようにすれば好適である。あるいは、第一の動作状態および第二の動作状態の電力の変化を、温度を測定する回路で測定した温度の変化によって検知するようにしても好適である。さらには、第一の動作状態および第二の動作状態の電力を第一の動作状態にある回路の温度と第二の動作状態にある回路の温度との比較によって検知するようにしても好適である。但し、本発明はこれらの構成に限定されるものではない。
さらに、本発明の情報処理装置は、第一の動作状態と第二の動作状態とを有する半導体集積回路を搭載して成り、以下の特徴を有するものである。すなわち、半導体集積回路の動作モードを第一の動作状態に対応する第一の動作モードと第二の動作状態に対応する第二の動作モードとの間で切り替える第一の信号が半導体集積回路に入力され、かつ、動作モードの変化に対応して動作状態が変化しない場合に第二の信号を出力し、その第二の信号に基づいて第三の動作状態に遷移する。
第二の信号は半導体集積回路から出力されるようにすれば好適である。その場合、半導体集積回路内で測定された消費電力に基づいて第二の信号が出力されるようにすればなお好適である。
第三の動作状態としては、例えば半導体集積回路を非活性化する動作状態とすることもできるし、あるいは半導体集積回路が搭載されたボードの交換をうながす信号を発生する動作状態とすることもできるが、本発明はそれらに限定されるものではない。
本発明の情報処理装置は、半導体集積回路に供給する電源の電流を測定する装置を有し、その電流の変化によって第二の信号を発生させるよう構成すれば好適である。
以下、本発明の各実施例について、図面を用いて詳細に説明する。
図1に、本発明を用いたLSIの内部構造の概略図を示す。図1において、VDDは電源線、PSWは電源を遮断するための電源スイッチ、PSOENBは電源スイッチを制御するための制御信号、VDCLは電源供給を遮断することが可能なローカル電源線、LOAD1はローカル電源VDCLによって電源が供給される動作回路、REFGENは参照電位発生回路、REFVOLは参照電位信号、VCOMPは電圧比較回路、VOUTは電圧比較回路の比較結果を示す信号、LPTESTは低電圧動作モードをテストするテスト回路、COMPENはLPTESTがVCOMPを制御するための信号、LPWRNは低電圧動作モード時に電力が低減されているかどうかを出力する信号を示している。
この構造において、動作回路LOAD1が動作している際には、PSOENBに"L(ロウ)"が入力され、電源スイッチPSWがオンとなる。VDCLの電位はVDDと同電位となり、LOAD1は正常に動作する。この回路において、動作回路LOAD1が動作していない場合には、動作していない場合にでも消費してしまうLOAD1のリーク電流を低減するために電源を遮断する低電力モードに遷移させる。この回路が低電力モードに遷移した場合には、PSOENBが"H(ハイ)"となり、電源スイッチPSWがオフする。これによって、VDCLの電位が低下し、LOAD1を流れるリーク電流が低減できる。
この低電力モードにおいて、なんらかの原因によってVDCL電位が低下しない場合、LOAD1の電位が低下せず、リーク電流が流れ続けLOAD1における電力が低減できない。よって、このLSIを搭載する機器ではこのLSIを停止させる等のなんらかの対策をとる必要がある。
図1の回路では、低電力動作モードにおいてVDCL電位が低下しているかどうかを判断することが可能となる。この回路においては、低電力モードの動作不良をテストする回路LPTESTからテストを開始する信号COMPENが出力されると、REFGENにおいて低電力モードに遷移した場合に想定されるVDCL電位よりも高い電位の参照電位REFVOLが生成されると同時に、電圧比較回路VCOMPにおいては、参照電位REFVOLとVDCLの電位が比較され、その結果がVOUTとして出力される。LPTESTにおいては、低電力モードに入っているかどうかと参照電位REFVOLとVDCL電位のどちらかが高いかを判定し、低電力モードに入っていて、かつVDCL電位が参照電位よりも高い場合には低電力モードに動作不良があるとして、LPWRNを出力する。
低電力モードに動作不良がない場合の回路各部分の動作波形を図2に示す。時間START_PSOにおいて、電源遮断を指示する信号であるPSOENBが"H"から"L"に遷移する。低電力モードが正常に動作している場合には、電源スイッチが遮断されローカル電源VDCLの電位がVDD電位から低下する。電源遮断開始後一定時間が立った後の、時間CHECK_VOLにおいて、低電力動作モードの動作を検証する回路LPTESTからCOMPENが出力されると、VDCLの電位と参照電位REFVOLが比較され、VDCLの電位が低いため比較回路VCOMPの出力VOUTが"H"となる。よって、低電力モードにおいて、VOUTの値が"H"となっているため、低電力動作モードは正常に動作していることが確認できるため、LPTESTの出力信号LPWRNは"L"のままとなる。
低電力モードに動作不良がある場合の回路各部分の動作波形を図3に示す。時間START_PSOにおいて、電源遮断を指示する信号であるPSOENBが"H"から"L"に遷移する。低電力モードが正常に動作していない場合には、PSOENBが入力された後も、ローカル電源VDCLの電位が一定の値よりも低下しなくなる。電源遮断開始後一定時間が立った後の、時間CHECK_VOLにおいて、低電力動作モードの動作を検証する回路LPTESTからCOMPENが出力されると、VDCLの電位と参照電位REFVOLが比較され、VDCLの電位が高いため比較回路VCOMPの出力VOUTが"L"となる。よって、低電力モードにおいて、VOUTの値が"L"となっているため、低電力動作モードに異常があることが確認できるため、LPTESTの出力信号LPWRNは"H"となり、低電力モードに異常があることを出力する。
電圧比較回路VCOMPの回路の一例を図4に示す。本回路はカレントミラーで構成されており、COMPENが"H"になった場合に回路が作動し、REFVOLとVDCLの電位を比較し、VDCL電位が低い場合にはVOUTから"H"が、VDCL電位が高い場合にはVOUTから"L"が出力される。
参照電位発生回路REFGENの回路の一例を図5に示す。本回路では抵抗が直列に接続されており、その抵抗を接続した部分の電位を参照電位REFVOLとして出力する。抵抗は、トランジスタのオン抵抗やオフ抵抗、またはポリシリコン抵抗や金属配線抵抗、またはウエルや拡散を用いた抵抗により容易に作成することが可能となる。さらに本回路では、抵抗と直列にスイッチが接続されておりそのスイッチはCOMPENによって制御され、電圧の比較が行われる場合にのみオンする。
図6に本発明を用いてLSIの低電力モードの動作可否を判定するためのシーケンスを示す。通常動作モードでは回路は通常の動作を実行している。制御信号により低電力モードに遷移した後に、電力が低減できているかどうかの判定を実施する。正常に電力が低減できている場合には、そのまま低電力モードを続行する。電力が低減できていない場合には、低電力モードにおいて正常に電力が低減できていない警告を示す信号LPWRNを出力する。
図7に本発明を用いたLSIの回路ブロックの概略図を示す。図7においてCHIPはLSIチップ、PD1およびPD2は低電力モードを適用する回路ブロックであるパワードメイン、PSOENB1およびPSOENB2はそれぞれパワードメインPD1およびPD2の電力モードを制御する信号、MODCONTは電力モードを制御する制御回路、LPWRN1およびLPWRN2はそれぞれパワードメインPD1およびPD2の低電力モードが不良となっている場合の警告信号、WRNOUTはPD1またはPD2の低電力モードに不良があった場合にLSIチップ外に警告を出力するための回路、LPWRNAはこのLSIチップ内に低電力モード不良があったことをしめす警告信号を示している。
図7ではLSI内に低電力モードになるパワードメインが複数ある場合に本発明を適用した例を示している。MODCONTにより各パワードメインの動作モードを制御しており、例えば、パワードメインPD1を低電力モードにする場合にはPSOENB1が入力される。PD1内は図1と同様の構成となっており、低電力モードが正常に動作しているかどうかがテストされ、低電力モードに不良がある場合にはLPWRN1が出力される。WRNOUTはチップ内の複数のパワードメインの低電力動作モードの動作可否を監視しており、たとえばLPWRN1から警告信号が出力された場合には、チップ外にLPWRNAとして、このチップ内に低電力不良があることを示す信号を出力する。
図8には、図7のチップを搭載したボードを6枚搭載した情報機器の例を模式的に表している。この装置では、図7のチップを2枚搭載したボードBOARD0〜BOARD5が搭載されており、例えばBOARD1に搭載しているLSIチップ内に低電力動作モード不良が発生した場合、LSIチップからは図7のようにチップ内に低電力モード不良があることを示す信号が出力される。この信号を受けてボード内では、BOARD1内に低電力モードに不良のあるチップが搭載されていることを機器内に伝達し、本機器からはBOARD1をとりかえるよう促すアクションが取られる(Exchange BOARD1)。これによって、本発明が適用されているLSIを搭載する機器において、電源性能が不足して動作不良が発生することや、冷却性能が不足して機器が加熱してしまうことを防ぐことが可能となる。
本実施例では、電源遮断という低電力モードの動作可否を、遮断される電源の電位を測定することで判断している。そのため、本実施例では、電源VDDとローカル電源VDCLのショート、電源遮断のための電源スイッチのショート、電源遮断制御信号の不良などのさまざまな電源遮断の不具合を検出可能となる。また、本実施例では、電源の電位の変動を検出しているため、電源遮断を用いた低電力モードのみではなく、電源電圧を下げて電力を低減するという低電力モードなどの動作判定にも用いることが可能である。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
図9に本発明を用いたLSIの回路ブロックの概略図を示す。図9においてCHIPはLSIチップ、PD1およびPD2は低電力モードを適用する回路ブロックであるパワードメイン、PSOENB1およびPSOENB2はそれぞれパワードメインPD1およびPD2の電力モードを制御する信号、MODCONTは電力モードを制御する制御回路、WRNOUTはPD1またはPD2の低電力モードに不良があった場合にLSIチップ外に警告を出力するための回路、LPWRNAはこのLSIチップ内に低電力モード不良があったことをしめす警告信号を示している。TEMP1およびTEMP2はパワードメインPD1およびPD2内の温度情報を示す信号、LPCHKはTEMP1およびTEMP2の情報から低電力モードに不良があるかどうかを判断し不良がある場合には警告信号LPWRNAを出力する回路、TEMPMONはLSI内部の温度を測定する温度計である。
LSI内部では、低電力モードが正常に動作している場合には電流が減少し、逆に低電力モードに不良がある場合には低電力モードに遷移した場合の電流の減少幅が小さい。この様子を図10に示す。図10において、Normalは通常動作、LPは低電力動作状態を示す。この電流関係があった場合、流れる電流にしたがってLSI内部の温度が変動する。この場合の温度関係を図11に示す。低電力モードにおいて正常に電力が低減されている場合には、通常動作している場合と比較して温度が低下する。それに対して、低電力モードに不良があって電流が減少しない場合には、LSI内部の温度の低下幅も小さい。このよに、チップ内で温度を測定すれば、流れている電流を擬似的に測定することが可能となる。よって、図9のLSIにおいて、PSOENB1の信号が入力された場合PD1内の温度を測定しそこの温度が一定以上に低減されているかを比較する。例えば、図11において温度がTEMPTHよりも低い場合には低電力モードが正常に動作していると判断でき、逆にTEMPTHよりも高い場合には低電力モードが正常に動作していないと判断することができ、図9の警告信号LPWRNAを出力する。
本実施例では、LSI内部の温度を測定することでLSI内部の電流を擬似的に測定できるため、電源遮断や低電圧動作モード、クロックゲーティングなどのさまざまな低電力モードの不良を検出することが可能となる。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
図9の回路を用いて実施例2とは異なる制御で低電力モードの不良を検出する場合の温度測定波形を図12に示す。図12において、Normalは通常動作、LPは低電力動作モードを示す。図12において低電力モードに不良がない場合には、通常動作から低電力モードに移行した場合には大きく温度が変化する。それに対して、低電力モードに不良がある場合には、通常動作から低電力モードに移行した場合の温度変化が小さい。
よって、図9のLSIにおいて、PSOENB1の信号が入力る前後の場合PD1内の温度を測定すれば低電力モードが正常に動作しているかどうかを判定することが可能であり、低電力モードに不良がある場合には、図9の警告信号LPWRNAを出力する。
本実施例では、LSI内部の温度を測定することでLSI内部の電流を擬似的に測定できるため、電源遮断や低電圧動作モード、クロックゲーティングなどのさまざまな低電力モードの不良を検出することが可能となる。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
図9の回路を用いて実施例2とは異なる制御で低電力モードの不良を検出する場合の温度測定波形を図13および図14に示す。TEMP1およびTEMP2はそれぞれPSO1およびPSO2の温度を示している。この図では、PSO2は常に通常動作を行っており、PSO1はNormalの期間は通常動作を行い、LPの期間は低電力モードに遷移している場合を示している。図13は低電力モードに不良がない場合の温度状態を表しており、この場合、PSO1のみが低電力モードに遷移した場合にはPSO1の温度とPSO2の温度差が大きい。図14は低電力モードに不良がある場合の温度状態を表しており、この場合、PSO1のみが低電力モードに遷移した場合にも、PSO1とPSO2の温度差が小さい。
よって、図9のLSIにおいて、PSOENB1の信号が入力されたあとの、PD1およびPD2の温度を比較すれば、低電力モードが正常に動作しているかどうかを判定することが可能であり、低電力モードに不良がある場合には、図9の警告信号LPWRNAを出力する。
本実施例では、LSI内部の温度を測定することでLSI内部の電流を擬似的に測定できるため、電源遮断や低電圧動作モード、クロックゲーティングなどのさまざまな低電力モードの不良を検出することが可能となる。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
図15に、本発明を用いたLSIの内部構造の概略図を示す。図15において、VDDLは0.8Vの電源線、VDDHは1.0Vの電源線、LVSWは低電圧電源のスイッチを制御する信号線、HVSWは高電圧電源のスイッチを制御する信号線、VDCLは電源電圧を切り替えることの出来るローカル電源線、LOAD1はローカル電源VDCLによって電源が供給される動作回路、LPTESTは低電圧動作モードをテストするテスト回路、DUMROはリングオシレータモジュール、DUMCLKはDUMROの出力信号、REFCLKは参照クロック、PHCOMPは周波数比較回路、LPWRNは低電圧動作モード時に電力が低減されているかどうかを出力する信号を示している。
この構造では、動作回路LOAD1を高速に動作させる場合には、HVSWを"L"、LVSWを"H"としてローカル電源VDCLを高い電圧(1.0V)の電源VDDHに接続することで、LOAD1には高い電圧が印加される。また、LOAD1に高い動作速度が必要ない場合には、HVSWを"H"、LVSWを"L"としてローカル電源VDCLを低い電圧(0.8V)の電源VDDLに接続することで、LOAD1には低い電圧が印加され、LOAD1の動作速度は遅くなるが、電力を低減することが可能となる。
この回路において、低電力モードつまりローカル電源の電位を0.8Vに設定した場合に、なんらかの原因によってVDCL電位が1.0Vより低下しない場合、LOAD1の電位が低下せず、LOAD1の消費電力が低減できない。よって、このLSIを搭載する機器ではこのLSIを停止させる等のなんらかの対策をとる必要がある。
図1の回路では、低電力動作モードにおいてVDCL電位が低下しているかどうかを判断することが可能となる。この回路においては、低電力モードの動作不良をテストする回路LPTESTでは、電源スイッチを制御する信号LVSWとHVSWの信号から、低電力モードに移行している場合にはダミーのリングオシレータであるDUMROの出力と参照クロックREFCLKの周波数を比較し、その出力がLPTESTに入力される。ダミーのリングオシレータはローカル電源VDCLから電源が供給されているため、VDCLの電位によってその出力する周波数が変動する。よって、ある一定の電圧よりもローカル電源VDCLの電位が下がっていない場合には、設定された周波数よりも速い速度でリングオシレータが動作する。参照クロックの周波数をダミーリングオシレータが低い電源電圧で動作する場合の周波数よりも多少高い周波数に設定しておけば、その周波数よりも低い周波数となっているかどうかを判断することで、VDCL電位が0.8Vまで下がっているか、つまり低電力モードが正常に動作しているかどうかの判断が可能となる。
低電力モードに動作不良がない場合の回路各部分の動作波形を図16に示す。時間START_LVにおいて、ローカル電源電位を低電圧にするために、HVSWが"L"から"H"に遷移するとともにLVSWが"H"から"L"に遷移する。低電力モードが正常に動作している場合には、ローカル電源VDCLの電位が0.8Vに低下する。電源電圧変更後一定時間が立った後の、時間CHECK_Fにおいて、DUMROの出力と参照クロックREFCLKの周波数が比較すると、DUMCLKの周波数が低いため、低電力モードが正常に動作していることが確認でき、LPTESTの出力信号LPWRNは"L"のままとなる。
低電力モードに動作不良がある場合の回路各部分の動作波形を図17に示す。時間START_LVにおいて、ローカル電源電位を低電圧にするために、HVSWが"L"から"H"に遷移するとともにLVSWが"H"から"L"に遷移する。低電力モードが正常に動作していないため、ローカル電源VDCLの電位は0.8Vまで低下しない。電源電圧変更後一定時間が立った後の、時間CHECK_Fにおいて、DUMROの出力と参照クロックREFCLKの周波数が比較すると、DUMCLKの周波数が高いため、低電力モードに不良があることがわかり、LPTESTの出力信号LPWRNは"H"となる。
周波数比較回路はここには示さないが、一定時間の入力されたクロックの立ち上がり回数をカウントする回路により容易に作成することができる。
また、本回路構成では、ローカル電源と電源VDDLおよびVDDHを接続するスイッチをともに遮断することで電源を遮断する低電力モードを実施することが出来る。
電源遮断に動作不良がない場合の回路各部分の動作波形を図18に示す。時間START_PSOにおいて、ローカル電源電位の電源を遮断するために、HVSWが"L"から"H"に遷移するとともにLVSWは"H"を維持する。電源遮断が正常に動作している場合には、ローカル電源VDCLの電位が0V付近まで低下し、電源遮断開始後一定時間が立った後の、時間CHECK_Fにおいて、DUMROの出力を確認すると、DUMCLKはクロック動作をしていないため、低電力モードが正常に動作していることが確認でき、LPTESTの出力信号LPWRNは"L"のままとなる。
電源遮断に動作不良がある場合の回路各部分の動作波形を図19に示す。時間START_PSOにおいて、ローカル電源電位の電源を遮断するために、HVSWが"L"から"H"に遷移するとともにLVSWは"H"を維持する。電源遮断回路に不良がある場合には、ローカル電源VDCLの電位が低下せず、電源遮断開始後一定時間が立った後の、時間CHECK_Fにおいて、DUMROの出力を確認すると、DUMCLKはクロック動作をしている。この場合、低電力モードが正常に動作せず、LPTESTの出力信号LPWRNは"H"となる。
本実施例では、低電圧動作、または電源遮断という低電力モードの動作可否を、ダミーのリングオシレータの周波数を測定することでローカル電源の電位を測定して判断している。そのため、本実施例では、電源VDDとローカル電源VDCLのショート、電源遮断のための電源スイッチのショート、電源遮断制御信号の不良などのさまざまな電源遮断の不具合を検出可能となる。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
図20に、本発明を用いたLSIと周辺の構造を示す。図20において、CHIPはLSIチップ、CMEASは電流計、LPMODEは低電力モードに移行するための信号、LPWRNAは低電力モード不良を示す信号を示す。
この回路において、低電力モードに移行した場合、なんらかの原因によって低電力モードに不良があった場合、CHIPで消費される電力が低減できない。
低電力モードに動作不良がない場合の回路各部分の動作波形を図21に示す。時間START_LVにおいて、CHIPを低電力モードに移行させるためにLPMODEが"L"から"H"に遷移する。低電力モードが正常に動作している場合には、電源の電流I(VDD)が低下し、電源電圧変更後一定時間が立った後の、時間CHECK_Iにおいて、電流を測定すると、低電力モードが正常に動作していることが確認でき、LPWRNは"L"のままとなる。
低電力モードに動作不良がある場合の回路各部分の動作波形を図22に示す。時間START_LVにおいて、CHIPを低電力モードに移行させるためにLPMODEが"L"から"H"に遷移する。低電力モードに不良がある場合には、電源の電流I(VDD)が低下せず電源電圧変更後一定時間が立った後の、時間CHECK_Iにおいて、電流を測定すると、低電力モードに不良があることが確認でき、LPWRNは"H"のままとなる。
本実施例では、低電圧動作、または電源遮断という低電力モードの動作可否を、LSIが消費する電流を直接測定することで、判断している。そのため、本実施例では、さまざまな低電力モードの不具合を検出可能となる。
以上のように、本発明を用いると、低電力モードを有するLSIにおいて低電力モードに遷移しながらも電力が低減できていない場合に警告を出力し、機器の性能劣化や破損を回避することが可能となる。
また、本発明を用いると、情報処理装置において設計値以上に電力が消費される場合に機器を停止する等の対策をとることが可能となる。
本発明の上記各実施例によれば、LSIが低電力モードに遷移した際に、なんらかの理由で電力が低減できていない場合に、電力が低減できていないことを外部に出力することが可能となる。さらに、外部に信号を出力することで、LSIを搭載する機器の電力供給不足を防止することが可能となる。さらに外部に信号を出力することで、LSIの性能が低下し、LSIを搭載する機器の性能を低下することを防止することが可能となる。
VDD…電源線、
PSW…電源を遮断するための電源スイッチ、
PSOENB…電源スイッチを制御するための制御信号、
VDCL…ローカル電源線、
LOAD1…ローカル電源VDCLによって電源が供給される動作回路、
REFGEN…参照電位発生回路、
REFVOL…参照電位信号、
VCOMP…電圧比較回路、
VOUT…電圧比較回路の比較結果を示す信号、
LPTEST…低電圧動作モードをテストするテスト回路、
COMPEN…LPTESTがVCOMPを制御するための信号、
CHIP…LSIチップ、
PD1およびPD2…パワードメイン、
PSOENB1およびPSOENB2…PD1およびPD2の電力モードを制御する信号、
MODCONT…電力モード制御制御回路、
LPWRN・LPWRN1・LPWRN2・LPWRNA…警告信号、
WRNOUT…LSIチップ外に警告を出力するための回路、
VDDL…0.8V電源線、
VDDH…1.0V電源線、
LVSW・HVSW…電源スイッチを制御信号、
DUMRO…リングオシレータモジュール、
DUMCLK…DUMROの出力信号、
REFCLK…参照クロック、
PHCOMP…周波数比較回路、
CMEAS…電流計、
LPMODE…低電力モード信号。

Claims (13)

  1. 第一の動作状態と第二の動作状態とを有する半導体集積回路を搭載して成り、
    前記半導体集積回路の動作モードを前記第一の動作状態に対応する第一の動作モードと前記第二の動作状態に対応する第二の動作モードとの間で切り替える第一の信号が前記半導体集積回路に入力され、かつ、前記第一の動作と前記第二の動作との間で動作が切り替わらないことを検知した場合には、前記半導体集積回路は第三の動作を実行するように構成されている
    ことを特徴とする情報処理装置。
  2. 請求項1において、
    前記第三の動作は警告信号を出力する動作である
    ことを特徴とする情報処理装置
  3. 請求項1において、
    前記第一の動作は第一の電力を消費電力とする動作であり、前記第二の動作は前記第一の電力より大きい第二の電力を消費電力とする動作である
    ことを特徴とする情報処理装置
  4. 請求項1において、
    前記第一の動作状態および前記第二の動作状態の消費電力を測定する回路を有する
    ことを特徴とする情報処理装置
  5. 請求項4において、
    前記消費電力を測定する回路は、電源の電流を測定する回路である
    ことを特徴とする情報処理装置
  6. 請求項4において、
    前記消費電力を測定する回路は、電源線の電位を測定する回路である
    ことを特徴とする情報処理装置
  7. 請求項6において、
    前記電源線の電位を測定する回路は、入力された参照電位と電圧とを比較する回路である
    ことを特徴とする情報処理装置
  8. 請求項6において、
    前記電源線の電位を測定する回路は、前記電源線に接続された発振する回路の周波数を測定する回路である
    ことを特徴とする情報処理装置
  9. 請求項6において、
    前記電源線の電位を測定する回路は、前記電源線に接続された発振する回路の発振の有無によって前記電源線の電位を測定する回路である
    ことを特徴とする情報処理装置
  10. 請求項4において、
    前記消費電力を測定する回路は、温度を測定する回路である
    ことを特徴とする情報処理装置
  11. 請求項10において、
    前記第一の動作状態および前記第二の動作状態の電力は、所定の温度との比較によって測定される
    ことを特徴とする情報処理装置
  12. 請求項10において、
    前記第一の動作状態および前記第二の動作状態の電力の変化を、前記温度を測定する回路で測定した温度の変化によって検知する
    ことを特徴とする情報処理装置
  13. 請求項10において、
    前記第一の動作状態および前記第二の動作状態の電力は、前記第一の動作状態にある回路の温度と前記第二の動作状態にある回路の温度との比較によって検知する
    ことを特徴とする情報処理装置
JP2009259429A 2009-11-13 2009-11-13 情報処理装置 Expired - Fee Related JP5460251B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009259429A JP5460251B2 (ja) 2009-11-13 2009-11-13 情報処理装置
US12/917,523 US8633684B2 (en) 2009-11-13 2010-11-02 Detection system, semiconductor device, and data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259429A JP5460251B2 (ja) 2009-11-13 2009-11-13 情報処理装置

Publications (2)

Publication Number Publication Date
JP2011109194A JP2011109194A (ja) 2011-06-02
JP5460251B2 true JP5460251B2 (ja) 2014-04-02

Family

ID=44010835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259429A Expired - Fee Related JP5460251B2 (ja) 2009-11-13 2009-11-13 情報処理装置

Country Status (2)

Country Link
US (1) US8633684B2 (ja)
JP (1) JP5460251B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6029490B2 (ja) * 2013-02-25 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置
CN107783628A (zh) * 2016-08-26 2018-03-09 瑞昱半导体股份有限公司 电压与频率调整装置、系统芯片以及电压与频率调整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267414A (ja) * 1992-02-24 1993-10-15 Nec Corp 半導体集積回路
JP3679992B2 (ja) * 2000-11-22 2005-08-03 沖電気工業株式会社 半導体集積回路及びその試験方法
JP3698657B2 (ja) * 2001-06-12 2005-09-21 シャープ株式会社 ゲーティッドクロック生成回路及び回路修正方法
JP4824230B2 (ja) 2001-09-27 2011-11-30 オンセミコンダクター・トレーディング・リミテッド 温度検知回路
JP2003108268A (ja) * 2001-09-28 2003-04-11 Nec Gumma Ltd 情報処理装置及び該装置の冷却方法
JP2004030816A (ja) * 2002-06-27 2004-01-29 Renesas Technology Corp 半導体装置
JP3783669B2 (ja) * 2002-08-29 2006-06-07 株式会社村田製作所 過熱保護回路
JP4748929B2 (ja) * 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
JP4820571B2 (ja) * 2005-04-15 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2007252113A (ja) * 2006-03-16 2007-09-27 Ricoh Co Ltd スイッチングレギュレータ
JP2006318513A (ja) 2006-09-04 2006-11-24 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP2011109194A (ja) 2011-06-02
US20110115474A1 (en) 2011-05-19
US8633684B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
JP5498047B2 (ja) 半導体集積回路
US20140097856A1 (en) Circuit aging sensor
US20070216376A1 (en) Semiconductor integrated circuit and system guaranteeing proper operation under low-temperature condition
WO2006138077A1 (en) System and method for monitoring a power supply level
WO2007032795A2 (en) Circuit and method for monitoring the integrity of a power supply
JP5460251B2 (ja) 情報処理装置
EP3584594B1 (en) Apparatuses and methods involving self-testing voltage regulation circuits
JP2009016776A (ja) 半導体集積回路
US7847574B2 (en) Semiconductor device
JP6182329B2 (ja) 半導体装置
JP2010256026A (ja) 電源解析容易化装置および電源解析容易化システム
JP6688131B2 (ja) 半導体装置
JP2011033519A (ja) 電源電圧監視機能を有する制御処理装置、および電源電圧監視方法
JP2011146549A (ja) 電子回路
JP5061212B2 (ja) 半導体装置およびその制御方法
JP5000536B2 (ja) バーンイン電源供給方法とバーンインボード
CN112783250B (zh) 控制流入电路模块之电流量的方法及相关的芯片
JP2011035271A (ja) 電圧変動削減回路および半導体装置
JP7469535B2 (ja) 基準電圧回路および半導体装置
JP2013062400A (ja) 温度検出回路
JP2004037202A (ja) 半導体集積回路のテスト回路
JP2013055199A (ja) 半導体装置
KR101734358B1 (ko) 복층 구조의 인쇄회로기판의 불량 감지 장치
JP2001296334A (ja) 集積回路および故障検出方法
KR100682750B1 (ko) 대상회로의 내장형 온라인 테스팅장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

LAPS Cancellation because of no payment of annual fees