JP2006303131A

JP2006303131A - ダイヤモンド半導体の製造方法及びダイヤモンド半導体

Info

Publication number: JP2006303131A
Application number: JP2005121854A
Authority: JP
Inventors: Takashi Chikuno; 孝築野; Yoshiki Nishibayashi; 良樹西林
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2006-11-02
Anticipated expiration: 2025-04-20
Also published as: JP4822167B2

Abstract

【課題】Ｐドープのｎ型ダイヤモンドを｛１００｝基板上に成長させるダイヤモンド半導体の安価な製造方法を提供する。
【解決手段】ダイヤモンド基板上にガス中の窒素濃度／炭素濃度を０．１％以上５．０％以下の窒素添加条件で０．１μｍ以上の膜厚のダイヤモンド成長を行ったあと、続けて、燐添加条件でのダイヤモンド成長を行うことを特徴とするダイヤモンド半導体の製造方法及びそれによって得られたダイヤモンド半導体である。
【選択図】なし

Description

本発明は、ダイヤモンド半導体の製造方法及びダイヤモンド半導体に関し、特に、ダイヤモンド｛１００｝基板上へのｎ型ドーピング方法に関するものである。

ダイヤモンドを人工的に合成しようとする試みは古くから行なわれて来ているが、１９８０年代に入り、マイクロ波プラズマＣＶＤ法や熱フィラメントＣＶＤ法など低圧下での実用的な合成が成功し始めた。これにあわせて、ダイヤモンドのエピタキシャル膜を使って、半導体デバイスを作ろうとする動きが盛んになってきた。

ダイヤモンドは、
（１）キャリア移動度が大きく、高速動作が期待できる。
（２）ワイドバンドギャップ（５ｅＶ以上）であり、５００℃以上の温度でも破壊されず動作することが期待される。
（３）熱伝導率が銅の５倍と大きく、発生した熱を素早く逃がすことができる。
（４）耐放射線性が高く、超ＬＳＩで問題となるα線によるソフトエラーが少なくなることが予想される。
（５）単元素材料であり、化合物半導体に特有な構造欠陥の問題が避けられる。
等の優れた特性を有し、従来の半導体では対応出来ない高速デバイスや、厳しい使用環境での使用が期待されている。

しかしながら、実用化にあたっては、いくつかの問題点が指摘されている。
（ａ）単結晶化技術、
（ｂ）ｎ型のドーピング
（ｃ）回路形成技術
等が今後解決すべき主な課題である。

（ａ）については、最近になってイリジウムの｛１００｝上へのヘテロエピタキシャル成長（非特許文献１参照）、高圧合成によるＩｂ型の結晶を複数個種結晶として用いた大型化等の方法（非特許文献２参照）が発展してきている。一方（ｂ）のn型ドーピングについては、燐（Ｐ）をドーパントとして（１１１）基板を用いることでｎ型ダイヤモンドを得ることが望ましいとの報告がなされている（非特許文献３参照）。

（１１１）と｛１００｝は、ダイヤモンドの主要な結晶面であるが、（１１１）は物質中最高硬度であるダイヤモンドでも、最も研磨しがたい面である。基板の大面積化についても、上述の接合基板、ヘテロエピタキシャル成長ともに｛１００｝を想定した研究が進んでいる。また、平坦な面をホモエピタキシャル成長させるという点でも、｛１００｝での技術が進んでいるのが現状である。

上述したＰのドーピングは｛１００｝基板上への成長では、Ｐが膜中にドープされにくく、困難であった。そこで、難波らは、エッチング技術により｛１００｝基板上に（１１１）面を有する凸凹を形成して、｛１００｝基板上にｎ型領域を形成する方法を提案している（非特許文献４参照）。しかしながら、この方法では、パターニング、エッチング等の行程増によるコストアップがさけられない。

前田他：ニューダイヤモンドフォーラム第１８回ダイヤモンドシンポジウム講演予稿集(2004) p10 目黒他：ニューダイヤモンドフォーラム第１６回ダイヤモンドシンポジウム講演予稿集(2002) p8 S.Koizumi et al.:Appl.Phys.Lett.71(1997)25 難波他：ニューダイヤモンドフォーラム第１７回ダイヤモンドシンポジウム講演予稿集(2003) p54

上記従来の技術に鑑み、実質的な｛１００｝基板上への、パターニング等を用いない安価な方法でｎ型ダイヤモンドをエピタキシャル成長する方法が望まれる。
本発明は、このような問題点に鑑みて、創案されたものであり、Ｐドープのｎ型ダイヤモンドを｛１００｝基板上に成長させる安価な方法を提供するものである。

発明者らは、鋭意研究の結果、下記の発明に到達した。
（１）ダイヤモンド基板上にガス中の窒素濃度／炭素濃度を０．１％以上５．０％以下の窒素添加条件で０．１μm以上の膜厚のダイヤモンド成長を行ったあと、続けて、燐添加条件でのダイヤモンド成長を行うことを特徴とするダイヤモンド半導体の製造方法。
（２）｛１００｝から１０度以下傾斜したダイヤモンド基板上でダイヤモンド成長を行うことを特徴とする、前記（１）記載のダイヤモンド半導体の製造方法。
（３）｛１００｝から＜１１０＞±１０度以内の方向へ、１０度以下傾斜したダイヤモンド基板上でダイヤモンド成長を行うことを特徴とする前記（１）記載のダイヤモンド半導体の製造方法。

（４）ダイヤモンド基板上に窒素添加条件で０．１μm以上の膜厚のダイヤモンド成長を行い高さ１nm以上１０nm以下のステップバンチを形成させた後に続けて、燐添加条件でのダイヤモンド成長を行うことを特徴とするダイヤモンド半導体の製造方法。
（５）平均周期０．５μｍ以下の周期的層状に燐がドープされた領域を含むｎ型ダイヤモンドであることを特徴とするダイヤモンド半導体。
（６）層状に燐がドープされた領域を含むダイヤモンドエピタキシャル膜であって、ドープされた領域が基板主面に対して１度以上６０度以下傾斜した層であることを特徴とする、前記（５）に記載のダイヤモンド半導体。
なお、基板のオフ方位は、１度以上１０度以下が好ましいが、より好ましくはオフ方位は＜１１０＞方位でオフ角２度以上５度以下であることが好ましい。

このメカニズムは以下のように考えられる。
窒素添加条件ではステップバンチングによる大きなステップが形成される。（図１、高さ方向は拡大している）このステップの高さや間隔は、基板の方位ずれや成膜条件により異なる。大きなステップの斜面は一般的には低指数面では表せなく凸凹の大きな面となっている（図１下）が、ここでの成長では成長様式が｛１００｝とは異なるためＰが膜中に取り込まれる。その結果、図２（ここでも高さ方向は拡大している）に示したように、断面が平行な縞状となり、結果的に平行な層状のＰがドープされた領域を含むｎ型のダイヤモンドエピタキシャル膜を得ることができる。このような縞状領域はステップ斜面での成長とテラスでの成長の競合により形成されるが、基板主面に対しての傾きが大きくなると、層の上下間隔が大きくなり層間の導通が悪くなるため、６０度以下であることが望ましい。

オフ方位は＜１１０＞方位が好ましい。これは＜１１０＞方位のオフの場合はダイヤモンド表面に形成される大きなステップが平行になりやすく（図３（a））、均質性が期待できるからである。それに対して、たとえば＜１００＞方位のオフでは図３(b)のようにステップがうねったものとなり、多様な方向へのステップが混ざった表面となるため、ステップ方位によりＰの取り込み量が変化し、均質性が損なわれる。

層状領域の幅、間隔、基板との傾きは、Ｐドープ膜を成膜する時点でのステップバンチの高さ、間隔、更にはＰドープ成長の条件に依存して変わることになるが、縞状領域の周期が大きくなりすぎる場合は、Ｐのドーピング領域が局所的になってしまい、膜としての導電性が期待できなくなる。このようなＰのドーピング領域は平均周期０．５μｍ以下が好ましい。したがって、ステップバンチによるマクロステップが大きくなりすぎない段階でＰドープ膜の成長を開始する必要がある。

本発明によれば、Ｐがドープされたｎ型のダイヤモンドエピタキシャル膜を｛１００｝基板上に成長させることができ、ダイヤモンド半導体を容易に提供することができる。

以下、本発明を実際のダイヤモンド半導体へのドーピングに用いた例を述べる。
実施例１
基板としては、｛１００｝から＜１１０＞方向（±２度以内）に３±１度傾いた３mm×３mmの基板を使用した。これに加茂らによる、いわゆる無機材研型のマイクロ波プラズマＣＶＤ法により、まず窒素添加条件でダイヤモンドエピタキシャル膜の成長を行った。導入ガスはＣＨ₄、Ｈ₂、Ｎ₂（Ｈ₂中に１％希釈）で、それぞれ２．５sccm、５００sccm、２．５sccm、成膜中のガス圧力は６０Torrである。基板温度は８７０度で、１０分の成膜を行った。成膜した膜厚は０．１５μｍと推定した。

窒素添加条件での成膜後に、その表面を走査トンネル顕微鏡で観察したところ、概ね３０nm〜５０nm間隔で１〜２nm高さのステップが平行に形成されていることを観察した。大きなステップに挟まれる、フラットな領域には単原子ステップ、あるいは２原子ステップと見られるステップや、単原子層のアイランドも観察された。
この後、同じマイクロ波プラズマＣＶＤ装置を用いて、Ｐドープの成長を行った。導入ガスはＣＨ₄（Ｈ_２中に１０％希釈)、Ｈ₂、ＰＨ₃ (Ｈ_２中に１％希釈)で、それぞれ５sccm、５００sccm、１sccm、成膜中のガス圧力は１００Torrとし、膜厚約２．５μｍ成膜した。
試料の４隅にＴｉ／Ｐｔ／Ａｕ電極を形成しvan der Pauw法によるＡＣ磁場ホール測定を実施した。抵抗率は、均質な膜と仮定した数値として、室温において６×１０³Ωcm、１００℃において４×１０²Ωcmであり、後者の測定においてはn型の判定を得た。

実施例２
基板としては、｛１００｝から＜１１０＞方向（±２度以内）に５±１度傾いた３mm×３mmの基板を使用した。これに加茂らによる、いわゆる無機材研型のマイクロ波プラズマＣＶＤ法により、まず窒素添加条件でダイヤモンドエピタキシャル膜の成長を行った。導入ガスはＣＨ₄、Ｈ₂、Ｎ₂（Ｈ₂中に１％希釈）で、それぞれ１sccm、５００sccm、１sccm、成膜中のガス圧力は６０Torrである。基板温度は８７０度で、１０分の成膜を行った。成膜した膜厚は０．１μｍと推定した。
窒素添加条件での成膜後に、その表面を原子間力顕微鏡で観察したところ、概ね２０nm〜３０nm間隔で１〜２nm高さのステップが平行に形成されていることを観察した。

この後、同じマイクロ波プラズマＣＶＤ装置を用いて、Ｐドープの成長を行った。導入ガスはＣＨ₄（Ｈ₂中に１０％希釈）、Ｈ₂、ＰＨ₃ （Ｈ₂中に１％希釈）で、それぞれ５sccm、５００sccm、１０sccm、成膜中のガス圧力は１００Torrとし、膜厚約４μｍ成膜した。
マイクロプローバーを用いて、４探針法により抵抗率を測定し、均質な膜として抵抗率の推定を行った。
４探針をオフ方向（ステップに垂直）に並べた場合は、室温で、３×１０²Ωcm、１００℃において２×１０²Ωcmであった。一方、オフに垂直方向（ステップに平行）に並べた場合は、室温で、２×１０²Ωcm、１００℃において１×１０²Ωcmであった。

実施例３
基板としては、｛１００｝から＜１００＞方向（±３度以内）に２±１度傾いた４mm×４mmの基板を使用した。無機材研型のマイクロ波プラズマＣＶＤ法により、まず窒素添加条件でダイヤモンドエピタキシャル膜の成長を行った。導入ガスはＣＨ₄、Ｈ₂、Ｎ₂（Ｈ₂中に１％希釈）で、それぞれ２．５sccm、５００sccm、１sccm、成膜中のガス圧力は６０Torrである。基板温度は８７０度で、２０分の成膜を行った。成膜した膜厚は０．２μｍと推定した。

窒素添加条件での成膜後に、その表面を走査トンネル顕微鏡で観察したところ、概ね３０nm〜５０nm間隔で１〜２nm高さの折れ曲がったステップが形成されていることを観察した。ステップの分裂、合流も観察することができた。大きなステップに挟まれる、フラットな領域には単原子ステップ、あるいは２原子ステップと見られるステップや、単原子層、２原子層のアイランドも観察された。

この後、同じマイクロ波プラズマＣＶＤ装置を用いて、Ｐドープの成長を行った。導入ガスはＣＨ₄（Ｈ₂中に１０％希釈）、Ｈ₂、ＰＨ₃ （Ｈ₂中に１％希釈）で、それぞれ５sccm、５００sccm、１sccm、成膜中のガス圧力は１００Torrとし、膜厚約３μｍ成膜した。
試料の４隅にＴｉ／Ｐｔ／Ａｕ電極を形成しvan der Pauw法によるＡＣ磁場ホール測定を実施した。抵抗率は、均質な膜と仮定した数値として、室温において１．５×１０⁴Ωcm、１００℃において７×１０²Ωcmであり、後者の測定においてはn型の判定を得た。

比較例１
実施例１のＰドープ条件と同じ条件で、｛１００｝からの傾斜が０．３度以内である基板に成膜した。ただし、窒素添加条件での予備成膜は実施せず、マイクロ波プラズマＣＶＤ装置を用いて、導入ガスはＣＨ₄（Ｈ₂中に１０％希釈）、Ｈ₂、ＰＨ₃ （Ｈ₂中に１％希釈）で、それぞれ５sccm、５００sccm、１sccm、成膜中のガス圧力は１００Torrとし、膜厚約５μｍ成膜した。
試料の４隅にＴｉ／Ｐｔ／Ａｕ電極を形成しvan der Pauw法によるＡＣ磁場ホール測定を実施したが抵抗率が高く測定できなかった。

比較例２
基板としては、｛１００｝から＜１００＞方向（±３度以内）に４±１度傾いた基板を使用した。これに無機材研型のマイクロ波プラズマＣＶＤ法により、まず窒素添加条件でダイヤモンドエピタキシャル膜の成長を行った。導入ガスはＣＨ₄、Ｈ₂、Ｎ₂（Ｈ₂中に１％希釈）で、それぞれ２．５sccm、５００sccm、２．５sccm、成膜中のガス圧力は６０Torrである。基板温度は８７０度で、４時間の成膜を行った。成膜した膜厚は５μｍと推定した。

窒素添加条件での成膜後に、その表面を走査電子顕微鏡で観察したところ、概ね０．５〜１μm間隔のステップが観察され、その高さは概ね１０〜３０nmであり、まれに５０nmを超えるマクロなステップも観察された。
この後、同じマイクロ波プラズマＣＶＤ装置を用いて、Ｐドープの成長を行った。導入ガスはＣＨ₄（Ｈ₂中に１０％希釈）、Ｈ₂、ＰＨ₃ （Ｈ₂中に１％希釈）で、それぞれ５sccm、５００sccm、１sccm、成膜中のガス圧力は１００Torrとし、膜厚約５μｍ成膜した。試料の４隅にＴｉ／Ｐｔ／Ａｕ電極を形成したが、抵抗率が高く測定できなかった。
マイクロプローバーで、２端子測定を行ったところ、導通性を示す領域と絶縁性を示す領域が細かく分布していることがわかった。

以上、本発明の各実施例についてマイクロ波プラズマＣＶＤ法で説明したが、本発明はこれらに限定されるものではなく、本発明の主旨を逸脱しない範囲内で成膜方法は適宜変更可能である。例えば、ＥＣＲプラズマや、ヘリコン波プラズマ，ＩＣＰ（ＩｎｄｕｃｔｉｖｅＣｏｕｐｌｅｄＰｌａｓｍａ），ＴＣＰ（ＴｒａｎｓｆｏｒｍｅｒＣｏｕｐｌｅｄＰｌａｓｍａ）、ＤＣプラズマなどを用いてもかまわない。ただし、プラズマＣＶＤ法と並びダイヤモンドの代表的な合成法である熱フィラメントについては窒素添加条件での合成で膜質の悪化が見られるため、適当ではない。

窒素添加成長後のマクロステップ表面模式図（断面図）マクロステップ表面に成長したＰドープダイヤモンドの分布図（斜線部がＰドープ領域）窒素添加成長後のマクロステップ表面模式図（上面図）オフ方位（矢印）（ａ）＜１１０＞（ｂ）＜１００＞

Claims

ダイヤモンド基板上にガス中の窒素濃度／炭素濃度を０．１％以上５．０％以下の窒素添加条件で０．１μm以上の膜厚のダイヤモンド成長を行ったあと、続けて、燐添加条件でのダイヤモンド成長を行うことを特徴とするダイヤモンド半導体の製造方法。
｛１００｝から１０度以下傾斜したダイヤモンド基板上でダイヤモンド成長を行うことを特徴とする請求項１記載のダイヤモンド半導体の製造方法。
｛１００｝から＜１１０＞±１０度以内の方向へ、１０度以下傾斜したダイヤモンド基板上でダイヤモンド成長を行うことを特徴とする請求項１記載のダイヤモンド半導体の製造方法。
ダイヤモンド基板上に窒素添加条件で０．１μm以上の膜厚のダイヤモンド成長を行い高さ１nm以上１０nm以下のステップバンチを形成させた後に続けて、燐添加条件でのダイヤモンド成長を行うことを特徴とするダイヤモンド半導体の製造方法。
平均周期０．５μｍ以下の周期的層状に燐がドープされた領域を含むｎ型ダイヤモンドであることを特徴とするダイヤモンド半導体。
層状に燐がドープされた領域を含むダイヤモンドエピタキシャル膜であって、ドープされた領域が基板主面に対して１度以上６０度以下傾斜した層であることを特徴とする、請求項５に記載のダイヤモンド半導体。