JP2006302954A - 半導体受光素子および該半導体受光素子の製造方法 - Google Patents

Abstract

【課題】 微弱な光を検出する際に、高い検出効率と低い暗計数率を有する半導体受光素子および該半導体受光素子の製造方法を提供する。
【解決手段】 半導体受光素子１０は、第１導電型増倍領域１３と、第２導電型領域１２とを備える。第１導電型増倍領域１３と接するように第２導電型増倍領域１２は形成されている。第１導電型増倍領域１３は、不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下である。第２導電型増倍領域１２は、不純物濃度が第１導電型増倍領域１３の不純物濃度よりも高く、かつ厚みが０．２μｍ以上３．０μｍ以下である。第２導電型領域１２の不純物濃度は、好ましくは５×１０¹⁵ｃｍ^-3以上８×１０¹⁷ｃｍ^-3以下である。
【選択図】 図１

Description

本発明は、半導体受光素子および該半導体受光素子の製造方法に関し、より特定的には、微弱な光を受信し、高い検出効率と低い暗計数率を有する半導体受光素子および該半導体受光素子の製造方法に関する。

従来、光子検出装置においてＡＰＤ（avalanche photodiode、アバランシェフォトダイオード）が知られている（たとえば、非特許文献１参照）。

非特許文献１には、ＡＰＤを用いた単一光子検出装置の動作方式として、ガイガーモードにより単一光子を検出することが開示されている。
Gauri Karve,et al., "Geiger Mode Operation of an In0.53Ga0.47As-In0.52Al0.48As Avalanche Photodiode",App. IEEE JOURNAL OF QUANTUM ELECTRONICS, Vol. 39, No. 10, OCTOBER 2003 pp.1281-1286

しかしながら、上記文献に開示されたようにガイガーモードでＡＰＤを動作させる場合、検出効率と暗計数率には比例関係がある。そのため、検出効率を増加させると、暗計数率が増大してしまうという問題点があった。また、ガイガーモードを課したＡＰＤを用いた光子検出装置に関しては、上記文献に示されるような増倍領域の材料を改良する方法以外は、まだ研究が進んでいない。

それゆえ本発明の目的は、微弱な光を検出する際に、高い検出効率と低い暗計数率を有する半導体受光素子および該半導体受光素子の製造方法を提供することである。

この発明に従った半導体受光素子は、第１導電型増倍領域と、第２導電型領域とを備える。第１導電型増倍領域と接するように第２導電型増倍領域は形成されている。第１導電型増倍領域は、不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下である。第２導電型増倍領域は、不純物濃度が前記第１導電型増倍領域の不純物濃度よりも高く、かつ厚みが０．２μｍ以上３．０μｍ以下である。

このように、本発明によれば、微弱な光を検出する際に、高い検出効率を維持すると共に、暗計数率を低減することができる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

（実施の形態１）
図１は、本発明の実施の形態１による半導体受光素子を示す断面図である。図１を参照して、実施の形態１による半導体受光素子を説明する。実施の形態１による半導体受光素子１０は、たとえば、基板１１と、第２導電型領域１２と、第１導電型増倍領域１３と、第１導電型電界緩和層１４と、第１導電型遷移層１５と、第１導電型吸収層１６と、第１導電型窓層１７と、表面電極１０１と、表面保護膜１０２と、裏面電極１０３とを備えている。

基板１１は、ｐ型のＩｎＰからなる。第２導電型領域１２は、基板１１の主表面上に形成されている。第２導電型領域１２は、厚みＷ１２が１μｍで、不純物濃度が５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3で、ｐ型のＩｎＰからなる。第１導電型増倍領域１３は、第２導電型領域１２の表面上に形成される。第１導電型増倍領域１３は、厚みＷ１３が０．５μｍ〜５．０μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型電界緩和層１４は、第１導電型増倍領域１３の表面上に形成される。第１導電型電界緩和層１４は、厚みＷ１４が０．０２μｍ〜０．４０μｍであり、不純物濃度が１×１０¹⁶ｃｍ^-3〜１×１０¹⁷ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型遷移層１５は、第１導電型電界緩和層１４の表面上に形成される。第１導電型遷移層１５は、厚みＷ１５が０．１２μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓＰからなる。第１導電型吸収層１６は、第１導電型遷移層１５の表面上に形成される。第１導電型吸収層１６は、厚みＷ１６が１．０μｍ〜５．０μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓからなる。第１導電型窓層１７は、第１導電型吸収層１６の表面上に形成される。第１導電型窓層１７は、厚みＷ１７が０．５０μｍであり、不純物濃度が１×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3で、ｎ型のＩｎＰからなる。

次に、半導体受光素子１０の動作方法について説明する。表面電極１０１に相対的に正の電圧を印加し、裏面電極１０３に相対的に負の電圧を印加して、半導体受光素子１０に逆バイアス電圧を加える。このとき、ブレークダウン電圧（降伏電圧）以上の電圧を印加し、ガイガーモードを動作させる。この状態で、検出したい微弱な光を入射すると、第１導電型吸収層１６で光子を吸収し、電子・正孔対（キャリア）を生成する。生成したキャリアのうちいずれか一方が、第１導電型増倍領域１３に流入する。第１導電型増倍領域１３において、流入したキャリアはイオン化して新たなキャリアを生成する。新たに生成されたキャリアは、さらにイオン化を引き起こし、キャリアが雪崩的に増倍するアバランシェ増倍現象により、多数のキャリアを生成する。よって、微弱な光が検出される。

この際、第２導電型領域１２は、第１導電型増倍領域１３とｐｎ接合を形成している。そのため、第１導電型増倍領域１３に高電界を印加する作用を有する。よって、アバランシェ増倍現象を促進する。

ブレークダウン電圧とは、実効的に無限大の出力ＤＣ電流を与える時のＤＣ電圧を意味する。一般的に、ブレークダウン電圧以上の電圧を長時間印加すると、半導体受光素子１０は破壊される。しかし、ブレークダウン電圧より高い電圧を与えるパルス時間が１０ｎｓ程度に短時間であれば、暗計数に伴う電流が流れるのは、確率的に流れる場合のみである。ガイガーモードを半導体受光素子１０に課すことにより、増倍率を１００００程度またはそれ以上に増加し、光吸収に伴う電圧変化を増幅することができる。そのため、ガイガーモードを課した半導体受光素子１０は、単一光子程度の微弱な光を検出することが可能になる。なお、光通信用の増倍率は１０以下である。

また、半導体受光素子１０にブレークダウン電圧以上の逆バイアス電圧を印加すると、第１導電型遷移層１５を挿入することにより、狭い禁制帯を有する第１導電型吸収層１６と広い禁制帯を有する第１導電型電界緩和層１４のバンドオフセット量が低減できる。よって、キャリアが第１導電型吸収層１６から第１導電型電界緩和層１４に停滞せずに移動することが可能になる。

次に、半導体受光素子１０の製造方法について説明する。まず、ｐ型のＩｎＰからなる基板１１の主表面上に、ＭＯＣＶＤ法（metalorganic chemical vapor deposition、有機金属気相成長法）により、順次、各半導体層を積層する。実施の形態１では、半導体受光素子１０を以下の工程で製造した。基板１１の主表面上に第２導電型領域１２を形成し、第２導電型領域１２の表面上に第１導電型増倍領域１３を形成し、第１導電型増倍領域１３の表面上に第１導電型電界緩和層１４を形成し、第１導電型電界緩和層１４の表面上に第１導電型遷移層１５を形成し、第１導電型遷移層１５の表面上に第１導電型吸収層１６を形成し、第１導電型吸収層１６の表面上に第１導電型窓層１７を順次成長させた。

なお、実施の形態１では、ＭＯＣＶＤ法により各層を成長させたが、特にこれに限定されない。たとえば、ＭＢＥ法（molecular beam epitaxy、分子線エピタキシー法）により成長させることもできる。

次に、写真製版技術により内径１０〜１００μｍの環状開口部を有するフォトレジストを形成した。その後、Ｂｒ系の薬液等を用いたウエットエッチングまたはＲＩＥ方式等のドライエッチングを用いて、フォトレジスト開口部の下の半導体領域を除去する。次いで、フォトレジストを除去する。これにより、受光領域メサ１０４を形成した。

次に、ＳｉＮからなる表面保護膜１０２をプラズマＣＶＤ法などにより、半導体受光素子の表面に堆積する。ここで、表面保護膜１０２として、ＳｉＯ膜またはポリイミド膜をＳｉＮ膜の代わりに用いてもよい。その後、写真製版技術により表面電極１０１の領域が開口したパターンを有するフォトレジストを表面保護膜１０２上に形成し、ＨＦ系の薬液等を用いたウエットエッチングまたはＲＩＥ方式等のドライエッチングを用いて開口部の表面保護膜１０２を除去する。次いで、フォトレジストを除去する。

次に、写真製版技術により表面電極１０１の領域が開口したパターンを有するフォトレジストを形成し、電子ビーム蒸着法などにより、厚み５０ｎｍのＡｕＧｅ合金および厚み５００ｎｍのＡｕを順次蒸着する。その後、リフトオフ法により表面電極１０１の領域以外のＡｕＧｅ合金、Ａｕ積層膜、およびフォトレジストを除去する。これにより、表面電極１０１を形成する。

そして、基板１１の裏面に、厚み５０ｎｍのＴｉ、厚み５００ｎｍのＡｕを順次蒸着する。これにより、裏面電極１０３を形成する。

最後に、水素雰囲気中で４１０〜４５０℃の熱処理を行う。これにより、表面電極１０１と第１導電型窓層１７との間、裏面電極１０３と基板１１との間で、オーミックコンタクトを形成する。オーミックコンタクトは、コンタクト抵抗を低減する。

次に、半導体受光素子１０の第１導電型増倍領域１３と暗計数率との関係について説明する。光子検出における重要かつ基本的な性能は、検出効率と暗計数率である。検出効率は、単一光子を検出する確率を意味する。暗計数率は、光を入射しないにもかかわらず、光子を検出したと誤動作する確率を意味する。検出効率および暗計数率は確率であるため、これらの最小値は０であり、最大値は１である。光子検出は、微弱な光の検出をするため、高検出効率および低暗計数率を兼ね備えたものが必要である。

図２は、検出効率が０．５になるように電圧を印加した場合における暗計数率と第１導電型増倍領域１３の不純物濃度とが有する関係の一例を示す。図２において、縦軸は暗計数率（単位：なし）を示し、横軸は第１導電型増倍領域１３の不純物濃度（単位：ｃｍ^-3）を示す。

図２に示すように、第１導電型増倍領域１３の不純物濃度が５×１０¹⁶ｃｍ^-3以上である場合、暗計数率は１になる。その場合には、半導体受光素子は必ず誤動作するため、実用に耐えない。一方、第１導電型増倍領域１３中の不純物濃度を低減すると、暗計数率は低減する。第１導電型増倍領域１３中の不純物濃度が５×１０¹⁵ｃｍ^-3以下の場合は、暗計数率の低減が緩やかになり、１×１０¹⁴ｃｍ^-3より低い場合は、暗計数率は低い値でほぼ一定になる。実施の形態１において第１導電型増倍領域１３の不純物濃度は１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3としている。よって、半導体受光素子１０は、微弱な光を検出する際に、高い検出効率を維持すると共に、暗計数率を低減することができる。

次に、半導体受光素子１０の電界について説明する。図３は、半導体受光素子１０に印加される電界の層厚方向に関する分布を示す図である。図３において、縦軸は電界（単位：Ｖ／ｍ）を示し、横軸は層厚方向位置（単位：μｍ）を示す。なお、横軸の１２〜１６は、半導体層の各層の名称を意味する。また、高濃度および低濃度は、第１導電型増倍領域１３の不純物濃度であり、高濃度はたとえば２×１０¹⁶ｃｍ^-3とし、低濃度はたとえば１×１０¹⁵ｃｍ^-3として電界を測定した。

図３に示すように、第２導電型領域１２と第１導電型増倍領域１３との界面で電界（電界強度）はもっとも高く、この界面から離れるに従い電界は低下する。また、第１導電型増倍領域１３の不純物濃度を低減することにより、電界の低下率を抑制することができる。従って、第１導電型増倍領域１３の不純物濃度を低減することにより、同じ検出効率を実現するのに必要な最大電界を低減することができる。また、最大電界を低減すると、暗電流キャリアの発生が抑制されるため、暗計数率が低減する。従って、第１導電型増倍領域１３の不純物濃度を低減することにより、高い検出効率を維持すると共に、暗計数率を低減することができる。

実施の形態１において第１導電型増倍領域１３の不純物濃度は１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3としている。そのため、図３における高濃度の範囲を含まない。よって、半導体受光素子１０は、微弱な光を検出する際に、高い検出効率を維持すると共に、暗計数率を低減することができる。

次に、半導体受光素子１０の第２導電型領域１２と暗計数率との関係について説明する。

図４は、検出効率が０．５になるように電圧を印加した場合における暗計数率と第２導電型領域１２の不純物濃度とが有する関係の一例を示す。図４において、縦軸は暗計数率（単位：なし）を示し、横軸は第２導電型領域１２の不純物濃度（単位：ｃｍ^-3）を示す。

図４に示すように、第２導電型領域１２の不純物濃度が８×１０¹⁷ｃｍ^-3を超えると、暗計数率はほぼ一定となる。一方、第２導電型領域１２の不純物濃度が８×１０¹⁷ｃｍ^-3以下である場合、暗計数率が大きく低減する。これは、第２導電型領域１２中の不純物濃度を低減することにより、第２導電型領域１２中の空乏層が広がり、キャリアの走行距離が長くなるため、より低い電界で高い検出効率を実現できるからである。

一方、受光領域メサ１０４で増倍するためには、第２導電型領域１２の不純物濃度は、第１導電型増倍領域１３の不純物濃度より高い必要がある。

また、上記のように暗計数率が大きく低減する効果を得るためには、第２導電型領域１２の層の厚みＷ１２が０．２μｍ以上である必要がある。０．２μｍよりも薄いと、キャリアの走行距離が短く、高い電圧を印加する必要があるからである。また、０．２μｍよりも薄いと、第２導電型領域１２の不純物濃度を８×１０¹⁷ｃｍ^-3以下としても、図４に示す暗計数率の低減効果が得られないからである。

実施の形態１において第２導電型領域１２中の不純物濃度は５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3で、厚みＷ１２は１μｍとしている。そのため、半導体受光素子１０は、第２導電型領域１２中の不純物濃度が８×１０¹⁷ｃｍ^-3以下の範囲内であり、第２導電型領域１２の層の厚みＷ１２が０．２μｍ以上の範囲内にある。よって、半導体受光素子１０は、微弱な光を検出する際に、高い検出効率を維持すると共に、暗計数率を低減することができる。

なお、実施の形態１では、信号光子は半導体受光素子表面から受光領域１０５に向かって入射する方式として示した。しかし、特にこれに限定されず、たとえば基板１１の裏面や側面から光子を入射してもよい。

また、図１に示すように、表面保護膜１０２を受光領域１０５上に反射防止膜として形成したほうが好ましい。これにより、受光領域１０５に入射された光子が半導体表面で反射することを抑制し、検出効率をより向上できる。

さらに、実施の形態１では、第１導電型および第２導電型はそれぞれｎ型、ｐ型である例を示したが、特にこれに限定されない。たとえば、第１導電型および第２導電型はそれぞれｐ型、ｎ型であってもよい。

さらには、コンタクト抵抗を低減するために、表面電極１０１と第１導電型窓層１７の間にコンタクト層を挿入してもよい。また、表面電極１０１と重なるようにコンタクト層のパターン形成を行ってもよい。

また、実施の形態１では、ＩｎＰ／ＧａＩｎＡｓ系半導体受光素子を例として半導体受光素子１０を説明したが、これに特に限定されない。たとえば、ＡｌＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＡｓ、Ｓｉ系半導体受光素子についても、半導体受光素子１０は適用可能である。

以上説明したように、実施の形態１の半導体受光素子１０によれば、微弱な光を検出する半導体受光素子とし、第１導電型増倍領域１３と、第１導電型増倍領域１３と接するように形成された第２導電型領域１２とを備え、第１導電型増倍領域１３は不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下であり、第２導電型領域１２は、不純物濃度が第１導電型増倍領域１３の不純物濃度よりも高く、かつ厚みが０．２μｍ以上３．０μｍ以下としている。そのため、単一光などの微弱な光を検出する場合、検出効率を高く維持すると共に、暗計数率を低くすることができる。

なお、微弱な光とは、光強度が１×１０^-16Ｗ以内の範囲内にあるものを意味する。たとえば、波長が１５５０ｎｍで、光強度が１×１０^-16Ｗである場合には、１秒間に入射される光子数は約１０００個である。また、本発明では、微弱な光のうち、特に単一光子の検出に有効である。

第１導電型増倍領域１３の不純物濃度は、１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下である。不純物濃度が１×１０¹⁴ｃｍ^-3よりも低いと、ＭＯＣＶＤ法やＭＢＥ法による半導体膜の成長において、欠陥に起因した残留濃度を低減するのに限界があり、たとえばＩｎＰ中においての限界値を超えるからである。この限界値よりも低い濃度にすると、製造した素子のばらつきを大きくしてしまう。一方、不純物濃度が５×１０¹⁵ｃｍ^-3よりも高いと、暗計数率が急激に増加するからである。

第２導電型領域１２は、不純物濃度が第１導電型増倍領域１３の不純物濃度よりも高くしている。受光領域メサ１０４で増倍するためである。好ましくは、第２導電型領域１２の不純物濃度は、５×１０¹⁵ｃｍ^-3以上８×１０^1７ｃｍ^-3以下である。不純物濃度が５×１０¹⁵ｃｍ^-3よりも低いと、第１導電型増倍領域１３の不純物濃度よりも低くなる場合があるためである。一方、８×１０^1７ｃｍ^-3よりも高いと、暗計数率が高い値でほぼ一定となるためである。

第２導電型領域１２は、厚みＷ１２が０．２μｍ以上３．０μｍ以下である。厚みＷ１２が０．２μｍよりも薄いと、キャリアの走行距離が短く、高い電圧を印加しなければいけないと共に、暗計数率の低減効果を得ることができないからである。一方、３．０μｍよりも厚いと、第２導電型領域１２が部分的にしか空乏化せず、空乏化しない領域の距離が長くなり、キャリアが流れにくくなり、検出効率が低下するためである。好ましくは、厚みＷ１２が０．８μｍ以上３．０μｍ以下である。厚みＷ１２が０．８μｍ以上とすると、表面電極１０１を構成する金属原子のｐｎ接合近傍での濃度を低減できるため、および結晶の品質を向上できるため、暗計数率をさらに低減できるからである。

また、実施の形態１の半導体受光素子１０によれば、第１導電型の基板１１の主表面上にＣＶＤ法により第１導電型増倍領域１３を形成する工程と、第１導電型増倍領域１３の表面上にＣＶＤ法により第２導電型領域１２を形成する工程とを備えている。よって、微弱な光を検出する際に、高い検出効率を維持すると共に、暗計数率を低減することができる半導体受光素子１０を製造することができる。

さらに、実施の形態１の半導体受光素子１０によれば、第１導電型増倍領域１３の厚みＷ１３を０．５μｍ〜５．０μｍ、第１導電型電界緩和層１４の不純物濃度を７．５×１０¹⁶ｃｍ^-3、厚みＷ１４を０．０２μｍ〜０．４０μｍとしている。電界緩和量は、不純物濃度と厚みとの積で求められる。そのため、電界緩和量は、１．５×１０¹¹ｃｍ^-2〜３．０×１０¹²ｃｍ^-2となる。よって、第１導電型増倍領域１３と第１導電型吸収層１６での暗電流キャリアの発生が抑制され、暗計数率がより低減する。

（実施の形態２）
図５は、実施の形態２における半導体受光素子を示す図である。図５を参照して、実施の形態２による半導体受光素子を説明する。図５を参照して、実施の形態２による半導体受光素子２０の構成は、基本的には図１に示した本発明の実施の形態１による半導体受光素子１０と同様であるが、第１導電型電界緩和層１４を備えていない点において異なる。

また、半導体受光素子２０の動作方法については、半導体受光素子１０と同様であるため、その説明は繰り返さない。

次に、半導体受光素子の製造方法について説明する。まず、ｐ型のＩｎＰからなる基板２１の主表面上に、厚みＷ２２が１μｍ、不純物濃度が５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3のｐ型のＩｎＰからなる第２導電型領域２２、厚みＷ２３が５．０μｍ〜１０．０μｍ、不純物濃度が５×１０¹⁵ｃｍ^-3以下のｎ型のＩｎＰからなる第１導電型増倍領域２３、厚みＷ２５が０．１２μｍのｎ型のＧａＩｎＡｓＰからなる第１導電型遷移層２５、厚みＷ２６が１．０μｍ〜５．０μｍのｎ型のＧａＩｎＡｓからなる第１導電型吸収層２６、厚みＷ２７が０．５０μｍのｎ型のＩｎＰからなる第１導電型窓層２７を順次、ＭＯＣＶＤ法により成長させて積層した。

これ以降の製造方法は、実施の形態１による半導体受光素子１０における製造方法と同じであるので、その説明は繰り返さない。以上の工程により、本発明の実施の形態２による半導体受光素子２０が製造される。

なお、実施の形態１と同様に、半導体受光素子２０は、任意の信号光子の入射方式に効果を有している。また、反射防止膜の形成、コンタクト層の挿入を行なっても良い。また、ＡｌＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＡｓ、Ｓｉ系半導体受光素子に半導体受光素子２０が適用可能であることについても実施の形態１と同様である。

以上説明したように、実施の形態２の半導体受光素子２０によれば、第１導電型増倍領域２３と、第１導電型増倍領域２３と接するように形成された第２導電型領域２２とを備え、第１導電型増倍領域２３は不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下であり、第２導電型領域２２は、不純物濃度が第１導電型増倍領域２３の不純物濃度よりも高く、かつ厚みＷ２２を０．２μｍ以上３．０μｍ以下としている。そのため、微弱な光を検出する場合、検出効率を高く、暗計数率を低くすることができる。

また、実施の形態２の半導体受光素子２０は、第１導電型電界緩和層を有していない。第１導電型電界緩和層は半導体受光素子中の電界分布を調整する作用を有するが、光子の検出や暗計数には本質的ではなく省略可能である。従って、実施の形態２の半導体受光素子２０は、実施の形態１の半導体受光素子１０と同様に、検出効率が高く、暗計数率が低いという利点を有している。さらに、第１導電型電界緩和層を積層してないので、工程が削減できるので、コストの低減を図ることもできる。

（実施の形態３）
図６は、実施の形態３における半導体受光素子を示す図である。図６を参照して、実施の形態３による半導体受光素子を説明する。図６を参照して、実施の形態３による半導体受光素子３０の構成は、基本的には図１に示した本発明の実施の形態１による半導体受光素子１０と同様であるが、実施の形態１による半導体受光素子１０はメサ型であるのに対し、実施の形態３による半導体受光素子３０はプレーナ型である点において異なる。

具体的には、基板３１は、ｎ型のＩｎＰからなる。第１導電型バッファー層３７は、基板３１の主表面上に形成されている。第１導電型バッファー層３７は、厚みＷ３７が１μｍで、不純物濃度が１×１０¹⁸ｃｍ^-3〜１×１０¹⁹ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型吸収層３６は、第１導電型バッファー層３７の表面上に形成される。第１導電型吸収層３６は、厚みＷ３６が１．０μｍ〜５．０μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓからなる。第１導電型遷移層３５は、第１導電型吸収層３６の表面上に形成される。第１導電型遷移層３５は、厚みＷ３５が０．１２μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓＰからなる。第１導電型電界緩和層３４は、第１導電型遷移層３５の表面上に形成される。第１導電型電界緩和層３４は、厚みＷ３４が０．０２μｍ〜０．０４μｍであり、不純物濃度が１×１０¹⁶ｃｍ^-3〜１×１０¹⁷ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型半導体層３１１は、第１導電型電界緩和層３４の表面上に形成される。第１導電型半導体層３１１は、厚みＷ３１１が１．０〜６．０μｍであり、不純物濃度が５×１０¹⁵ｃｍ^-3以下で、ｎ型のＩｎＰからなる。第２導電型領域３２は、第１導電型半導体層３１１の表面に形成される。なお、第１導電型半導体層３１１のうち、第２導電型領域３２と接する領域を、第１導電型増倍領域３３としている。第２導電型領域３２は、厚みＷ３２が０．２〜３．０μｍであり、不純物濃度が５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3で、ｐ型のＩｎＰからなる。低濃度第２導電型領域３１２は、第２導電型領域３２の端部と接するように形成されている。低濃度第２導電型領域３１２は、ｐ型のＩｎＰからなる。

また、半導体受光素子３０の動作方法については、半導体受光素子１０と同様であるため、その説明を繰り返さない。

次に、半導体受光素子３０の製造方法について説明する。まず、ｎ型のＩｎＰからなる基板３１の主表面上に、ＭＯＣＶＤ法により、順次、各半導体層を積層する。実施の形態３では、半導体受光素子３０を以下の工程で製造した。基板３１の主表面上に第１導電型バッファー層３７を形成し、第１導電型バッファー層３７の表面上に第１導電型吸収層３６を形成し、第１導電型吸収層３６の表面上に第１導電型遷移層３５を形成し、第１導電型遷移層３５の表面上に第１導電型電界緩和層３４を形成し、第１導電型電界緩和層３４の表面上に第１導電型半導体層３１１を順次成長させた。

なお、実施の形態１では、ＭＯＣＶＤ法により各層を成長させたが、特にこれに限定されない。たとえば、ＭＥＢ法により成長させることもできる。

次に、写真製版技術により環状の開口パターンを有するフォトレジストを形成した。その後、５０〜１５０ｋｅＶの加速エネルギーと、１×１０¹³ｃｍ^-2〜１×１０¹⁴ｃｍ^-2のドース量で、Ｂｅイオンをイオン注入した。その後、フォトレジストを除去し、５００℃〜７００℃、１０分〜６０分間の熱処理を行なった。これにより、低濃度のＢｅを含有する環状の低濃度第２導電型領域３１２を形成した。なお、低濃度第２導電型領域３１２は、ガードリングの作用を有する。

次に、第１導電型半導体層３１１の表面に円形の開口パターンを有するフォトレジストを形成した。次いで、２０〜１００ｋｅＶの加速エネルギーと、１×１０¹³ｃｍ^-2〜１×１０¹⁵ｃｍ^-2のドース量で、Ｂｅイオンをイオン注入した。その後、フォトレジストを除去し、５００〜７００℃、１０〜６０分間の熱処理を行なった。これにより、０．２μｍ以上の厚みＷ３２を有し、５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3のＢｅを含有する第２導電型領域３２を形成した。

なお、厚みＷ３１１を有する第１導電型半導体層３１１の中で第２導電型領域３２と隣接する領域を、第１導電型増倍領域３３として形成する。第１導電型増倍領域３３の厚みＷ３３は、第１導電型半導体層３１１の厚みＷ３１１と第２導電型領域３２の厚みＷ３２の差により決まる。

次に、ＳｉＮからなる表面保護膜３０２をプラズマＣＶＤ法などにより、第１導電型半導体層３１１、低濃度第２導電型領域３１２、および第２導電型領域３２の表面を覆うように堆積する。ここで、表面保護膜３０２として、ＳｉＯ膜またはポリイミド膜をＳｉＮ膜の代わりに用いてもよい。その後、写真製版技術により表面電極３０１の領域が開口したパターンを有するフォトレジストを形成し、ＨＦ系の薬液等を用いたウエットエッチングまたはＲＩＥ方式等のドライエッチングを用いて、表面電極３０１領域の表面保護膜３０２を除去する。

次に、写真製版技術により表面電極３０１の領域が開口したパターンを有するフォトレジストを形成し、電子ビーム蒸着法などにより、厚み５０ｎｍのＴｉ、厚み５００ｎｍのＡｕを順次蒸着する。その後、リフトオフ法により表面電極３０１の領域以外のＴｉ・Ａｕ積層膜を除去する。これにより、表面電極３０１を形成する。

そして、基板３１の裏面に、厚み５０ｎｍのＡｕＧｅ合金、厚み５００ｎｍのＡｕを順次蒸着する。これにより、裏面電極３０３を形成する。

最後に、水素雰囲気中で４１０℃〜４５０℃の熱処理を行なう。これにより、表面電極３０１と第２導電型領域３２との間、および裏面電極３０３と基板３１との間で、オーミックコンタクトを形成する。そして、オーミックコンタクトは、コンタクト抵抗を低減する。

なお、実施の形態１と同様に、任意の信号光子の入射方式に効果を有し、反射防止膜の形成、コンタクト層の挿入を行っても良い。また、ＡｌＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＡｓ、Ｓｉ系半導体受光素子に適用可能であることについても実施の形態１と同様である。

以上説明したように、実施の形態３の半導体受光素子３０によれば、第１導電型増倍領域３３と接するように形成された第２導電型領域３２を備え、第１導電型増倍領域３３は不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下であり、第２導電型領域３２は、不純物濃度が第１導電型増倍領域３３の不純物濃度よりも高く、かつ厚みが０．２μｍ以上３．０μｍ以下としている。そのため、微弱な光を検出する場合、検出効率を高く、暗計数率を低くすることができる。

また、実施の形態３の半導体受光素子３０は、熱拡散条件を選択して第２導電型領域３２の深さＷ３２を調節することにより、第１導電型増倍領域３３の厚みＷ３３を０．５μｍ〜５．０μｍに設定できる。そのため、第１導電型電界緩和層３４の電界緩和量を１．５×１０¹¹ｃｍ^-2〜３．０×１０¹²ｃｍ^-2に設定できる。よって、実施の形態３の半導体受光素子３０は、検出効率が高く、暗計数率が低くできる。

（実施の形態４）
図７は、実施の形態４における半導体受光素子を示す図である。図７を参照して、実施の形態４による半導体受光素子を説明する。図７を参照して、実施の形態４による半導体受光素子６０の構成は、基本的には図６に示した本発明の実施の形態３による半導体受光素子３０と同様であるが、第１導電型遷移層を備えていない点と、高濃度第２導電型領域を備えている点において異なる。

具体的には、基板６１は、ｎ型のＩｎＰからなる。第１導電型バッファー層６７は、基板６１の主表面上に形成されている。第１導電型バッファー層６７は、厚みＷ６７が１μｍで、不純物濃度が１×１０¹⁸ｃｍ^-3〜１×１０¹⁹ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型吸収層６６は、第１導電型バッファー層６７の表面上に形成される。第１導電型吸収層６６は、厚みＷ６６が１．０μｍ〜５．０μｍであり、不純物濃度が１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓからなる。第１導電型電界緩和層６４は、第１導電型吸収層６６の表面上に形成される。第１導電型電界緩和層６４は、厚みＷ６４が０．０２μｍ〜０．０４μｍであり、不純物濃度が１×１０¹⁶ｃｍ^-3〜１×１０¹⁷ｃｍ^-3で、ｎ型のＩｎＰからなる。第１導電型半導体層６１１は、第１導電型電界緩和層６４の表面上に形成される。第１導電型半導体層６１１は、厚みＷ６１１が１．０μｍ〜６．０μｍであり、不純物濃度が５×１０¹⁵ｃｍ^-3以下で、ｎ型のＩｎＰからなる。第２導電型領域６２は、第１導電型半導体層６１１の表面から所定の深さの領域に形成される。なお、第１導電型半導体層６１１のうち、第２導電型領域６２と接する領域を、第１導電型増倍領域６３としている。第２導電型領域６２は、厚みＷ６２が０．２μｍ〜３．０μｍであり、不純物濃度が５×１０¹⁵ｃｍ^-3〜８×１０¹⁷ｃｍ^-3で、ｐ型のＩｎＰからなる。高濃度第２導電型領域６１３は、第１導電型半導体層６１１において第２導電型領域６２上に形成される。高濃度第２導電型領域６１３は、厚みＷ６１３が０．２μｍ〜３．０μｍであり、不純物濃度が５×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3以下である。低濃度第２導電型領域６１２は、第２導電型領域６２の端部と接するように形成されている。低濃度第２導電型領域６１２は、ｐ型のＩｎＰからなる。

また、半導体受光素子６０の動作方法については、半導体受光素子１０と同様であるため、その説明は繰り返さない。

次に、半導体受光素子６０の製造方法について説明する。まず、実施の形態３に係る半導体受光素子３０の製造方法と同様に、基板６１の主表面上に、ＭＯＣＶＤ法により、順次、各半導体層を積層する。実施の形態４では、半導体受光素子６０を以下の工程で製造した。基板６１の主表面上に第１導電型バッファー層６７を形成し、第１導電型バッファー層６７の表面上に第１導電型吸収層６６を形成し、第１導電型吸収層６６の表面上に第１導電型電界緩和層６４を形成し、第１導電型電界緩和層６４の表面上に第１導電型半導体層６１１を順次成長させた。

その後、実施の形態３による半導体受光素子３０の製造方法と同様に、低濃度第２導電型領域６１２を形成した。

次に、第１導電型半導体層６１１の表面に円形の開口パターンを有するフォトレジストを形成した。次いで、２０ｋｅＶ〜１００ｋｅＶの加速エネルギーと、１×１０¹³ｃｍ^-2〜１×１０¹⁵ｃｍ^-2のドース量で、Ｂｅイオンをイオン注入した。その後、フォトレジストを除去した。続いて、Ｚｎを堆積し、５００℃〜７００℃、１０分〜６０分間の熱処理を行なった。これにより、不純物濃度が５×１０¹⁸ｃｍ^-3以上のＺｎを含有する高濃度第２導電型領域６１３と不純物濃度５×１０¹⁵ｃｍ^-3〜１×１０¹⁸ｃｍ^-3のＢｅを含有する厚みＷ６２が０．２μｍ以上３．０μｍ以下の第２導電型領域６２を形成した。第１導電型半導体層６１１中で第２導電型領域６２と隣接する領域が、第１導電型増倍領域６３として形成された。

これ以降の製造方法は、実施の形態３による半導体受光素子３０の製造方法と同じであるため、その説明は繰り返さない。以上の工程により、本発明の実施の形態４による半導体受光素子６０が製造される。

なお、実施の形態１と同様に、任意の信号光子の入射方式に効果を有し、反射防止膜の形成、コンタクト層の挿入を行っても良い。また、ＡｌＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＡｓ、Ｓｉ系半導体受光素子に適用可能であることについても実施の形態１と同様である。

以上説明したように、実施の形態４の半導体受光素子６０によれば、表面と反対面の裏面を有する基板６１と、基板６１の主表面上に形成された第１導電型バッファー層６７と、第１導電型バッファー層６７の表面上に形成された第１導電型吸収層６６と、第１導電型吸収層６６の表面上に形成された第１導電型電界緩和層６４と、第１導電型電界緩和層６４の表面上に形成された第１導電型増倍領域６３と、第１導電型増倍領域６３と接するように形成された第２導電型領域６２と、第２導電型領域６２の表面上に形成された第２導電型領域６２の不純物濃度より高い不純物濃度を有する高濃度第２導電型領域６１３とを備え、高濃度第２導電型領域６１３は、不純物濃度が５×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下としている。そのため、微弱な光を検出する場合、検出効率を高く、暗計数率を低くすることができる。

高濃度第２導電型領域６１３は、表面電極６０１とオーミックコンタクトを形成し、高濃度第２導電型領域６１３の不純物濃度を５×１０¹⁸ｃｍ^-3〜１×１０²¹ｃｍ^-3としている。そのため、高濃度第２導電型領域６１３は、金属電極と良質のコンタクトを形成する作用を有する。よって、低いコンタクト抵抗を実現できる。

なお、上記高濃度第２導電型領域６１３の不純物濃度の数値範囲の下限および上限の決定理由は以下のようなものである。すなわち、高濃度第２導電型領域６１３の不純物濃度が５×１０¹⁸ｃｍ^-3よりも低いと、低いコンタクト抵抗を実現できないからである。一方、１×１０²¹ｃｍ^-3よりも高いと、基板に固溶することが困難であり、金属電極との良質のコンタクトが形成し難いからである。

また、実施の形態４の半導体受光素子６０は、基板６１の裏面および高濃度第２導電型領域６１３の表面上にそれぞれ形成された裏面電極６０３、表面電極６０１と、第２導電型領域６２と高濃度第２導電型領域６１３の端部と接するように形成された、第２導電型領域６２の不純物濃度より低い不純物濃度を有する低濃度第２導電型領域６１２とを備えている。よって、低濃度第２導電型領域６１２は第２導電型領域６２での電界を中央部よりも低くするガードリングの作用を有する。

さらに、第１導電型増倍領域６３の厚みＷ６３を０．５μｍ〜５．０μｍ、不純物濃度を１×１０¹⁴ｃｍ^-3〜５×１０¹⁵ｃｍ^-3に設定できる。そのため、第１導電型電界緩和層６４の電界緩和量を１．５×１０¹¹ｃｍ^-2〜３．０×１０¹²ｃｍ^-2に設定できる。よって、実施の形態４の半導体受光素子６０は、暗計数率をより低減することが可能となる。

さらには、実施の形態４の半導体受光素子６０の製造方法は、第１導電型の基板６１の主表面上にＣＶＤ法により第１導電型バッファー層６７を形成する工程と、第１導電型バッファー層６７の表面上にＣＶＤ法により第１導電型吸収層６６を形成する工程と、第１導電型吸収層６６の表面上にＣＶＤ法により第１導電型電界緩和層６４を形成する工程と、第１導電型電界緩和層６４の表面上にＣＶＤ法により第１導電型増倍領域６３を形成する工程と、第１導電型増倍領域６３の表面上に開口パターンを有するフォトレジスト膜を形成する工程と、開口パターンを有するフォトレジスト膜をマスクとして用いて、第１導電型増倍領域６３にイオン注入することにより第２導電型領域６２と高濃度第２導電型領域６１３とを形成する工程とを備えている。これにより、半導体受光素子６０を製造することができる。

（実施の形態５）
図８は、実施の形態５における半導体受光素子を示す図である。図８を参照して、実施の形態５による半導体受光素子を説明する。図８を参照して、実施の形態５による半導体受光素子７０の構成は、基本的には図７に示した本発明の実施の形態４による半導体受光素子６０と同様であるが、第１導電型遷移層７５を備えている点において異なる。

具体的には、第１導電型吸収層７６の表面上に第１導電型遷移層７５が形成されている。すなわち、第１導電型吸収層７６と第１導電型電界緩和層７４との間に第１導電型遷移層７５が形成されている。第１導電型遷移層７５は、たとえば厚みＷ７５が０．１２μｍで、不純物濃度が１×１０^1４ｃｍ^-3〜５×１０¹⁵ｃｍ^-3で、ｎ型のＧａＩｎＡｓＰからなる。

また、半導体受光素子７０の動作方法については、半導体受光素子１０と同様であるため、その説明は繰り返さない。

また、半導体受光素子７０の製造方法については、基本的には半導体受光素子６０と同様である。ＭＯＣＶＤ法により、第１導電型吸収層７６の表面上に第１導電型遷移層７５を形成し、第１導電型遷移層７５の表面上に第１導電型電界緩和層７４を形成している工程が追加される点において異なる。その他は、半導体受光素子６０の製造方法と同様であるため、その説明は繰り返さない。

以上説明したように、実施の形態５の半導体受光素子７０によれば、第１導電型吸収層７６と第１導電型電界緩和層７４との間に形成された第１導電型遷移層７５を備えている。そのため、第１導電型吸収層７６と第１導電型電界緩和層７４とのヘテロ界面において、高いバンドオフセットが形成されず、キャリアがヘテロ界面でパイルアップし難くなる。よって、第１導電型遷移層７５を備えることにより、第１導電型吸収層７６から第１導電型電界緩和層７４へキャリアが流れやすくなる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等な意味および範囲内でのすべての変更点が含まれることが意図される。

本発明の実施の形態１における半導体受光素子を示す断面図である。 半導体受光素子１０における暗計数率と第１導電型増倍領域１３の不純物濃度とが有する関係を示す図である。 半導体受光素子１０に印加される電界の層厚方向に関する分布を示す図である。 半導体受光素子１０における暗計数率と第２導電型領域１２の不純物濃度とが有する関係を示す図である。 本発明の実施の形態２における半導体受光素子を示す断面図である。 本発明の実施の形態３における半導体受光素子を示す断面図である。 本発明の実施の形態４における半導体受光素子を示す断面図である。 本発明の実施の形態５における半導体受光素子を示す断面図である。

符号の説明

１０ 半導体受光素子、１１ 基板、１２ 第２導電型領域、１３ 第１導電型増倍領域、１４ 第１導電型電界緩和層、１５ 第１導電型遷移層、１６ 第１導電型吸収層、１７ 第１導電型窓層、２０ 半導体受光素子、２１ 基板、２２ 第２導電型領域、２３ 第１導電型増倍領域、２５ 第１導電型遷移層、２６ 第１導電型吸収層、２７ 第１導電型窓層、３０ 半導体受光素子、３１ 基板、３２ 第２導電型領域、３３ 第１導電型増倍領域、３４ 第１導電型電界緩和層、３５ 第１導電型遷移層、３６ 第１導電型吸収層、３７ 第１導電型バッファー層、６０ 半導体受光素子、６１ 基板、６２ 第２導電型領域、６３ 第１導電型増倍領域、６４ 第１導電型電界緩和層、６６ 第１導電型吸収層、６７ 第１導電型バッファー層、７０ 半導体受光素子、７４ 第１導電型電界緩和層、７５ 第１導電型遷移層、７６ 第１導電型吸収層、１０１ 表面電極、１０２ 表面保護膜、１０３ 裏面電極、１０４ 受光領域メサ、１０５ 受光領域、３０１ 表面電極、３０２ 表面保護膜、３０３ 裏面電極、３１１ 第１導電型半導体層、３１２ 低濃度第２導電型領域、６０１ 表面電極、６０３ 裏面電極、６１１ 第１導電型半導体層、６１２ 低濃度第２導電型領域、６１３ 高濃度第２導電型領域。

Claims (7)

1. 第１導電型増倍領域と、
   前記第１導電型増倍領域と接するように形成された第２導電型領域とを備え、
   前記第１導電型増倍領域は、不純物濃度が１×１０¹⁴ｃｍ^-3以上５×１０¹⁵ｃｍ^-3以下であり、
   前記第２導電型領域は、不純物濃度が前記第１導電型増倍領域の不純物濃度よりも高く、かつ厚みが０．２μｍ以上３．０μｍ以下である、半導体受光素子。
2. 前記第２導電型領域の不純物濃度が、５×１０¹⁵ｃｍ^-3以上８×１０¹⁷ｃｍ^-3以下である、請求項１に記載の半導体受光素子。
3. 主表面と反対面の裏面を有する基板と、
   前記基板の主表面上に形成された第１導電型バッファー層と、
   前記第１導電型バッファー層の表面上に形成された第１導電型吸収層と、
   前記第１導電型吸収層の表面上に形成された第１導電型電界緩和層と、
   前記第１導電型電界緩和層の表面上に形成された前記第１導電型増倍領域と、
   前記第１導電型増倍領域と接するように形成された前記第２導電型領域と、
   前記第２導電型領域の表面上に形成された、前記第２導電型領域の不純物濃度より高い不純物濃度を有する高濃度第２導電型領域とを備え、
   前記高濃度第２導電型領域は、不純物濃度が５×１０¹⁸ｃｍ^-3以上１×１０²¹ｃｍ^-3以下である、請求項１または２に記載の半導体受光素子。
4. 前記第１導電型吸収層と前記第１導電型電界緩和層との間に形成された第１導電型遷移層を備えた、請求項３に記載の半導体受光素子。
5. 前記基板の裏面および前記高濃度第２導電型領域の表面上に形成された電極と、
   前記第２導電型領域と前記高濃度第２導電型領域の端部と接するように形成された、前記第２導電型領域の不純物濃度より低い不純物濃度を有する低濃度第２導電型領域とを備えた、請求項３または４に記載の半導体受光素子。
6. 請求項１〜５のいずれかに記載の半導体受光素子の製造方法であって、
   第１導電型の基板の主表面上に第１導電型増倍領域を形成する工程と、
   前記第１導電型倍増領域の表面上に第２導電型領域を形成する工程とを備えた、半導体受光素子の製造方法。
7. 請求項３〜５のいずれかに記載の半導体受光素子の製造方法であって、
   第１導電型の基板の主表面上に前記第１導電型バッファー層を形成する工程と、
   前記第１導電型バッファー層の表面上に前記第１導電型吸収層を形成する工程と、
   前記第１導電型吸収層の表面上に前記第１導電型電界緩和層を形成する工程と、
   前記第１導電型電界緩和層の表面上に前記第１導電型増倍領域を形成する工程と、
   前記第１導電型増倍領域の表面上に開口パターンを有するフォトレジスト膜を形成する工程と、
   前記開口パターンを有する前記フォトレジスト膜をマスクとして用いて、前記第１導電型増倍領域にイオン注入することにより前記第２導電型領域と前記高濃度第２導電型領域とを形成する工程とを備えた、半導体受光素子の製造方法。

Images