JP2006237560A - 回路基板装置 - Google Patents

Abstract

【課題】電磁界の発生を抑制し、一方で小型化の要求に即した回路基板装置を提案する。
【解決手段】本発明の回路基板装置１００において、第１配線層１１０は、第１インダクタ１２と第２インダクタ１４とを有する。誘電体層１１５は、第１インダクタ１２および第２インダクタ１４のそれぞれに電気的に接続する第１ビア７０および第２ビア７２を有する。第２配線層１２０は、第１ビア７０および第２ビア７２を電気的に接続するブリッジ線路３０と、ブリッジ線路３０の周囲に設けられて、第１配線層１１０における第１配線パターンおよび第２配線パターンの外縁を越えた位置に外縁をもつ導体パターン５０とを有する。ブリッジ線路３０は、コプレナー線路として機能し、電磁界の発生を抑制する。
【選択図】図５

Description

本発明は、ＩＣチップなどを搭載するための回路基板装置に関し、特に複数の配線層を有する回路基板装置に関する。

携帯電話機に、通話機能以外の様々な付加機能を追加することが一般的になっている。携帯電話機を多機能化することで市場評価を獲得し、人気機種としての地位を確立することができる。特に近年では、ラジオを受信するＦＭチューナを搭載した携帯電話機の人気が高まり、各メーカとも、ＦＭチューナの小型化に注力している。

ＦＭチューナでは、発振回路に２つのスパイラル形状のコイルパターンが必要となる。従来では、ダイオード素子ではなく、バルク電位を制御可能なＭＯＳトランジスタを利用することで、最大発振周波数を向上させる高周波発振回路を提案するものがある（例えば、特許文献１参照。）。また、複数のコイルパターンのそれぞれの外周部が誘電体を介して対向して構成したＬＣ回路を備えた回路基板を提案するものもある（例えば、特許文献２参照。）。
特開２００１−３３２９３１号公報 特開２００４−８７５２４号公報

２つのコイルパターンを同一の配線層上に形成し、それぞれのコイルパターンの一端同士を接続する回路基板装置を作製する場合、配線層の下層に位置する誘電体層において、それぞれのコイルパターンの一端から、誘電体層の下層に位置する別の配線層までビアを形成し、ビア間をブリッジ線路で電気的に接続する。ブリッジ線路およびコイルパターンの周辺には電磁界が発生するため、それぞれの近傍に他の回路が存在する場合には、その動作性能に悪影響を与えることがある。

例えば、回路基板装置が、ブリッジ線路を形成された側でボードに実装されるとき、ボードの表面ないしは表面近傍に形成された配線と電磁的に干渉して、回路基板装置の動作性能に変動が生じる。この場合には、ボードにおいて形成された配線も、回路基板装置におけるブリッジ線路やコイルパターンから電磁的な干渉を受けることになる。これにより、発振回路において発振周波数を固定することが困難となり、適切なチューニングに支障をきたす場合もある。

この状況への対策として、例えば、ブリッジ線路を封止した面を導電層（グランド）で全面被覆し、ブリッジ線路およびコイルパターンからの電磁界の漏れを抑制することが考えられる。しかしながら、全面導電層を形成することで工程数が増加するため、製造コストが上がる。さらに、導電層を形成することで、回路基板装置の全体の厚みが増し、小型化の要求に沿わないという問題もある。

本発明はこうした状況に鑑みてなされたものであり、その目的は、ブリッジ線路などから漏れる電磁界の発生を抑制し、一方で小型化の要求に即した回路基板装置を提供することにある。

上記課題を解決するために、本発明のある態様の回路基板装置は、スパイラル状に形成された第１配線パターンと、スパイラル状に形成された第２配線パターンとを有する第１配線層と、第１配線パターンおよび第２配線パターンのそれぞれに電気的に接続する第１ビアおよび第２ビアを有する誘電体層と、第１ビアおよび第２ビアを電気的に接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第１配線層における第１配線パターンおよび第２配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第２配線層とを備える。回路基板装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。第１配線層、誘電体層および第２配線層は積層構造をとる。なお各配線パターンおよび導体パターンの外縁は、積層方向に垂直な平面を基準に定められる。導体パターンは、導体層と記載されてもよい。

この態様によると、導電層において、第１配線パターンおよび第２配線パターンで発生する電磁界の漏洩を抑制できる。また、導電層をブリッジ線路と同一層に形成することで、回路基板装置を薄型に形成することが可能となる。導体パターンの作用により、ブリッジ線路をコプレナー線路として機能させることで、ブリッジ線路からの電磁界の漏洩を抑制することができる。

第１配線パターンの中心および第２配線パターンの中心を結ぶ方向を第１の方向とし、第１の方向と垂直な方向を第２の方向とした場合、第１配線パターンの外縁および第２配線パターンの外縁の第１の方向に沿った長さは、その外縁の第２の方向に沿った長さより短くてもよい。この場合、第１ビアおよび第２ビアの間の距離を短くすることができ、ブリッジ線路の長さを短くできるため、ブリッジ線路からの電磁界の漏洩をさらに抑制できる。

第２配線層は、ブリッジ線路に替えて、第１ビアおよび第２ビアのそれぞれと電気的に接続する第１電極および第２電極を有してもよい。この場合、第１電極および第２電極と導体パターンの間のギャップの面積は、ブリッジ線路と導体パターンの間のギャップの面積より小さくすることが可能なため、第１配線パターンおよび第２配線パターンで発生する電磁界の漏洩をさらに抑制できる。また、回路基板装置を実装するボード等にブリッジ線路を形成する際に、特性調整が可能であり、回路設計の自由度が増す。

本発明の別の態様は、回路基板装置である。この回路基板装置は、所定の配線パターンを有する第１配線層と、所定の配線パターンに電気的に接続するビアを有する誘電体層と、ビアに接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第１配線層における所定の配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第２配線層とを備える。回路基板装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。

この態様によると、導電層において、所定の配線パターンで発生する電磁界の漏洩を抑制できる。また、導電層をブリッジ線路と同一層に形成することで、回路基板装置を薄型に形成することが可能となる。

本発明によれば、ブリッジ線路などから漏れる電磁界の発生を抑制し、小型化の要求に即した回路基板装置を提供することができる。

図１は、本発明の実施例にかかるＦＭチューナ装置の発振回路の回路図を示す。発振回路１０は、高周波発振用の第１ＭＯＳトランジスタ２０、第２ＭＯＳトランジスタ２２と、ＬＣ共振回路を構成する第１インダクタ１２および第１可変容量１６と、第２インダクタ１４および第２可変容量１８とを備える。第１インダクタ１２および第１可変容量１６のＬＣ回路と、第２インダクタ１４および第２可変容量１８のＬＣ回路は、ブリッジ線路３０を介して直列に接続される。制御電圧入力端子４から印加する電圧を制御することで、第１可変容量１６および第２可変容量１８の容量を変化させる。これにより、出力端子６および出力端子８から出力される発振周波数を可変にできる。出力端子６に至るノードをノードＡ、制御電圧入力端子４に至るノードをノードＢ、出力端子８に至るノードをノードＣとする。

本実施例の発振回路１０において、第１インダクタ１２および第２インダクタ１４と、これらを接続するブリッジ線路３０は、ＩＣチップを搭載する回路基板装置に作り込まれる。本実施例の回路基板装置は複数の配線層を有して構成され、本明細書では、第１インダクタ１２および第２インダクタ１４が形成される層を「第１配線層」、ブリッジ線路３０が形成される層を「第２配線層」と呼ぶ。第１配線層と第２配線層の間には、誘電体層が設けられる。なお、第１可変容量１６や第２可変容量１８などの他の構成は、ＩＣチップにて形成されてもよい。ＩＣチップおよび回路基板装置は、パッケージＩＣを構成する。

図２は、第１配線層と第２配線層の関係を概念的に示す図である。第１配線層１１０および第２配線層１２０は、回路基板装置１００に構成される。第１配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１インダクタ１２は、スパイラル状に形成された第１配線パターンとして構成され、同様に第２インダクタ１４もスパイラル状に形成された第２配線パターンとして構成される。第１配線パターンおよび第２配線パターンは、ともに同一の特性を有して構成され、ここでは左右対称となるパターンをとる。したがって、第１配線パターンおよび第２配線パターンにおける配線の巻数、配線幅、また配線間の距離は等しく、インダクタ特性は同一である。

第１配線パターンの第１端部３２は、第１インダクタ１２の中心部に位置する。同様に、第２配線パターンの第２端部３４は、第２インダクタ１４の中心部に位置する。第２配線層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。既述したように、第１配線層１１０と第２配線層１２０との間には誘電体層（図示せず）が存在し、その誘電体層において、第１端部３２および第２端部３４が存在する位置にビアを形成することで、第１端部３２を、ブリッジ線路３０における第１接点３６に電気的に接続し、また第２端部３４を、ブリッジ線路３０における第２接点３８に電気的に接続する。

また第２配線層１２０において、導体パターン５０がブリッジ線路３０の周囲に設けられる。導体パターン５０は、第１インダクタ１２の第１配線パターンおよび第２インダクタ１４の第２配線パターンの外縁を越えた位置に外縁をもつ。なお、第１配線パターンおよび第２配線パターンの外縁とは、第１配線パターンと第２配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本実施例において、導体パターン５０の外周は、第１配線パターンおよび第２配線パターンの外周枠よりも広く設定される。

図３は、第１インダクタ、第２インダクタおよびブリッジ線路の関係を概念的に示す図である。回路基板装置１００において、ブリッジ線路３０が、第１インダクタ１２における第１端部３２と第２インダクタ１４における第２端部３４とを電気的に接続する。

図４は、実施例にかかるパッケージＩＣの断面構造を示す。パッケージＩＣ１は、回路装置４０および回路基板装置１００を備える。回路装置４０は、回路基板装置１００に取り付けられる。回路基板装置１００上にダイアタッチシート６４が接着され、ダイアタッチシート６４上にＩＣチップ６０が固定される。ＩＣチップ６０は、封止樹脂層６２により保護される。また、図示は省略したが、ＩＣチップ６０は、たとえば、ワイヤボンディングなどによって、第１配線層１１０との間で電気的に接続される。

図４に示す断面構造は、図３における回路基板装置１００のＡ−Ａ断面に相当する。回路基板装置１００は、上層から、コーティング層１１２、第１配線層１１０、誘電体層１１５、第２配線層１２０、コーティング層１１８を有して構成される。第１配線層１１０には、第１インダクタ１２が形成されており、誘電体層１１５に設けられた第１ビア７０が、第１インダクタ１２の第１端部３２に電気的に接続している。第１ビア７０の他端は、ブリッジ線路３０の第１接点３６に電気的に接続している。

第２配線層１２０において、ブリッジ線路３０と導体パターン５０とが形成される。導体パターン５０は、第１配線層１１０における第１インダクタ１２の配線パターンの外縁を越えた位置に外縁を有している。すなわち、第１インダクタ１２の第１配線パターンの下層には、導体パターン５０が存在するように構成する。これにより、第１インダクタ１２からの電磁界の漏れを導体パターン５０において吸収することが可能となる。本実施例の回路基板装置１００においては、導体パターン５０において電磁界の漏洩を抑制するため、第２配線層１２０の他に別途接地層などを設けて電磁界の漏洩を抑制する必要がない。配線層が２段構造ですむため、回路基板装置１００の製造工程が容易になるとともに、回路基板装置１００の薄型化を実現することが可能となる。ＦＭチューナ用の回路基板装置１００においては、第１インダクタ１２および第２インダクタ１４が大きな面積をもつため、発生する電磁界も広範囲に広がり、外部の影響を受けやすい。第２配線層１２０は、本来、ブリッジ線路３０を形成するための役割しか有していないが、第１インダクタ１２および第２インダクタ１４に対応する位置に導体パターン５０を形成して電磁界の影響を抑制することは、製造コスト的に非常にメリットが高い。

図５は、回路基板装置の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。誘電体層１１５において、第１インダクタ１２における第１端部３２とブリッジ線路３０における第１接点３６とを電気的に接続する第１ビア７０が設けられ、また第２インダクタ１４における第２端部３４とブリッジ線路３０における第２接点３８とを電気的に接続する第２ビア７２が設けられる。これによりブリッジ線路３０は、第１インダクタ１２と第２インダクタ１４とを結線する。

導体パターン５０を、第１インダクタ１２および第２インダクタ１４の配線パターンを包含するように大きく形成することで、第１インダクタ１２および第２インダクタ１４において発生する電磁界がコーティング層１１８から下方に漏れる量を低減できる。これにより、パッケージＩＣ１をボードに取り付けたときであっても、ボードの配線ないしは回路からの影響を抑制できるため、発振回路１０は周波数の安定した信号を発振できる。

本実施例の回路基板装置１００においては、ブリッジ線路３０が、導体パターン５０が周囲に設けられることでコプレナー線路として機能する。これにより、ブリッジ線路３０において発生する電磁界を、導体パターン５０に吸収させることができる。なお、コプレナー線路の特性インピーダンスは、第１インダクタ１２の特性インピーダンスよりも低く設定されることが好ましい。なお、既述したように、第１インダクタ１２および第２インダクタ１４は左右対称の同一構造を有して構成されている。コプレナー線路の特性インピーダンスを低くすることで、発振回路１０の安定動作を保証できる。

コプレナー線路の特性インピーダンスは、以下の式で求められる。
容量Ｃは、ブリッジ線路３０と導体パターン５０の間のギャップに依存し、ギャップが大きければ容量Ｃは小さくなり、ギャップが小さければ容量Ｃは大きくなる。したがって、コプレナー線路の特性インピーダンスを低減させるためには、ブリッジ線路３０と導体パターン５０の間のギャップを可能な限り小さくすることが好ましい。

図６は、回路基板装置の断面構造の変形例を示す。図６に示す回路基板装置１００においては、ブリッジ線路３０と導体パターン５０のギャップを、図４に示すものよりも狭く構成している。これにより、コプレナー線路の特性インピーダンスを低くでき、したがってブリッジ線路３０から漏れる電磁界は、導体パターン５０に吸収されやすくなる。

第２配線層１２０において、ブリッジ線路３０と導体パターン５０の間のギャップは、第１配線層１１０の第１配線パターンにおける配線間の距離以下に設定されることが好ましい。配線間の距離以下とすることにより、第１配線層１１０の第１インダクタ１２からの電磁界の漏れ量を狭くすることができる。このように、電磁界が漏洩する出口を狭めることで、電磁界の漏れ量を低減できる。また、ブリッジ線路３０からの電磁界の漏れ量も低減される。これは、ギャップを狭めることで、コプレナー線路としての機能を高めたことによる。

図７は、ブリッジ線路と導体パターンのギャップを変化させたときの電磁界漏洩のシミュレーション結果を示す図である。図７（ａ）は、ギャップを狭めた場合の電界分布を示し、図７（ｂ）は、図７（ａ）のシミュレーション条件よりもギャップを広げた場合の電界分布を示す。このシミュレーション結果により、ギャップを狭めた方が、電磁界の漏洩量を削減できることが分かる。

図８は、図２に示した第１配線層と第２配線層の関係の別の例を示す。第１配線層１１０および第２配線層１２０は、回路基板装置１００に構成され、第１配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１端部３２と第１接点３６はビアで接続され、また第２端部３４と第２接点３８もビアで接続される。第２配線層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。

この変形例においては、誘電体層１１５において、ブリッジ線路３０における第３接点３９と、第１配線層１１０における接点３３とを接続する第３ビアを形成する。これにより、制御電圧入力端子４に接続するノードＢを、第１配線層１１０上に構成することが可能となる。既述したように、第１インダクタ１２および第２インダクタ１４が左右対称構造に形成されるため、第３接点３９は、第１接点３６および第２接点３８の中点に形成され、また接点３３も、第１端部３２および第２端部３４の中点に形成されることが好ましい。

ノードＢに到達する線路を第１配線層１１０に配置することで、実装時にボード側に位置する第２配線層１２０にて露出する線路を減らすことができる。これにより、回路基板装置１００の外部に漏洩する電磁界を低減でき、また回路基板装置１００の外部から受ける電磁界の影響を低減できる。

図９は、図２に示した第１配線層と第２配線層の関係のさらに別の例を示す。この変形例の回路基板装置１００において、図２と異なる点は、２つである。１つは、第１配線層１１０において、第１インダクタ１２および第２インダクタ１４の外縁が、横方向が縦方向より短い方形形状である点である。横方向とは、第１配線層１１０において第１端部３２および第２端部３４を結ぶ方向である。縦方向は、横方向と垂直な方向である。第１インダクタ１２および第２インダクタ１４の外縁を、横方向が縦方向より短い方形形状とすることで、正方形形状の場合と比較して、第１ビア７０および第２ビア７２の間の距離を短くすることができる。したがって、第２配線層１２０においてブリッジ線路３０の長さを短くでき、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。また、第１配線層１１０において第１インダクタ１２の第１端部３２および第２インダクタ１４の第２端部３４の位置を縦方向に動かすスペースができるため、第１端部３２および第２端部３４の縦方向の位置を調整することで、第１インダクタ１２および第２インダクタ１４のインダクタ値を調整することができる。異なる点のもうひとつは、第１配線層１１０において第１インダクタ１２の第１端部３２および第２インダクタ１４の第２端部３４の位置が、第１インダクタ１２および第２インダクタ１４の中心位置より下方にある点である。この場合、第１端部３２および第２端部３４の位置が第１インダクタ１２および第２インダクタ１４の中心位置にある場合と比較して、第２配線層１２０においてブリッジ線路３０のノードＢに至る長さを短くできるため、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。

図１０は、図９に示した第１配線層と第２配線層の関係の別の例を示す。この変形例においては、図８の場合と同様に、制御電圧入力端子４に接続するノードＢを、第１配線層１１０上に構成しているので、実装時にボード側に位置する第２配線層１２０にて露出する線路を減らすことができる。これにより、回路基板装置１００の外部に漏洩する電磁界を低減でき、また回路基板装置１００の外部から受ける電磁界の影響を低減できる。

図１１は、図８に示した第１配線層と第２配線層の関係のさらに別の例を示すとともに、回路基板装置を実装するボードとの関係を概念的に示す。第１配線層１１０については、図８のものと同様である。図８と異なる点は、２つである。１つは、第２配線層１２０が、ブリッジ線路３０に替えて、第１ビア７０、第２ビア７２および第３ビアのそれぞれと電気的に接続する第１電極７４、第２電極７６および第３電極７８を有している点である。もうひとつは、ブリッジ線路３０が、回路基板装置１００を実装するボード８０に形成されている点である。ボード８０において、ブリッジ線路３０の周囲には、導体パターン５２が設けられている。

図１２は、図１１に示した第１配線層、第２配線層およびボードの断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。回路基板装置１００は、上層から、コーティング層１１２、第１配線層１１０、誘電体層１１５、第２配線層１２０を有して構成される。第１配線層１１０には、第１インダクタ１２および第２インダクタ１４が形成されている。誘電体層１１５には、第１ビア７０、第２ビア７２および第３ビア７３が設けられている。第２配線層１２０には、第１電極７４、第２電極７６および第３電極７８と導体パターン５０とが形成される。導体パターン５０は、第１配線層１１０における第１インダクタ１２の第１配線パターンおよび第２インダクタ１４の第２配線パターンの外縁を越えた位置に外縁を有している。すなわち、第１インダクタ１２の第１配線パターンおよび第２インダクタ１４の第２配線パターンの下層には、導体パターン５０が存在するように構成する。導体パターン５０は、回路基板装置１００がボード８０に実装されるとき、接地されたグラウンド層として機能する。

第１ビア７０は、第１インダクタ１２の第１端部３２と第１電極７４とを電気的に接続する。第２ビア７２は、第２インダクタ１４の第２端部３４と、第２電極７６とを電気的に接続する。第３ビア７３は、第１配線層１１０における接点３３と第３電極７８とを電気的に接続する。ブリッジ線路３０は、ボード８０上に形成されている。第２配線層１２０とボード８０の間は、はんだにより電気的に接続される。第１はんだ８４は、第１電極７４とブリッジ線路３０の第１接点３６とを電気的に接続する。第２はんだ８６は、第２電極７６とブリッジ線路３０の第２接点３８とを電気的に接続する。第３はんだ８８は、第３電極７８とブリッジ線路３０の第３接点３９とを電気的に接続する。

図１１および図１２に示した変形例によれば、実装時にボード側に位置する第２配線層１２０において、第１電極７４、第２電極７６および第３電極７８と導体パターン５０との間のギャップの面積は、ブリッジ線路３０と導体パターン５０との間のギャップの面積より小さくすることが可能なため、回路基板装置１００の外部に漏洩する電磁界を低減できる。また、回路基板装置１００の外部から受ける電磁界の影響を低減できる。また、図１１においてはボード８０上に形成されたブリッジ線路３０は、第１接点３６、第２接点３８および第３接点３９を直線的に結ぶ例を示したが、ボード８０上に設けられるブリッジ線路３０は、ユーザ側において自由に形成できる。すなわち、各接点の間に部品を外付けしたり、ブリッジ線路３０を曲線状に引き回したりすることで、特性調整が可能であり、回路設計の自由度が増す。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施例においては、ＦＭチューナ用の回路基板装置１００について説明したが、回路基板装置１００は、他の用途に利用してもよい。例えば、回路基板装置１００は、ＴＶチューナ用に利用することも可能であり、また無線タグに利用することも可能である。回路基板装置１００上には、ＩＣチップだけでなく、受動部品などが搭載されてもよい。実施例では２つの配線層を有する２層構造について説明したが、回路基板装置１００は、３つ以上の配線層を有する積層構造を有して構成されることも可能である。また、回路基板装置１００はパッケージＩＣの基礎となるだけでなく、モジュールやサブボードなどを構成してもよい。

実施例では、発振回路１０の高周波発振用のトランジスタとして、ＭＯＳトランジスタを使用する例を説明したが、発振回路１０の高周波発振用のトランジスタとしては、バイポーラトランジスタを使用することもできる。また、ブリッジ線路３０は、各図に示されるような第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９を結ぶ直線状の最短配線には限定されない。ブリッジ線路３０は、折れ線状あるいは曲線状の配線であってもよい。この場合、回路設計の自由度が増す。

また、第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９の縦方向の位置は、各図に示したように一致する場合には限定されない。これらの縦方向の位置は、オフセットしてもよい（ずれていてもよい）。この場合、回路設計の自由度が増す。このことは、特に図９および図１０のように第１インダクタ１２および第２インダクタ１４を長方形形状とした場合に顕著にいえる。また、図１１および図１２に示した変形例では、図８と同様に、制御電圧入力端子４に接続するノードＢを、第１配線層１１０上に構成する例を示したが、ノードＢは、ボード８０に構成されてもよい。この場合、第２配線層１２０において第３電極７８を設ける必要がなくなり、回路基板装置１００の外部に漏洩する電磁界をさらに低減できる。

また、スパイラル状に形成された第１配線パターンおよび第２配線パターンは、各図に示されるような方形の形状に限定されない。スパイラル状に形成された第１配線パターンおよび第２配線パターンは、円状、楕円状あるいは任意の多角形の形状であってもよい。
また、回路基板装置１００には第１インダクタ１２および第２インダクタ１４の２つのコイルパターンが形成されている場合について説明したが、第１配線層１１０においては他の所定の配線パターンが形成されていてもよい。この場合であっても、誘電体層１１５には、所定の配線パターンに電気的に接続するビアが形成され、第２配線層１２０には、ビアに接続するブリッジ線路３０と、第１配線層１１０における配線パターンの外縁を越えた位置に外縁をもつ導体パターン５０とが形成される。これにより、配線パターンから第２配線層１２０の下方に漏洩する電界量を低減できる。また、ブリッジ線路３０がコプレナー線路として機能することで、ブリッジ線路３０からの電磁界の漏洩量も低減することが可能となる。

本発明の実施例にかかるＦＭチューナ装置の発振回路の回路図である。 回路基板装置における第１配線層と第２配線層の関係を概念的に示す図である。 回路基板装置における第１インダクタ、第２インダクタおよびブリッジ線路の関係を概念的に示す図である。 実施例にかかるパッケージＩＣの断面構造を示す図である。 回路基板装置の断面構造を示す図である。 回路基板装置の断面構造の変形例を示す図である。 ブリッジ線路と導体パターンのギャップを変化させたときの電磁界漏洩のシミュレーション結果を示す図である。 図２に示した第１配線層と第２配線層の関係の別の例を示す図である。 図２に示した第１配線層と第２配線層の関係のさらに別の例を示す図である。 図９に示した第１配線層と第２配線層の関係の別の例を示す図である。 図８に示した第１配線層と第２配線層の関係のさらに別の例を示すとともに、回路基板装置を実装するボードとの関係を概念的に示す図である。 図１１に示した第１配線層、第２配線層およびボードの断面構造を示す図である。

符号の説明

１・・・パッケージＩＣ、１０・・・発振回路、１２・・・第１インダクタ、１４・・・第２インダクタ、３０・・・ブリッジ線路、３２・・・第１端部、３４・・・第２端部、４０・・・回路装置、５０・・・導体パターン、６０・・・ＩＣチップ、７０・・・第１ビア、７２・・・第２ビア、１００・・・回路基板装置、１１０・・・第１配線層、１１５・・・誘電体層、１２０・・・第２配線層。

Claims (8)

1. スパイラル状に形成された第１配線パターンと、スパイラル状に形成された第２配線パターンとを有する第１配線層と、
   前記第１配線パターンおよび前記第２配線パターンのそれぞれに電気的に接続する第１ビアおよび第２ビアを有する誘電体層と、
   前記第１ビアおよび前記第２ビアを電気的に接続するブリッジ線路と、前記ブリッジ線路の周囲に設けられて、前記第１配線層における前記第１配線パターンおよび前記第２配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第２配線層と、
   を備えることを特徴とする回路基板装置。
2. 前記第２配線層において、前記ブリッジ線路は、前記導体パターンが周囲に設けられることでコプレナー線路として機能することを特徴とする請求項１に記載の回路基板装置。
3. 前記コプレナー線路の特性インピーダンスは、前記第１配線パターンまたは前記第２配線パターンの特性インピーダンスよりも低く設定されることを特徴とする請求項２に記載の回路基板装置。
4. 前記第２配線層において、前記ブリッジ線路と前記導体パターンの間のギャップは、前記第１配線パターンまたは前記第２配線パターンにおける配線間の距離以下に設定されることを特徴とする請求項１から３のいずれかに記載の回路基板装置。
5. 前記第２配線層は、前記ブリッジ線路に替えて、前記第１ビアおよび前記第２ビアのそれぞれと電気的に接続する第１電極および第２電極を有することを特徴とする請求項１に記載の回路基板装置。
6. 所定の配線パターンを有する第１配線層と、
   前記所定の配線パターンに電気的に接続するビアを有する誘電体層と、
   前記ビアに接続するブリッジ線路と、前記ブリッジ線路の周囲に設けられて、前記第１配線層における前記所定の配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第２配線層と、
   を備えることを特徴とする回路基板装置。
7. 前記第２配線層において、前記ブリッジ線路は、前記導体パターンが周囲に設けられることでコプレナー線路として機能することを特徴とする請求項６に記載の回路基板装置。
8. 前記コプレナー線路の特性インピーダンスは、前記所定の配線パターンの特性インピーダンスよりも低く設定されることを特徴とする請求項７に記載の回路基板装置。