JP2006203119A - 接合型電界効果トランジスタ - Google Patents
接合型電界効果トランジスタ Download PDFInfo
- Publication number
- JP2006203119A JP2006203119A JP2005015395A JP2005015395A JP2006203119A JP 2006203119 A JP2006203119 A JP 2006203119A JP 2005015395 A JP2005015395 A JP 2005015395A JP 2005015395 A JP2005015395 A JP 2005015395A JP 2006203119 A JP2006203119 A JP 2006203119A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- field effect
- effect transistor
- junction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 149
- 239000012535 impurity Substances 0.000 claims description 60
- 150000002500 ions Chemical class 0.000 claims description 38
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000969 carrier Substances 0.000 description 20
- 238000002513 implantation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
【課題】 閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる接合型電界効果トランジスタを提供する。
【解決手段】 接合型電界効果トランジスタ２０は、チャネル領域を有するｎ型の半導体層１と、チャネル領域の上に形成された緩衝層３と、緩衝層３の上に形成されたｐ+領域４ａ，４ｂとを備えている。緩衝層３における電子の濃度は、半導体層１における電子の濃度よりも低い。緩衝層３における電子の濃度は、半導体層１における電子の濃度の１０分の１以下であることが好ましい。
【選択図】 図１
【解決手段】 接合型電界効果トランジスタ２０は、チャネル領域を有するｎ型の半導体層１と、チャネル領域の上に形成された緩衝層３と、緩衝層３の上に形成されたｐ+領域４ａ，４ｂとを備えている。緩衝層３における電子の濃度は、半導体層１における電子の濃度よりも低い。緩衝層３における電子の濃度は、半導体層１における電子の濃度の１０分の１以下であることが好ましい。
【選択図】 図１
Description
本発明は、接合型電界効果トランジスタに関し、より特定的には、閾値電圧を容易に制御することができ、チャネル領域を流れる飽和電流を容易に制御することができる接合型電界効果トランジスタに関する。
炭化ケイ素（以下ＳｉＣと記す）は、バンドギャップが広く、また最大絶縁電界がケイ素（以下Ｓｉと記す）と比較して約一桁大きいことから、次世代の電力用半導体素子への応用が期待されている材料である。これまでに、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣと呼ばれる単結晶ウェハを用いて様々な電子デバイスへ応用されつつあり、特に高温、大電力用素子に適すると考えられている。上記の結晶は閃亜鉛鉱型とウルツ鉱型とを積層した形のアルファ相ＳｉＣである。他に３Ｃ−ＳｉＣと称されるベータ相ＳｉＣの結晶でも半導体装置が試作されている。最近では電力用素子としてショットキーダイオード、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）、サイリスタなど、あるいは最も汎用的な半導体装置であるＣＭＯＳ（complementary mental-oxide semiconductor）−ＩＣ（integrated circuit）が試作され、その特性から従来のＳｉ半導体装置と比較して非常に特性が良好なことが確認されている。
図６は、従来の接合型電界効果トランジスタの構成を示す断面図である。図６に示すように、従来の接合型電界効果トランジスタ１２０は、ｐ型半導体層１０７と、ｎ型半導体層１０１と、ｐ+埋め込み層１０５と、ｐ+領域１０４と、ｎ+領域１０８ａ，１０８ｂと、ゲート電極１１１と、ソース電極１１３と、ドレイン電極１１５とを備えている。
ｐ型半導体層１０７上にはエピタキシャル成長によりｎ型半導体層１０１が形成されており、ｐ型半導体層１０７とｎ型半導体層１０１との境界付近の深い位置にｐ+埋め込み層１０５が形成されている。ｎ型半導体層１０１の表面には、ｐ+領域１０４と、ｎ+領域１０８ａ，１０８ｂとが形成されている。ｎ型半導体層１０１の表面上には、ゲート電極１１１と、ソース電極１１３と、ドレイン電極１１５とが形成されている。ゲート電極１１１とｐ+領域１０４とが電気的に接続されており、ソース電極１１３とｎ+領域１０８ａとが電気的に接続されており、ドレイン電極１１５とｎ+領域１０８ｂとが電気的に接続されている。
接合型電界効果トランジスタ１２０においては、ｐ+領域１０４の真下のｎ型半導体層１０１がチャネルとなっている。すなわち、ノーマリーオンのトランジスタの場合には、ゲート電極１１１へ負電圧を印加することによって、ｎ型半導体層１０１とｐ+領域１０４との境界からｎ型半導体層１０１とｐ+埋め込み層１０５との境界へ向かって、ｎ型半導体層１０１内を空乏層１１７が広がり、ドレイン電極１１５とソース電極１１３との間の電流が遮断される。ノーマリーオフのトランジスタの場合には、ゲート電極１１１へ正電圧を印加することによって、ｎ型半導体層１０１とｐ+埋め込み層１０５との境界からｎ型半導体層１０１とｐ+領域１０４との境界へ向かってｎ型半導体層１０１内を空乏層１１７が縮み、ドレイン電極１１５とソース電極１１３との間に電流が流れる。なお、たとえば特許第３２１６８０４号公報（特許文献１）には、上記構成と類似した接合型電界効果トランジスタが開示されている。
特許第３２１６８０４号公報
図６を参照して、ＳｉＣは不純物の拡散速度が非常に遅いため、ｎ型半導体層１０１がＳｉＣよりなる場合には、ｐ+領域１０４およびｐ+埋め込み層１０５を熱拡散法によって形成しようとすると、ｎ型半導体層１０１の内部へ不純物を拡散させるのに非常に時間がかかってしまう。このため、ｐ+領域１０４およびｐ+埋め込み層１０５は、通常、不純物イオンをｎ型半導体層１０１へ注入すること（イオン注入法）によって形成される。イオン注入法を用いた場合、注入された不純物は深さ方向に所定の濃度プロファイルを持っている。このため、注入された不純物イオンの作用によってｎ型半導体層１０１の電子の数は減少する。これについて以下に説明する。
図７は、図６のＡ４−Ａ４線に沿った濃度プロファイルを模式的に示す図である。図７を参照して、ｐ+領域１０４を形成するために注入された不純物イオンは、ｃ３で表わされる濃度プロファイルを深さ方向に持っている。同様に、ｐ+埋め込み層１０５を形成するために注入された不純物イオンは、ｄ３で表わされる濃度プロファイルを深さ方向に持っている。ここで、不純物イオンの濃度プロファイルｃ３からも明らかなように、ｐ+領域１０４を形成するために注入された不純物イオンの一部は、ｐ+領域１０４を形成すべき領域に留まらずに、ｎ型半導体層１０１を形成すべき領域にまで到達する。不純物イオンがｎ型半導体層１０１を形成すべき領域にまで到達すると、その不純物がもたらした少数キャリア（正孔）と、ｎ型半導体層１０１に存在する多数キャリア（電子）とが再結合し、ｎ型半導体層１０１に存在する多数キャリアの数を減少させる。同様に、不純物イオンの濃度プロファイルｄ３からも明らかなように、ｐ+埋め込み層１０５を形成するために注入された不純物イオンの一部は、ｐ+埋め込み層１０５を形成すべき領域に到達せずに、ｎ型半導体層１０１を形成すべき領域に留まる。これによって、ｎ型半導体層１０１に存在する電子の数を減少させる。
図７において、ｎ型半導体層１０１に元々存在する電子の濃度を一点鎖線ｂ３で表わすと、ｎ型半導体層１０１に実際に存在する電子の濃度は、ｎ型半導体層１０１に元々存在する電子の濃度ｂ３と、不純物イオンの濃度プロファイルｃ３およびｄ３との差、すなわち領域ｅ３の面積で表わされる。ここで、図７の縦軸は対数目盛になっているので、ｎ型半導体層１０１に実際に存在する電子の濃度は、領域ｅ３における最上部の長さｆ３で近似的に表わされる。
ところで、イオン注入法は、不純物イオンの深さ方向の濃度プロファイルを制御することが難しいという欠点を有している。このため、図７の点線で示すように、不純物イオンの濃度プロファイルｃ３は深さ方向にばらつき易い（同様に、不純物イオンの濃度プロファイルｄ３も深さ方向にばらつき易いが、ここでは図示していない）。不純物イオンの濃度プロファイルｃ３が深さ方向にばらつくと、ｎ型半導体層１０１にまで到達する不純物イオンの数が変化し、電子の濃度ｆ３（ｅ３）の減少量に影響を及ぼす。
具体的には、不純物イオンが設計値よりも浅い領域に注入された場合には、濃度プロファイルｃ３は図中左側の点線にスライドし、電子の濃度ｆ３（ｅ３）が設計値よりも多くなる。一方、不純物イオンが設計値よりも深い領域に注入された場合には、濃度プロファイルｃ３は図中右側の点線にスライドし、電子の濃度ｆ３（ｅ３）が設計値よりも少なくなる。
上述のように、ｎ型半導体層１０１は接合型電界効果トランジスタ１２０のチャネルとなる部分であるため、電子の濃度ｆ３（ｅ３）の上記変化は、トランジスタの閾値電圧およびチャネルの飽和電流密度に影響を与える。したがって、従来の接合型電界効果トランジスタには、閾値電圧およびチャネルの飽和電流密度の制御が難しいという問題があった。
この問題は、ＳｉＣを用いた接合型電界効果トランジスタのみに起こる問題ではなく、接合型電界効果トランジスタ全般に起こる問題である。しかし、ＳｉＣの場合には、不純物の濃度プロファイルが深い部分において高くなりやすい（テールを引きやすい）ので、この問題は特に重要になる。
したがって、本発明の目的は、閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる接合型電界効果トランジスタを提供することである。
本発明の接合型電界効果トランジスタは、チャネル領域を有する第１導電型の半導体層と、チャネル領域の上に形成された緩衝層と、緩衝層の上に形成された第２導電型の不純物領域とを備えている。緩衝層における第１導電型のキャリア濃度は、第１導電型の半導体層における第１導電型のキャリア濃度よりも低い。
本発明の接合型電界効果トランジスタによれば、第２導電型の不純物領域を形成する際に、緩衝層には相対的に高濃度の不純物イオンが注入される。しかし、緩衝層に存在する第１導電型のキャリアの数は元々少ないので、緩衝層においてキャリアはほとんど減らない。また、第１導電型の半導体層には相対的に低濃度の不純物イオンが注入されるので、第１導電型の半導体層における第１導電型のキャリアはほとんど減らない。つまり、第２導電型の不純物領域を形成する際に、チャネル領域に存在する第１導電型のキャリア濃度は影響を受けにくい。したがって、第２導電型の不純物領域を形成する際に第２導電型の不純物イオンの濃度プロファイルが深さ方向にばらついても、チャネル領域に存在する第１導電型のキャリア濃度には影響を及ぼしにくい。その結果、閾値電圧を容易に制御することができ、チャネルの飽和電流を容易に制御することができる。
本発明の接合型電界効果トランジスタにおいて好ましくは、緩衝層における第１導電型のキャリア濃度は、第１導電型の半導体層における第１導電型のキャリア濃度の１０分の１以下である。
これにより、緩衝層に存在するキャリアの数が第１導電型の半導体層に存在するキャリアの数に比べて十分に少なくなるので、不純物の注入によって減少するキャリアの数が無視できる程に少なくなる。
本発明の接合型電界効果トランジスタにおいて好ましくは、第１導電型の半導体層はＳｉＣよりなっている。
ＳｉＣはバンドギャップが広く、最大絶縁電界がＳｉと比較して約一桁大きいので、接合型電界効果トランジスタの材料として適している。また、ＳｉＣ中にイオン注入する際には、不純物注入量の深さ方向へのばらつきが特に生じやすい。したがって、本発明の構造が特に有効となる。
本発明の接合型電界効果トランジスタにおいて好ましくは、チャネル領域の下に形成された第２導電型の半導体層をさらに備えている。
これにより、第１導電型の半導体層と第２導電型の不純物領域との境界の空乏層を第２導電型の半導体層まで伸ばすことによって、チャネル領域に電流を流さないようにすることができる。
本発明の接合型電界効果トランジスタにおいて好ましくは、第２導電型の半導体層は不純物を注入することで形成されており、チャネル領域の下であって第２導電型の半導体層の上に形成された他の緩衝層をさらに備えている。他の緩衝層における第１導電型のキャリア濃度は、第１導電型の半導体層における第１導電型のキャリア濃度よりも低い。
これにより、第２導電型の半導体層を形成する際に、他の緩衝層には相対的に高濃度の不純物イオンが注入される。しかし、他の緩衝層に存在する第１導電型のキャリアの数は元々少ないので、他の緩衝層においてキャリアはほとんど減らない。また、第１導電型の半導体層には相対的に低濃度の不純物イオンが注入されるので、第１導電型の半導体層における第１導電型のキャリアはほとんど減らない。つまり、第２導電型の半導体層を形成する際に、チャネル領域に存在する第１導電型のキャリア濃度は影響を受けにくい。したがって、第２導電型の半導体層を形成する際に第２導電型の不純物イオンの濃度プロファイルが深さ方向にばらついても、第１導電型の半導体層内に存在する第１導電型のキャリア濃度には影響を及ぼしにくい。その結果、閾値電圧を制御することが容易になり、チャネルの飽和電流を制御することができる。
本発明の接合型電界効果トランジスタにおいて好ましくは、上記他の緩衝層における第１導電型のキャリア濃度は、第１導電型の半導体層における第１導電型のキャリア濃度の１０分の１以下である。
これにより、他の緩衝層に存在するキャリアの数が第１導電型の半導体層に存在するキャリアの数に比べて十分に少なくなるので、不純物の注入によって減少するキャリアの数が無視できる程に少なくなる。
本発明の接合型電界効果トランジスタにおいて好ましくは、ｎ型ＳｉＣよりなる半導体基板をさらに備えている。第１導電型の半導体層はこの半導体基板の一方の主表面上に形成されている。
ｎ型ＳｉＣよりなる半導体基板は、ｐ型ＳｉＣよりなる半導体基板に比べて、マイクロパイプ（貫通転位）などの欠陥密度が低い。したがって、歩留りを向上することができ、漏れ電流を小さくすることができる。
本発明の接合型電界効果トランジスタにおいて好ましくは、第２導電型の不純物領域の表面上に形成されたゲート電極と、第１導電型の半導体層の表面上に形成されたソース／ドレイン電極のうちいずれか一方の電極と、半導体基板の他方の主表面上に形成されたソース／ドレイン電極のうちいずれか他方の電極とをさらに備えている。
これにより、キャリアは実質的に半導体基板に垂直に移動し、いわゆる縦型の接合型電界効果トランジスタとなる。
本発明の接合型電界効果トランジスタにおいて好ましくは、第２導電型の不純物領域の表面上に形成されたゲート電極と、第１導電型の半導体層の表面上に形成されたソース電極およびドレイン電極をさらに備えている。
これにより、キャリアは実質的に半導体基板に平行に移動し、いわゆる横型の接合型電界効果トランジスタとなる。
本発明の接合型電界効果トランジスタによれば、閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における接合型電界効果トランジスタの構成を示す断面図である。図１に示すように、本実施の形態の接合型電界効果トランジスタ２０は、半導体基板６と、ｎ型エピタキシャル層７と、第１導電型の半導体層としてのｎ型の半導体層１と、緩衝層３と、第２導電型の半導体層としてのｐ+埋め込み層５ａ，５ｂと、第２導電型の不純物領域としてのｐ+領域４ａ，４ｂと、ｎ+領域８ａ，８ｂと、ｐ+領域９ａ，９ｂと、ゲート電極１１ａ，１１ｂと、ソース電極１３ａ，１３ｂと、ドレイン電極１５とを備えている。
図１は、本発明の実施の形態１における接合型電界効果トランジスタの構成を示す断面図である。図１に示すように、本実施の形態の接合型電界効果トランジスタ２０は、半導体基板６と、ｎ型エピタキシャル層７と、第１導電型の半導体層としてのｎ型の半導体層１と、緩衝層３と、第２導電型の半導体層としてのｐ+埋め込み層５ａ，５ｂと、第２導電型の不純物領域としてのｐ+領域４ａ，４ｂと、ｎ+領域８ａ，８ｂと、ｐ+領域９ａ，９ｂと、ゲート電極１１ａ，１１ｂと、ソース電極１３ａ，１３ｂと、ドレイン電極１５とを備えている。
ｎ型ＳｉＣよりなる半導体基板６の一方の主表面６ａ上にはｎ型エピタキシャル層７が形成されており、ｎ型エピタキシャル層７の表面にはｐ+埋め込み層５ａ，５ｂが形成されている。ｎ型エピタキシャル層７およびｐ+埋め込み層５ａ，５ｂの上には、半導体層１が形成されている。半導体層１の表面には、ｐ+領域４ａ，４ｂと、ｎ+領域８ａ，８ｂと、ｐ+領域９ａ，９ｂとが形成されている。ｎ+領域８ａとｐ+領域９ａとは互いに隣接して形成されており、ｎ+領域８ｂとｐ+領域９ｂとは互いに隣接して形成されている。ｐ+領域４ａ，４ｂの各々は不純物イオンを注入することによって形成されている。ｐ+領域９ａ，９ｂの各々は、図中下方へ延びており、ｐ+埋め込み層５ａ，５ｂの各々にまで達している。
半導体層１はＳｉＣよりなっている。半導体層１において、ｐ+領域４ａ，４ｂの各々における垂直真下付近の領域は、接合型電界効果トランジスタ１２０のチャネル領域である。チャネル領域は、ｐ+埋め込み層５ａ，５ｂの上に形成されている。
半導体層１の内部には緩衝層３が形成されている。緩衝層３は、チャネル領域の上であってｐ+領域４ａ，４ｂの下に形成されている。緩衝層３における電子の濃度は、半導体層１における電子の濃度よりも低く、緩衝層３における電子の濃度は、半導体層１における電子の濃度の１０分の１以下である。なお、緩衝層３はｎ-の領域であってもよいし、アンドープ層であってもよいし、ｐ-の領域であってもよい。
ｐ+領域４ａ，４ｂの各々の表面上にはゲート電極１１ａ，１１ｂが形成されている。また、ｎ+領域８ａおよびｐ+領域９ａの表面上にはソース電極１３ａが形成されており、ｎ+領域８ｂおよびｐ+領域９ｂの表面（半導体層１の表面）上にはソース電極１３ｂが形成されている。また、半導体基板６の他方の主表面６ｂ上（図中下側）にはドレイン電極１５が形成されている。
接合型電界効果トランジスタ１２０がノーマリーオンのトランジスタの場合には、ゲート電極１１ａ，１１ｂへ負電圧を印加することによって、チャネル領域に空乏層１７ａ，１７ｂの各々が広がり、ドレイン電極１５とソース電極１３ａ，１３ｂの各々との間の電流が遮断される。また、接合型電界効果トランジスタ１２０がノーマリーオフのトランジスタの場合には、ゲート電極１１ａ，１１ｂへ正電圧を印加することによって、チャネル領域から空乏層１７ａ，１７ｂの各々がなくなり、チャネル領域を通ってドレイン電極１５とソース電極１３ａ，１３ｂとの間に電流が流れる。
本実施の形態の接合型電界効果トランジスタ２０によれば、ｐ+領域４ａ，４ｂを形成する際に、チャネル領域に存在する電子の濃度は影響を受けにくい。これについて以下に説明する。
図２は、図１のＡ１−Ａ１線に沿った濃度プロファイルを模式的に示す図である。図２を参照して、ｐ+領域４ａを形成するために注入された不純物イオンは、ｃ１で表わされる濃度プロファイルを深さ方向に持っている。また、緩衝層３および半導体層１に元々存在するキャリア（電子）の濃度プロファイルを一点鎖線ｂ１で表わす。半導体層１に実際に存在する電子の濃度は、半導体層１に元々存在する（内部に不純物領域を形成する前の半導体層１に存在する）電子の濃度ｂ１と、不純物イオンの濃度プロファイルｃ１との差、すなわち領域ｅ１の面積で表わされる。ここで、図２の縦軸は対数目盛になっているので、半導体層１に実際に存在する電子の濃度は、領域ｅ１における最上部の長さｆ１で近似的に表わされる。
不純物イオンの濃度プロファイルｃ１によれば、半導体層１に存在する不純物イオンの濃度は、半導体層１に元々存在する電子の濃度ｂ１に比べて非常に低く、半導体層１に実際に存在する電子の濃度ｆ１（ｅ１）は、半導体層１に元々存在する電子の濃度ｂ１とほぼ同等である。このため、ｐ+領域４ａを形成する際に、チャネル領域に存在する電子の濃度は影響を受けにくい。なお、緩衝層３に存在する電子の数は半導体層１に存在する電子の数に比べて少ないので、緩衝層３に存在する電子の数の増減もわずかなものである。
したがって、ｐ+領域４ａ，４ｂを形成する際に、ｐ型の不純物イオンの濃度プロファイルｃ１が、図中点線で示すように深さ方向にばらついても、チャネル領域に存在する電子の濃度には影響を及ぼしにくい。その結果、閾値電圧を容易に制御することができ、チャネルの飽和電流を容易に制御することができる。
本実施の形態の接合型電界効果トランジスタ１２０において、緩衝層３における電子の濃度は、半導体層１における電子の濃度の１０分の１以下である。
これにより、緩衝層３に存在する電子の数が半導体層１に存在する電子の数に比べて十分に少なくなるので、不純物の注入によって減少する電子の数が無視できる程に少なくなる。
本実施の形態の接合型電界効果トランジスタ１２０において、半導体層１はＳｉＣよりなっている。
ＳｉＣはバンドギャップが広く、最大絶縁電界がＳｉと比較して約一桁大きいので、接合型電界効果トランジスタの材料として適している。また、ＳｉＣ中にイオン注入する際には、不純物注入量の深さ方向へのばらつきが特に生じやすい。したがって、本発明の構造が特に有効となる。
本実施の形態の接合型電界効果トランジスタ１２０は、チャネル領域の下に形成されたｐ+埋め込み層５ａ，５ｂをさらに備えている。
これにより、半導体層１とｐ+領域４ａ，４ｂとの境界の空乏層１７ａ，１７ｂをｐ+埋め込み層５ａ，５ｂまで伸ばすことによって、チャネル領域に電流を流さないようにすることができる。
本実施の形態の接合型電界効果トランジスタ１２０においては、ｎ型ＳｉＣよりなる半導体基板６をさらに備えている。半導体層１は半導体基板６の一方の主表面６ａ上に形成されている。
ｎ型ＳｉＣよりなる半導体基板は、ｐ型ＳｉＣよりなる半導体基板に比べて、マイクロパイプ（貫通転位）などの欠陥密度が低い。したがって、歩留りを向上することができ、漏れ電流を小さくすることができる。
本実施の形態の接合型電界効果トランジスタ１２０は、ｐ+領域４ａ，４ｂ各々の表面上に形成されたゲート電極１１ａ，１１ｂと、半導体層１の表面上に形成されたソース電極１３ａ，１３ｂと、半導体基板６の他方の主表面６ｂ上に形成されたドレイン電極とをさらに備えている。
これにより、キャリアは実質的に半導体基板６に垂直に移動し、いわゆる縦型の接合型電界効果トランジスタとなる。
（実施の形態２）
図３は、本発明の実施の形態２における接合型電界効果トランジスタの構成を示す断面図である。図３に示すように本実施の形態の接合型電界効果トランジスタ２０ａは、他の緩衝層としての緩衝層１８をさらに備えている。緩衝層１８は、半導体層１のチャネル領域の下であってｐ+埋め込み層５ａ，５ｂの上に形成されている。緩衝層１８における電子の濃度は、半導体層１における電子の濃度よりも低くなっている。緩衝層１８における電子の濃度は、半導体層１における電子の濃度の１０分の１以下である。また、ｐ+埋め込み層５ａ，５ｂの各々は不純物イオンを注入することで形成されている。
図３は、本発明の実施の形態２における接合型電界効果トランジスタの構成を示す断面図である。図３に示すように本実施の形態の接合型電界効果トランジスタ２０ａは、他の緩衝層としての緩衝層１８をさらに備えている。緩衝層１８は、半導体層１のチャネル領域の下であってｐ+埋め込み層５ａ，５ｂの上に形成されている。緩衝層１８における電子の濃度は、半導体層１における電子の濃度よりも低くなっている。緩衝層１８における電子の濃度は、半導体層１における電子の濃度の１０分の１以下である。また、ｐ+埋め込み層５ａ，５ｂの各々は不純物イオンを注入することで形成されている。
なお、これ以外の接合型電界効果トランジスタ２０ａの構成は、実施の形態１に示す接合型電界効果トランジスタ２０の構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
本実施の形態の接合型電界効果トランジスタ２０ａによれば、ｐ+埋め込み層５ａ，５ｂを形成する際に、チャネル領域に存在する電子の濃度は影響を受けにくい。これについて以下に説明する。
図４は、図３のＡ２−Ａ２線に沿った濃度プロファイルを模式的に示す図である。図４を参照して、ｐ+埋め込み層５ａを形成するために注入された不純物イオンは、ｄ２で表わされる濃度プロファイルを深さ方向に持っている。また、緩衝層１８および半導体層１に元々存在する電子の濃度プロファイルを一点鎖線ｂ２で表わす。半導体層１に実際に存在する電子の濃度は、半導体層１に元々存在する電子の濃度ｂ２と、不純物イオンの濃度プロファイルｄ２との差、すなわち領域ｅ２の面積で表わされる。ここで、図４の縦軸は対数目盛になっているので、半導体層１に実際に存在する電子の濃度は、領域ｅ２における最上部の長さｆ２で近似的に表わされる。
不純物イオンの濃度プロファイルｄ２によれば、半導体層１に存在する不純物イオンの濃度は、半導体層１に元々存在する電子の濃度ｂ２に比べて非常に低く、半導体層１に実際に存在する電子の濃度ｆ２（ｅ２）は、半導体層１に元々存在する電子の濃度ｂ２とほぼ同等である。このため、ｐ+埋め込み層５ａを形成する際に、チャネル領域に存在する電子の濃度は影響を受けにくい。なお、緩衝層１８に存在する電子の数は半導体層１に存在する電子の数に比べて少ないので、緩衝層１８に存在する電子の数の増減もわずかなものである。
したがって、ｐ+埋め込み層５ａ，５ｂを形成する際に、ｐ型の不純物イオンの濃度プロファイルｄ２が、図中点線で示すように深さ方向にばらついても、チャネル領域に存在する電子の濃度には影響を及ぼしにくい。その結果、閾値電圧を容易に制御することができ、チャネルの飽和電流を容易に制御することができる。
本実施の形態の接合型電界効果トランジスタ１２０において、緩衝層１８における電子の濃度は、半導体層１における電子の濃度の１０分の１以下である。
これにより、緩衝層１８に存在する電子の数が半導体層１に存在する電子の数に比べて十分に少なくなるので、不純物の注入によって減少する電子の数が無視できる程に少なくなる。
（実施の形態３）
図５は、本発明の実施の形態３における接合型電界効果トランジスタの構成を示す断面図である。図５に示すように、本実施の形態の接合型電界効果トランジスタ２１は、ＲＥＳＵＲＦ（reduced surface）構造を有しており、以下の点で実施の形態１の接合型電界効果トランジスタ２０と異なっている。
図５は、本発明の実施の形態３における接合型電界効果トランジスタの構成を示す断面図である。図５に示すように、本実施の形態の接合型電界効果トランジスタ２１は、ＲＥＳＵＲＦ（reduced surface）構造を有しており、以下の点で実施の形態１の接合型電界効果トランジスタ２０と異なっている。
すなわち、半導体基板６上にはｐ型エピタキシャル層１０が形成されており、ｐ型エピタキシャル層１０上には半導体層１が形成されている。半導体層１の表面にはｐ型領域１９が形成されており、半導体層１の内部には緩衝層３が形成されている。ｐ型領域１９の表面にはｐ+領域４ａ，９ａおよびｎ+領域８ａ，８ｂが形成されている。ｐ+領域９ａはｐ型エピタキシャル層１０にまで達している。ｐ+領域４ａの表面上にはゲート電極１１が形成されており、ｐ+領域９ａおよびｎ+領域８ａ（半導体層１）の表面上にはソース電極１３が形成されており、ｎ+領域８ｂの表面上にはドレイン電極１５が形成されている。また、図５におけるＡ３−Ａ３線に沿った濃度プロファイルは、図２に示す濃度プロファイルと同様になっている。本実施の形態では、ｐ+領域４ａの垂直真下付近の領域が、接合型電界効果トランジスタ２１のチャネル領域である。
接合型電界効果トランジスタ２１がノーマリーオンのトランジスタの場合には、ゲート電極１１へ負電圧を印加することによって、チャネル領域に空乏層１７が広がり、ドレイン電極１５とソース電極１３との間の電流が遮断される。また、接合型電界効果トランジスタ２１がノーマリーオフのトランジスタの場合には、ゲート電極１１へ正電圧を印加することによって、チャネル領域から空乏層１７の各々がなくなり、チャネル領域を通ってドレイン電極１５とソース電極１３との間に電流が流れる。
なお、これ以外の構成は、実施の形態１に示す接合型電界効果トランジスタ２０の構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
本実施の形態の接合型電界効果トランジスタ２１においても、実施の形態１に示す接合型電界効果トランジスタ２０とほぼ同様の効果を得ることができる。
本実施の形態の接合型電界効果トランジスタ２１においては、ｐ+領域４ａの表面上に形成されたゲート電極１１と、半導体層１の表面上に形成されたソース電極１３およびドレイン電極１５をさらに備えている。
これにより、キャリアは実質的に半導体基板６に平行に移動し、いわゆる横型の接合型電界効果トランジスタとなる。
本実施の形態のように、半導体層１上にｐ型領域１９を形成することによって、ゲート／ドレイン間の空乏層を広くすることができる。これにより、ゲート／ドレイン間の耐圧を向上することができる。なお、本実施の形態におけるｐ型領域１９は必須の構成要件ではなく、ｐ型領域１９が形成されず、ｐ+領域４ａ，９ａおよびｎ+領域８ａ，８ｂが半導体層１の表面に形成されていてもよい。
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
１ 半導体層、３，１８ 緩衝層、４ａ，４ｂ，９ａ，９ｂ，１０４ ｐ+領域、５ａ，５ｂ，１０５ ｐ+埋め込み層、６ 半導体基板、６ａ，６ｂ 基板主表面、７ ｎ型エピタキシャル層、８ａ，８ｂ，１０８ａ，１０８ｂ ｎ+領域、１０ ｐ型エピタキシャル層、１１，１１ａ，１１ｂ，１１１ ゲート電極、１３，１３ａ，１３ｂ，１１３ ソース電極、１５，１１５ ドレイン電極、１７，１７ａ，１７ｂ，１１７ 空乏層、１９ ｐ型領域、２０，２０ａ，２１，１２０ 接合型電界効果トランジスタ、１０１ ｎ型半導体層、１０７ ｐ型半導体層。
Claims (9)
- チャネル領域を有する第１導電型の半導体層と、
前記チャネル領域の上に形成された緩衝層と、
前記緩衝層の上に形成された第２導電型の不純物領域とを備え、
前記緩衝層における第１導電型のキャリア濃度は、前記第１導電型の半導体層における第１導電型のキャリア濃度よりも低い、接合型電界効果トランジスタ。 - 前記緩衝層における前記第１導電型のキャリア濃度は、前記第１導電型の半導体層における前記第１導電型のキャリア濃度の１０分の１以下である、請求項１に記載の接合型電界効果トランジスタ。
- 前記第１導電型の半導体層は炭化ケイ素よりなる、請求項１または２に記載の接合型電界効果トランジスタ。
- 前記チャネル領域の下に形成された第２導電型の半導体層をさらに備える、請求項１〜３のいずれかに記載の接合型電界効果トランジスタ。
- 前記第２導電型の半導体層は不純物イオンを注入することで形成されており、
前記チャネル領域の下であって前記第２導電型の半導体層の上に形成された他の緩衝層をさらに備え、
前記他の緩衝層における第１導電型のキャリア濃度は、前記第１導電型の半導体層における第１導電型のキャリア濃度よりも低い、請求項４に記載の接合型電界効果トランジスタ。 - 前記他の緩衝層における前記第１導電型のキャリア濃度は、前記第１導電型の半導体層における前記第１導電型のキャリア濃度の１０分の１以下である、請求項５に記載の接合型電界効果トランジスタ。
- ｎ型炭化ケイ素よりなる半導体基板をさらに備え、
前記第１導電型の半導体層は前記半導体基板の一方の主表面上に形成されている、請求項１〜６のいずれかに記載の接合型電界効果トランジスタ。 - 前記第２導電型の不純物領域の表面上に形成されたゲート電極と、
前記第１導電型の半導体層の表面上に形成されたソース／ドレイン電極のうちいずれか一方の電極と、
前記半導体基板の他方の主表面上に形成されたソース／ドレイン電極のうちいずれか他方の電極とをさらに備える、請求項７に記載の接合型電界効果トランジスタ。 - 前記第２導電型の不純物領域の表面上に形成されたゲート電極と、
前記第１導電型の半導体層の表面上に形成されたソース電極およびドレイン電極をさらに備える、請求項７に記載の接合型電界効果トランジスタ。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005015395A JP4586547B2 (ja) | 2005-01-24 | 2005-01-24 | 接合型電界効果トランジスタ |
| PCT/JP2005/016481 WO2006077674A1 (ja) | 2005-01-24 | 2005-09-08 | 接合型電界効果トランジスタ |
| CNB2005800028063A CN100470741C (zh) | 2005-01-24 | 2005-09-08 | 结型场效应晶体管 |
| US10/583,501 US20090152566A1 (en) | 2005-01-24 | 2005-09-08 | Junction field-effect transistor |
| CA002547692A CA2547692A1 (en) | 2005-01-24 | 2005-09-08 | Junction field-effect transistor |
| EP05782096.1A EP1783826B1 (en) | 2005-01-24 | 2005-09-08 | Junction field-effect transistor |
| TW094132839A TW200627551A (en) | 2005-01-24 | 2005-09-22 | Junction field effect transistor |
| KR1020067013910A KR101096882B1 (ko) | 2005-01-24 | 2006-07-11 | 접합형 전계 효과 트랜지스터 |
| US13/281,901 US20120037924A1 (en) | 2005-01-24 | 2011-10-26 | Junction Field-Effect Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005015395A JP4586547B2 (ja) | 2005-01-24 | 2005-01-24 | 接合型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006203119A true JP2006203119A (ja) | 2006-08-03 |
| JP4586547B2 JP4586547B2 (ja) | 2010-11-24 |
Family
ID=36692069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005015395A Expired - Fee Related JP4586547B2 (ja) | 2005-01-24 | 2005-01-24 | 接合型電界効果トランジスタ |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US20090152566A1 (ja) |
| EP (1) | EP1783826B1 (ja) |
| JP (1) | JP4586547B2 (ja) |
| KR (1) | KR101096882B1 (ja) |
| CN (1) | CN100470741C (ja) |
| CA (1) | CA2547692A1 (ja) |
| TW (1) | TW200627551A (ja) |
| WO (1) | WO2006077674A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014221711A (ja) * | 2006-09-14 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | マイクロパイプ・フリーの炭化ケイ素およびその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5452062B2 (ja) * | 2009-04-08 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN102136427A (zh) * | 2010-12-24 | 2011-07-27 | 苏州华芯微电子股份有限公司 | 有效的实现低阈值电压mos器件的方法 |
| US10396215B2 (en) | 2015-03-10 | 2019-08-27 | United Silicon Carbide, Inc. | Trench vertical JFET with improved threshold voltage control |
| US20160268446A1 (en) * | 2015-03-10 | 2016-09-15 | United Silicon Carbide, Inc. | Trench vertical jfet with improved threshold voltage control |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457969A (en) * | 1977-10-18 | 1979-05-10 | Sony Corp | Electric field effect transistor |
| JPH043433A (ja) * | 1990-04-19 | 1992-01-08 | Victor Co Of Japan Ltd | 化合物半導体接合型ｆｅｔ |
| JPH0729917A (ja) * | 1993-07-12 | 1995-01-31 | Japan Energy Corp | 電界効果トランジスタおよびその製造方法 |
| JPH11150264A (ja) * | 1997-09-12 | 1999-06-02 | Sony Corp | 半導体装置およびその製造方法ならびに無線通信装置 |
| WO2000014809A1 (fr) * | 1998-09-09 | 2000-03-16 | Hitachi, Ltd. | Transistor d'induction statique, procede de fabrication correspondant, et onduleur |
| JP2000195871A (ja) * | 1998-12-28 | 2000-07-14 | Sony Corp | 半導体装置とその製造方法 |
| JP2001244456A (ja) * | 2000-02-28 | 2001-09-07 | Nec Corp | 化合物半導体装置およびその製造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3381187A (en) * | 1964-08-18 | 1968-04-30 | Hughes Aircraft Co | High-frequency field-effect triode device |
| JPS5412680A (en) * | 1977-06-30 | 1979-01-30 | Matsushita Electric Ind Co Ltd | Junction-type field effect transistor and its manufacture |
| US4364072A (en) * | 1978-03-17 | 1982-12-14 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction type semiconductor device with multiple doped layers for potential modification |
| JPS57173978A (en) * | 1981-04-21 | 1982-10-26 | Nippon Gakki Seizo Kk | Integrated circuit device |
| US4873564A (en) * | 1985-10-22 | 1989-10-10 | Harris Corporation | Conductivity-modulated FET with improved pinch off-ron performance |
| FR2632774B1 (fr) * | 1988-06-13 | 1990-10-05 | Muessli Daniel | Lampe a decharge comportant un culot normalise |
| JPH03145139A (ja) * | 1989-10-30 | 1991-06-20 | Mitsubishi Electric Corp | 電界効果トランジスタとその製造方法 |
| US5161235A (en) * | 1990-02-20 | 1992-11-03 | University Of Virginia Alumni Patents Foundation | Field-effect compound semiconductive transistor with GaAs gate to increase barrier height and reduce turn-on threshold |
| US5331410A (en) * | 1991-04-26 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a sandwiched channel layer |
| US5378642A (en) * | 1993-04-19 | 1995-01-03 | General Electric Company | Method of making a silicon carbide junction field effect transistor device for high temperature applications |
| US6365925B2 (en) * | 1997-09-12 | 2002-04-02 | Sony Corporation | Semiconductor device |
| US5907168A (en) * | 1998-01-23 | 1999-05-25 | Tlc Precision Wafer Technology, Inc. | Low noise Ge-JFETs |
| US6107649A (en) * | 1998-06-10 | 2000-08-22 | Rutgers, The State University | Field-controlled high-power semiconductor devices |
| JP3666280B2 (ja) * | 1999-01-20 | 2005-06-29 | 富士電機ホールディングス株式会社 | 炭化けい素縦形ｆｅｔおよびその製造方法 |
| JP3159198B2 (ja) * | 1999-02-19 | 2001-04-23 | 住友電気工業株式会社 | 電界効果トランジスタ |
| JP4631103B2 (ja) * | 1999-05-19 | 2011-02-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
| CA2783659A1 (en) * | 1999-12-21 | 2001-06-28 | Sumitomo Electric Industries, Ltd. | Horizontal junction field-effect transistor |
| US6274415B1 (en) * | 2000-01-21 | 2001-08-14 | Advanced Micro Devices, Inc. | Self-aligned Vt implant |
| US6468847B1 (en) * | 2000-11-27 | 2002-10-22 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
| DE10214150B4 (de) * | 2001-03-30 | 2009-06-18 | Denso Corporation, Kariya | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben |
| JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| US6841812B2 (en) * | 2001-11-09 | 2005-01-11 | United Silicon Carbide, Inc. | Double-gated vertical junction field effect power transistor |
| JP2003151995A (ja) * | 2001-11-16 | 2003-05-23 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタおよびその製造方法 |
| JP4250144B2 (ja) * | 2003-03-19 | 2009-04-08 | サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト | 高ドープのチャネル伝導領域を持つ半導体装置とその製造方法 |
| WO2004112150A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Electric Industries, Ltd. | 電界効果トランジスタ |
| JP4696444B2 (ja) * | 2003-11-14 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
-
2005
- 2005-01-24 JP JP2005015395A patent/JP4586547B2/ja not_active Expired - Fee Related
- 2005-09-08 US US10/583,501 patent/US20090152566A1/en not_active Abandoned
- 2005-09-08 CN CNB2005800028063A patent/CN100470741C/zh not_active Expired - Fee Related
- 2005-09-08 CA CA002547692A patent/CA2547692A1/en not_active Abandoned
- 2005-09-08 WO PCT/JP2005/016481 patent/WO2006077674A1/ja active Application Filing
- 2005-09-08 EP EP05782096.1A patent/EP1783826B1/en not_active Not-in-force
- 2005-09-22 TW TW094132839A patent/TW200627551A/zh unknown
-
2006
- 2006-07-11 KR KR1020067013910A patent/KR101096882B1/ko not_active IP Right Cessation
-
2011
- 2011-10-26 US US13/281,901 patent/US20120037924A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457969A (en) * | 1977-10-18 | 1979-05-10 | Sony Corp | Electric field effect transistor |
| JPH043433A (ja) * | 1990-04-19 | 1992-01-08 | Victor Co Of Japan Ltd | 化合物半導体接合型ｆｅｔ |
| JPH0729917A (ja) * | 1993-07-12 | 1995-01-31 | Japan Energy Corp | 電界効果トランジスタおよびその製造方法 |
| JPH11150264A (ja) * | 1997-09-12 | 1999-06-02 | Sony Corp | 半導体装置およびその製造方法ならびに無線通信装置 |
| WO2000014809A1 (fr) * | 1998-09-09 | 2000-03-16 | Hitachi, Ltd. | Transistor d'induction statique, procede de fabrication correspondant, et onduleur |
| JP2000195871A (ja) * | 1998-12-28 | 2000-07-14 | Sony Corp | 半導体装置とその製造方法 |
| JP2001244456A (ja) * | 2000-02-28 | 2001-09-07 | Nec Corp | 化合物半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014221711A (ja) * | 2006-09-14 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | マイクロパイプ・フリーの炭化ケイ素およびその製造方法 |
| US9099377B2 (en) | 2006-09-14 | 2015-08-04 | Cree, Inc. | Micropipe-free silicon carbide and related method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200627551A (en) | 2006-08-01 |
| EP1783826A4 (en) | 2009-07-08 |
| CA2547692A1 (en) | 2006-07-24 |
| CN1910741A (zh) | 2007-02-07 |
| JP4586547B2 (ja) | 2010-11-24 |
| EP1783826A1 (en) | 2007-05-09 |
| US20090152566A1 (en) | 2009-06-18 |
| CN100470741C (zh) | 2009-03-18 |
| KR101096882B1 (ko) | 2011-12-22 |
| EP1783826B1 (en) | 2016-11-30 |
| US20120037924A1 (en) | 2012-02-16 |
| WO2006077674A1 (ja) | 2006-07-27 |
| KR20070103284A (ko) | 2007-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825935B2 (en) | Trench MOS-type Schottky diode | |
| US11081598B2 (en) | Trench MOS Schottky diode | |
| US8563988B2 (en) | Semiconductor element and manufacturing method therefor | |
| JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US8933466B2 (en) | Semiconductor element | |
| US8969912B2 (en) | Method and system for a GaN vertical JFET utilizing a regrown channel | |
| WO2013020061A1 (en) | Method and system for a gan vertical jfet utilizing a regrown gate | |
| US8741707B2 (en) | Method and system for fabricating edge termination structures in GaN materials | |
| JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
| US20190393299A1 (en) | Silicon Carbide Semiconductor Device | |
| US7772613B2 (en) | Semiconductor device with large blocking voltage and method of manufacturing the same | |
| JP6463506B2 (ja) | 炭化珪素半導体装置 | |
| WO2014078238A1 (en) | Lateral gan jfet with vertical drift region | |
| EP1737042A1 (en) | Voltage-controlled semiconductor device | |
| JP4586547B2 (ja) | 接合型電界効果トランジスタ | |
| JP4889645B2 (ja) | 半導体装置の製造方法 | |
| JPWO2010073991A1 (ja) | 半導体装置およびその製造方法 | |
| JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006237116A (ja) | 半導体装置 | |
| KR102518586B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP6876536B2 (ja) | 半導体素子及びその製造方法 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019040960A (ja) | 窒化物半導体装置 | |
| JP2020035868A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4586547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |