CN1910741A - 结型场效应晶体管 - Google Patents

结型场效应晶体管 Download PDF

Info

Publication number
CN1910741A
CN1910741A CNA2005800028063A CN200580002806A CN1910741A CN 1910741 A CN1910741 A CN 1910741A CN A2005800028063 A CNA2005800028063 A CN A2005800028063A CN 200580002806 A CN200580002806 A CN 200580002806A CN 1910741 A CN1910741 A CN 1910741A
Authority
CN
China
Prior art keywords
semiconductor layer
effect transistor
field effect
junction field
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800028063A
Other languages
English (en)
Other versions
CN100470741C (zh
Inventor
藤川一洋
原田真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1910741A publication Critical patent/CN1910741A/zh
Application granted granted Critical
Publication of CN100470741C publication Critical patent/CN100470741C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种结型场效应晶体管(20),包括具有沟道区的n型半导体层(1)、在沟道区上形成的缓冲层(3),以及在缓冲层(3)上形成的p+区(4a,4b)。缓冲层(3)中的电子浓度低于半导体层(1)中的电子浓度。优选地是,使缓冲层(3)中的电子浓度不超过半导体层(1)中电子浓度的十分之一。由此,可以容易地控制阈值电压,并且可以容易地控制沟道的饱和电流密度。

Description

结型场效应晶体管
技术领域
本发明涉及结型场效应晶体管,具体地说,涉及一种能够容易地控制阈值电压并能够容易地控制沟道区中流过的饱和电流的结型场效应晶体管。
背景技术
具有宽带隙并且与硅(后文缩写为Si)相比最大绝缘场大大约一个数量级的碳化硅(后文缩写为SiC)是有望用于下一代功率半导体器件的材料。迄今为止,SiC已经通过被称作4H-SiC或6H-SiC的单晶晶片应用于各种电子器件,并且被认为尤其适于高温/高功率器件。前述晶体是通过堆叠闪锌矿和纤锌矿结构形成的α相SiC。此外,通过称作3C-SiC的β相SiC晶体,实验制造了半导体器件。最近,实验制造了用作功率器件的肖特基二极管、MOSFET(金属氧化物半导体场效应晶体管)、晶闸管等,或者作为最通用半导体器件的CMOS(互补金属氧化物半导体)-IC(集成电路),并且根据它们的特性已经确认,与传统的Si半导体器件相比,特性极佳。
图6是表示传统结型场效应晶体管结构的截面图。如图6所示,传统结型场效应晶体管120包括p型半导体层107、n型半导体层101、p+埋入层105、p+区104、n+区108a和108b、栅电极111、源电极113和漏电极115。
n型半导体层101通过外延形成于p型半导体层107上,并在p型半导体层107和n型半导体层101之间的边界附近的深位置处形成p+埋入层105。p+区104和n+区108a和108b形成于n型半导体层101的表面上。栅电极111、源电极113和漏电极115形成于n型半导体层101的表面上。栅电极111和p+区104彼此电连接,源电极113和n+区108a彼此电连接,漏电极115和n+区108b彼此电连接。
在结型场效应晶体管120中,位于p+区104正下的n型半导体层101充当沟道。换句话说,在晶体管正常导通的情况下,向栅电极111加给负电压,从而使耗尽层117在n型半导体层101中从n型半导体层101和p+区104之间的边界向n型半导体层101和p+埋入层105之间的边界扩展,并且切断漏电极115与源电极113之间的电流。在晶体管正常截止的情况下,向栅电极111加给正电压,从而使耗尽层117在n型半导体层101中从n型半导体层101和p+埋入层105之间的边界向n型半导体层101和p+区104之间的边界收缩,并且电流在漏电极115与源电极113之间流动。例如,专利No.3216804(日本专利待审公开No.11-195655(专利文献1))公开了一种与前述结构类似的结型场效应晶体管。
专利文献1:专利No.3216804(日本专利待审公开No.11-195655)
发明内容
本发明要解决的问题
参考图6,如果n型半导体层101由SiC构成,则SiC中掺杂物的扩散速率极慢,以至于掺杂物要花费极长时间才能扩散到n型半导体层101中,以便通过热扩散形成p+区104和p+埋入层105。因此,通常是通过将掺杂物离子注入n型半导体层101中(离子注入),以形成p+区104和p+埋入层105。当采用离子注入时,所注入的掺杂物在深度方向具有预定的浓度分布。因此,由于所注入的掺杂物离子的行为,减少了n型半导体层101中的电子数量。以下将对此进行描述。
图7以示意的方式说明沿图6中线A4-A4的浓度分布。参考图7,为形成p+区104,所注入的掺杂物离子在深度方向具有c3所表示的浓度分布。类似地,为形成p+埋入层105,所注入的掺杂物离子在深度方向具有d3所表示的浓度分布。根据掺杂物离子的浓度分布c3还可知,为形成p+区104,所注入的掺杂物离子部分到达用以形成n型半导体层101的区域,而不是停留在用以形成p+区104的区域中。当掺杂物离子到达用以形成n型半导体层101的区域时,由掺杂物形成的少数载流子(空穴)与n型半导体层101中存在的多数载流子(电子)彼此复合,减少了n型半导体层101中多数载流子的数目。类似地,根据掺杂物离子的浓度分布d3还可知,为形成p+埋入层105,所注入的掺杂物离子部分留在用以形成n型半导体层101的区域中,而没有到达用于形成p+埋入层105的区域。因此,掺杂物离子减少了n型半导体层101中的电子数目。
当以图7中的点划线b3表示n型半导体层101中最初存在的电子浓度时,由n型半导体层101中最初存在的电子浓度b3与掺杂物离子的浓度分布c3和d3之间的差,也即区域e3的面积来表示n型半导体层101中实际存在的电子浓度。由于图7中的坐标轴是对数标度的,所以n型半导体层101中实际存在的电子浓度近似由区域e3中最上部的长度f3表示。
离子注入具有这样的缺点,也就是难以控制掺杂物离子在深度方向的浓度分布。因此,掺杂物离子的浓度分布c3在深度方向可扩散,如图7的虚线所示(类似地,掺杂物离子的浓度分布d3在深度方向也可扩散,但并末示出)。当掺杂物离子的浓度分布c3在深度方向扩散时,到达n型半导体层101的掺杂物离子数量改变,影响电子浓度f3(e3)的减小。
具体地说,当掺杂物离子注入到比设计值浅的区域中时,浓度分布c3滑向图中左侧虚线,电子浓度f3(e3)超过设计值。另一方面,当掺杂物离子注入到比设计值深的区域中时,浓度分布c3滑向图中右侧虚线,电子浓度f3(e3)低于设计值。
如上所述,由于n型半导体层101是充当结型场效应晶体管120的沟道的部分,所以电子浓度f3(e3)的前述改变会影响晶体管的阈值电压和沟道的饱和电流密度。于是,就存在这样的问题:在传统结型场效应晶体管中,难以控制阈值电压和沟道的饱和电流密度。
不仅在采用SiC的结型场效应晶体管中存在这一问题,在普通结型场效应晶体管中也存在这个问题。然而,在SiC的情况下,掺杂浓度曲线在深处趋向增加(趋向拖尾),因此这个问题尤显重要。
于是,本发明的目的在于提供一种能够容易地控制阈值电压并能够容易地控制沟道的饱和电流密度的结型场效应晶体管。
为解决上述问题,按照本发明的结型场效应晶体管,它包括:具有沟道区的第一导电类型半导体层;在沟道区上形成的缓冲层;以及在缓冲层上形成的第二导电类型掺杂区。缓冲层中第一导电类型载流子浓度低于第一导电类型半导体层中第一导电类型载流子浓度。
按照本发明的结型场效应晶体管,在形成第二导电类型掺杂区时,相对较高浓度的掺杂物离子被注入缓冲层中。然而,缓冲层中第一导电类型载流子数目最初较小,由此,缓冲层中载流子数目几乎不减小。另外,相对较低浓度的掺杂物离子被注入第一导电类型半导体层中,由此,第一导电类型半导体层中第一导电类型载流子数目几乎不减小。换句话说,在形成第二导电类型掺杂区时,几乎不会影响沟道区中第一导电类型载流子的浓度。于是,在形成第二导电类型掺杂区的情况下,当第二导电类型掺杂物离子的浓度分布在深度方向扩散时,也几乎不会影响沟道区中第一导电类型载流子的浓度。因而,可以容易地控制阈值电压,并且可以容易地控制沟道的饱和电流。
优选地是,在本发明的结型场效应晶体管中,缓冲层中第一导电类型载流子浓度不超过第一导电类型半导体层中第一导电类型载流子浓度的十分之一。
因此,缓冲层中的载流子数目与第一导电类型半导体层中的载流子数目相比充分地减少,从而,使由于掺杂物注入而减少的载流子数目减小到可以忽略的程度。
优选地是,在本发明的结型场效应晶体管中,第一导电类型半导体层由SiC构成。
具有宽带隙并且与Si相比最大绝缘场大大约一个数量级的SiC是结型场效应晶体管的合适材料。另外,在向SiC中注入离子时,掺杂物注入的量特别沿着深度方向扩散。因此,本发明的结构是特别有效的。
优选地是,本发明的结型场效应晶体管还包括在沟道区之下形成的第二导电类型半导体层。
于是,通过在第一导电类型半导体层与第二导电类型掺杂区之间的边界上向着第二导电类型半导体层扩展耗尽层,可以不向沟道区中馈入电流。
优选地是,在本发明的结型场效应晶体管中,第二导电类型半导体层通过注入掺杂物离子,并且所述结型场效应晶体管还包括在第二导电类型半导体层上在沟道区之下形成的另一缓冲层。另一缓冲层中第一导电类型载流子浓度低于第一导电类型半导体层中第一导电类型载流子浓度。
于是,在形成第二导电类型半导体层时,相对较高浓度的掺杂物离子被注入另一缓冲层中。然而,另一缓冲层中第一导电类型载流子数目最初较小,从而,另一缓冲层中载流子数目几乎不减小。另外,相对较低浓度的掺杂物离子被注入第一导电类型半导体层中,从而,第一导电类型半导体层中第一导电类型载流子数目几乎不减小。换句话说,在形成第二导电类型半导体层时,几乎不影响沟道区中第一导电类型载流子的浓度。因此,在形成第二导电类型半导体层的情况下,当第二导电类型掺杂物离子的浓度分布在深度方向扩散时,也几乎不影响第一导电类型半导体层中第一导电类型载流子的浓度。因而,可以容易地控制阈值电压,并且可以容易地控制沟道的饱和电流。
优选地是,在本发明的结型场效应晶体管中,前述另一缓冲层中第一导电类型载流子浓度不超过第一导电类型半导体层中第一导电类型载流子浓度的十分之一。
于是,另一缓冲层中的载流子数目与第一导电类型半导体层中的载流子数目相比充分减少,从而,使由于掺杂物注入而减少的载流子数目减小到可以忽略的程度。
优选地是,本发明的结型场效应晶体管还包括由n型SiC构成的半导体衬底。第一导电类型半导体层形成于该半导体衬底的一个主面上。
与由p型SiC构成的半导体衬底相比,由n型SiC构成的半导体衬底具有较低的缺陷密度,所述缺陷比如是微管(由于位错)。因此,可以提高产率,并可减小泄漏电流。
优选地是,本发明的结型场效应晶体管还包括:在第二导电类型掺杂区表面上形成的栅电极;在第一导电类型半导体层表面上形成的电极,或者为源电极,或者为漏电极;以及在半导体衬底的另一主面上形成的另一电极,或者为漏电极,或者为源电极。
于是,载流子实质上垂直于半导体衬底移动,形成所谓的垂直场效应晶体管。
优选地是,本发明的结型场效应晶体管还包括:在第二导电类型掺杂区表面上形成的栅电极,以及在第一导电类型半导体层表面上形成的源电极和漏电极。
于是,载流子实质上平行于半导体衬底移动,形成所谓的水平场效应晶体管。
附图说明
图1是表示本发明第一实施例结型场效应晶体管结构的剖面图;
图2是以示意的方式表示沿图1中A1-A1线的浓度分布图;
图3是表示本发明第二实施例结型场效应晶体管结构的剖面图;
图4是以示意的方式表示沿图3中A2-A2线的浓度分布图;
图5是表示本发明第三实施例结型场效应晶体管结构的剖面图;
图6是表示传统结型场效应晶体管结构的剖面图;
图7是以示意的方式表示沿图6中A4-A4线的浓度分布图。
附图标记的描述
1 半导体层
3,18 缓冲层
4a,4b,9a,9b,104 p+
5a,5b,105 p+埋入层
6 半导体衬底
6a,6b 衬底主面
7 n型外延层
8a,8b,108a,108b n+
10 p型外延层
11,11a,11b,111 栅电极
13,13a,13b,113 源电极
15,115 漏电极
17,17a,17b,117 耗尽层
19 p型区
20,20a,21,120 结型场效应晶体管
101 n型半导体层
107 p型半导体层
具体实施方式
以下参照附图描述本发明的实施例。
(第一实施例)
图1是表示本发明第一实施例结型场效应晶体管结构的剖面图。如图1所示,按照本实施例的结型场效应晶体管20,它包括半导体衬底6、n型外延层7、作为第一导电类型半导体层的n型半导体层1、缓冲层3、作为第二导电类型半导体层的p+埋入层5a和5b、作为第二导电类型掺杂区的p+区4a和4b、n+区8a和8b、p+区9a和9b、栅电极11a和11b、源电极13a和13b以及漏电极15。
n型外延层7形成于由n型SiC构成的半导体衬底6的一个主面上,而p+埋入层5a和5b形成于n型外延层7的表面上。半导体层1形成于n型外延层7和p+埋入层5a和5b上。p+区4a和4b、n+区8a和8b以及p+区9a和9b形成于半导体层1的表面上。n+区8a和p+区9a彼此相邻,以及n+区8b和p+区9b彼此相邻。通过注入掺杂物离子形成p+区4a和4b中的每一个。p+区9a和9b中每一个在图中向下延伸,并且到达相应的一个p+埋入层5a和5b中。
半导体层1由SiC构成。在半导体层1中,垂直位于p+区4a和4b中每一个正下方周围的区域是结型场效应晶体管120的沟道区。沟道区形成在p+埋入层5a和5b上。
缓冲层3形成于半导体层1中。缓冲层3形成于p+区4a和4b之下的沟道区上。缓冲层3中的电子浓度低于半导体层1中的电子浓度,并且,缓冲层3中的电子浓度不超过半导体层1中电子浓度的十分之一。缓冲层3可以是n-区,也可以是未掺杂层,或者可以是p-区。
栅电极11a和11b分别形成于p+区4a和4b的表面上。另外,源电极13a形成于n+区8a和p+区9a的表面上,并且,源电极13b形成于n+区8b和p+区9b的表面(半导体层1的表面)上。漏电极15形成于半导体衬底6的另一主面6b(图中下方一侧)上。
当结型场效应晶体管20为正常导通的晶体管时,向栅电极11a和11b加给负电压,使各个耗尽层17a和17b在沟道区中扩展,并切断漏电极15与各个源电极13a和13b之间的电流。当结型场效应晶体管20为正常截止的晶体管时,向栅电极11a和11b加给正电压,使各个耗尽层17a和17b从沟道区中消失,并且,电流通过沟道区在漏电极15与源电极13a和13b之间流动。
按照本实施例的结型场效应晶体管20,在形成p+区4a和4b时,几乎不影响沟道区中的电子浓度。下面将对此予以描述。
图2是以示意的方式表示沿图1中A1-A1线的浓度分布图。参考图2,为形成p+区4a,所注入的掺杂物离子沿深度方向具有c1所表示的浓度分布。点划线b1表示缓冲层3和半导体层1中最初存在的载流子(电子)浓度分布。由半导体层1中最初存在(尚未形成掺杂区的半导体层1中存在的)的电子浓度b1与掺杂物离子的浓度分布c1之间的差,也即区域e1的面积来表示半导体层1中实际存在的电子浓度。由于图2中坐标轴是对数标度,所以,半导体层1中实际存在的电子浓度近似由区域e1最上部的长度f1表示。
根据掺杂物离子的浓度分布c1,与半导体层1中最初存在的电子浓度b1相比,半导体层1中掺杂物离子的浓度极低,而且,半导体层1中实际存在的电子浓度f1(e1)实质上等于半导体层1中最初存在的电子浓度b1。因此,在形成p+区4a时,几乎不会影响沟道区中的电子浓度。由于缓冲层3中存在的电子数目与半导体层1中存在的电子数目相比较小,所以,缓冲层3中电子数目的波动也较小。
因此,在形成p+区4a和4b的情况下,当p型掺杂物离子的浓度分布c1在深度方向扩散时,有如图中虚线所示,也是几乎不会影响沟道区中电子浓度的。因而,可以容易地控制阈值电压,并且可以容易地控制沟道的饱和电流。
在本实施例的结型场效应晶体管20中,缓冲层3中的电子浓度不大于半导体层1中电子浓度的十分之一。
于是,缓冲层3中的电子数目与半导体层1中的电子数目相比充分地减少,从而,使由于掺杂物注入而减少的电子数目减小到可以忽略的程度。
在按照本实施例的结型场效应晶体管20中,由SiC构成半导体层1。
具有宽带隙并且与Si相比最大绝缘场大大约一个数量级的SiC是结型场效应晶体管的合适材料。另外,在向SiC中注入离子时,掺杂物注入的数量特别可以沿深度方向扩散。因此,本发明的结构特别有效。
本实施例的结型场效应晶体管20还包括在沟道区之下形成的p+埋入层5a和5b。
于是,通过在半导体层1与p+区4a和4b之间的边界上向p+埋入层5a和5b扩展耗尽层17a和17b,可以不向沟道区中馈入电流。
本实施例的结型场效应晶体管20还包括由n型SiC构成的半导体衬底6。半导体层1形成于半导体衬底6的一个主面上。
与由p型SiC构成的半导体衬底相比,由n型SiC构成的半导体衬底具有较低的缺陷密度,所述缺陷例如是微管(由于位错)。因此,可以提高产率,并且可以减小泄漏电流。
按照本实施例的结型场效应晶体管20,还包括分别在p+区4a和4b表面上形成的栅电极11a和11b、在半导体层1的表面上形成的源电极13a和13b,以及在半导体衬底6的另一主面6b上形成的漏电极15。
于是,载流子实质上垂直于半导体衬底6移动,形成所谓垂直场效应晶体管。
(第二实施例)
图3是表示本发明第二实施例结型场效应晶体管结构的剖面图。如图3所示,按照本实施例的结型场效应晶体管20a,还包括作为另一缓冲层的缓冲层18。缓冲层18形成于p+埋入层5a和5b上半导体层1的沟道区之下。缓冲层18中的电子浓度低于半导体层1中的电子浓度。缓冲层18中的电子浓度不超过半导体层1中电子浓度十分之一。另外,通过注入掺杂物离子,形成各个p+埋入层5a和5b。
结型场效应晶体管20a的其他结构实质上类似于第一实施例所示的结型场效应晶体管20的结构,因此,以相同的标号表示相同的构件,并且略去对它们的描述。
按照本实施例的结型场效应晶体管20a,在形成p+埋入层5a和5b时,几乎不会影响沟道区中的电子浓度。下面将对此予以描述。
图4是以示意的方式表示沿图3中A2-A2线的浓度分布图。参考图4,为形成p+埋入层5a所注入的掺杂物离子沿深度方向具有d2所表示的浓度分布。点划线b2表示缓冲层18和半导体层1中最初存在的电子浓度分布。由半导体层1中最初存在的电子浓度b2与掺杂物离子的浓度分布d2之间的差,也即区域e2的面积来表示半导体层1中实际存在的电子浓度。由于图4中坐标轴是对数标度,所以,半导体层1中实际存在的电子浓度近似由区域e2最上部的长度f2表示。
根据掺杂物离子的浓度分布d2,与半导体层1中最初存在的电子浓度b2相比,半导体层1中掺杂物离子的浓度极低,而且,半导体层1中实际存在的电子浓度f2(e2)实质上等于半导体层1中最初存在的电子浓度b2。因此,在形成p+埋入层5a时,几乎不会影响沟道区中的电子浓度。由于缓冲层18中存在的电子数目与半导体层1中存在的电子数目相比较小,所以,缓冲层18中电子数目的波动也较小。
于是,在形成p+埋入层5a和5b的情况下,当p型掺杂物离子的浓度分布d2在深度方向扩散时,有如图中虚线所示,也几乎不会影响沟道区中的电子浓度。因而,可以容易地控制阈值电压,并且可以容易地控制沟道的饱和电流。
在本实施例的结型场效应晶体管20a中,缓冲层18中的电子浓度不大于半导体层1中电子浓度的十分之一。
因此,缓冲层18中的电子数目与半导体层1中的电子数目相比充分地减少,从而,使由于掺杂物注入而减少的电子数目减小到可以忽略的程度。
(第三实施例)
图5是表示本发明第三实施例结型场效应晶体管结构的剖面图。如图5所示,本实施例的结型场效应晶体管21具有RESURF(缩减面积)结构,并在以下几个方面不同于第一实施例的结型场效应晶体管20:
换句话说,p型外延层10形成于半导体衬底6上,以及半导体层1形成于p型外延层10上。p型区19形成于半导体层1的表面上,并且缓冲层3形成于半导体层1中。p+区4a和9a以及n+区8a和8b形成于p型区19的表面上。p+区9a到达p型外延层10。栅电极11形成于p+区4a的表面上,源电极13形成于p+区9a和n+区8a(半导体层1)的表面上,以及,漏电极15形成于n+区8b的表面上。沿着图5中A3-A3线的浓度分布类似于图2所示的浓度分布。按照本实施例,垂直位于p+区4a正下方周围的区域是结型场效应晶体管21的沟道区。
当结型场效应晶体管21为正常导通的晶体管时,向栅电极11加给负电压,使得耗尽层17在沟道区中扩展,并且切断漏电极15与源电极13之间的电流。当结型场效应晶体管21为正常截止的晶体管时,向栅电极11加给正电压,使得耗尽层17从沟道区中消失,并且电流通过沟道区在漏电极15与源电极13之间流动。
其他结构实质上与第一实施例所示结型场效应晶体管20的相似,因此以相同的标号表示相同的构件,并且略去对它们的描述。
此外,在本实施例的结型场效应晶体管21中,可以获得与第一实施例所示结型场效应晶体管20相似的效果。
按照本实施例的结型场效应晶体管21,它还包括在p+区4a表面上形成的栅电极11,以及在半导体层1表面上形成的源电极13和漏电极15。
于是,载流子实质上平行于半导体衬底6移动,形成所谓水平结型场效应晶体管。
通过在半导体层1上形成p型区19,可以加宽栅极和漏极之间的耗尽层,有如本实施例中那样。因此,可以提高栅极和漏极之间耐受的电压。本实施例中的p型区19并非必要部件,而是可以不形成p型区19,将p+区4a和9a以及n+区8a和8b形成于半导体层1的表面上。
上面公开的各实施例在所有方面应当视为说明性而非限制性的。本发明的范围不是由前述实施例给出,而是由权利要求的范围给出,并且意欲包括在与权利要求等价的意义和范围内的所有修正和修改。

Claims (9)

1.一种结型场效应晶体管(20),包括:
具有沟道区的第一导电类型半导体层(1);
在所述沟道区上形成的缓冲层(3);和
在所述缓冲层(3)上形成的第二导电类型掺杂区(4a,4b),其中,
所述缓冲层(3)中第一导电类型载流子浓度低于所述第一导电类型半导体层(1)中第一导电类型载流子浓度。
2.根据权利要求1所述的结型场效应晶体管(20),其中,所述缓冲层(3)中的所述第一导电类型载流子浓度不超过所述第一导电类型半导体层(1)中的所述第一导电类型载流子浓度的十分之一。
3.根据权利要求1所述的结型场效应晶体管(20),其中,所述第一导电类型半导体层(1)由碳化硅构成。
4.根据权利要求1所述的结型场效应晶体管(20),其中,还包括在所述沟道区之下形成的第二导电类型半导体层(5a,5b)。
5.根据权利要求4所述的结型场效应晶体管(20a),其中,所述第二导电类型半导体层(5a,5b)通过注入掺杂物离子形成,
所述结型场效应晶体管还包括在所述第二导电类型半导体层上的所述沟道区之下形成的另一缓冲层(18),
所述另一缓冲层(18)中第一导电类型载流子浓度低于所述第一导电类型半导体层(1)中第一导电类型载流子浓度。
6.根据权利要求5所述的结型场效应晶体管(20a),其中,所述另一缓冲层(18)中的所述第一导电类型载流子浓度不超过所述第一导电类型半导体层(1)中的所述第一导电类型载流子浓度的十分之一。
7.根据权利要求1所述的结型场效应晶体管(20),其中,还包括由n型碳化硅构成的半导体衬底(6),
所述第一导电类型半导体层(1)形成在所述半导体衬底(6)的一个主面上。
8.根据权利要求7所述的结型场效应晶体管(21),其中,还包括:
在所述第二导电类型掺杂区(4a,4b)表面上形成的栅电极(11a,11b),
在所述第一导电类型半导体层(1)表面上形成的电极(13a,13b),或者为源电极,或者为漏电极,以及
在所述半导体衬底(6)的另一主面上形成的另一电极(15),或者为漏电极,或者为源电极。
9.根据权利要求7所述的结型场效应晶体管(21),其中,还包括:
在所述第二导电类型掺杂区(4a)表面上形成的栅电极(11),以及
在所述第一导电类型半导体层(1)表面上形成的源电极(13)和漏电极(15)。
CNB2005800028063A 2005-01-24 2005-09-08 结型场效应晶体管 Expired - Fee Related CN100470741C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005015395A JP4586547B2 (ja) 2005-01-24 2005-01-24 接合型電界効果トランジスタ
JP015395/2005 2005-01-24

Publications (2)

Publication Number Publication Date
CN1910741A true CN1910741A (zh) 2007-02-07
CN100470741C CN100470741C (zh) 2009-03-18

Family

ID=36692069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800028063A Expired - Fee Related CN100470741C (zh) 2005-01-24 2005-09-08 结型场效应晶体管

Country Status (8)

Country Link
US (2) US20090152566A1 (zh)
EP (1) EP1783826B1 (zh)
JP (1) JP4586547B2 (zh)
KR (1) KR101096882B1 (zh)
CN (1) CN100470741C (zh)
CA (1) CA2547692A1 (zh)
TW (1) TW200627551A (zh)
WO (1) WO2006077674A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136427A (zh) * 2010-12-24 2011-07-27 苏州华芯微电子股份有限公司 有效的实现低阈值电压mos器件的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008033994A1 (en) 2006-09-14 2008-03-20 Cree, Inc. Micropipe-free silicon carbide and related method of manufacture
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US10396215B2 (en) 2015-03-10 2019-08-27 United Silicon Carbide, Inc. Trench vertical JFET with improved threshold voltage control
US20160268446A1 (en) * 2015-03-10 2016-09-15 United Silicon Carbide, Inc. Trench vertical jfet with improved threshold voltage control

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381187A (en) * 1964-08-18 1968-04-30 Hughes Aircraft Co High-frequency field-effect triode device
JPS5412680A (en) * 1977-06-30 1979-01-30 Matsushita Electric Ind Co Ltd Junction-type field effect transistor and its manufacture
JPS5457969A (en) * 1977-10-18 1979-05-10 Sony Corp Electric field effect transistor
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
JPS57173978A (en) * 1981-04-21 1982-10-26 Nippon Gakki Seizo Kk Integrated circuit device
US4873564A (en) * 1985-10-22 1989-10-10 Harris Corporation Conductivity-modulated FET with improved pinch off-ron performance
FR2632774B1 (fr) * 1988-06-13 1990-10-05 Muessli Daniel Lampe a decharge comportant un culot normalise
JPH03145139A (ja) * 1989-10-30 1991-06-20 Mitsubishi Electric Corp 電界効果トランジスタとその製造方法
US5161235A (en) * 1990-02-20 1992-11-03 University Of Virginia Alumni Patents Foundation Field-effect compound semiconductive transistor with GaAs gate to increase barrier height and reduce turn-on threshold
JPH043433A (ja) * 1990-04-19 1992-01-08 Victor Co Of Japan Ltd 化合物半導体接合型fet
US5331410A (en) * 1991-04-26 1994-07-19 Sumitomo Electric Industries, Ltd. Field effect transistor having a sandwiched channel layer
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
JPH0729917A (ja) * 1993-07-12 1995-01-31 Japan Energy Corp 電界効果トランジスタおよびその製造方法
JPH11150264A (ja) * 1997-09-12 1999-06-02 Sony Corp 半導体装置およびその製造方法ならびに無線通信装置
US6365925B2 (en) * 1997-09-12 2002-04-02 Sony Corporation Semiconductor device
US5907168A (en) * 1998-01-23 1999-05-25 Tlc Precision Wafer Technology, Inc. Low noise Ge-JFETs
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
CN1292932A (zh) * 1998-09-09 2001-04-25 株式会社日立制作所 静电感应晶体管及其制造方法和电能转换装置
JP2000195871A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
JP3666280B2 (ja) * 1999-01-20 2005-06-29 富士電機ホールディングス株式会社 炭化けい素縦形fetおよびその製造方法
JP3159198B2 (ja) * 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
CA2783659A1 (en) * 1999-12-21 2001-06-28 Sumitomo Electric Industries, Ltd. Horizontal junction field-effect transistor
US6274415B1 (en) * 2000-01-21 2001-08-14 Advanced Micro Devices, Inc. Self-aligned Vt implant
JP2001244456A (ja) * 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
US6468847B1 (en) * 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4830213B2 (ja) * 2001-05-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
JP2003151995A (ja) * 2001-11-16 2003-05-23 Sumitomo Electric Ind Ltd 接合型電界効果トランジスタおよびその製造方法
EP1604404B1 (de) * 2003-03-19 2011-06-22 Infineon Technologies AG Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US7321142B2 (en) * 2003-06-13 2008-01-22 Sumitomo Electric Industries, Ltd. Field effect transistor
JP4696444B2 (ja) * 2003-11-14 2011-06-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136427A (zh) * 2010-12-24 2011-07-27 苏州华芯微电子股份有限公司 有效的实现低阈值电压mos器件的方法

Also Published As

Publication number Publication date
EP1783826B1 (en) 2016-11-30
CA2547692A1 (en) 2006-07-24
TW200627551A (en) 2006-08-01
EP1783826A4 (en) 2009-07-08
KR101096882B1 (ko) 2011-12-22
KR20070103284A (ko) 2007-10-23
US20090152566A1 (en) 2009-06-18
JP4586547B2 (ja) 2010-11-24
WO2006077674A1 (ja) 2006-07-27
JP2006203119A (ja) 2006-08-03
US20120037924A1 (en) 2012-02-16
EP1783826A1 (en) 2007-05-09
CN100470741C (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
CN1238904C (zh) 横向结型场效应晶体管
JP6475635B2 (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
CN105793991B (zh) 半导体装置
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
CN101055894A (zh) 半导体装置及其制造方法
CN1864270A (zh) 绝缘栅型半导体器件及其制造方法
CN1581486A (zh) 半导体器件及其制造方法
CN1639875A (zh) 功率半导体器件
CN1445860A (zh) 半导体器件及其制造方法
CN101057336A (zh) 半导体器件及其制造方法
CN1734786A (zh) 晶体管及其形成方法
CN1744326A (zh) 外延基底和半导体元件
JP2008091450A (ja) 半導体素子
CN1166001C (zh) 碳化硅场控双极型开关
CN1921147A (zh) 氮化物半导体元件
JP5473397B2 (ja) 半導体装置およびその製造方法
CN1638144A (zh) 半导体器件及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1761071A (zh) 半导体器件及其制造方法
CN1518123A (zh) 电力半导体器件
CN1910741A (zh) 结型场效应晶体管
JP5473398B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20200908

CF01 Termination of patent right due to non-payment of annual fee