JP2006201017A - Ｉｃテスタ - Google Patents

Abstract

【課題】 パターンデータの編集履歴が容易にわかるＩＣテスタを実現することを目的にする。
【解決手段】 本発明は、パターンメモリに格納されたパターンデータに基づいて、被試験対象の試験を行うＩＣテスタに改良を加えたものである。本装置は、パターンデータが格納された記憶部と、この記憶部のパターンデータとパターンメモリのパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータをパターンメモリのパターンデータに書き換えると共に、パターンデータの編集の履歴情報を記憶部に書き込む書込手段とを備えたことを特徴とする装置である。
【選択図】 図１

Description

本発明は、パターンメモリに格納されたパターンデータに基づいて、ＩＣ，ＬＳＩ等の被試験対象の試験を行うＩＣテスタに関し、パターンデータの編集履歴が容易にわかるＩＣテスタに関するものである。

ＩＣテスタは、試験パターンを被試験対象であるＩＣ等に与え、ＩＣ等の出力と期待値パターンとを比較し、ＩＣ等の良否の判定を行う装置である。例えば、特許文献１等に記載されている。

特開２０００−２９２５００号公報

以下、図２に示し説明する。図２において、被試験対象（以下ＤＵＴ）１０はＩＣ，ＬＳＩ等である。テスタ２０は、試験パターン、期待値パターン等からなるパターンデータに基づいて、ＤＵＴ１０の試験を行う。テスタ２０は、ハードディスク（以下ＨＤＤ）１、テストコントローラ（以下ＴＳＣ）２、複数のパターンメモリ（以下ＰＭ）３等からなる。ＨＤＤ１は記憶部で、テストプログラム、パターンデータを記憶する。ＴＳＣ２は、ＨＤＤ１から、テストプログラム、パターンデータを読み出して、テスタ全体の制御を行う。そして、ＴＳＣ２は、パターンローダ２１、編集手段２２を有する。パターンローダ２１は、ＨＤＤ１のパターンデータをＰＭ３にロードすると共に、ＰＭ３のパターンデータをＨＤＤ１に格納する。編集手段２２は、ＰＭ３のパターンデータを編集する。コンピュータ３０は入力部で、テスタ２０に対して、制御する。

このような装置の動作を以下に説明する。オペレータがコンピュータ３０に対して動作指示を入力し、コンピュータ３０がテスタ２０に動作指示を行う。これにより、ＴＳＣ２のパターンローダ２１がＨＤＤ１のパターンデータを読出し、ＰＭ３にロードする。そして、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御を行う。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。

そして、オペレータがコンピュータ３０上で、ＰＭ３のパターンデータの読み出し指示を行う。これにより、ＴＳＣ２の編集手段２２がコンピュータ３０の指示によりＰＭ３のパターンデータを読み出し、コンピュータ３０に渡す。そして、オペレータがコンピュータ３０上でパターンデータの編集を行い、書き換え指示を行う。パターンデータの書き換え指示がされると、ＴＳＣ２の編集手段２２が、ＰＭ３に対して書き換えを行う。そして、再び、コンピュータ３０の動作指示により、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御する。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。このような動作を繰返し、デバックが行われる。

デバックが終了すると、オペレータは、コンピュータ３０にセーブ指示を与え、コンピュータ３０からＰＭ３のパターンデータの格納指示が出され、ＴＳＣ２のパターンローダ２１がＰＭ３のパターンデータを読み出し、ＨＤＤ１に格納する。

このような装置では、ＨＤＤ１のパターンデータが、ＰＭ３のパターンデータに書き換えられるので、修正した箇所が特定できず、間違った修正を加えた場合、どのアドレスのどのピンを修正したかわからない。また、メモリ障害によるＰＭ３の内容変化があった場合、予期せぬ修正が加えられ、修正箇所の特定に時間がかかってしまうという問題点があった。

そこで、本発明の目的は、パターンデータの編集履歴が容易にわかるＩＣテスタを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
パターンメモリに格納されたパターンデータに基づいて、被試験対象の試験を行うＩＣテスタにおいて、
前記パターンデータが格納された記憶部と、
この記憶部のパターンデータと前記パターンメモリのパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータをパターンメモリのパターンデータに書き換えると共に、パターンデータの編集の履歴情報を記憶部に書き込む書込手段と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
書込手段は、
記憶部のパターンデータとパターンメモリのパターンデータとを比較し、比較結果が異なる場合、パターンデータを記憶部に書き込む比較手段と、
この比較手段の比較結果に基づいて、履歴情報を作成し、記憶部に書き込む履歴手段と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
パターンメモリのパターンデータを編集する編集手段を設けたことを特徴とするものである。

本発明によれば、書込手段が、パターンメモリのパターンデータと記憶部のパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータをパターンメモリのパターンデータに書き換えると共に、履歴情報を記憶部に書き込むので、パターンデータの編集履歴が容易にわかる。

以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。

図１において、パターンローダ２３は書込手段で、パターンローダ２１の代わりにＴＳＣ２に設けられ、ＨＤＤ１のパターンデータとＰＭ３のパターンデータとを比較し、比較結果が異なる場合、ＨＤＤ１のパターンデータをＰＭ３のパターンデータに書き換えると共に、パターンデータの編集の履歴情報をＨＤＤ１に書き込む。そして、パターンローダ２３は、比較手段２３１、履歴手段２３２を有する。比較手段２３１は、ＨＤＤ１のパターンデータとＰＭ３のパターンデータとを比較し、比較結果が異なる場合、パターンデータをＨＤＤ１に書き込む。履歴手段２３２は、比較手段２３１の比較結果に基づいて、履歴情報を作成し、ＨＤＤ１に書き込む。

このような装置の動作を以下に説明する。オペレータがコンピュータ３０に対して動作指示を入力し、コンピュータ３０がテスタ２０に動作指示を行う。これにより、ＴＳＣ２のパターンローダ２３がＨＤＤ１のパターンデータを読出し、ＰＭ３にロードする。そして、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御を行う。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。

そして、オペレータがコンピュータ３０上で、ＰＭ３のパターンデータの読み出し指示を行う。これにより、ＴＳＣ２の編集手段２２がコンピュータ３０の指示によりＰＭ３のパターンデータを読み出し、コンピュータ３０に渡す。そして、オペレータがコンピュータ３０上でパターンデータの編集を行い、書き換え指示を行う。パターンデータの書き換え指示がされると、ＴＳＣ２の編集手段２２が、ＰＭ３に対して書き換えを行う。そして、再び、コンピュータ３０の動作指示により、ＴＳＣ２は、ＨＤＤ１のテストプログラムに基づいて、図示しない回路を含めて制御する。この結果、ＰＭ３のパターンデータが読み出され、パターンデータの試験パターンがＤＵＴ１０に与えられ、ＤＵＴ１０からの出力とパターンデータの期待値パターンとが比較される。このような動作を繰返し、デバックが行われる。

デバックが終了すると、オペレータは、コンピュータ３０にセーブ指示を与え、コンピュータ３０からＰＭ３のパターンデータの格納指示が出され、ＴＳＣ２のパターンローダ２３がＰＭ３のパターンデータを読み出すと共に、ＨＤＤ１のパターンデータを読み出す。そして、パターンローダ２３の比較手段２３１は、ＰＭ３のパターンデータとＨＤＤ１のパターンデータとを比較し、異なる場合、履歴手段２３２に通知し、ＰＭ３のパターンデータをＨＤＤ１に書き込む。そして、履歴手段２３２が、パターンデータファイルの中の単位であるセクション、日時、修正アドレス、ピンを履歴情報として、ＨＤＤ１に書き込む。比較手段２３１は、同じ場合は何も行わない。

このように、パターンローダ２３が、ＰＭ３のパターンデータとＨＤＤ１のパターンデータとを比較し、比較結果が異なる場合、ＨＤＤ１のパターンデータをＰＭ３のパターンデータに書き換える共に、履歴情報をＨＤＤ１に書き込むので、パターンデータの編集履歴が容易にわかる。

なお、本発明はこれに限定されるものではなく、ＰＭ３は複数の例を示したが、１つでもよい。また、パターンローダ２３は、パターンデータの内容が異なれば、パターンファイル単位ですべてパターンデータの書き換えを行っていたが、内容が異なる箇所のみ書き換えを行う構成でもよい。あるいは、パターンローダ２３は常にＰＭ３のパターンデータにＨＤＤ１のパターンデータを書き換える構成でもよい。また、ＨＤＤ１のパターンデータは、パターンコンパイラによりバイナリ形式に変換されたものであるが、逆コンパイルによりテキスト形式に変換するとき、履歴情報により、変更されたデータだけ、テキスト形式のパターンデータを書き換える構成でもよい。

本発明の一実施例を示した構成図である。 従来のＩＣテスタの構成を示した図である。

符号の説明

１ ハードディスク
２２ 編集手段
２３ パターンローダ
２３１ 比較手段
２３２ 履歴手段
３ パターンメモリ

Claims (3)

1. パターンメモリに格納されたパターンデータに基づいて、被試験対象の試験を行うＩＣテスタにおいて、
   前記パターンデータが格納された記憶部と、
   この記憶部のパターンデータと前記パターンメモリのパターンデータとを比較し、比較結果が異なる場合、記憶部のパターンデータをパターンメモリのパターンデータに書き換えると共に、パターンデータの編集の履歴情報を記憶部に書き込む書込手段と
   を備えたことを特徴とするＩＣテスタ。
2. 書込手段は、
   記憶部のパターンデータとパターンメモリのパターンデータとを比較し、比較結果が異なる場合、パターンデータを記憶部に書き込む比較手段と、
   この比較手段の比較結果に基づいて、履歴情報を作成し、記憶部に書き込む履歴手段と
   を有することを特徴とする請求項１記載のＩＣテスタ。
3. パターンメモリのパターンデータを編集する編集手段を設けたことを特徴とする請求項１または２記載のＩＣテスタ。
   

Images