JP2006127265A

JP2006127265A - システムｌｓｉ検証装置

Info

Publication number: JP2006127265A
Application number: JP2004316505A
Authority: JP
Inventors: Mitsunori Shinozaki; 光教篠崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-18

Abstract

【課題】システムＬＳＩを構成する機能ブロックの接続検証を行う場合に、その動作仕様を理解しなくても、書き込むデータにより機能ブロックの内部回路が動作してしまうようなことを防ぎ、簡単に機能ブロックの接続検証を行う。
【解決手段】制御レジスタ１２の入力を選択するセレクタ１１と、制御レジスタ１２の出力を選択するセレクタ１３と、セレクタ１１およびセレクタ１３における選択を制御するレジスタセレクトコントローラ部４０と、を追加して機能ブロックを構成する。セレクタ１１およびセレクタ１３における選択制御は、入力データを出力するスルー制御と、レジスタセレクトコントローラ部４０からの指定データを出力する指定データ選択制御と、出力がハイインピーダンスとなるように制御するハイインピーダンス制御のいずれかを選択する。
【選択図】図１

Description

本発明はシステムＬＳＩの検証を容易にするためのシステムＬＳＩ検証装置に関する。

システムＬＳＩの検証においては、ＬＳＩの中のフリップフロップをシフトレジスタ状に連結してスキャンパスを構成し、このスキャンパスを通して外部端子からテストデータを入力し、内部回路を動作させた後、フリップフロップに得られた動作結果を再びスキャンパスを通して外部に読み出すことによりテストを行うスキャンテスト方式がある。

システムＬＳＩは、要求される多様な機能を実現するために、一般に様々な機能ブロックを用いて構成される。これらの機能ブロックの接続検証にもスキャンテスト方式の機構が応用されている（例えば、特許文献１参照）。そのためのシステムＬＳＩの検証装置は、テスト入力のための外部入力端子とテスト信号を選択する選択回路と検証対象である内部回路とから構成される。
特開平２-３６４３０号公報

しかしながら、上記従来のシステムＬＳＩ検証方法においては、ＣＰＵと複数の機能ブロックとの接続検証を行う場合に各機能ブロックの制御レジスタにデータを書き込む必要があるが、書き込むデータによっては機能ブロックの内部回路が動作してしまうことがある。そのため、機能ブロックの動作仕様を理解した上でテストデータを作成しなければならない。

本発明は、システムＬＳＩを構成する機能ブロックの接続検証を行う場合に、機能ブロックの動作仕様を理解しなくても簡単にシステムＬＳＩのテストデータを作成し、機能ブロックの接続検証を行うことができるシステムＬＳＩ検証装置を提供することを目的とする。

本発明のシステムＬＳＩ検証装置は、制御レジスタと内部回路から構成された検証対象の機能ブロックを含むシステムＬＳＩに対するシステムＬＳＩ検証装置であって、前記制御レジスタの入力を選択する第１のセレクタと、前記制御レジスタの出力を選択する第２のセレクタと、前記第１および第２のセレクタにおける選択を制御するレジスタセレクトコントローラ部とを備える。

上記構成によれば、検証対象である機能ブロックを制御する制御レジスタの入出力位置に多入力セレクタを配置することにより、書き込むデータにより機能ブロックの内部回路が動作してしまうようなことを防ぐことができ、機能ブロックの動作仕様を理解しなくても、容易に検証対象の機能ブロックとの接続検証を行うためのテストデータを作成し、機能ブロックの接続検証を行うことができる。

本発明において、前記レジスタセレクトコントローラ部は、入力データを出力するスルー制御、前記レジスタセレクトコントローラ部からの指定データを出力する指定データ選択制御または出力がハイインピーダンスとなるように制御するハイインピーダンス制御である。

上記構成によれば、制御レジスタの入出力位置に配置する多入力セレクタの選択制御として、入力データを選択するスルー制御以外に、指定データの選択や、出力をハイインピーダンスにする制御を選択することができるため、機能ブロックの動作仕様を理解しなくても、検証対象の機能ブロックとの接続検証を行うことが容易になる。

本発明のプログラムは、制御レジスタと内部回路から構成された検証対象の機能ブロックを含むシステムＬＳＩに対するシステムＬＳＩ検証プログラムであって、コンピュータを、前記制御レジスタの入力を選択する第１のセレクタおよび前記制御レジスタの出力を選択する第２のセレクタに対する選択制御手段として機能させ、前記選択制御手段は、入力データを出力するスルー制御、前記レジスタセレクトコントローラ部からの指定データを出力する指定データ選択制御または出力がハイインピーダンスとなるように制御するハイインピーダンス制御である。

本発明によれば、システムＬＳＩを構成する機能ブロックの接続検証を行う場合に、システムＬＳＩ仕様書の内容を理解しなくても、制御レジスタの入出力位置に配置されたセレクタの選択制御を行うことにより、検証対象機能ブロックの内部回路からの影響を受けることなく、簡単に早く検証を行うことができる。

以下、本発明の実施形態について図面を参照して説明する。図１は本発明の一実施形態に係るシステムＬＳＩ検証装置の構成を示すブロック図である。図１において、システムＬＳＩ検証装置は、ＣＰＵ１、インストラクションメモリ部２、機能ブロック１０、機能ブロック２０、機能ブロック３０、レジスタセレクトコントローラ部４０から構成され、これらがシステムバス５０を介して接続されている。

検証対象である機能ブロック１０は、それを構成する制御レジスタ１２と内部回路１４に加えて、制御レジスタ１２とシステムバス５０との間にセレクタ１１が挿入され、制御レジスタ１２と内部回路１４との間にセレクタ１３が挿入されている。検証対象である機能ブロック２０と機能ブロック３０も、それぞれ同様の構成でセレクタが挿入されている。

レジスタセレクトコントローラ部４０はそれぞれのセレクタにおけるデータ選択を制御する。そのために、それぞれのセレクタに対してセレクタ制御信号とセレクタ用指定データを供給する。

図３は本実施形態におけるセレクタの構成例を示すブロック図である。図３において、セレクタ６０は検証対象機能ブロックの制御レジスタの入出力位置にあり、レジスタセレクトコントローラ部４０からのセレクタ用指定データ６３がラッチできるデータラッチ６５を備え、レジスタセレクトコントローラ部４０からのセレクタ制御信号６４により、スルーの入力データ６１またはデータラッチ６５のいずれかを選択するか、またはハイインピーダンス出力を選択し、出力データ６６として出力する。

機能ブロック１０ではセレクタ制御信号１００によりセレクタ１１の制御が行われ、制御レジスタ１２への入力データとして、プログラムで設定したセレクタ用指定データ１０１、ハイインピーダンス出力、システムバス５０からのスルー値のいずれかが選択される。

また、セレクタ制御信号１０２によりセレクタ１３の制御が行われ、内部回路１４への入力データとして、プログラムで設定したセレクタ用指定データ１０３、ハイインピーダンス出力、制御レジスタ１２からのスルー値のいずれかが選択される。

同様に、機能ブロック２０ではセレクタ制御信号２００により制御レジスタへの入力データを与えるセレクタが制御され、プログラムで設定したセレクタ用指定データ２０１、ハイインピーダンス出力、システムバス５０からのスルー値のいずれかが選択される。

また、セレクタ制御信号２０２により内部回路への入力データを与えるセレクタが制御され、プログラムで設定したセレクタ用指定データ２０３、ハイインピーダンス出力、制御レジスタからのスルー値のいずれかが選択される。

同様に、機能ブロック３０ではセレクタ制御信号３００により制御レジスタへの入力データを与えるセレクタが制御され、プログラムで設定したセレクタ用指定データ３０１、ハイインピーダンス出力、システムバス５０からのスルー値のいずれかが選択される。

また、セレクタ制御信号３０２により内部回路への入力データを与えるセレクタが制御され、プログラムで設定したセレクタ用指定データ３０３、ハイインピーダンス出力、制御レジスタからのスルー値のいずれかが選択される。

なお、レジスタセレクトコントローラ部４０より供給されるセレクタ制御信号やセレクタ用指定データはインストラクションメモリ部２に制御プログラムとして格納されているものであり、ＣＰＵ１がこれらの制御プログラムを実行することで対象機能ブロックに対する接続検証が実施される。

図２は本発明の一実施形態に係るシステムＬＳＩ検証制御の手順を示すフロー図である。ここでは、検証対象である機能ブロックを選択した後に接続検証を行うためのプログラム制御を示している。このプログラムはインストラクションメモリ部２に蓄えられ、ＣＰＵ１で実行される。

図２において、まずステップ４００で入力セレクタへの制御かを判定する。入力セレクタへの制御ならば、ステップ４０１でデータ制御はスルーかを判定し、ステップ４０３でハイインピーダンス（Ｈｉ−Ｚ）制御かを判定する。

スルーの場合は、ステップ４０２で、検証対象機能ブロックの制御レジスタの入力セレクタに対してスルーデータの選択を行うように制御する。また、ハイインピーダンス制御の場合は、ステップ４０４で、検証対象機能ブロックの制御レジスタの入力セレクタにおいて出力がハイインピーダンスとなるように制御する。いずれでもない場合は、ステップ４０５で、制御プログラムからの指定データを設定し、検証対象機能ブロックの制御レジスタの入力セレクタに対して指定データの選択を行うように制御する。

また、入力セレクタへの制御でなければ、ステップ４１０で出力セレクタへの制御かを判定し、出力セレクタへの制御ならば、ステップ４１１でデータ制御はスルーかを判定し、ステップ４１３でハイインピーダンス制御かを判定する。

スルーの場合は、ステップ４１２で、検証対象機能ブロックの制御レジスタの出力セレクタに対してスルーデータの選択を行うように制御する。また、ハイインピーダンス制御の場合は、ステップ４１４で、検証対象機能ブロックの制御レジスタの出力セレクタにおいて出力がハイインピーダンスとなるように制御する。いずれでもない場合は、ステップ４１５で、制御プログラムからの指定データを設定し、検証対象機能ブロックの制御レジスタの出力セレクタに対して指定データの選択を行うように制御する。

本発明のシステムＬＳＩ検証装置は、システムＬＳＩを構成する機能ブロックの接続検証を行う場合に、システムＬＳＩ仕様書の内容を理解しなくても、制御レジスタの入出力位置に配置されたセレクタの選択制御を行うことにより、検証対象機能ブロックの内部回路からの影響を受けることなく、簡単に早く検証を行うことができるという効果を有し、システムＬＳＩの検証を容易にするための検証技術等として有用である。

本発明の一実施形態に係るシステムＬＳＩ検証装置の構成を示すブロック図。本発明の一実施形態に係るシステムＬＳＩ検証制御の手順を示す図。本発明の一実施形態におけるセレクタの構成例を示すブロック図。

符号の説明

１ＣＰＵ
２インストラクションメモリ部
１０、２０、３０機能ブロック
１１、１３、６０セレクタ
１２制御レジスタ
１４内部回路
４０レジスタセレクトコントローラ部
５０システムバス
６１入力データ
６３、１０１、１０３、２０１、２０３、３０１、３０３セレクタ用指定データ
６４、１００、１０２、２００、２０２、３００、３０２セレクタ制御信号
６５データラッチ
６６出力データ
４００〜４０５、４１０〜４１５システムＬＳＩ検証方法の制御ステップ

Claims

制御レジスタと内部回路から構成された検証対象の機能ブロックを含むシステムＬＳＩに対するシステムＬＳＩ検証装置であって、
前記制御レジスタの入力を選択する第１のセレクタと、前記制御レジスタの出力を選択する第２のセレクタと、前記第１および第２のセレクタにおける選択を制御するレジスタセレクトコントローラ部とを備えるシステムＬＳＩ検証装置。
前記レジスタセレクトコントローラ部は、入力データを出力するスルー制御、前記レジスタセレクトコントローラ部からの指定データを出力する指定データ選択制御または出力がハイインピーダンスとなるように制御するハイインピーダンス制御である請求項１記載のシステムＬＳＩ検証装置。
制御レジスタと内部回路から構成された検証対象の機能ブロックを含むシステムＬＳＩに対するシステムＬＳＩ検証プログラムであって、コンピュータを、
前記制御レジスタの入力を選択する第１のセレクタおよび前記制御レジスタの出力を選択する第２のセレクタに対する選択制御手段として機能させ、前記選択制御手段は、入力データを出力するスルー制御、前記レジスタセレクトコントローラ部からの指定データを出力する指定データ選択制御または出力がハイインピーダンスとなるように制御するハイインピーダンス制御であるシステムＬＳＩ検証プログラム。
請求項３記載のシステムＬＳＩ検証プログラムを記憶する記憶媒体。