JP2006048149A - 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 - Google Patents
機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP2006048149A JP2006048149A JP2004224362A JP2004224362A JP2006048149A JP 2006048149 A JP2006048149 A JP 2006048149A JP 2004224362 A JP2004224362 A JP 2004224362A JP 2004224362 A JP2004224362 A JP 2004224362A JP 2006048149 A JP2006048149 A JP 2006048149A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- model
- processing
- omission
- function verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 HDLモデルの機能検証効率を向上させる。
【解決手段】 ハードウェア記述言語により設計されたHDLモデル50の機能検証時に、当該HDLモデル50のフラグ設定部51に設定されているフラグを確認し、フラグ設定部51に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する。これにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデル50の機能検証効率を向上させることができる。
【選択図】 図2
【解決手段】 ハードウェア記述言語により設計されたHDLモデル50の機能検証時に、当該HDLモデル50のフラグ設定部51に設定されているフラグを確認し、フラグ設定部51に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する。これにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデル50の機能検証効率を向上させることができる。
【選択図】 図2
Description
本発明は、ハードウェア記述言語により設計されたモデルについての機能検証を、テストベンチを用いたシミュレーション結果に基づいて行う機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体に関する。
近年、ASIC(Application Specified IC)等のLSI(Large Scale Integration:大規模集積回路)の設計手法は、その回路規模の増大に伴い、回路図による設計から抽象度の高いHDL(ハードウェア記述言語)によるディジタル回路設計へと移ってきている。このHDLにより設計される回路図は、きわめて膨大であり、動作がきわめて複雑になる。そのため、HDLにより設計された回路は、HDLで記述された他のモジュールと合わせてシミュレーション等を行うHDLシミュレータを用いることにより、機能検証作業を行うことが必要となっている。
より詳細には、HDLシミュレータは工程の全ての局面で使用されるものであり、各レベルでのシミュレーション結果に基本的な差がないことを確認するものである。このようなHDLシミュレータは、検証の対象とするHDLモデル(LSI)に対して、それをテストするためのテストベンチと呼ぶ新たなHDL記述を追加する。テストベンチは、テスト・スティミュラス(テスト・ベクター)を含み、これをテストの対象とするHDLモデル(LSI)に与え、シミュレーションを自動実行させるような手順をHDLで記述するものである。すなわち、図4に示すような、テストベンチ・モジュールを最上位とする1つのモデルが完成することになる。これをコンパイル、リンクしてコンピュータ上の実行モジュールを作成し、シミュレータ・コントロール・パネル上で実行をコントロールしながら波形を観察することにより、機能検証を行う。
例えば、特許文献1には、CADを用いて設計した回路の機能検証を行う回路の機能検証システムが提案されている。
ところで、LSI(ASIC)の中には、システム起動時やある特定のコマンド発行前に、外部回路に対して自動的にコマンドを発行する機能、または、カウンタによって所定の時間だけウエイト動作する機能を有するものがある。
ところが、これらの機能を有するLSI(ASIC)のHDLモデルについてテストベンチにより機能検証を行う場合には、各種の機能検証を実行するために起動する度に、外部回路に対して自動的にコマンドを発行する処理等を実行することになる。したがって、各種の機能検証を実行する度に、その機能検証には関係がない処理に多くの時間を費やすことになり、LSI(ASIC)のHDLモデルの機能検証効率の低下を招いている。
本発明は、HDLモデルの機能検証効率を向上させることを目的とする。
請求項1記載の発明は、ハードウェア記述言語により設計されたモデルについての機能検証を、テストベンチを用いたシミュレーション結果に基づいて行う機能検証装置において、前記モデルは、所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部と、各種の機能検証の度に、前記フラグ設定部に設定されているフラグを確認するフラグ確認手段と、このフラグ確認手段により前記フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する処理省略手段と、を備え、前記テストベンチは、前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示を出すテストシナリオを備える。
したがって、ハードウェア記述言語により設計されたモデル(HDLモデル)の機能検証時に、当該モデルのフラグ設定部に設定されているフラグが確認され、フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。これにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
請求項2記載の発明は、請求項1記載の機能検証装置において、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項3記載の発明は、請求項1記載の機能検証装置において、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項4記載の発明は、請求項1記載の機能検証装置において、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方を選択可能である。
したがって、機能検証効率を向上させることが可能になる。
請求項5記載の発明は、ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションを行うテストベンチにおいて、前記モデルのI/F系バスに応答もしくはアクセスするためのバスモデルと、前記モデルにバス接続される仮想的なCPUであるCPUバスモデルと、前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオと、を備える。
したがって、ハードウェア記述言語により設計されたモデル(HDLモデル)の所定の機能検証に際し、当該モデルのフラグ設定部に対し、処理省略用のフラグが設定される。これにより、機能検証時に当該モデルのフラグ設定部に設定されているフラグが確認され、所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。つまり、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
請求項6記載の発明は、請求項5記載のテストベンチにおいて、前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項7記載の発明は、請求項5記載のテストベンチにおいて、前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項8記載の発明は、請求項5記載のテストベンチにおいて、前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方である。
したがって、機能検証効率を向上させることが可能になる。
請求項9記載の発明は、ハードウェア記述言語により設計され、テストベンチを用いたシミュレーション結果に基づいて機能検証が行われるモデルにおいて、所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが、前記テストベンチのテストシナリオからの指示により設定されるフラグ設定部と、各種の機能検証の度に、前記フラグ設定部に設定されているフラグを確認するフラグ確認手段と、このフラグ確認手段により前記フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する処理省略手段と、を備える。
したがって、ハードウェア記述言語により設計されたモデル(HDLモデル)の機能検証時に、当該モデルのフラグ設定部に設定されているフラグが確認され、フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。これにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
請求項10記載の発明は、請求項9記載のハードウェア記述言語により設計されたモデルにおいて、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項11記載の発明は、請求項9記載のハードウェア記述言語により設計されたモデルにおいて、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である。
したがって、機能検証効率を向上させることが可能になる。
請求項12記載の発明は、請求項9記載のハードウェア記述言語により設計されたモデルにおいて、前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方を選択可能である。
したがって、機能検証効率を向上させることが可能になる。
請求項13記載の発明は、ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションをコンピュータに実行させるコンピュータに読取り可能なシミュレータプログラムにおいて、前記モデルのI/F系バスに応答もしくはアクセスするバスモデルを生成する機能と、前記モデルにバス接続される仮想的なCPUであるCPUバスモデルを生成する機能と、前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオを生成する機能と、を前記コンピュータに実行させる。
したがって、ハードウェア記述言語により設計されたモデル(HDLモデル)の所定の機能検証に際し、当該モデルのフラグ設定部に対し、処理省略用のフラグが設定される。これにより、機能検証時に当該モデルのフラグ設定部に設定されているフラグが確認され、所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。つまり、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
請求項14記載の発明は、ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションをコンピュータに実行させるコンピュータに読取り可能なシミュレータプログラムを格納した記憶媒体において、前記モデルのI/F系バスに応答もしくはアクセスするバスモデルを生成する機能と、前記モデルにバス接続される仮想的なCPUであるCPUバスモデルを生成する機能と、前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオを生成する機能と、を前記コンピュータに実行させるシミュレータプログラムを格納した。
したがって、ハードウェア記述言語により設計されたモデル(HDLモデル)の所定の機能検証に際し、当該モデルのフラグ設定部に対し、処理省略用のフラグが設定される。これにより、機能検証時に当該モデルのフラグ設定部に設定されているフラグが確認され、所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。つまり、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
本発明によれば、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることができる。
本発明の実施の一形態を図1ないし図3に基づいて説明する。
図1は、本発明が適用される機能検証装置1のハードウェア構成を概略的に示すブロック図である。図1に示すように、機能検証装置1は、例えばパーソナルコンピュータやワークステーションであり、コンピュータの主要部であって各部を集中的に制御するCPU(Central Processing Unit)2を備えている。このCPU2には、BIOSなどを記憶した読出し専用メモリであるROM(Read Only Memory)3と、各種データを書換え可能に記憶するRAM(Random Access Memory)4とがバス5で接続されている。
さらにバス5には、各種のプログラム等を格納するHDD(Hard Disk Drive)6と、配布されたプログラムであるコンピュータソフトウェアを読み取るための機構としてCD(Compact Disc)−ROM7を読み取るCD−ROMドライブ8と、機能検証装置1とネットワーク9との通信を司る通信制御装置10と、機能検証時の各種操作指示を行うキーボードやマウスなどの入力装置11と、機能検証時のシミュレーション結果等を表示するCRT(Cathode Ray Tube)、LCD(Liquid Crystal Display)などの表示装置12とが、図示しないI/Oを介して接続されている。
RAM4は、各種データを書換え可能に記憶する性質を有していることから、CPU2の作業エリアとして機能してバッファ等の役割を果たす。
図1に示すCD−ROM7は、この発明の記憶媒体を実施するものであり、OS(Operating System)や各種のプログラムが記憶されている。CPU2は、CD−ROM7に記憶されているプログラムをCD−ROMドライブ8で読み取り、HDD6にインストールする。
なお、記憶媒体としては、CD−ROM7のみならず、DVDなどの各種の光ディスク、各種光磁気ディスク、フレキシブル・ディスクなどの各種磁気ディスク等、半導体メモリ等の各種方式のメディアを用いることができる。また、通信制御装置10を介してインターネットなどのネットワーク9からプログラムをダウンロードし、HDD6にインストールするようにしてもよい。この場合に、送信側のサーバでプログラムを記憶している記憶装置も、この発明の記憶媒体である。なお、プログラムは、所定のOS(Operating System)上で動作するものであってもよいし、その場合に後述の各種処理の一部の実行をOSに肩代わりさせるものであってもよいし、所定のアプリケーションソフトやOSなどを構成する一群のプログラムファイルの一部として含まれているものであってもよい。
このシステム全体の動作を制御するCPU2は、このシステムの主記憶として使用されるHDD6上にロードされたプログラムに基づいて各種処理を実行する。
次に、機能検証装置1のHDD6にインストールされている各種のプログラムがCPU2に実行させる機能のうち、本実施の形態の機能検証装置1が備える特長的な機能について説明する。ここでは、HDLシミュレータプログラムがCPU2に実行させるHDLシミュレータ機能について説明する。HDLシミュレータ機能は、概略的には、HDL(ハードウェア記述言語)により設計されたモデルに対してシミュレーションを行うものである。
図2は、HDLシミュレータ100のテストベンチ101と検証対象ASIC50との関連構成を概略的に示す機能ブロック図である。HDLシミュレータ100は、HDLにより設計されたモデルである検証対象ASIC50に対するHDLシミュレータ機能を発揮するものである。図2に示すように、HDLシミュレータ100のテストベンチ101は、テストシナリオ102と、バスモデル103と、CPUバスモデル104とで構成される。このようなテストベンチ101は、検証対象ASIC50を検証するために、Verilog、VHDL、C/C++、E言語、Vera等の言語を用いてコーディングされたものである。
バスモデル103は、検証対象ASIC50とのプロトコルの実行・応答・監視を行うものである。
CPUバスモデル104は、検証対象ASIC50に接続されるCPU(図示せず)をソフトウェアでモデル化したもの(ソフトウェアで書かれた仮想的なCPU)である。
テストシナリオ102は、検証対象ASIC50に種々の動作をさせるためのプログラムであり、CPUバスモデル104を経由して検証対象ASIC50へのレジスタ設定やバスモデル103への動作機能設定等を行う。検証対象ASIC50にはレジスタ(ASICの種々動作を司る機能)が内蔵されており、このレジスタに対するテストシナリオ102からのアクセス又は指示によって、検証対象ASIC50が所望の動作を実行するのである。
次に、検証対象ASIC50について簡単に説明する。本実施の形態の検証対象ASIC50は、データ入力・データ出力インタフェース、及び内部レジスタへのアクセス用のCPUインタフェースを備えている。すなわち、テストベンチ101のバスモデル103は検証対象ASIC50のデータ入力・データ出力インタフェースに対応しており、CPUバスモデル104はCPUインタフェースに対応している。
加えて、本実施の形態の検証対象ASIC50は、フラグ設定部として機能するテストピン51を有している。このテストピン51は、テストベンチ101のテストシナリオ102からの指示により、検証対象ASIC50におけるウエイト動作や外部に対するコマンド発行動作を省略するか否かを設定するものである。例えば、ウエイト動作は、システム起動時における信号が安定するまでの待ち時間である。また、外部に対するコマンドは、コマンド発行対象と通信をするための初期化処理等である。本実施の形態においては、所定のレジスタに“前処理省略フラグ”を設定することにより、テストピン51としている。なお、“前処理省略フラグ”の初期値は、「省略なし」に設定されている。
ここで、テストピン51の設定について簡単に説明する。テストベンチ101のテストシナリオ102は、これから行なうシナリオの状況に応じてテストピン51の設定を行なう。例えば、コマンドの自動発行が出来ているか否かを検証する際には、システム起動時における信号が安定するまでの待ち時間を作るためのウエイト処理を省略するため、検証対象ASIC50におけるウエイト動作の省略をテストピン51に設定する。また、システム起動後の検証対象ASIC50の各機能を検証する際には、システム起動時における信号が安定するまでの待ち時間を作るためのウエイト処理及び外部に対するコマンド発行処理を省略するため、検証対象ASIC50におけるウエイト動作の省略及びコマンド発行動作の省略をテストピン51に設定する。
次に、ウエイト動作や外部に対するコマンド発行動作がある特定の条件下のHDLシミュレータ100における検証対象ASIC50の動作省略のシーケンスについての一例を図3のフローチャートを参照して説明する。
テストベンチ101は、シミュレーションの開始時において、テストシナリオ102に従って“コマンド発行命令”を出力する(ステップS1)。
検証対象ASIC50は、テストベンチ101から“コマンド発行命令”を受け取ると(ステップT2)、レジスタ内の“前処理省略フラグ”を確認する(ステップT1:フラグ確認手段)。“前処理省略フラグ”は「省略なし」に設定されているので、前処理(システム起動時におけるウエイト動作等)を行ない(ステップT3)、前処理(システム起動時におけるウエイト動作等)が終わるとテストシナリオ102から与えられたコマンドを発行する(ステップT4)。
そして、テストベンチ101は、前処理(システム起動時におけるウエイト動作等)が手順どおり行なわれたか否かの確認を、検証対象ASIC50から発行されたコマンドを確認することにより行なう(ステップS2)。
テストベンチ101は、前処理(システム起動時におけるウエイト動作等)が正しく発行されたのを確認すると、以降の機能検証については前処理(システム起動時におけるウエイト動作等)を省略するように、検証対象ASIC50に対して“前処理省略命令”を出力する(ステップS3)。
検証対象ASIC50は、テストベンチ101から“前処理省略命令”を受け取ると、レジスタ内の“前処理省略フラグ”を「省略あり」に設定する(ステップT5)。
その後、テストベンチ101のテストシナリオ102は、動作パラメータを変更し、“コマンド発行命令”を出力する(ステップS4)。
検証対象ASIC50は、テストベンチ101から“コマンド発行命令”を受け取ると(ステップT6)、レジスタ内の“前処理省略フラグ”を確認する(ステップT7:フラグ確認手段)。“前処理省略フラグ”は「省略あり」に設定されているので、前処理(システム起動時におけるウエイト動作等)を省略して、テストシナリオ102から与えられたコマンドを発行する(ステップT8:処理省略手段)。
以上のように、テストベンチ101によって機能検証される検証対象ASIC50は、機能検証時において、テストピン51の状態からウエイト動作の省略や自動コマンド発行動作の省略を行なうことにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、HDLモデルの機能検証効率を向上させることが可能になっている。
このように本実施の形態によれば、ハードウェア記述言語により設計された検証対象ASIC50の機能検証時に、当該検証対象ASIC50のテストピン51に設定されているフラグが確認され、テストピン51に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理が省略される。これにより、各種の機能検証を実行する度に、その機能検証には関係がない処理(例えば、システム起動時におけるウエイト動作等)を実行することがなくなるので、検証対象ASIC50の機能検証効率を向上させることが可能になっている。
1 機能検証装置
7 記憶媒体
50 ハードウェア記述言語により設計されたモデル
51 フラグ設定部
101 テストベンチ
102 テストシナリオ
103 バスモデル
104 CPUバスモデル
7 記憶媒体
50 ハードウェア記述言語により設計されたモデル
51 フラグ設定部
101 テストベンチ
102 テストシナリオ
103 バスモデル
104 CPUバスモデル
Claims (14)
- ハードウェア記述言語により設計されたモデルについての機能検証を、テストベンチを用いたシミュレーション結果に基づいて行う機能検証装置において、
前記モデルは、
所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部と、
各種の機能検証の度に、前記フラグ設定部に設定されているフラグを確認するフラグ確認手段と、
このフラグ確認手段により前記フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する処理省略手段と、を備え、
前記テストベンチは、
前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示を出すテストシナリオを備える、
ことを特徴とする機能検証装置。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である、
ことを特徴とする請求項1記載の機能検証装置。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である、
ことを特徴とする請求項1記載の機能検証装置。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方を選択可能である、
ことを特徴とする請求項1記載の機能検証装置。 - ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションを行うテストベンチにおいて、
前記モデルのI/F系バスに応答もしくはアクセスするためのバスモデルと、
前記モデルにバス接続される仮想的なCPUであるCPUバスモデルと、
前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオと、
を備えることを特徴とするテストベンチ。 - 前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である、
ことを特徴とする請求項5記載のテストベンチ。 - 前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である、
ことを特徴とする請求項5記載のテストベンチ。 - 前記モデルの前記フラグ設定部に対して前記処理省略用のフラグを設定するための指示が出される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方である、
ことを特徴とする請求項5記載のテストベンチ。 - ハードウェア記述言語により設計され、テストベンチを用いたシミュレーション結果に基づいて機能検証が行われるモデルにおいて、
所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが、前記テストベンチのテストシナリオからの指示により設定されるフラグ設定部と、
各種の機能検証の度に、前記フラグ設定部に設定されているフラグを確認するフラグ確認手段と、
このフラグ確認手段により前記フラグ設定部に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する処理省略手段と、
を備えることを特徴とするハードウェア記述言語により設計されたモデル。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理である、
ことを特徴とする請求項9記載のハードウェア記述言語により設計されたモデル。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、外部回路に対するコマンドの自動発行処理である、
ことを特徴とする請求項9記載のハードウェア記述言語により設計されたモデル。 - 前記フラグ設定部に処理省略用のフラグが設定されている場合に前記処理省略手段により処理が省略される所定の機能検証には関係がない処理は、カウンタによって所定の時間だけウエイト動作するウエイト処理と外部回路に対するコマンドの自動発行処理との少なくともいずれか一方を選択可能である、
ことを特徴とする請求項9記載のハードウェア記述言語により設計されたモデル。 - ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションをコンピュータに実行させるコンピュータに読取り可能なシミュレータプログラムにおいて、
前記モデルのI/F系バスに応答もしくはアクセスするバスモデルを生成する機能と、
前記モデルにバス接続される仮想的なCPUであるCPUバスモデルを生成する機能と、
前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオを生成する機能と、
を前記コンピュータに実行させることを特徴とするシミュレータプログラム。 - ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションをコンピュータに実行させるコンピュータに読取り可能なシミュレータプログラムを格納した記憶媒体において、
前記モデルのI/F系バスに応答もしくはアクセスするバスモデルを生成する機能と、
前記モデルにバス接続される仮想的なCPUであるCPUバスモデルを生成する機能と、
前記モデルの所定の機能検証には関係がない処理の省略を示す処理省略用のフラグが設定されるフラグ設定部に対し、前記処理省略用のフラグを設定するための指示を出すテストシナリオを生成する機能と、
を前記コンピュータに実行させるシミュレータプログラムを格納したことを特徴とする記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004224362A JP2006048149A (ja) | 2004-07-30 | 2004-07-30 | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004224362A JP2006048149A (ja) | 2004-07-30 | 2004-07-30 | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006048149A true JP2006048149A (ja) | 2006-02-16 |
Family
ID=36026660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004224362A Pending JP2006048149A (ja) | 2004-07-30 | 2004-07-30 | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006048149A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210004A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 検証シナリオ生成装置,方法,およびプログラム,並びに検証装置 |
WO2010114272A2 (ko) | 2009-04-01 | 2010-10-07 | 주식회사 동진쎄미켐 | 저온소성 가능한 전극 또는 배선 형성용 페이스트 조성물 |
WO2023233616A1 (ja) * | 2022-06-02 | 2023-12-07 | 三菱電機株式会社 | 論理回路の検証方法、論理回路の検証のためのプログラムおよび論理回路の検証のためのシステム |
-
2004
- 2004-07-30 JP JP2004224362A patent/JP2006048149A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210004A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 検証シナリオ生成装置,方法,およびプログラム,並びに検証装置 |
WO2010114272A2 (ko) | 2009-04-01 | 2010-10-07 | 주식회사 동진쎄미켐 | 저온소성 가능한 전극 또는 배선 형성용 페이스트 조성물 |
WO2023233616A1 (ja) * | 2022-06-02 | 2023-12-07 | 三菱電機株式会社 | 論理回路の検証方法、論理回路の検証のためのプログラムおよび論理回路の検証のためのシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6732060B1 (en) | System and method for an interface invariant test case | |
JP5004566B2 (ja) | 設計を検証するシステム | |
US9690681B1 (en) | Method and system for automatically generating executable system-level tests | |
US7454726B2 (en) | Technique for generating input stimulus to cover properties not covered in random simulation | |
JP5562394B2 (ja) | Hdl環境のためのグローバルクロックハンドラーオブジェクト | |
JP2010170180A (ja) | 回路検証装置およびプログラム | |
US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
JP2006048149A (ja) | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 | |
WO2019092849A1 (ja) | シミュレーション装置、シミュレーション方法およびシミュレーションプログラム | |
JP2019192097A (ja) | 半導体lsi設計装置および設計方法 | |
US8429581B2 (en) | Method for verifying functional equivalence between a reference IC design and a modified version of the reference IC design | |
JP4373859B2 (ja) | 機能検証装置、テストベンチ回路、シミュレータプログラム及び記録媒体 | |
US10643012B1 (en) | Concurrent formal verification of logic synthesis | |
JP4351961B2 (ja) | シミュレータプログラム及び記憶媒体 | |
KR101679477B1 (ko) | 메모리 구동 주변 회로 검증시간을 단축하기 위한 임베디드 ddr 메모리를 이용한 검증 방법 및 시스템 | |
JP5310397B2 (ja) | 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体 | |
JP2011145880A (ja) | 半導体集積回路の論理検証にて使用するテストタスクの生成方法 | |
JP4421498B2 (ja) | プログラム | |
JP2006018429A (ja) | 機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体 | |
JP4286201B2 (ja) | テストベンチシステム及びプログラム | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
KR102640248B1 (ko) | 생성형 거대 인공지능 모델의 효율적인 하드웨어 매핑을 위한 방법 및 시스템 | |
JP5486289B2 (ja) | コンピュータシステム及び周辺装置の検証方法 | |
JP2010181961A (ja) | シミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法 | |
TWI652620B (zh) | 用於測試混合式指令架構之電腦實施方法、電腦程式產品及系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051021 |