JP5486289B2 - コンピュータシステム及び周辺装置の検証方法 - Google Patents
コンピュータシステム及び周辺装置の検証方法 Download PDFInfo
- Publication number
- JP5486289B2 JP5486289B2 JP2009286441A JP2009286441A JP5486289B2 JP 5486289 B2 JP5486289 B2 JP 5486289B2 JP 2009286441 A JP2009286441 A JP 2009286441A JP 2009286441 A JP2009286441 A JP 2009286441A JP 5486289 B2 JP5486289 B2 JP 5486289B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- time
- processes
- external storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させるプロセス生成手段と、
前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行するプロセス再配置手段とを備えることにより達成される。
=外部記憶装置の容量601÷試験の完了した容量602×一定時間 ……(1)
プロセス数p1
=1プロセスで続けた場合の時間tf÷利用者が指示する試験完了時間 ……(2)
式(2)で求められたプロセス数p1の値は、小数点以下を繰り上げた値とされる。そして、本発明の実施形態におけるプロセス生成機構304は、試験の完了していない領域603の容量をプロセス数p1で割ったサイズを各子プロセスとしての複数の試験プロセスでの試験対象領域604〜606とし、求めたプロセス数だけ子プロセスである試験プロセス308〜311を生成し、それぞれの試験プロセス308〜311に一定時間の試験を行わせる。
=外部記憶装置の容量601÷試験完了した容量702×一定時間 ……(3)
残り時間th=利用者が指示する試験完了時間−経過時間 ……(4)
式(4)における経過時間は、一定時間にその繰り返し回数を乗じた時間である。そして、式(3)、式(4)で求めた時間の小数点以下を切り捨てて、時間tg≦時間thであった場合、プロセス数を変更せず、時間tg>時間thであった場合、次の一定時間はプロセス数を+1として試験を行う。
=作業者が指示する最大データ転送量÷試験の完了した容量802 ……(5)
式(5)において、もし作業者が指示する最大データ転送量が一定時間当たりの転送量802より小さい場合、入出力コマンド実行の間にsleep コマンドを実行することにより、一定時間当たりの入出力コマンドの実行量を少なくして転送量を調整する。sleep コマンドに設定するsleep 時間ts1は、次に示す式(6)により求めることができる。
=(一定時間あたりの転送量802−利用者が指示する最大データ転送量)÷一定時間当たりの転送量802 ……(6)
本発明の実施形態は、前述したように、最大データ転送量が指示され、その最大データ転送量が短時間試験機構307による一定の短時間試験での一定の短時間当たりの転送量802より小さい場合、入出力コマンド発行後に前述したsleep コマンドを発行し、そのコマンドで指定されるsleep 時間ts1の間、データ転送を中断することにより一定時間あたりの転送量を利用者が指示する最大データ転送量に近付けることができる。
102〜105、302、502〜505 外部記憶装置
106、506 検証プログラム
107、507 コンソール
108、508 作業者からの指示
201 中央処理装置
202 内部バス
203 外部バス
204、312 ディスクインタフェース
205、313 ハードディスクドライブ
303 実行時間予測機構
304 プロセス生成機構
305 プロセス再配置機構
306 容量取得コマンド
307 短時間試験機構
308〜311 試験プロセス
Claims (2)
- 計算機と、周辺装置として外部記憶装置を含む複数の周辺装置とからなるコンピュータシステムにおいて、
前記外部記憶装置に対してデータの読み取りまたは書き込みを行う一定時間の試験を1つの試験プロセスにより実施し、その一定時間と、その一定時間の試験での試験済み容量と、前記外部記憶装置の指定された試験範囲の容量とから、前記1つの試験プロセスを用いて試験を行った場合の前記外部記憶装置の指定された試験範囲の試験完了までの実行時間を予測する実行時間予測手段と、
前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させるプロセス生成手段と、
前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行するプロセス再配置手段とを備えることを特徴とするコンピュータシステム。 - 計算機と、周辺装置として外部記憶装置を含む複数の周辺装置とからなるコンピュータシステムにおける周辺装置の検証方法において、
前記計算機は、実行時間予測手段と、プロセス生成手段と、プロセス再配置手段とを備え、
前記実行時間予測手段は、
前記外部記憶装置に対してデータの読み取りまたは書き込みを行う一定時間の試験を1つの試験プロセスにより実施し、その一定時間と、その一定時間の試験での試験済み容量と、前記外部記憶装置の指定された試験範囲の容量とから、前記1つの試験プロセスを用いて試験を行った場合の前記外部記憶装置の指定された試験範囲の試験完了までの実行時間を予測し、
前記プロセス生成手段は、
前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させ、
前記プロセス再配置手段は、
前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行することを特徴とするコンピュータシステムにおける周辺装置の検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009286441A JP5486289B2 (ja) | 2009-12-17 | 2009-12-17 | コンピュータシステム及び周辺装置の検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009286441A JP5486289B2 (ja) | 2009-12-17 | 2009-12-17 | コンピュータシステム及び周辺装置の検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011128868A JP2011128868A (ja) | 2011-06-30 |
JP5486289B2 true JP5486289B2 (ja) | 2014-05-07 |
Family
ID=44291404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009286441A Expired - Fee Related JP5486289B2 (ja) | 2009-12-17 | 2009-12-17 | コンピュータシステム及び周辺装置の検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5486289B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5833972B2 (ja) * | 2012-05-23 | 2015-12-16 | 株式会社日立製作所 | 検証装置及び検証方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148462A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | 共有メモリ試験方式 |
JP3238040B2 (ja) * | 1995-03-17 | 2001-12-10 | 富士通株式会社 | 補助記憶装置の動作試験方法および装置 |
JP3092656B2 (ja) * | 1996-08-01 | 2000-09-25 | 日本電気株式会社 | 試験プログラム実行制御方法 |
JPH1145215A (ja) * | 1997-07-29 | 1999-02-16 | Pfu Ltd | システムバス評価/試験装置および方法および記録媒体 |
JP3214552B2 (ja) * | 1998-03-31 | 2001-10-02 | 日本電気株式会社 | 情報処理装置の試験装置および方法 |
JP2004326386A (ja) * | 2003-04-24 | 2004-11-18 | Mitsubishi Electric Corp | 評価支援装置及び評価支援方法及び評価支援プログラム |
JP5217452B2 (ja) * | 2008-01-25 | 2013-06-19 | 富士通株式会社 | 情報処理装置及びシステム、並びに、記憶領域管理方法及びプログラム |
-
2009
- 2009-12-17 JP JP2009286441A patent/JP5486289B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011128868A (ja) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI410864B (zh) | 在一處理環境中控制指令執行 | |
TWI571737B (zh) | 軟體測試系統、方法及其非暫態電腦可讀取紀錄媒體 | |
US6110218A (en) | Generation of multiple simultaneous random test cycles for hardware verification of multiple functions of a design under test | |
US8230382B2 (en) | Model based simulation of electronic discharge and optimization methodology for design checking | |
WO2004051520A2 (en) | System and method for automated electronic device design | |
US8805555B2 (en) | Configuring a PID controller | |
GB2517717A (en) | Testing of combined code changesets in a software product | |
US7502724B2 (en) | Test simulator, test simulation program and recording medium | |
JP2009003683A (ja) | ソフトウェア実行装置および協調動作方法 | |
JP5486289B2 (ja) | コンピュータシステム及び周辺装置の検証方法 | |
JP2007004563A (ja) | ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法 | |
US7962796B2 (en) | State testing device and methods thereof | |
JP2009104490A (ja) | プログラムのテスト装置 | |
US9582410B2 (en) | Testing software on a computer system | |
TWI417786B (zh) | 幫助一處理環境中之指令執行的方法、系統及程式產品 | |
KR101785889B1 (ko) | 반도체 테스트 프로그램 디버깅과 관련된 테스트 항목들의 우선순위를 결정하기 위한 장치 및 방법 | |
JP5310397B2 (ja) | 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体 | |
KR101764509B1 (ko) | 컨트롤러의 신뢰성을 검증 가능한 차지 스토리지 메모리 장치 | |
JP5673197B2 (ja) | 試験プログラムおよび試験方法 | |
JP7493687B2 (ja) | 生産計画装置、生産計画方法、及び生産計画プログラム | |
JP2006048149A (ja) | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 | |
WO2023238311A1 (ja) | 検証システム及び検証方法 | |
WO2021251001A1 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP5249123B2 (ja) | 診断機能を備える装置、診断方法、およびプログラム | |
JP5390464B2 (ja) | シミュレーション装置、シミュレーション装置の制御方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5486289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |