JP5486289B2 - コンピュータシステム及び周辺装置の検証方法 - Google Patents

コンピュータシステム及び周辺装置の検証方法 Download PDF

Info

Publication number
JP5486289B2
JP5486289B2 JP2009286441A JP2009286441A JP5486289B2 JP 5486289 B2 JP5486289 B2 JP 5486289B2 JP 2009286441 A JP2009286441 A JP 2009286441A JP 2009286441 A JP2009286441 A JP 2009286441A JP 5486289 B2 JP5486289 B2 JP 5486289B2
Authority
JP
Japan
Prior art keywords
test
time
processes
external storage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009286441A
Other languages
English (en)
Other versions
JP2011128868A (ja
Inventor
圭介 畑中
小林  実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009286441A priority Critical patent/JP5486289B2/ja
Publication of JP2011128868A publication Critical patent/JP2011128868A/ja
Application granted granted Critical
Publication of JP5486289B2 publication Critical patent/JP5486289B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、コンピュータシステム及び周辺装置の検証方法に係り、特に、複数の外部記憶装置を含む周辺装置を有し、周辺装置の検証を行うコンピュータシステム及び周辺装置の検証方法に関する。
図7は従来技術によるコンピュータシステムの構成を示すブロック図、図8は周辺装置であるハードディスクドライブの検証を行う場合の中央処理装置とハードディスクドライブとの間のデータの流れを説明する図であり、以下、図7、図8を参照して、従来技術による周辺装置の検証方法について説明する。
一般に、コンピュータシステムは、図7に示しているように、計算機101と、1台以上の外部記憶装置102〜105を含む周辺装置と、コンソール107とから構成される。このようなコンピュータシステムにおける周辺装置としての外部記憶装置102〜105の動作試験を行う場合、作業者は、検証プログラム106を計算機101にロードして起動する。起動された検証プログラム106は、自プログラムが認識した外部記憶装置102〜105についての試験を、コンソール107から入力される動作試験の指示108としての、試験時間、試験対象装置、開始アドレス、終了アドレスの情報に基づいて実行する。
従来技術による周辺装置の検証方法としては、各周辺装置を順々に試験する方法や、周辺装置1つに対し1つの試験プロセスを生成し、周辺装置毎に並列に試験を行う方法等がある。
また、検証プログラム106を使用して周辺装置の試験を行う場合、図8に示すように、計算機101が備える中央処理装置201とディスクインタフェース204に接続された周辺装置の1つであるハードディスクドライブ205との間でデータの転送が行われる。このデータの転送は、通常、途中経路となる内部バス202、外部バス203を経由して行われる。この場合、一般に、途中経路となる内部バス202、外部バス203の伝送帯域は、1つのプロセスにより試験を行った場合におけるデータ転送速度に必要な伝送帯域より十分に広い。このため、周辺装置の試験として、これらのバスへさらに負荷を掛ける目的で、同じ装置に対して領域が重ならないようにアドレス範囲を指定した上で複数の試験プロセスを同時に実行するという方法がある。
近年、磁気ディスク等の外部記憶装置の大容量化が進み、コンピュータシステムの装置検証に多くの時間を要するようになってきた。そして、コンピュータシステムの構築及び保守を行う立場から見ると、限られた時間でコンピュータシステムの接続確認及び動作確認を行う必要があり、その時間の中で全ての周辺装置に対する効果的な検証を行うことができることが望まれる。一方、外部記憶装置やインタフェースの設計者の立場から見ると、バスの伝送帯域一杯に負荷を掛けたい、あるいは、一定の転送速度で負荷を掛けたい等の様々な要望がある。
前述したような要望に対する解決策として、検証システムがサポートする外部記憶装置の一定容量にデータを入出力するのに必要な時間を予め集計してデータベース化しておき、その情報を基に試験に掛かる時間を予測するという技術が、例えば、特許文献1等に記載されて知られている。また、試験時間を短縮するため、複数のプロセスを用いて同時に試験を実行する方法が、例えば、特許文献2等に記載されて知られている。
特許公開平8−255113号公報 特許公開平4−148462号公報
前述した従来技術による周辺装置である外部記憶装置の検証方法は、外部記憶装置の大容量化に伴う試験時間の増大化に対する対策として不十分なものであった。
すなわち、一般に、外部記憶装置の接続のされ方はコンピュータシステム毎に異なり、それにより、同じ装置であっても性能が異なり、また、他の周辺装置の試験も同時に実行されることにより、実行時間が一定ではない。そのため、特許文献1に記載された従来技術での方法である、一定容量当たりの試験の実行時間を基にして、試験に掛かる時間を予測するという方法は、予測した試験完了時間と実際の試験実行時間との間に大幅なずれが生じてしまうという問題点を生じさせる。また、特許文献1に記載された従来技術は、試験の完了時間を求めることができるようになっても、その完了時間について、利用者からの早めたり、遅くしたりといった介入の手段が限られているという問題点が残るものである。
また、特許文献2での複数のプロセスを用いて同時に試験を実行する従来技術は、同時に実行可能なプロセス数がCPUの数に連動しており、負荷や実行時間に応じた制御が行われるものではないという問題点を有している。
本発明の目的は、前述した従来技術の問題点を解決し、試験を行う周辺装置である外部記憶装置の容量と与えられた試験時間または最大データ転送量とにより試験を実施するプロセスの数を変動させ、周辺装置の検証を効率的に行うことができるようにしたコンピュータシステム及び周辺装置の検証方法を提供することにある。
本発明によれば前記目的は、計算機と、周辺装置として外部記憶装置を含む複数の周辺装置とからなるコンピュータシステムにおいて、前記外部記憶装置に対してデータの読み取りまたは書き込みを行う一定時間の試験を1つの試験プロセスにより実施し、その一定時間と、その一定時間の試験での試験済み容量と、前記外部記憶装置の指定された試験範囲の容量とから、前記1つの試験プロセスを用いて試験を行った場合の前記外部記憶装置の指定された試験範囲の試験完了までの実行時間を予測する実行時間予測手段と、
前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させるプロセス生成手段と、
前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行するプロセス再配置手段とを備えることにより達成される。
本発明によれば、複数の試験プロセスにより試験での一定時間当たりの処理量の推移を基に試験プロセス数を制御することにより、利用者が試験完了時間を指示するだけで、大容量の外部記憶装置を効率良く試験を行うことができる。
本発明の一実施形態によるコンピュータシステムの構成を示すブロック図である。 本発明の実施形態により周辺装置の検証を行うコンピュータシステムにおける計算機の機能構成を示すブロック図である。 本発明の実施形態での処理を行った場合の時間経過と処理量の推移とを示す図である。 試験完了までの試験時間が指示され、外部記憶装置に対して短時間試験機構が有する試験プロセスにより一定時間の試験を行った後の状態を示す図である。 外部記憶装置に対して短時間試験機構が有する試験プロセスにより一定時間の試験行った後(図4に示す状態の後)にプロセス生成機構が生成した複数の試験プロセスが一定時間の試験を行った後の状態を示す図である。 最大データ転送量が指示され、外部記憶装置に対して短時間試験機構が有する試験プロセスにより一定時間の試験を行った後の状態を示す図である。 従来技術によるコンピュータシステムの構成を示すブロック図である。 周辺装置であるハードディスクドライブの検証を行う場合の中央処理装置とハードディスクドライブとの間のデータの流れを説明する図である。
以下、本発明による周辺装置の検証方法及び検証システムの実施形態を図面により詳細に説明する。
図1は本発明の一実施形態によるコンピュータシステムの構成を示すブロック図である。ここに示す本発明の実施形態によるコンピュータシステムは、周辺装置として複数の外部記憶装置を備えて構成され、周辺装置の検証を外部記憶装置に対して行うものとしたものである。
図1に示す本発明の実施形態によるコンピュータシステムは、図7に示した場合と同様に、計算機501と、1台以上の外部記憶装置502〜505を含む周辺装置、コンソール507とから構成される。このようなコンピュータシステムにおける周辺装置の動作試験を行う場合、作業者は、動作試験の指示508として、試験時間または最大データ転送量、試験対象装置、開始アドレス、終了アドレスの情報をコンソール507から入力すると共に、検証プログラム506を計算機501にロードして起動する。起動された検証プログラム506は、接続されている周辺装置としての外部記憶装置502〜505を検索して一覧表示し、コンソール507から試験対象の外部記憶装置502〜504が選択され、試験開始の指示が行われると、選択された外部記憶装置502〜504に対しての試験を行う。このとき、コンソール507から入力される作業者からの指示508としては、試験対象となる外部記憶装置の選択指示だけでなく、試験時間または最大データ転送量、開始アドレス、終了アドレス等の情報も含まれる。なお、以下の説明では、開始アドレス、終了アドレスが、選択した外部記憶装置の全容量を示すように指定されたものとしている。
そして、検証プログラム506は、選択された外部記憶装置、例えば、外部記憶装置502に対して、最初に、1プロセスによる一定の短時間、例えば、1分間だけ試験を行う。この短時間の試験の終了後、検証プログラムは、短時間の試験で試験が完了した容量と、選択された外部記憶装置の容量(指定された開始アドレス、終了アドレスにより決まる容量)とから指定された試験時間とにより、試験時間内で試験を終了することができるプロセス数を求め、次に、求められた複数のプロセスのそれぞれに試験が完了していない残りの試験対象領域を割り当てて、それらのプロセスを用いて一定の短時間、例えば、1分間だけ試験を行うことを、指定された外部記憶装置の容量の全ての試験が完了するまで繰り返す。なお、前述した検証プログラムでの試験の詳細については後述する。
図2は本発明の実施形態により周辺装置の検証を行うコンピュータシステムにおける計算機の機能構成を示すブロック図である。
周辺装置の検証を行うコンピュータシステムにおける計算機301は、図示しないが、よく知られているように、CPU、主メモリ、HDD等による記憶装置、表示装置、キーボード、マウス等による入力装置等を備えて構成されている。また、試験対象となる外部記憶装置302は、ディスクインタフェース312と、ハードディスクドライブ313とにより構成されている。検証プログラムは、前述の計算機301にインストールされて記憶装置に格納され、周辺装置の試験を行うときに、主メモリにロードされて、本発明の実施形態での処理を実行する。検証プログラムは、CPUにより実行されることにより、実行時間予測機構303、プロセス生成機構304、プロセス再配置機構305を構築し、これらの各機構が、容量取得コマンド306、試験プロセスを含む短時間試験機構307、複数の試験プロセス308〜311を生成する。そして、短時間試験機構307、複数の試験プロセス308〜311は、ディスクインタフェース312を介して、ハードディスクドライブ313の試験を行う。
前述において、実行時間予測機構303は、試験対象となる外部記憶装置302に対してその装置の容量を取得する容量取得コマンドコマンド(例えば、SCSIインタフェースにおけるreadcapacityコマンド)306を発行して試験対象の周辺装置としての外部記憶装置502の容量を求め、その後、短時間試験機構307に、その短時間試験機構307が有する試験プロセスにより一定時間(例えば、1分程度の短時間)の試験を実行させ、その試験後の処理量と試験対象装置の容量とから、1つのプロセスで試験を続けた場合の実行時間を予測する。
その後、プロセス生成機構304は、予測した実行時間と利用者が指示した試験完了時間とにより、利用者が指示した試験完了時間までに試験を完了することができるプロセス数を割り出し、複数の試験プロセス308〜311を生成し、これらの複数の試験プロセスにより一定時間(例えば、1分程度の短時間)の試験を並列に実行させる。プロセス再配置機構305は、複数の試験プロセスによる一定時間の試験の後に試験済みの容量を集計し、試験対象装置の容量と比較し、利用者が指示する試験完了時間と経過時間とを比較し、次の一定時間における試験プロセス数を決定して試験プロセス生成する。プロセス再配置機構305は、利用者が指示する試験完了時間の終了まで、前述した処理を繰り返す。
図3は前述したような本発明の実施形態での処理を行った場合の時間経過と処理量の推移とを示す図である。図3では、横軸に試験時間、縦軸に処理容量を示している。そして、横軸の時間t1の時点までの処理が、短時間試験機構307が有する試験プロセスにより一定時間(例えば、1分程度の短時間)の試験行った場合の処理であり、次のt1からt2までの処理が、複数の試験プロセス308〜311により一定時間(例えば、1分程度の短時間)の試験行った場合の処理である。本発明の実施形態では、複数の試験プロセスによるこのような処理が繰り返し行われることになる。
なお、本発明の実施形態では、短時間試験機構307が有する試験プロセスにより実行される一定の時間と、複数の試験プロセス308〜311により実行される一定の時間とは、同一の時間とするが、これらの時間を異ならせてもよい。
図3から判るように、前述したような本発明の実施形態によれば、一定時間の試験を複数のプロセスにより並列に実行し、プロセス数を再演算する処理を繰り返すことにより、図8に示して説明したようなバス202、203の帯域幅及びディスクインタフェース204での転送速度による上限はあるが、利用者が指示する試験完了時間内に試験対象装置の指定された全領域の試験を実施することができる。
前述した説明では、作業者からの指示の情報として、試験完了までの試験時間が指示された場合の処理について説明したが、次に、試験時間に代って、最大データ転送量が、作業者からの指示の情報として指示された場合の処理について説明する。
図2において、一定時間当たりの最大データ転送量の上限が与えられた場合、まず、実行時間予測機構303は、前述した場合と同様に、試験対象装置に対して当該装置の容量を取得する容量取得コマンド306を発行して試験対象の周辺装置としての外部記憶装置502の容量を求め、その後、短時間試験機構307に、その短時間試験機構307が有する試験プロセスにより一定時間(例えば、1分程度の短時間)の試験を実行させ、そのときのデータの転送量を求める。
次に、プロセス生成機構304は、試験を実際に実行しときの転送量に比較して、利用者が指示する最大データ転送量の方が大きい場合、利用者が指示する最大データ転送量に達するように並列に実行する複数の試験プロセス308〜311を生成し、これらの複数の試験プロセスにより一定時間(例えば、1分程度の短時間)の試験を並列に実行させる。
その後、プロセス再配置機構305は、並列実行させた実行プロセスでの試験が終了する一定時間後に試験済みの容量を集計して一定時間当たりのデータ転送量を算出し、この一定時間当たりのデータ転送量と利用者が指示する最大データ転送量と比較し、次の一定時間における試験プロセス数を決定する。このとき、試験プロセス数が1プロセスとなって、実際に実行した転送量より利用者が指示する最大データ転送量が小さい場合、入出力コマンドの実行を間引く、または、sleep 等の休止命令を実行することによりデータ転送量の調整を図る。
次に、図4〜図6を参照して、プロセス生成機構304、プロセス再配置機構305が生成する試験プロセスの数を求める処理について説明する。
図4は試験完了までの試験時間が指示され、外部記憶装置502に対して短時間試験機構307が有する試験プロセスにより一定時間の試験を行った後の状態を示す図である。図4では外部記憶装置502の容量601に対して、図3で説明した時間t1までの一定時間の試験で試験を完了した容量が容量602、残りの容量が容量603であるとして示している。
そして、本発明の実施形態では、この時点で、試験の完了した容量602と、外部記憶装置の容量601とから、次に示す式(1)、式(2)により、次の一定時間で並列に試験を行うプロセス数p1を求める。
1プロセスで続けた場合に掛かる時間tf
=外部記憶装置の容量601÷試験の完了した容量602×一定時間 ……(1)
プロセス数p1
=1プロセスで続けた場合の時間tf÷利用者が指示する試験完了時間 ……(2)
式(2)で求められたプロセス数p1の値は、小数点以下を繰り上げた値とされる。そして、本発明の実施形態におけるプロセス生成機構304は、試験の完了していない領域603の容量をプロセス数p1で割ったサイズを各子プロセスとしての複数の試験プロセスでの試験対象領域604〜606とし、求めたプロセス数だけ子プロセスである試験プロセス308〜311を生成し、それぞれの試験プロセス308〜311に一定時間の試験を行わせる。
図5は外部記憶装置302に対して短時間試験機構307が有する試験プロセスにより一定時間の試験行った後(図4に示す状態の後)にプロセス生成機構304が生成した複数の子プロセスである試験プロセスが一定時間の試験を行った後の状態を示す図である。
プロセス再配置機構305は、プロセス生成機構304が生成した複数の子プロセスである試験プロセス308〜311が一定時間の試験を行った後に割り込みを起こして各試験プロセス308〜311の処理を終了させ、各試験プロセスの実行結果より試験の完了した容量を集計し、複数のプロセスでの総合処理容量702を求め、外部記憶装置の容量601と複数プロセス(複数の子プロセス)で試験を行ったときの処理容量702とから、次に示す式(3)、式(4)により、前述した複数の試験プロセスで外部記憶装置の容量601の全容量を試験したとき掛かる時間である、この一定時間でのプロセス数で続けた場合に掛かる時間tgと、残り時間thとを求め、その結果から次の一定時間で並列に試験を行うプロセス数を求める。
この一定時間でのプロセス数で続けた場合に掛かる時間tg
=外部記憶装置の容量601÷試験完了した容量702×一定時間 ……(3)
残り時間th=利用者が指示する試験完了時間−経過時間 ……(4)
式(4)における経過時間は、一定時間にその繰り返し回数を乗じた時間である。そして、式(3)、式(4)で求めた時間の小数点以下を切り捨てて、時間tg≦時間thであった場合、プロセス数を変更せず、時間tg>時間thであった場合、次の一定時間はプロセス数を+1として試験を行う。
プロセス再配置機構305は、前述したような演算及び処理を行うことにより、プロセス生成機構304が生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計し、試験未完了の領域を算出し、試験未完了の領域を試験するのに必要な時間と実行時間予測機構303が予測した実行時間の残りとを比較して、目標の試験時間で試験が完了できるように、次の一定時間における試験プロセス数を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を試験終了まで、すなわち、外部記憶装置の指定された全領域の試験が終了するまで繰り返す。なお、この外部記憶装置の指定された全領域の試験が終了するまでの時間は、指定された試験時間に一致する。
本発明の実施形態では、前述したようにして求められたプロセス数により試験を一定時間実行し、その結果を基にプロセス数の再計算を行い、この処理を利用者が指示する試験完了時間まで繰り返し実行する。その際、プロセス数を増やしても一定時間当りの試験完了容量が増えない場合、そのプロセス数を固定として利用者が指示する試験完了時間まで試験を繰り返し実行する。
図6は最大データ転送量が指示され、外部記憶装置302に対して短時間試験機構307が有する試験プロセスにより一定時間の試験を行った後の状態を示す図である。図6では外部記憶装置502の容量601に対して、図3で説明した時間t1までの一定時間の試験で試験を完了した容量が容量802、残りの容量が容量803であるとして示しており、ここに示す状態は、図4に示したものと同一である。
本発明の実施形態は、作業者から最大データ転送量が与えられた場合にも、短時間試験機構307が周辺装置としての外部記憶装置に対して1プロセスによる一定の短時間試験を行う。そして、本発明の実施形態は、この短時間試験が完了した時点での試験の完了した容量と作業者から与えられた最大データ転送量とから、次に試験を行うために使用する試験プロセス数を求め、求められた複数の試験プロセスを生成し、それらの試験プロセスに一定時間の試験を行わせる処理を、周辺装置としての外部記憶装置の全容量の処理が終了するまで繰り返し実行する。
図6に示しているように、一定時間の短時間試験が完了した時点での試験の完了した容量802が一定時間当たりの転送量であるため、前述の作業者から与えられた最大データ転送量と試験の完了した容量802とから、次に示す式(5)により、試験を行うプロセス数p2を求めることができる。
プロセス数p2
=作業者が指示する最大データ転送量÷試験の完了した容量802 ……(5)
式(5)において、もし作業者が指示する最大データ転送量が一定時間当たりの転送量802より小さい場合、入出力コマンド実行の間にsleep コマンドを実行することにより、一定時間当たりの入出力コマンドの実行量を少なくして転送量を調整する。sleep コマンドに設定するsleep 時間ts1は、次に示す式(6)により求めることができる。
sleep時間ts1
=(一定時間あたりの転送量802−利用者が指示する最大データ転送量)÷一定時間当たりの転送量802 ……(6)
本発明の実施形態は、前述したように、最大データ転送量が指示され、その最大データ転送量が短時間試験機構307による一定の短時間試験での一定の短時間当たりの転送量802より小さい場合、入出力コマンド発行後に前述したsleep コマンドを発行し、そのコマンドで指定されるsleep 時間ts1の間、データ転送を中断することにより一定時間あたりの転送量を利用者が指示する最大データ転送量に近付けることができる。
前述した本発明の実施形態によれば、複数の試験プロセスにより試験での一定時間当たりの処理量の推移を基に試験プロセス数を制御することにより、利用者が試験完了時間を指示するだけで、大容量の外部記憶装置を効率良く試験を行うことができる。また、一定時間あたりの処理量の推移を基に、複数の試験プロセスの数と入出力コマンドの実行量とを制御することにより、利用者が最大データ転送量を指示するだけで、一定の負荷を掛ける試験を簡単に実現することができる。
前述した本発明の実施形態は、周辺装置が外部記憶装置であるとして説明したが、本発明は、周辺装置としてのネットワークに対する試験にも適用することができ、ネットワークの伝送帯域についての試験に利用することができる。
101、301、501 計算機
102〜105、302、502〜505 外部記憶装置
106、506 検証プログラム
107、507 コンソール
108、508 作業者からの指示
201 中央処理装置
202 内部バス
203 外部バス
204、312 ディスクインタフェース
205、313 ハードディスクドライブ
303 実行時間予測機構
304 プロセス生成機構
305 プロセス再配置機構
306 容量取得コマンド
307 短時間試験機構
308〜311 試験プロセス

Claims (2)

  1. 計算機と、周辺装置として外部記憶装置を含む複数の周辺装置とからなるコンピュータシステムにおいて、
    前記外部記憶装置に対してデータの読み取りまたは書き込みを行う一定時間の試験を1つの試験プロセスにより実施し、その一定時間と、その一定時間の試験での試験済み容量と、前記外部記憶装置の指定された試験範囲の容量とから、前記1つの試験プロセスを用いて試験を行った場合の前記外部記憶装置の指定された試験範囲の試験完了までの実行時間を予測する実行時間予測手段と、
    前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させるプロセス生成手段と、
    前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行するプロセス再配置手段とを備えることを特徴とするコンピュータシステム。
  2. 計算機と、周辺装置として外部記憶装置を含む複数の周辺装置とからなるコンピュータシステムにおける周辺装置の検証方法おいて、
    前記計算機は、実行時間予測手段と、プロセス生成手段と、プロセス再配置手段とを備え、
    前記実行時間予測手段は、
    前記外部記憶装置に対してデータの読み取りまたは書き込みを行う一定時間の試験を1つの試験プロセスにより実施し、その一定時間と、その一定時間の試験での試験済み容量と、前記外部記憶装置の指定された試験範囲の容量とから、前記1つの試験プロセスを用いて試験を行った場合の前記外部記憶装置の指定された試験範囲の試験完了までの実行時間を予測し、
    前記プロセス生成手段は、
    前記予測した実行時間と指示された最大データ転送量とから、指定された最大転送量で試験を行うのに必要な複数の試験プロセスの数及び前記外部記憶装置への入出力コマンドの量を算出し、前記複数の試験プロセスのそれぞれの試験領域を決定し、前記複数の試験プロセスを生成し、生成した複数の試験プロセスのそれぞれに前記試験領域を割り当てて試験を実行させ、
    前記プロセス再配置手段は、
    前記生成した複数の試験プロセスによる試験を一定時間後に終了させ、複数の試験プロセスによる試験済み容量を集計すると共に試験時の転送量を算出し、該算出された転送量と指示された最大データ転送量とを比較し、最大データ転送量となるように、次の一定時間における試験プロセス数及び入出力コマンドの量を算出し、各プロセスの試験領域を決定し、複数の試験プロセスを生成し、生成した複数の試験プロセスに試験を実行させる処理を繰り返し実行することを特徴とするコンピュータシステムにおける周辺装置の検証方法。


JP2009286441A 2009-12-17 2009-12-17 コンピュータシステム及び周辺装置の検証方法 Expired - Fee Related JP5486289B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009286441A JP5486289B2 (ja) 2009-12-17 2009-12-17 コンピュータシステム及び周辺装置の検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286441A JP5486289B2 (ja) 2009-12-17 2009-12-17 コンピュータシステム及び周辺装置の検証方法

Publications (2)

Publication Number Publication Date
JP2011128868A JP2011128868A (ja) 2011-06-30
JP5486289B2 true JP5486289B2 (ja) 2014-05-07

Family

ID=44291404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286441A Expired - Fee Related JP5486289B2 (ja) 2009-12-17 2009-12-17 コンピュータシステム及び周辺装置の検証方法

Country Status (1)

Country Link
JP (1) JP5486289B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5833972B2 (ja) * 2012-05-23 2015-12-16 株式会社日立製作所 検証装置及び検証方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148462A (ja) * 1990-10-12 1992-05-21 Fujitsu Ltd 共有メモリ試験方式
JP3238040B2 (ja) * 1995-03-17 2001-12-10 富士通株式会社 補助記憶装置の動作試験方法および装置
JP3092656B2 (ja) * 1996-08-01 2000-09-25 日本電気株式会社 試験プログラム実行制御方法
JPH1145215A (ja) * 1997-07-29 1999-02-16 Pfu Ltd システムバス評価/試験装置および方法および記録媒体
JP3214552B2 (ja) * 1998-03-31 2001-10-02 日本電気株式会社 情報処理装置の試験装置および方法
JP2004326386A (ja) * 2003-04-24 2004-11-18 Mitsubishi Electric Corp 評価支援装置及び評価支援方法及び評価支援プログラム
JP5217452B2 (ja) * 2008-01-25 2013-06-19 富士通株式会社 情報処理装置及びシステム、並びに、記憶領域管理方法及びプログラム

Also Published As

Publication number Publication date
JP2011128868A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
TWI410864B (zh) 在一處理環境中控制指令執行
TWI571737B (zh) 軟體測試系統、方法及其非暫態電腦可讀取紀錄媒體
US6110218A (en) Generation of multiple simultaneous random test cycles for hardware verification of multiple functions of a design under test
US8230382B2 (en) Model based simulation of electronic discharge and optimization methodology for design checking
WO2004051520A2 (en) System and method for automated electronic device design
US8805555B2 (en) Configuring a PID controller
GB2517717A (en) Testing of combined code changesets in a software product
US7502724B2 (en) Test simulator, test simulation program and recording medium
JP2009003683A (ja) ソフトウェア実行装置および協調動作方法
JP5486289B2 (ja) コンピュータシステム及び周辺装置の検証方法
JP2007004563A (ja) ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法
US7962796B2 (en) State testing device and methods thereof
JP2009104490A (ja) プログラムのテスト装置
US9582410B2 (en) Testing software on a computer system
TWI417786B (zh) 幫助一處理環境中之指令執行的方法、系統及程式產品
KR101785889B1 (ko) 반도체 테스트 프로그램 디버깅과 관련된 테스트 항목들의 우선순위를 결정하기 위한 장치 및 방법
JP5310397B2 (ja) 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体
KR101764509B1 (ko) 컨트롤러의 신뢰성을 검증 가능한 차지 스토리지 메모리 장치
JP5673197B2 (ja) 試験プログラムおよび試験方法
JP7493687B2 (ja) 生産計画装置、生産計画方法、及び生産計画プログラム
JP2006048149A (ja) 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体
WO2023238311A1 (ja) 検証システム及び検証方法
WO2021251001A1 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP5249123B2 (ja) 診断機能を備える装置、診断方法、およびプログラム
JP5390464B2 (ja) シミュレーション装置、シミュレーション装置の制御方法およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees