JP3092656B2 - 試験プログラム実行制御方法 - Google Patents
試験プログラム実行制御方法Info
- Publication number
- JP3092656B2 JP3092656B2 JP08203841A JP20384196A JP3092656B2 JP 3092656 B2 JP3092656 B2 JP 3092656B2 JP 08203841 A JP08203841 A JP 08203841A JP 20384196 A JP20384196 A JP 20384196A JP 3092656 B2 JP3092656 B2 JP 3092656B2
- Authority
- JP
- Japan
- Prior art keywords
- test program
- cpu
- program
- test
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は試験プログラムの実
行制御方法に関し、特に試験プログラムの実行時間を短
くする方法に関するものである。
行制御方法に関し、特に試験プログラムの実行時間を短
くする方法に関するものである。
【０００２】
【従来の技術】複数台ある中央処理装置（以下、ＣＰＵ
と呼ぶ）のテストを短時間で実施しようとする場合、特
に試験プログラムを外部記憶装置からメモリヘ移送する
手段が同時に１つしか使用できない場合に問題がある。
これに対し、従来は任意の試験プログラムをメモリにロ
ードした後、各々のＣＰＵが自分の作業エリアにこれを
コピーし、全てのＣＰＵで１つの試験プログラムを同時
に並行して実行することにより試験プログラムのロード
を１回にすることで、試験プログラムのロードに要する
時間を短くしようとしていた。
と呼ぶ）のテストを短時間で実施しようとする場合、特
に試験プログラムを外部記憶装置からメモリヘ移送する
手段が同時に１つしか使用できない場合に問題がある。
これに対し、従来は任意の試験プログラムをメモリにロ
ードした後、各々のＣＰＵが自分の作業エリアにこれを
コピーし、全てのＣＰＵで１つの試験プログラムを同時
に並行して実行することにより試験プログラムのロード
を１回にすることで、試験プログラムのロードに要する
時間を短くしようとしていた。
【０００３】
【発明が解決しようとする課題】しかし、この方法では
試験プログラムの試験内容によっては、例えばシステム
内のリソースを占有した試験環境を必要とする試験プロ
グラムは、試験環境構築のため、複数のＣＰＵで同時に
並行して試験を実行することができず、何等かの待ち合
わせ処理が必要となるという欠点があった。
試験プログラムの試験内容によっては、例えばシステム
内のリソースを占有した試験環境を必要とする試験プロ
グラムは、試験環境構築のため、複数のＣＰＵで同時に
並行して試験を実行することができず、何等かの待ち合
わせ処理が必要となるという欠点があった。
【０００４】
【課題を解決するための手段】本発明の試験プログラム
実行制御方法は、複数のＣＰＵが１つの記憶装置を共有
した計算機システムにおいて前記記憶装置内のメモリ領
域に試験プログラムをロ一ドし、これを各ＣＰＵが実行
することで計算機システムのテストを行う方法におい
て、メモリ領域を論理的に分割して各々ＣＰＵに静的に
割当てを行い、各々のメモリ領域に試験プログラムの実
行を制御するモニタプログラムを配置し、モニタプログ
ラムが試験プログラムを実行するときに前記試験プログ
ラムが他のＣＰＵで使用されているかどうかを常に検査
する手段を具備することにより、同時にひとつの試験プ
ログラムが複数のＣＰＵで実行されないよう試験プログ
ラムの使用に関し排他制御を実現するとともに、個々の
ＣＰＵが独立して試験プログラムを並行して実行できる
ようにし、更に、分割メモリ内に試験プログラムを蓄積
する手段を具備することにより、実行すべき試験プログ
ラムがすでにある分割メモリ内にロードされているとき
は、ＣＰＵに割り当てる分割メモリエリアを動的に切り
替えることで、試験プログラムのロード時間を不要にす
る機能を持たせたことを特徴とする。
実行制御方法は、複数のＣＰＵが１つの記憶装置を共有
した計算機システムにおいて前記記憶装置内のメモリ領
域に試験プログラムをロ一ドし、これを各ＣＰＵが実行
することで計算機システムのテストを行う方法におい
て、メモリ領域を論理的に分割して各々ＣＰＵに静的に
割当てを行い、各々のメモリ領域に試験プログラムの実
行を制御するモニタプログラムを配置し、モニタプログ
ラムが試験プログラムを実行するときに前記試験プログ
ラムが他のＣＰＵで使用されているかどうかを常に検査
する手段を具備することにより、同時にひとつの試験プ
ログラムが複数のＣＰＵで実行されないよう試験プログ
ラムの使用に関し排他制御を実現するとともに、個々の
ＣＰＵが独立して試験プログラムを並行して実行できる
ようにし、更に、分割メモリ内に試験プログラムを蓄積
する手段を具備することにより、実行すべき試験プログ
ラムがすでにある分割メモリ内にロードされているとき
は、ＣＰＵに割り当てる分割メモリエリアを動的に切り
替えることで、試験プログラムのロード時間を不要にす
る機能を持たせたことを特徴とする。
【０００５】本発明によればまた、複数のＣＰＵが１つ
の記憶装置を共有した計算機システムにおいて前記記憶
装置内のメモリ領域に試験プログラムをロ一ドし、これ
を各ＣＰＵが実行することで計算機システムのテストを
行う方法において、メモリ領域を論理的に分割して各々
ＣＰＵに静的に割当てを行い、各々のメモリ領域に試験
プログラムの実行を制御するモニタプログラムを配置
し、モニタプログラムが試験プログラムを実行するとき
に前記試験プログラムが他のＣＰＵで使用されているか
どうかを常に検査する手段を具備することにより、同時
にひとつの試験プログラムが複数のＣＰＵで実行されな
いよう試験プログラムの使用に関し排他制御を実現する
とともに、個々のＣＰＵが独立して試験プログラムを並
行して実行できるようにし、更に、前記ＣＰＵがｎ個の
場合に、前記記憶装置内は論理的に重なりあうことのな
い独立したｎ＋１個のスモールメモリ領域に分割され、
１つのスモールメモリ領域は、ｎ個のＣＰＵから共有し
て使用される領域であり、残りのスモールメモリ領域
は、ｎ個のＣＰＵ毎に用意されたスモールメモリであっ
て、モニタプログラムが格納される領域と試験プログラ
ムが格納される領域とに区分けされていることを特徴と
する試験プログラム実行制御方法が提供される。
の記憶装置を共有した計算機システムにおいて前記記憶
装置内のメモリ領域に試験プログラムをロ一ドし、これ
を各ＣＰＵが実行することで計算機システムのテストを
行う方法において、メモリ領域を論理的に分割して各々
ＣＰＵに静的に割当てを行い、各々のメモリ領域に試験
プログラムの実行を制御するモニタプログラムを配置
し、モニタプログラムが試験プログラムを実行するとき
に前記試験プログラムが他のＣＰＵで使用されているか
どうかを常に検査する手段を具備することにより、同時
にひとつの試験プログラムが複数のＣＰＵで実行されな
いよう試験プログラムの使用に関し排他制御を実現する
とともに、個々のＣＰＵが独立して試験プログラムを並
行して実行できるようにし、更に、前記ＣＰＵがｎ個の
場合に、前記記憶装置内は論理的に重なりあうことのな
い独立したｎ＋１個のスモールメモリ領域に分割され、
１つのスモールメモリ領域は、ｎ個のＣＰＵから共有し
て使用される領域であり、残りのスモールメモリ領域
は、ｎ個のＣＰＵ毎に用意されたスモールメモリであっ
て、モニタプログラムが格納される領域と試験プログラ
ムが格納される領域とに区分けされていることを特徴と
する試験プログラム実行制御方法が提供される。
【０００６】本発明によれば更に、複数の中央処理装置
（以下、ＣＰＵと呼ぶ）が１つの記憶装置を共有した計
算機システムにおいて前記記憶装置内のメモリ領域に試
験プログラムをロ一ドし、これを各ＣＰＵが実行するこ
とで計算機システムのテストを行う方法において、メモ
リ領域を論理的に分割して各々ＣＰＵに静的に割当てを
行い、各々のメモリ領域に試験プログラムの実行を制御
するモニタプログラムを配置し、モニタプログラムが試
験プログラムを実行するときに前記試験プログラムが他
のＣＰＵで使用されているかどうかを常に検査する手段
を具備することにより、同時にひとつの試験プログラム
が複数のＣＰＵで実行されないよう試験プログラムの使
用に関し排他制御を実現するとともに、個々のＣＰＵが
独立して試験プログラムを並行して実行できるように
し、更に、分割メモリ内に試験プログラムを蓄積する手
段を具備することにより、実行すべき試験プログラムが
すでにある分割メモリ内にロードされているときは、Ｃ
ＰＵに割り当てる分割メモリエリアを動的に切り替える
ことで、試験プログラムのロード時間を不要にする機能
を持たせ、しかも、前記ＣＰＵがｎ個の場合に、前記記
憶装置内は論理的に重なりあうことのない独立したｎ＋
１個のスモールメモリ領域に分割され、１つのスモール
メモリ領域は、ｎ個のＣＰＵから共有して使用される領
域であり、残りのスモールメモリ領域は、ｎ個のＣＰＵ
毎に用意されたスモールメモリであって、モニタプログ
ラムが格納される領域と試験プログラムが格納される領
域とに区分けされていることを特徴とする試験プログラ
ム実行制御方法が提供される。
（以下、ＣＰＵと呼ぶ）が１つの記憶装置を共有した計
算機システムにおいて前記記憶装置内のメモリ領域に試
験プログラムをロ一ドし、これを各ＣＰＵが実行するこ
とで計算機システムのテストを行う方法において、メモ
リ領域を論理的に分割して各々ＣＰＵに静的に割当てを
行い、各々のメモリ領域に試験プログラムの実行を制御
するモニタプログラムを配置し、モニタプログラムが試
験プログラムを実行するときに前記試験プログラムが他
のＣＰＵで使用されているかどうかを常に検査する手段
を具備することにより、同時にひとつの試験プログラム
が複数のＣＰＵで実行されないよう試験プログラムの使
用に関し排他制御を実現するとともに、個々のＣＰＵが
独立して試験プログラムを並行して実行できるように
し、更に、分割メモリ内に試験プログラムを蓄積する手
段を具備することにより、実行すべき試験プログラムが
すでにある分割メモリ内にロードされているときは、Ｃ
ＰＵに割り当てる分割メモリエリアを動的に切り替える
ことで、試験プログラムのロード時間を不要にする機能
を持たせ、しかも、前記ＣＰＵがｎ個の場合に、前記記
憶装置内は論理的に重なりあうことのない独立したｎ＋
１個のスモールメモリ領域に分割され、１つのスモール
メモリ領域は、ｎ個のＣＰＵから共有して使用される領
域であり、残りのスモールメモリ領域は、ｎ個のＣＰＵ
毎に用意されたスモールメモリであって、モニタプログ
ラムが格納される領域と試験プログラムが格納される領
域とに区分けされていることを特徴とする試験プログラ
ム実行制御方法が提供される。
【０００７】
【作用】本発明の試験プログラム実行制御方法は、１つ
の主記憶装置を論理的に分割し、複数個あるＣＰＵのそ
れぞれに１つずつ専用のメモリ領域を割当て、この上に
試験プログラムの実行制御を司るモニタプログラムを展
開し、モニタプログラムが試験プログラムを実行すると
きに前記プログラムが他のＣＰＵで使用されているかど
うかを常に検査し、各ＣＰＵに割当てられたメモリ領域
内に、試験プログラムを次々と蓄積する。
の主記憶装置を論理的に分割し、複数個あるＣＰＵのそ
れぞれに１つずつ専用のメモリ領域を割当て、この上に
試験プログラムの実行制御を司るモニタプログラムを展
開し、モニタプログラムが試験プログラムを実行すると
きに前記プログラムが他のＣＰＵで使用されているかど
うかを常に検査し、各ＣＰＵに割当てられたメモリ領域
内に、試験プログラムを次々と蓄積する。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１を参照すると、
本発明の実施の形態はｎ個の中央処理装置（以下、ＣＰ
Ｕと呼ぶ）１１、１２、…、１ｎと、ｎ個のＣＰＵから
共有して使用され試験プログラムがロードされる記憶装
置（以下、ＭＭＵと呼ぶ）２０と、試験プログラムをＭ
ＭＵ２０にロードしたり、ＣＰＵに対して動作指示を出
したりするためのサービスプロセッサ（以下、ＳＶＰと
呼ぶ）３０及び、外部記憶装置３１とから構成されてい
る。
て図面を参照して詳細に説明する。図１を参照すると、
本発明の実施の形態はｎ個の中央処理装置（以下、ＣＰ
Ｕと呼ぶ）１１、１２、…、１ｎと、ｎ個のＣＰＵから
共有して使用され試験プログラムがロードされる記憶装
置（以下、ＭＭＵと呼ぶ）２０と、試験プログラムをＭ
ＭＵ２０にロードしたり、ＣＰＵに対して動作指示を出
したりするためのサービスプロセッサ（以下、ＳＶＰと
呼ぶ）３０及び、外部記憶装置３１とから構成されてい
る。
【０００９】外部記憶装置３１には本発明により制御さ
れる試験プログラムと試験プログラムの実行制御を司る
モニタプログラム、およびモニタプログラムの実行準備
を整える初期設定プログラム（以降、ＩＬＰと呼ぶ）が
格納されている。各々のプログラムはある単位（以降、
セクションと呼ぶ）に分割されて格納されている。各々
のセクションはそれぞれユニークな名称が付与されて、
個々に識別できるようになっている。ＳＶＰ３０はｎ個
のＣＰＵ１１、１２、…、１ｎ全てとＭＭＵ２０との間
に専用の通信線を持ち、この通信線を介して外部記憶装
置３１にある試験プログラムのあるセクションをＭＭＵ
２０の特定の位置に送り込んだり、ｎ個のＣＰＵに対し
動作の開始、停止を個別に指示することなどが可能であ
る。
れる試験プログラムと試験プログラムの実行制御を司る
モニタプログラム、およびモニタプログラムの実行準備
を整える初期設定プログラム（以降、ＩＬＰと呼ぶ）が
格納されている。各々のプログラムはある単位（以降、
セクションと呼ぶ）に分割されて格納されている。各々
のセクションはそれぞれユニークな名称が付与されて、
個々に識別できるようになっている。ＳＶＰ３０はｎ個
のＣＰＵ１１、１２、…、１ｎ全てとＭＭＵ２０との間
に専用の通信線を持ち、この通信線を介して外部記憶装
置３１にある試験プログラムのあるセクションをＭＭＵ
２０の特定の位置に送り込んだり、ｎ個のＣＰＵに対し
動作の開始、停止を個別に指示することなどが可能であ
る。
【００１０】図２はＭＭＵ２０の内部をより詳細に示し
たものである。図２を参照すると、ＭＭＵ２０はＩＬＰ
によってその内部をｎ＋１個の領域に論理的に重なりあ
うことのない独立した領域に分割される。このｎ＋１個
の分割された領域をスモールメモリと呼ぶことにする
と、ｎ＋１個のスモールメモリは、ＳＭ２００、ＳＭ２
０１、ＳＭ２０２、…、ＳＭ２０ｎという番号が付与さ
れている。ＳＭ２００はｎ個のＣＰＵから共有して使用
されるスモールメモリである。ＳＭ２０１からＳＭ２０
ｎまではｎ個のＣＰＵ毎に用意されたスモールメモリで
あり、さらにその内部はモニタプログラムが格納される
領域と試験プログラムが格納される領域とに区分けされ
ている。この区分けされた領域をＳＭ２０ｉＭとＳＭ２
０ｉＰ（ｉ＝１〜ｎ）と呼ぶことにする。
たものである。図２を参照すると、ＭＭＵ２０はＩＬＰ
によってその内部をｎ＋１個の領域に論理的に重なりあ
うことのない独立した領域に分割される。このｎ＋１個
の分割された領域をスモールメモリと呼ぶことにする
と、ｎ＋１個のスモールメモリは、ＳＭ２００、ＳＭ２
０１、ＳＭ２０２、…、ＳＭ２０ｎという番号が付与さ
れている。ＳＭ２００はｎ個のＣＰＵから共有して使用
されるスモールメモリである。ＳＭ２０１からＳＭ２０
ｎまではｎ個のＣＰＵ毎に用意されたスモールメモリで
あり、さらにその内部はモニタプログラムが格納される
領域と試験プログラムが格納される領域とに区分けされ
ている。この区分けされた領域をＳＭ２０ｉＭとＳＭ２
０ｉＰ（ｉ＝１〜ｎ）と呼ぶことにする。
【００１１】図３はＩＬＰが試験プログラムを起動する
処理をステップで示したものである。
処理をステップで示したものである。
【００１２】次に、図１、図２および図３を参照して、
本発明の実施の形態の動作について説明する。操作員か
ら試験プログラムの実行が指示されるとＳＶＰ３０は外
部記憶装置３１にあるＩＬＰをＳＭ２００にロードし最
も若番のＣＰＵ（通常はＣＰＵ１１が選ばれる）にＩＬ
Ｐの実行開始を指示する。最初に、ＩＬＰは、図２に示
すように、ＭＭＵ２０をｎ＋１個のスモールメモリ領域
に分割する（ステップ３０１）。分割の方法は、ｎ個の
ＣＰＵがアクセスする論理アドレスの上限と下限を定義
するだけの簡単な方法から、論理アドレスから物理アド
レスを生成するハードウェアで提供されたアドレス変換
機構を利用してあるＣＰＵが他のＣＰＵに割り当てられ
たスモールメモリにアクセスをすることを未然に検出で
きるような高度な方法まで色々あるが、ここでは特に言
及しない。
本発明の実施の形態の動作について説明する。操作員か
ら試験プログラムの実行が指示されるとＳＶＰ３０は外
部記憶装置３１にあるＩＬＰをＳＭ２００にロードし最
も若番のＣＰＵ（通常はＣＰＵ１１が選ばれる）にＩＬ
Ｐの実行開始を指示する。最初に、ＩＬＰは、図２に示
すように、ＭＭＵ２０をｎ＋１個のスモールメモリ領域
に分割する（ステップ３０１）。分割の方法は、ｎ個の
ＣＰＵがアクセスする論理アドレスの上限と下限を定義
するだけの簡単な方法から、論理アドレスから物理アド
レスを生成するハードウェアで提供されたアドレス変換
機構を利用してあるＣＰＵが他のＣＰＵに割り当てられ
たスモールメモリにアクセスをすることを未然に検出で
きるような高度な方法まで色々あるが、ここでは特に言
及しない。
【００１３】続いて、試験プログラムの実行制御に共通
で使用するテーブルを共通データテーブルとしてｎ個の
ＣＰＵから共有されるスモールメモリＳＭ２００内に作
成する（ステップ３０２）。更に、前のステップで作成
したすべての共通データテーブルに対し初期設定を行う
（ステップ３０３）。ここで、共通データテーブルに
は、後述するように、ＣＰＵ状態管理テーブルやスモー
ルメモリ（ＳＭ）状態管理テーブル等がある。
で使用するテーブルを共通データテーブルとしてｎ個の
ＣＰＵから共有されるスモールメモリＳＭ２００内に作
成する（ステップ３０２）。更に、前のステップで作成
したすべての共通データテーブルに対し初期設定を行う
（ステップ３０３）。ここで、共通データテーブルに
は、後述するように、ＣＰＵ状態管理テーブルやスモー
ルメモリ（ＳＭ）状態管理テーブル等がある。
【００１４】その後、ＩＬＰはモニタプログラムが動作
するのに必要な環境を整えた後に、各ＣＰＵ毎に割り当
てられたスモールメモリ領域ＳＭ２０ｉＭ（ｉ＝２〜
ｎ）内に外部記憶装置３１からモニタプログラムをロー
ドして各ＣＰＵ１ｉ（ｉ＝２〜ｎ）にモニタプログラム
の実行を指示する（ステップ３０４，３０５）。モニタ
プログラムの実行を指示されたＣＰＵ１ｉ（ｉ＝２〜
ｎ）はＳＭ２００にある共通データテーブルをもとに試
験プログラムをセクション単位で自分のスモールメモリ
ＳＭ２０ｉＰ（ｉ＝２〜ｎ）内にロードして試験プログ
ラムの実行を進めていく。
するのに必要な環境を整えた後に、各ＣＰＵ毎に割り当
てられたスモールメモリ領域ＳＭ２０ｉＭ（ｉ＝２〜
ｎ）内に外部記憶装置３１からモニタプログラムをロー
ドして各ＣＰＵ１ｉ（ｉ＝２〜ｎ）にモニタプログラム
の実行を指示する（ステップ３０４，３０５）。モニタ
プログラムの実行を指示されたＣＰＵ１ｉ（ｉ＝２〜
ｎ）はＳＭ２００にある共通データテーブルをもとに試
験プログラムをセクション単位で自分のスモールメモリ
ＳＭ２０ｉＰ（ｉ＝２〜ｎ）内にロードして試験プログ
ラムの実行を進めていく。
【００１５】ＩＬＰはｎ−１個のＣＰＵにモニタプログ
ラムの実行を指示した後（ステップ３０６）、自らもモ
ニタプログラムをスモールメモリにロードし、モニタプ
ログラムに実行制御を移しＩＬＰ自身を消滅させる（ス
テップ３０７）。このようにして、ｎ個のＣＰＵ上で並
行して試験プログラムが実行される。
ラムの実行を指示した後（ステップ３０６）、自らもモ
ニタプログラムをスモールメモリにロードし、モニタプ
ログラムに実行制御を移しＩＬＰ自身を消滅させる（ス
テップ３０７）。このようにして、ｎ個のＣＰＵ上で並
行して試験プログラムが実行される。
【００１６】ＩＬＰがあるＣＰＵにモニタプログラムの
実行を指示するときの手順について図４および図５を参
照してもう少し詳しく説明する。図４はＩＬＰがモニタ
プログラムの実行を他のＣＰＵに指示するステップを示
したものである。また、図５は図３のステップ３０２で
作成された共通データテーブルのうち、ｎ個のＣＰＵの
状態を管理するためのＣＰＵ状態管理テーブルＴ１およ
びスモールメモリ状態管理テーブルＴ２がどのように構
成されているかを１つの具体例をあげて示したものであ
る。
実行を指示するときの手順について図４および図５を参
照してもう少し詳しく説明する。図４はＩＬＰがモニタ
プログラムの実行を他のＣＰＵに指示するステップを示
したものである。また、図５は図３のステップ３０２で
作成された共通データテーブルのうち、ｎ個のＣＰＵの
状態を管理するためのＣＰＵ状態管理テーブルＴ１およ
びスモールメモリ状態管理テーブルＴ２がどのように構
成されているかを１つの具体例をあげて示したものであ
る。
【００１７】図４において、ＩＬＰはＣＰＵ状態管理テ
ーブルＴ１を横方向にエントリを検索し、「未起動」状
態にあるＣＰＵを１つ選択する（ステップ４０１）。そ
して、スモールメモリ状態管理テーブルＴ２の中の選択
したＣＰＵに割り当てられているスモールメモリのエン
トリの表示を「未使用」から「使用中」に書換えて、当
該スモールメモリのモニタロード領域にモニタプログラ
ムをロードする（ステップ４０２）。次に、ＣＰＵ状態
管理テーブルＴ１の当該ＣＰＵのエントリの表示を「未
起動」から「モニタ」と表示し、当該ＣＰＵにモニタプ
ログラムの実行を指示する（ステップ４０３）。そし
て、ＣＰＵ状態管理テーブルＴ１中に「未起動」と表示
しているエントリがなくなるまで、言い換えれば全ての
ＣＰＵにモニタプログラムの起動を行うまでステップ４
０１からステップ４０３の処理を繰り返す（ステップ４
０４）。
ーブルＴ１を横方向にエントリを検索し、「未起動」状
態にあるＣＰＵを１つ選択する（ステップ４０１）。そ
して、スモールメモリ状態管理テーブルＴ２の中の選択
したＣＰＵに割り当てられているスモールメモリのエン
トリの表示を「未使用」から「使用中」に書換えて、当
該スモールメモリのモニタロード領域にモニタプログラ
ムをロードする（ステップ４０２）。次に、ＣＰＵ状態
管理テーブルＴ１の当該ＣＰＵのエントリの表示を「未
起動」から「モニタ」と表示し、当該ＣＰＵにモニタプ
ログラムの実行を指示する（ステップ４０３）。そし
て、ＣＰＵ状態管理テーブルＴ１中に「未起動」と表示
しているエントリがなくなるまで、言い換えれば全ての
ＣＰＵにモニタプログラムの起動を行うまでステップ４
０１からステップ４０３の処理を繰り返す（ステップ４
０４）。
【００１８】次に、本発明の請求項１に記載された例に
ついて図面を参照して詳細に説明する。図６はＩＬＰか
らモニタプログラムの実行を指示されたＣＰＵが試験プ
ログラムを自分に割り当てられたスモールメモリにロー
ドして共通データテーブルを使用しながら実行制御する
際のステップについてその詳細を示したものである。ま
た、図７はＩＬＰを作成する共通データテーブルであ
り、外部記憶装置３１に格納されている試験プログラム
のセクション名一覧と各セクションが現在どのＣＰＵで
使用されているかを示す情報を保持した試験プログラム
管理テーブルＴ３の構成についてその一具体例を示した
ものである。
ついて図面を参照して詳細に説明する。図６はＩＬＰか
らモニタプログラムの実行を指示されたＣＰＵが試験プ
ログラムを自分に割り当てられたスモールメモリにロー
ドして共通データテーブルを使用しながら実行制御する
際のステップについてその詳細を示したものである。ま
た、図７はＩＬＰを作成する共通データテーブルであ
り、外部記憶装置３１に格納されている試験プログラム
のセクション名一覧と各セクションが現在どのＣＰＵで
使用されているかを示す情報を保持した試験プログラム
管理テーブルＴ３の構成についてその一具体例を示した
ものである。
【００１９】ＩＬＰから起動を指示されたＣＰＵは自分
のＣＰＵ番号をもとに試験プログラム管理テーブルＴ３
を縦方向にサーチし「未実行」と表示されているセクシ
ョンを検索する（ステップ６０１、６０２および図７の
矢印Ａ）。そして、「未実行」と表示されているセクシ
ョンを見つけると、今度はこのセクション名をもとに、
当該セクションが他のＣＰＵで実行されているかどうか
を横方向に向かって一斉にチェックする（ステップ６０
３および、図７の矢印Ｂ）。
のＣＰＵ番号をもとに試験プログラム管理テーブルＴ３
を縦方向にサーチし「未実行」と表示されているセクシ
ョンを検索する（ステップ６０１、６０２および図７の
矢印Ａ）。そして、「未実行」と表示されているセクシ
ョンを見つけると、今度はこのセクション名をもとに、
当該セクションが他のＣＰＵで実行されているかどうか
を横方向に向かって一斉にチェックする（ステップ６０
３および、図７の矢印Ｂ）。
【００２０】このとき、当該セクションが他のＣＰＵで
「使用中」と表示されていた場合は、当該セクションが
他のＣＰＵで使用されているため、当該セクションの実
行は見送り、次のエントリを検索する（ステップ６０
４）。もし、当該セクションが他のＣＰＵで実行されて
いない、すなわち未使用状態のセクションであるなら
ば、検索時に縦横が交差したエントリ（図７のエントリ
Ｘ）の表示を「未実行」から「使用中」に書き換える
（ステップ６０５）。そして、当該セクションを自分に
割り当てられたスモールメモリのプログラムロード領域
にロードしセクションの実行を開始する（ステップ６０
６）。そして、セクションの実行が終わると、図７のエ
ントリＸを「実行済」に書き換える（ステップ６０
７）。ステップ６０８において、すべてのセクションが
「実行済」という表示になるまで、ステップ６０１から
ステップ６０７までの処理を繰り返し、試験プログラム
管理テーブルＴ３にあるすべてのセクションの実行を繰
り返す。
「使用中」と表示されていた場合は、当該セクションが
他のＣＰＵで使用されているため、当該セクションの実
行は見送り、次のエントリを検索する（ステップ６０
４）。もし、当該セクションが他のＣＰＵで実行されて
いない、すなわち未使用状態のセクションであるなら
ば、検索時に縦横が交差したエントリ（図７のエントリ
Ｘ）の表示を「未実行」から「使用中」に書き換える
（ステップ６０５）。そして、当該セクションを自分に
割り当てられたスモールメモリのプログラムロード領域
にロードしセクションの実行を開始する（ステップ６０
６）。そして、セクションの実行が終わると、図７のエ
ントリＸを「実行済」に書き換える（ステップ６０
７）。ステップ６０８において、すべてのセクションが
「実行済」という表示になるまで、ステップ６０１から
ステップ６０７までの処理を繰り返し、試験プログラム
管理テーブルＴ３にあるすべてのセクションの実行を繰
り返す。
【００２１】ＩＬＰからモニタプログラムの起動を指示
された各々のＣＰＵは独立して図６のステップに沿って
処理を行う。従って、試験プログラム管理テーブルＴ３
に示されたすべてのセクションは、排他制御のもと、複
数の異なるＣＰＵで並行して実行されることになる。
された各々のＣＰＵは独立して図６のステップに沿って
処理を行う。従って、試験プログラム管理テーブルＴ３
に示されたすべてのセクションは、排他制御のもと、複
数の異なるＣＰＵで並行して実行されることになる。
【００２２】次に、本発明の請求項２に記載された例に
ついて図面を参照して詳細に説明する。本例では、図４
のステップ４０２においてＩＬＰがモニタプログラムを
ロードしてＣＰＵｉにモニタプログラムの実行を指示す
る際、ＣＰＵｉ（ｉ＝１、…、ｎ）はスモールメモリ状
態管理テーブルＴ２を検索し、最初に見つけた使用可能
状態にあるスモールメモリのモニタロード領域にモニタ
プログラムをロードする。このとき、ＣＰＵ状態管理テ
ーブルＴ１のＣＰＵｉのエントリには使用したスモール
メモリのモニタロード領域の識別番号「ＳＭ２０ｊＭ」
（ｊ＝１、…、ｎ）を書き込む。このとき、かならずし
もｉ＝ｊでなくてもよい。さらに、本例では、図７の試
験プログラム管理テーブルＴ３の代わりに図８に示した
試験プログラム管理テーブルＴ４を使用し、「未使用」
状態にあるセクションを検索し、これをスモールメモリ
領域にロードし実行する。
ついて図面を参照して詳細に説明する。本例では、図４
のステップ４０２においてＩＬＰがモニタプログラムを
ロードしてＣＰＵｉにモニタプログラムの実行を指示す
る際、ＣＰＵｉ（ｉ＝１、…、ｎ）はスモールメモリ状
態管理テーブルＴ２を検索し、最初に見つけた使用可能
状態にあるスモールメモリのモニタロード領域にモニタ
プログラムをロードする。このとき、ＣＰＵ状態管理テ
ーブルＴ１のＣＰＵｉのエントリには使用したスモール
メモリのモニタロード領域の識別番号「ＳＭ２０ｊＭ」
（ｊ＝１、…、ｎ）を書き込む。このとき、かならずし
もｉ＝ｊでなくてもよい。さらに、本例では、図７の試
験プログラム管理テーブルＴ３の代わりに図８に示した
試験プログラム管理テーブルＴ４を使用し、「未使用」
状態にあるセクションを検索し、これをスモールメモリ
領域にロードし実行する。
【００２３】このときセクションのロードを極力少なく
するための処理について図９を参照して詳しく説明す
る。図９によれば、ある「未使用」状態にあるセクショ
ンをロードしようとしたとき、試験プログラム管理テー
ブルＴ４からセクションのロード領域をチェックする
（ステップ９０１）。そして、ステップ９０２におい
て、選択したセクションがＣＰＵｋに割り当てられてい
るスモールメモリＳＭ２０ｋＰに「ロード済」と表示さ
れている場合、ＣＰＵｊはスモールメモリ状態管理テー
ブルＴ２のＳＭ２０ｋの表示を「使用中」という表示を
行い、セクションのロードはスキップしてＳＭ２０ｋＰ
にあるセクションを実行する（ステップ９０３、９０
４）。
するための処理について図９を参照して詳しく説明す
る。図９によれば、ある「未使用」状態にあるセクショ
ンをロードしようとしたとき、試験プログラム管理テー
ブルＴ４からセクションのロード領域をチェックする
（ステップ９０１）。そして、ステップ９０２におい
て、選択したセクションがＣＰＵｋに割り当てられてい
るスモールメモリＳＭ２０ｋＰに「ロード済」と表示さ
れている場合、ＣＰＵｊはスモールメモリ状態管理テー
ブルＴ２のＳＭ２０ｋの表示を「使用中」という表示を
行い、セクションのロードはスキップしてＳＭ２０ｋＰ
にあるセクションを実行する（ステップ９０３、９０
４）。
【００２４】一方、ステップ９０２において、選択した
セクションのセクションロード領域の表示が「未ロー
ド」の表示の場合は、スモールメモリ状態管理テーブル
Ｔ２を検索し、「未使用」状態の表示のあるスモールメ
モリ領域を１つ選びだす（ステップ９０５）。次に、当
該スモールメモリの表示を「未使用」から「使用中」に
書き換え、当該スモールメモリのプログラムロード領域
を使用して、選択したセクションをロードする（ステッ
プ９０６）。そして、当該セクションのロード領域の表
示を「未ロード」から「ＳＭ２０ｊＰ」に書き換え（ス
テップ９０７）、セクションを実行する（ステップ９０
８）。
セクションのセクションロード領域の表示が「未ロー
ド」の表示の場合は、スモールメモリ状態管理テーブル
Ｔ２を検索し、「未使用」状態の表示のあるスモールメ
モリ領域を１つ選びだす（ステップ９０５）。次に、当
該スモールメモリの表示を「未使用」から「使用中」に
書き換え、当該スモールメモリのプログラムロード領域
を使用して、選択したセクションをロードする（ステッ
プ９０６）。そして、当該セクションのロード領域の表
示を「未ロード」から「ＳＭ２０ｊＰ」に書き換え（ス
テップ９０７）、セクションを実行する（ステップ９０
８）。
【００２５】さて、セクションの実行が終わると使用し
ていたスモールメモリに対し、スモールメモリ状態管理
テーブルＴ２の表示を「未使用」に書き換えて処理を終
える（ステップ９０９）。以上のように、実行しようと
しているセクションが、既に別のＣＰＵに割り当てられ
たスモールメモリのプログラムロード領域にロードされ
ているときは、各々のＣＰＵに割り当てるスモールメモ
リの番号を動的に変えることにより、余計なセクション
のロードを無くすことが実現できる。この方法によれ
ば、ｎ個のＣＰＵが並行して異なるセクションを走行し
ているとスモールメモリ領域には一度実行されたセクシ
ョンがどんどん蓄積されていくことになる。ここで、既
にセクションがロードされているスモールメモリ領域を
ｎ個のＣＰＵに動的に割り当てることにより、それぞれ
のセクションのロード回数は１回で済むことになり、ｎ
が大きければ大きいほどロードに要する時間が省けると
いう効果も大きくなる。ただし、あるＣＰＵが使用した
試験プログラムを別の試験プログラムで再度使用する場
合、試験プログラム実行後の試験プログラムのデータ定
義部を初めてロードした直後の値と一致させておく必要
があるが、その手段については特に言及しない。例え
ば、スモールメモリ領域ＳＭ２０ｉＰを大きく２つに分
けて、片方の領域にセクションをロードし、セクション
を実行するときにもう一方にコピーして使用すること
で、プログラムの原版を常にメモリ上に保存しておくと
いった従来の技術を利用することができる。
ていたスモールメモリに対し、スモールメモリ状態管理
テーブルＴ２の表示を「未使用」に書き換えて処理を終
える（ステップ９０９）。以上のように、実行しようと
しているセクションが、既に別のＣＰＵに割り当てられ
たスモールメモリのプログラムロード領域にロードされ
ているときは、各々のＣＰＵに割り当てるスモールメモ
リの番号を動的に変えることにより、余計なセクション
のロードを無くすことが実現できる。この方法によれ
ば、ｎ個のＣＰＵが並行して異なるセクションを走行し
ているとスモールメモリ領域には一度実行されたセクシ
ョンがどんどん蓄積されていくことになる。ここで、既
にセクションがロードされているスモールメモリ領域を
ｎ個のＣＰＵに動的に割り当てることにより、それぞれ
のセクションのロード回数は１回で済むことになり、ｎ
が大きければ大きいほどロードに要する時間が省けると
いう効果も大きくなる。ただし、あるＣＰＵが使用した
試験プログラムを別の試験プログラムで再度使用する場
合、試験プログラム実行後の試験プログラムのデータ定
義部を初めてロードした直後の値と一致させておく必要
があるが、その手段については特に言及しない。例え
ば、スモールメモリ領域ＳＭ２０ｉＰを大きく２つに分
けて、片方の領域にセクションをロードし、セクション
を実行するときにもう一方にコピーして使用すること
で、プログラムの原版を常にメモリ上に保存しておくと
いった従来の技術を利用することができる。
【００２６】
【発明の効果】以上説明したように、本発明の試験プロ
グラム実行制御方法は試験環境の構築のためのリソース
の競合が発生する試験プログラムに対して、複数のＣＰ
Ｕが使用する試験プログラムの排他制御を行いつつ、複
数のＣＰＵが並行して試験プログラムを実行すること、
および試験プログラムのロード回数を極力少ない回数で
済むよう試験プログラムを分割メモリ領域に蓄積するこ
とにより、システム全体のテスト実行に要する時間を、
従来の試験プログラムの実行方法と比較して、短く出来
るという効果がある。
グラム実行制御方法は試験環境の構築のためのリソース
の競合が発生する試験プログラムに対して、複数のＣＰ
Ｕが使用する試験プログラムの排他制御を行いつつ、複
数のＣＰＵが並行して試験プログラムを実行すること、
および試験プログラムのロード回数を極力少ない回数で
済むよう試験プログラムを分割メモリ領域に蓄積するこ
とにより、システム全体のテスト実行に要する時間を、
従来の試験プログラムの実行方法と比較して、短く出来
るという効果がある。
【図１】本発明の試験プログラム実行制御方法が適用さ
れる計算機システムの構成図である。
れる計算機システムの構成図である。
【図２】図１に示された記憶装置の内部を示した説明図
である。
である。
【図３】本発明でＩＬＰが試験プログラムを起動する処
理の流れを示すフローチャート図である。
理の流れを示すフローチャート図である。
【図４】本発明でＩＬＰがｎ個のＣＰＵに対してモニタ
プログラムの実行を行う際の流れを示すフローチャート
図である。
プログラムの実行を行う際の流れを示すフローチャート
図である。
【図５】本発明においてＩＬＰが作成する共通データテ
ーブルの一例を示した図である。
ーブルの一例を示した図である。
【図６】本発明においてＣＰＵが試験プログラムを実行
する際の流れを示すフローチャート図である。
する際の流れを示すフローチャート図である。
【図７】本発明でＩＬＰが作成する共通データテーブル
の他の例を示した図である。
の他の例を示した図である。
【図８】本発明においてＩＬＰが作成する共通データテ
ーブルの更に他の例を示した図である。
ーブルの更に他の例を示した図である。
【図９】本発明において試験プログラムをロードして実
行する際の流れを示すフローチャート図である。
行する際の流れを示すフローチャート図である。
１１，１２，１ｎ 中央処理装置（ＣＰＵ） ２０ 記憶装置 ３０ サービスプロセッサ ３１ 外部記憶装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/26 G06F 12/02 G06F 15/16 - 15/177
Claims (3)
- 【請求項１】 複数の中央処理装置（以下、ＣＰＵと呼
ぶ）が１つの記憶装置を共有した計算機システムにおい
て前記記憶装置内のメモリ領域に試験プログラムをロ一
ドし、これを各ＣＰＵが実行することで計算機システム
のテストを行う方法において、メモリ領域を論理的に分
割して各々ＣＰＵに静的に割当てを行い、各々のメモリ
領域に試験プログラムの実行を制御するモニタプログラ
ムを配置し、モニタプログラムが試験プログラムを実行
するときに前記試験プログラムが他のＣＰＵで使用され
ているかどうかを常に検査する手段を具備することによ
り、同時にひとつの試験プログラムが複数のＣＰＵで実
行されないよう試験プログラムの使用に関し排他制御を
実現するとともに、個々のＣＰＵが独立して試験プログ
ラムを並行して実行できるようにし、更に、分割メモリ
内に試験プログラムを蓄積する手段を具備することによ
り、実行すべき試験プログラムがすでにある分割メモリ
内にロードされているときは、ＣＰＵに割り当てる分割
メモリエリアを動的に切り替えることで、試験プログラ
ムのロード時間を不要にする機能を持たせたことを特徴
とする試験プログラム実行制御方法。 - 【請求項２】 複数の中央処理装置（以下、ＣＰＵと呼
ぶ）が１つの記憶装置を共有した計算機システムにおい
て前記記憶装置内のメモリ領域に試験プログラムをロ一
ドし、これを各ＣＰＵが実行することで計算機システム
のテストを行う方法において、メモリ領域を論理的に分
割して各々ＣＰＵに静的に割当てを行い、各々のメモリ
領域に試験プログラムの実行を制御するモニタプログラ
ムを配置し、モニタプログラムが試験プログラムを実行
するときに前記試験プログラムが他のＣＰＵで使用され
ているかどうかを常に検査する手段を具備することによ
り、同時にひとつの試験プログラムが複数のＣＰＵで実
行されないよう試験プログラムの使用に関し排他制御を
実現するとともに、個々のＣＰＵが独立して試験プログ
ラムを並行して実行できるようにし、更に、前記ＣＰＵ
がｎ個の場合に、前記記憶装置内は論理的に重なりあう
ことのない独立したｎ＋１個のスモールメモリ領域に分
割され、１つのスモールメモリ領域は、ｎ個のＣＰＵか
ら共有して使用される領域であり、残りのスモールメモ
リ領域は、ｎ個のＣＰＵ毎に用意されたスモールメモリ
であって、モニタプログラムが格納される領域と試験プ
ログ ラムが格納される領域とに区分けされていることを
特徴とする試験プログラム実行制御方法。 - 【請求項３】 複数の中央処理装置（以下、ＣＰＵと呼
ぶ）が１つの記憶装置を共有した計算機システムにおい
て前記記憶装置内のメモリ領域に試験プログラムをロ一
ドし、これを各ＣＰＵが実行することで計算機システム
のテストを行う方法において、メモリ領域を論理的に分
割して各々ＣＰＵに静的に割当てを行い、各々のメモリ
領域に試験プログラムの実行を制御するモニタプログラ
ムを配置し、モニタプログラムが試験プログラムを実行
するときに前記試験プログラムが他のＣＰＵで使用され
ているかどうかを常に検査する手段を具備することによ
り、同時にひとつの試験プログラムが複数のＣＰＵで実
行されないよう試験プログラムの使用に関し排他制御を
実現するとともに、個々のＣＰＵが独立して試験プログ
ラムを並行して実行できるようにし、更に、分割メモリ
内に試験プログラムを蓄積する手段を具備することによ
り、実行すべき試験プログラムがすでにある分割メモリ
内にロードされているときは、ＣＰＵに割り当てる分割
メモリエリアを動的に切り替えることで、試験プログラ
ムのロード時間を不要にする機能を持たせ、しかも、前
記ＣＰＵがｎ個の場合に、前記記憶装置内は論理的に重
なりあうことのない独立したｎ＋１個のスモールメモリ
領域に分割され、１つのスモールメモリ領域は、ｎ個の
ＣＰＵから共有して使用される領域であり、残りのスモ
ールメモリ領域は、ｎ個のＣＰＵ毎に用意されたスモー
ルメモリであって、モニタプログラムが格納される領域
と試験プログラムが格納される領域とに区分けされてい
ることを特徴とする試験プログラム実行制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08203841A JP3092656B2 (ja) | 1996-08-01 | 1996-08-01 | 試験プログラム実行制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08203841A JP3092656B2 (ja) | 1996-08-01 | 1996-08-01 | 試験プログラム実行制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1049397A JPH1049397A (ja) | 1998-02-20 |
| JP3092656B2 true JP3092656B2 (ja) | 2000-09-25 |
Family
ID=16480594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08203841A Expired - Fee Related JP3092656B2 (ja) | 1996-08-01 | 1996-08-01 | 試験プログラム実行制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092656B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5093242B2 (ja) * | 2007-10-16 | 2012-12-12 | 富士通株式会社 | 自己診断処理を行う情報処理装置、自己診断処理方法及び自己診断処理プログラム |
| JP5486289B2 (ja) * | 2009-12-17 | 2014-05-07 | 株式会社日立製作所 | コンピュータシステム及び周辺装置の検証方法 |
| JP5505192B2 (ja) * | 2010-08-17 | 2014-05-28 | 富士通株式会社 | 競合試験装置 |
| WO2013105237A1 (ja) * | 2012-01-11 | 2013-07-18 | 富士通株式会社 | 試験プログラム、試験方法、及び処理装置 |
| WO2018133085A1 (en) * | 2017-01-23 | 2018-07-26 | Shenzhen Xpectvision Technology Co., Ltd. | A radiation detector with dynamically allocated memory for particle counting |
-
1996
- 1996-08-01 JP JP08203841A patent/JP3092656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1049397A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574914A (en) | Method and apparatus for performing system resource partitioning | |
| US8151275B2 (en) | Accessing copy information of MMIO register by guest OS in both active and inactive state of a designated logical processor corresponding to the guest OS | |
| US8453015B2 (en) | Memory allocation for crash dump | |
| US4914570A (en) | Process distribution and sharing system for multiple processor computer system | |
| JP3160149B2 (ja) | ディスク制御装置の無停止プログラム変更方法およびディスク制御装置 | |
| US6952793B2 (en) | Computer system and methods for acquiring dump information and system recovery | |
| JPH04268927A (ja) | メモリ管理方法 | |
| KR20090079012A (ko) | 가상 머신의 상태를 저장, 복원하는 방법 및 장치 | |
| JP2000506659A (ja) | マルチプロセッサデータ処理システム内でメモリを割り当てる方法 | |
| US9229765B2 (en) | Guarantee real time processing of soft real-time operating system by instructing core to enter a waiting period prior to transferring a high priority task | |
| CN104980454A (zh) | 一种资源数据共享方法、服务器及系统 | |
| JPH06250928A (ja) | 情報処理装置 | |
| US7574696B2 (en) | Multiprocessor application interface requiring no utilization of a multiprocessor operating system | |
| JP2002073378A (ja) | 計算機システムのダンプ取得方法および装置 | |
| JP3092656B2 (ja) | 試験プログラム実行制御方法 | |
| CN104700255B (zh) | 多进程处理方法、装置和系统 | |
| US6948009B2 (en) | Method, system, and article of manufacture for increasing processor utilization | |
| US8578383B2 (en) | Intelligent pre-started job affinity for non-uniform memory access computer system | |
| US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
| CN108334401B (zh) | 实现逻辑卷动态分配并支持虚拟机动态迁移的系统及方法 | |
| JPH0713823A (ja) | 仮想計算機システムにおけるファイル資源管理方式 | |
| KR102456017B1 (ko) | 응용 프로그램간 파일 공유 장치 및 방법 | |
| CN110383248A (zh) | 控制多核处理器的方法和相关计算机 | |
| JP2022150968A (ja) | メモリ制御システム | |
| JP2535584B2 (ja) | 実記憶固定処理計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000628 |
|
| LAPS | Cancellation because of no payment of annual fees |