CN110383248A - 控制多核处理器的方法和相关计算机 - Google Patents

控制多核处理器的方法和相关计算机 Download PDF

Info

Publication number
CN110383248A
CN110383248A CN201780080914.5A CN201780080914A CN110383248A CN 110383248 A CN110383248 A CN 110383248A CN 201780080914 A CN201780080914 A CN 201780080914A CN 110383248 A CN110383248 A CN 110383248A
Authority
CN
China
Prior art keywords
core
request
software application
control method
affairs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780080914.5A
Other languages
English (en)
Inventor
塞德里克·库尔托
格扎维埃·让
马德莱娜·福热尔
吉勒·米勒
朱利安·索佩纳
朱莉娅·拉沃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Institut National de Recherche en Informatique et en Automatique INRIA
Sorbonne Universite
Original Assignee
Thales SA
Institut National de Recherche en Informatique et en Automatique INRIA
Sorbonne Universite
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA, Institut National de Recherche en Informatique et en Automatique INRIA, Sorbonne Universite filed Critical Thales SA
Publication of CN110383248A publication Critical patent/CN110383248A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

本发明涉及一种用于多核处理器的控制方法，该多核处理器包括根据基于不同时间窗口(F)的共享策略共享至少一个公共材料资源(12)的多个核(10)，每个时间窗口(F)归属于至少一个核(10)。该控制方法包括：对通过由核(10)运行的软件应用(AP)发出的、并要求核(10)与公共资源(12)之间的事务的请求进行预期；在归属于所述核(10)的用于访问公共资源(12)的未来时间窗口(F)中计划事务；实现计划的事务，并将数据加载到所述核(10)的专用高速缓冲存储器(16)中；以及将数据从专用高速缓冲存储器(16)恢复到软件应用(AP)。

Description

控制多核处理器的方法和相关计算机
技术领域
本发明涉及多核处理器计算机领域，该多核处理器计算机包括共享公共材料资源的多个物理上分离的核。
背景技术
多核处理器的每个核是在物理上与其他核分离的计算单元。多个核的存在允许并行地执行多个软件应用，以便提供更好的整体性能。
为了执行软件应用，所述核使用公共材料资源。这些公共资源例如是存储器，特别是主存储器、互连网络、计算机的输入/输出接口(或I/O接口)(例如PCIe快速总线或以太网)或多个核与这些不同的公共材料资源之间的互连接口。
所述核可同时执行多个软件应用，每个核执行一个或多个软件应用。这种同时执行导致多核处理器对数据的处理时间的不确定性。
例如，当主存储器必须同时响应由软件应用发出的多个事务时，按顺序处理事务是常见的，这导致某些软件应用的执行的延迟。这种冲突被称为“干扰”。
从软件应用的角度来看，干扰减慢了公共材料资源的响应时间，继而导致软件应用的执行的延迟。这些延迟能够构成软件应用的大部分执行时间。
但是，大多数机载电子系统，如在航空电子领域、航空航天领域或铁路领域中使用的那些机载电子系统，在处理时间的持续时间内需要确定性以满足认证约束。
工业中遇到的另一个问题是计算机和提供以由计算机执行的软件应用的集成过程，这通常是迭代的。在迭代集成过程期间可出现干扰，导致集成过程的一个步骤中的性能突然劣化，从而使集成过程的先前步骤受到质疑。
发明内容
本发明的一个目的是提出一种用于控制实现有效控制方法的多核处理器的方法，该方法允许良好地使用公共材料资源，同时在数据的处理持续时间内提供良好水平的确定性。
为此，本发明提出了一种用于多核处理器的控制方法，多核处理器包括多个物理上分离的核，多个物理上分离的核根据基于不同时间窗口的共享策略共享至少一个公共材料资源，每个时间窗口归属于至少一个核用于访问公共材料资源，所述控制方法包括：
在软件应用实际发出请求之前，对通过由核运行的软件应用发出的、并要求核与公共资源之间的事务的请求进行预期；
在归属于核的用于访问公共资源的未来时间窗口中计划事务；
在时间窗口中实现计划的事务，并将数据加载到核的专用高速缓冲存储器中；以及
当软件应用实际发出请求时，将数据从专用高速缓冲存储器恢复到软件应用。
单独考虑或根据任何技术上可能的组合考虑，所述控制方法可选地包括以下特征中的一个或多个：
在计划事务和实现事务之间，核继续执行来自专用高速缓冲存储器的软件应用；
当软件应用发出系统调用时，触发预期步骤和计划步骤；
当触发页面错误时，触发预期步骤和计划步骤，该页面错误是由发出请求的发出引起的，发出请求要求在核和公共资源之间的事务来服务于发出请求，预期请求与发出请求分离；
在发出请求之后，计划预期请求；
触发由软件应用发出的请求引起的例外；
通过软件访问控制器来执行预期步骤和计划步骤，该软件访问控制器被配置为实现公共资源的共享策略；以及
通过检测已经要求事务的先前请求的序列、并将检测到的请求序列与预定义的请求特征序列进行比较来确定预期请求，每个预定义的请求特征序列与预定义的预期请求相关联。
本发明还涉及一种计算机，该计算机包括多核处理器，多核处理器具有多个物理上分离的核和由核共享的并且根据基于分离的时间窗口的共享策略能够由核访问的至少一个公共材料资源，每个时间窗口归属于至少一个核用于访问公共材料资源，其中，用于控制核和公共材料资源之间的事务的至少一个软件访问控制器，和/或在核上实现的软件应用被配置用于实现根据如上定义的控制方法。
附图说明
通过阅读以下仅作为示例提供的描述，并参考附图，将更好地理解本发明及其优点，其中：
图1是机载航空电子系统的计算机的示意图，该计算机包括具有共享公共资源的多个核的多核处理器；
图2至图4是说明共享公共资源的时间划分的时间线。
具体实施方式
在图1中，飞行器4上的航空电子系统2具有计算机6，计算机6具有多核处理器8，多核处理器8包括多个核10、由核10共享的公共资源12和电子互连14，核10通过电子互连14访问公共资源12。
核10在物理上是分离的。每个核10是单独的计算单元，包括其自身的电子组件，该电子组件与其他核10的电子组件分离。
公共资源12是由核10共享的材料资源。公共资源12例如是诸如主存储器、共享高速缓冲存储器(例如称为高速缓存L2的2级存储器或称为高速缓存L3的3级存储器)或输入/输出接口(或I/O接口)的存储器。输入/输出接口使得可以在通信总线(未示出)上发射或接收信号，通信总线例如是用于在多个计算机之间或在计算机与测量探针或致动器之间通信的航空电子系统的通信总线。
互连14例如是互连总线。优选地，处理器8的所有核10通过由互连14形成的相同和单个装置而连接到公共资源12。
每个核10能够执行一个或多个有用的软件应用，优选地在计算机操作系统(OS)的控制下，OS是由核10执行的特定软件应用，并且其通过有用软件应用来控制对核10可访问的软件或硬件资源(包括公共资源12)的使用。在下文中，术语“软件应用AP”是指由核10执行的有用的软件应用或计算机操作系统。
在其执行期间，由核10执行的软件应用AP激发核10，生成由核10处理的请求。请求通常对应于在可寻址存储器空间的确定地址处的读请求或写请求。
每个核10具有专用高速缓冲存储器16，该专用高速缓冲存储器16仅由该核10使用，并且被物理地集成到核10中。专用高速缓冲存储器16用于存储从公共资源12加载的数据，并且该数据可能潜在地通过由核10执行的软件应用AP来请求。
如果与软件应用AP发出的请求相对应的数据存在于专用高速缓冲存储器16中，则可以在核10处处理该请求，而不生成对公共存储器12的访问。
如果与软件应用AP发出的请求相对应的数据不存在于专用高速缓冲存储器16中，则核10必须执行与公共资源12的事务，以加载数据并将该数据的副本存储在专用高速缓冲存储器16中。在下文中，“事务”是指所确定的核10和所确定的公共资源12之间的数据交换。
在一个实施例中，每个核10包括软件访问控制器18，以控制该核10对公共资源12的访问。
访问控制器18是介于由核10执行的应用(包括由核10执行的操作系统)和核10本身之间的软件层。访问控制器18是计算机程序，其包括专用于该程序的代码指令。访问控制器18例如被集成到管理程序中。
核10在本地执行其自身的访问控制器18，而不调用公共资源12。访问控制器18包括完全存储在核10的专用高速缓冲存储器16中并且仅使用核10的专用高速缓冲存储器16可执行的代码指令。
核10的专用高速缓冲存储器16具有足够的容量来执行访问控制器18。因此，核10对访问控制器18的执行不需要向公共资源12发出事务，其会干扰公共资源12中的其他核10的活动。
每个核10的访问控制器18被配置为拦截核10执行的软件应用AP发送到核10并且要求核10向公共资源12发出的相应事务的每个请求，并且计划该事务。
在一个实施例中，存储在专用高速缓冲存储器16中的数据被组织在数据页面中，并且在专用高速缓冲存储器16中没有与请求相关联的数据的情况下，核10被配置为触发页面错误。
然后，访问控制器18例如被配置为在页面错误期间被执行，该页面错误通过从软件应用AP发出请求来触发，该软件应用AP由不存在于核10的专用高速缓冲存储器16中的目标数据的核10执行。
在多个核10执行软件应用AP期间，多个核10竞争公共资源12的使用。然而，所确定的单个核10和所确定的单个公共资源12之间的每个事务必须以有限的时间成本来完成。
因此，多个核10共享公共资源12需要定义公共资源共享策略12，即，限制公共资源12中多个不同核10的竞争活动的一组规则。
每个核10的访问控制器18被配置为通过实现公共资源12的共享策略来执行必要的事务。
该控制方法基于单独的时间窗口F实现至少一个公共资源12的共享策略，每个时间窗口F被分配给一个或多个特定核10用于访问公共资源12。只有时间窗口F所归属的核10，才被授权在该时间窗口F期间访问公共资源12。
在一个实施例中，每个时间窗口F都只归属于单个核10。因此，由多个核10向公共资源12发出的多个请求将暂时被隔离。这种用于材料资源的共享策略是时分多址(TDMA)类型的。在一个变型例中，至少一个时间窗口F被分配给多个核10。
图2示出了根据现有技术的控制方法。
时间窗口F被归属于核10，用于访问公共资源12。
交叉影线时段对应于核10从专用高速缓冲存储器16执行软件应用AP，并且中间白色时段对应于当数据在专用高速缓冲存储器16中不可用时，软件应用AP的执行的中断。
软件应用AP默认地从核10的专用高速缓冲存储器16执行(图2中的第一交叉影线时段)。软件应用AP在操作期间发出从专用高速缓冲存储器16提供的请求。
在时刻T，软件应用AP发出访问专用高速缓冲存储器16中不可用的数据的请求，并且因此要求核10和公共资源12之间的事务，来将该数据加载到专用高速缓冲存储器16中，并且为软件应用AP恢复该数据。
该请求在位于归属于核10的用于访问公共资源12的时间窗口F之外的时刻T发出。然后，核10必须分析该请求，等待归属于核10的用于访问公共资源12的下一个时间窗口F，以执行与公共资源12的事务，并且恢复与来自软件应用AP的请求相对应的数据(图2中的白色时段)。
一旦数据恢复并加载到专用高速缓冲存储器16中，就继续从专用高速缓冲存储器16执行软件应用AP(图2中的第二交叉影线时段)。
软件应用AP的执行在分析请求、等待下一个时间窗口F和实现事务期间被中断。在软件应用AP发出请求与恢复软件应用AP的数据之间的持续时间包括请求的分析持续时间、归属于核10的用于访问公共资源12的下一个时间窗口F的等待持续时间以及事务的持续时间。时间窗口F的等待持续时间能够构成软件应用的大部分执行时间。这里描述的控制方法是确定性的，却是无效的。
如图3所示，根据本发明的控制方法旨在优化对至少一个公共资源12的访问时间。这允许相对于软件应用AP的执行，在周期提前中使用特定的时间窗口F，而不需要等待持续时间。
该控制方法包括：
-在软件应用AP实际发出请求之前，对通过由核10运行的软件应用AP发出的、并要求与公共资源12之间的事务的请求进行预期；
-在归属于核10的用于访问公共资源12的未来时间窗口F中对事务进行计划，并且在该未来时间窗口F中没有计划事务；
-在时间窗口F中实现计划的事务，并将数据加载到核10的专用高速缓冲存储器16中；以及
-当软件应用AP实际发出请求时，将数据从专用高速缓冲存储器16恢复到软件应用AP。
优选地，在尚未计划事务的空闲时间窗口F中计划事务。
期望在软件应用AP实际发出请求之前的时间窗口F中计划事务。优选地，在尚未计划事务的下一空闲时间窗口F中计划事务。
如图3所示，在位于核10未使用的时间窗口F之前的时刻TA处预期请求访问公共资源12，使得可以在一直保持为未被核10使用的时间窗口F期间，将数据加载到专用高速缓冲存储器16中，并且在发出请求的时刻T，当软件应用AP实际发出请求时，恢复用于执行软件应用的数据。
此外，如图3所示，当预期到发出请求时，计划事务，并且在该计划和计划事务期间的时间窗口F之间继续由核10执行来自专用高速缓冲存储器16的软件应用AP。考虑到事务被预期并且对于软件应用AP的执行来说还不是必需的，则可以继续执行软件应用AP。
然后，在软件应用AP实际发出请求时，数据是可用的。结果，大大减少了软件应用AP的执行持续时间。因此，如图3所示，在软件应用AP发出请求之后立即进行数据的恢复。
可选地，如图4所示，控制方法包括在完成预期事务期间的时间窗口F期间从专用高速缓冲存储器16收回数据。数据收回是针对从公共资源12中的专用高速缓冲存储器16收回的数据的写入事务。该收回的数据已可选地同时被软件应用AP修改。
这使得可以通过避免在软件应用AP发出请求期间等待时间窗口F。来最佳地使用将一直保持为未被核10使用的时间窗口F，以便访问公共资源。
在一个实施例中，核10包括软件访问控制器18，以控制核10对公共资源12的访问。访问控制器18是介于由核10执行的应用(包括由核10执行的操作系统)和核10本身之间的软件层。访问控制器18是计算机程序，其包括专用于该程序的代码指令。例如，访问控制器18是管理程序。
核10在本地执行其自身的访问控制器18，而不调用公共资源12。访问控制器18包括代码指令，该代码指令完全存储在核10的专用高速缓冲存储器16中并且是仅使用核10的专用高速缓冲存储器16可执行的。
核10的专用高速缓冲存储器16具有足够的容量来执行访问控制器18。因此，核10对访问控制器18的执行不需要向公共资源12发出事务，向公共资源12发出事务将干扰公共资源12中的其他核10的活动。
每个核10的访问控制器18被配置为拦截由该核10执行的软件应用AP发送到核10的每个请求，从而导致核10朝向公共资源12潜在地发出相应事务，并且如果适用的话，则在归属于核10的用于访问公共资源12的时间窗口F中命令发出事务。
核10的访问控制器18被配置为实现公共资源12的共享策略。
为了实现控制方法，适当地，一方面在软件应用AP的执行期间的适当时刻，触发预期步骤和计划步骤，并且另一方面，确定预期请求并且在自由分配的窗口中计划事务。
在一个实施例中，软件应用AP被配置为在软件应用AP的执行的确定步骤中，发出超调用以触发预期步骤和计划步骤。软件应用AP的代码被修改以集成超调用，使得可以触发预期步骤和计划步骤。
超调用的发出将中断软件应用AP的执行并触发访问控制器18的执行。
访问控制器18被配置为确定预期请求，以及在空闲时间窗口F中计划事务，该预期请求能够由软件应用AP紧急发出并且要求与公共资源12的事务。
该实施例使得可以在特别适合于软件应用AP的执行该软件应用AP的时刻，对每个软件应用AP进行编程，以具体地触发预期步骤和计划步骤。
在变型例中，在触发由软件应用AP发出的第一请求引起的页面错误期间触发预期步骤和计划步骤。
实际上，在页面错误的情况下，核10中断软件应用AP的执行，并且访问控制器18被激活以执行已经触发了页面错误的第一请求的数据的加载事务。
访问控制器18被配置为确定能够由软件应用AP紧急发出并且要求与公共资源12的事务的第二预期请求，并且在空闲时间窗口F中计划第二请求的事务。预期的第二请求当然不同于触发页面错误的发出的第一请求。
在该实施例中，已经触发页面错误的发出的第一请求的事务将在下一个空闲时间窗口F中完成，并且预期的第二请求的事务将在另一个随后的空闲时间窗口F中计划，从而不延迟与发出的第一请求相关并且已经触发页面错误的事务。
该实施例使得可以避免修改由核10执行的软件应用的代码，并且适用于由核10执行的任何软件应用AP。
可选地，预期步骤由软件应用AP在其执行期间请求的“例外”触发。例外是由软件应用AP的执行导致并且需要中断软件应用AP的执行的例外情形。
对由软件应用AP的执行触发的例外的说明，使得可以通过预期要求事务的未来请求，最频繁地触发预期步骤，以提高多核处理器的性能。
在不同的实施例中，访问控制器18被配置为确定可随后由软件应用AP发出的预期请求。
为此，例如，访问控制器18被配置为记录针对软件应用AP进行的事务的轨迹，并且根据先前针对软件应用AP进行的事务来确定预期请求。
访问控制器18例如包括软件逻辑控制器，该软件逻辑控制器被配置为根据先前针对软件应用AP进行的事务来确定预期请求。
为了预测请求，可以执行来自软件应用AP的请求的剖析。
例如，这样的剖析使得能够确定将特征请求序列与可能关联的请求关联起来的请求表20。因此，如果检测到请求的特征序列，则将预期请求确定为与请求的特征序列相关联的可能请求。
在软件应用AP的一个或多个执行期间，通过软件应用AP的仿真操作和/或通过软件应用AP的静态分析来完成软件应用AP的请求的剖析。
在一个或多个核10上实现控制方法，并且用于共享一个或多个公共资源12。实现控制方法的每个核10可以被独立地配置成实现预期步骤和计划步骤。
在多个公共资源12的情况下，可以考虑确定用于公共资源12的共享策略，根据该共享策略，每个时间窗口F归属于单个核10，以便访问所有的公共资源12。
在变型例中，可以考虑确定用于多个公共资源12的共享策略，根据该共享策略，至少一个相同的时间窗口F归属于用于第一公共资源12的第一核10和用于第二公共资源12的第二核10，其中，第二公共资源12与第一公共资源12不同，第二核10与第一核10不同。如果第一核10不与第二核10竞争第一公共资源12和第二公共资源12，则这是可能的。
因此，根据本发明的控制方法使得可以在软件应用实际发出请求之前，通过在周期提前中执行事务、通过预测或预期要求事务的请求以及提前执行事务，来减少软件应用在包含访问控制器18的多核处理器上的执行时间。
该控制方法特别适用于如前所述的航空电子系统的计算机。该控制方法更普遍地适用于任何计算机，特别是需要在有限时间内处理来自软件应用的请求的计算机。该控制方法特别适用于航空电子系统、航空航天系统或铁路系统上的计算机。

Claims (9)

1.一种用于多核处理器的控制方法，多核处理器包括多个物理上分离的核(10)，多个物理上分离的核(10)根据基于不同时间窗口(F)的共享策略共享至少一个公共材料资源(12)，每个时间窗口(F)归属于至少一个核(10)用于访问公共材料资源(12)，所述控制方法包括：
在软件应用(AP)实际发出请求之前，对通过由核(10)运行的软件应用(AP)发出的、并要求核(10)与公共资源(12)之间的事务的请求进行预期；
在归属于核(10)的用于访问公共资源(12)的未来时间窗口(F)中计划事务；
在时间窗口(F)中实现计划的事务，并将数据加载到核(10)的专用高速缓冲存储器(16)中；以及
当软件应用(AP)实际发出请求时，将数据从专用高速缓冲存储器(16)恢复到软件应用(AP)。
2.根据权利要求1所述的控制方法，其中，在计划事务和实现事务之间，核(10)继续执行来自专用高速缓冲存储器(16)的软件应用(AP)。
3.根据权利要求1或2所述的控制方法，包括：
当软件应用(AP)发出系统调用时，触发预期步骤和计划步骤。
4.根据前述权利要求中任一项所述的控制方法，所述控制方法包括：
当触发页面错误时，触发预期步骤和计划步骤，该页面错误是由发出请求的发出引起的，发出请求要求在核(10)和公共资源(12)之间的事务来服务于发出请求，预期请求与发出请求分离。
5.根据权利要求1所述的控制方法，其中，在发出请求之后，计划预期请求。
6.根据前述权利要求中任一项所述的控制方法，包括：
触发由软件应用(AP)发出的请求引起的例外。
7.根据前述权利要求中任一项所述的控制方法，其中，通过软件访问控制器(18)来执行预期步骤和计划步骤，该软件访问控制器(18)被配置为实现公共资源(12)的共享策略。
8.根据前述权利要求中任一项所述的控制方法，其中，通过检测已经要求事务的先前请求的序列、并将检测到的请求序列与预定义的请求特征序列进行比较来确定预期请求，每个预定义的请求特征序列与预定义的预期请求相关联。
9.一种计算机，该计算机包括多核处理器，多核处理器具有多个物理上分离的核(10)和由核(10)共享的并且根据基于分离的时间窗口的共享策略能够由核(10)访问的至少一个公共材料资源(12)，每个时间窗口归属于至少一个核(10)用于访问公共材料资源(12)，其中，用于控制核(10)和公共材料资源(12)之间的事务的至少一个软件访问控制器(18)，和/或在核(10)上实现的软件应用(AP)被配置用于实现根据前述权利要求中任一项所述的控制方法。
CN201780080914.5A 2016-12-26 2017-12-26 控制多核处理器的方法和相关计算机 Pending CN110383248A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR16/01859 2016-12-26
FR1601859A FR3061327B1 (fr) 2016-12-26 2016-12-26 Procede de controle d'un processeur multi-coeurs et calculateur associe
PCT/EP2017/084589 WO2018122221A1 (fr) 2016-12-26 2017-12-26 Procédé de contrôle d'un processeur multi-coeurs et calculateur associé

Publications (1)

Publication Number Publication Date
CN110383248A true CN110383248A (zh) 2019-10-25

Family

ID=59030987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780080914.5A Pending CN110383248A (zh) 2016-12-26 2017-12-26 控制多核处理器的方法和相关计算机

Country Status (5)

Country Link
US (1) US20200117500A1 (zh)
EP (1) EP3559810A1 (zh)
CN (1) CN110383248A (zh)
FR (1) FR3061327B1 (zh)
WO (1) WO2018122221A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114327777B (zh) * 2021-12-30 2022-07-29 元心信息科技集团有限公司 确定全局页目录的方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217280A1 (en) * 2008-02-21 2009-08-27 Honeywell International Inc. Shared-Resource Time Partitioning in a Multi-Core System
CN102483840A (zh) * 2009-08-21 2012-05-30 英派尔科技开发有限公司 向处理器核分配高速缓冲存储器关联性
CN102622329A (zh) * 2011-02-11 2012-08-01 微软公司 多核计算机中的远程核操作
US20130013834A1 (en) * 2010-03-18 2013-01-10 Fujitsu Limited Multi-core processor system, arbiter circuit control method, and computer product
US20130013864A1 (en) * 2011-07-06 2013-01-10 Advanced Micro Devices, Inc. Memory access monitor
US20140359225A1 (en) * 2013-05-28 2014-12-04 Electronics And Telecommunications Research Institute Multi-core processor and multi-core processor system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3010201B1 (fr) * 2013-09-03 2016-12-23 Thales Sa Calculateur comprenant un processeur multicoeur et procede de controle d'un tel calculateur

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090217280A1 (en) * 2008-02-21 2009-08-27 Honeywell International Inc. Shared-Resource Time Partitioning in a Multi-Core System
CN102483840A (zh) * 2009-08-21 2012-05-30 英派尔科技开发有限公司 向处理器核分配高速缓冲存储器关联性
US20130013834A1 (en) * 2010-03-18 2013-01-10 Fujitsu Limited Multi-core processor system, arbiter circuit control method, and computer product
CN102622329A (zh) * 2011-02-11 2012-08-01 微软公司 多核计算机中的远程核操作
US20130013864A1 (en) * 2011-07-06 2013-01-10 Advanced Micro Devices, Inc. Memory access monitor
US20140359225A1 (en) * 2013-05-28 2014-12-04 Electronics And Telecommunications Research Institute Multi-core processor and multi-core processor system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GUY DURRIEU等: "Predictable Flight Management System Implementation on a Multicore Processor", 《EMBEDDED REAL TIME SOFTWARE (ERTS’14)》 *
GUY DURRIEU等: "Predictable Flight Management System Implementation on a Multicore Processor", 《EMBEDDED REAL TIME SOFTWARE (ERTS’14)》, 28 February 2014 (2014-02-28) *

Also Published As

Publication number Publication date
EP3559810A1 (fr) 2019-10-30
WO2018122221A1 (fr) 2018-07-05
FR3061327B1 (fr) 2019-05-31
FR3061327A1 (fr) 2018-06-29
US20200117500A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US9021178B2 (en) High performance path for command processing
JPH03147047A (ja) 入出力チャネル経路上の負荷を均衡させる方法及びコンピュータ・システム
US7971004B2 (en) System and article of manufacture for dumping data in processing systems to a shared storage
US9367492B2 (en) Storage virtualization apparatus causing access request process to be delayed based on incomplete count and storage virtualization method
US20160378703A1 (en) Management of allocation for alias devices
US20130332932A1 (en) Command control method
JP2009087282A (ja) 並列計算システムおよび並列計算方法
CN106407022B (zh) 用于在虚拟机之间通讯的方法和装置
CN110569200A (zh) 计算机平台资源共享控制器和关联的资源共享方法
JP5158576B2 (ja) 入出力制御システム、入出力制御方法、及び、入出力制御プログラム
JP6311365B2 (ja) 記憶領域管理装置、記憶領域管理方法及び記憶領域管理プログラム
CN104951244B (zh) 用于存取数据的方法和设备
JP6229733B2 (ja) 情報処理装置、方法、プログラム及び記録媒体
CN110383248A (zh) 控制多核处理器的方法和相关计算机
CN106844234B (zh) 数据写入方法及装置、双活系统
JP5673396B2 (ja) 情報処理システム、情報処理プログラム、情報処理方法
CN110674167A (zh) 数据库操作方法、装置、计算机设备和存储介质
US8862793B2 (en) Storage system, control device, and storage system control method of controlling storage system
JP5093242B2 (ja) 自己診断処理を行う情報処理装置、自己診断処理方法及び自己診断処理プログラム
JP6836536B2 (ja) ストレージシステム及びｉｏ処理の制御方法
JP3092656B2 (ja) 試験プログラム実行制御方法
JPH04288638A (ja) コンピュータシステム
US20240111456A1 (en) Storage device controller and method capable of allowing incoming out-of-sequence write command signals
RU2714219C1 (ru) Способ и система для планирования передачи операций ввода/вывода
CN109388592A (zh) 采用用户空间存储驱动器内的多个排队结构来提高速度

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination