JPH1145215A - システムバス評価／試験装置および方法および記録媒体 - Google Patents
システムバス評価／試験装置および方法および記録媒体Info
- Publication number
- JPH1145215A JPH1145215A JP9203533A JP20353397A JPH1145215A JP H1145215 A JPH1145215 A JP H1145215A JP 9203533 A JP9203533 A JP 9203533A JP 20353397 A JP20353397 A JP 20353397A JP H1145215 A JPH1145215 A JP H1145215A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- test
- system bus
- setting
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 従来のシステムバス評価／試験方法は、最初
に簡単なプログラム構成による単体試験後に単体評価を
行い、次に機能主体形のテストプログラムにより基本機
能を確認後、ＯＳ配下で動作するベンチマークテストな
どにより行うという方法であった。このため、ＯＳの開
発が完了するまでシステムバス評価／試験が行えず、シ
ステムバスの単体試験からシステムバス評価／試験まで
の期間が非常に長く掛かるという問題点があった。ま
た、ＯＳ配下のシステムバス評価／試験は、その測定結
果に問題があった場合、原因がハードウェアまたはソフ
トウェアによるものかを切り分ける作業に時間がかかる
という問題点があった。 【解決手段】 システムバス評価／試験をＯＳを使用せ
ず、テストプログラム単独で行うようにすることによ
り、ＯＳの開発が完了するのを待つ必要もなくなり、シ
ステムバス単体試験からシステムバス評価／試験までの
期間を大幅に短縮できる。
に簡単なプログラム構成による単体試験後に単体評価を
行い、次に機能主体形のテストプログラムにより基本機
能を確認後、ＯＳ配下で動作するベンチマークテストな
どにより行うという方法であった。このため、ＯＳの開
発が完了するまでシステムバス評価／試験が行えず、シ
ステムバスの単体試験からシステムバス評価／試験まで
の期間が非常に長く掛かるという問題点があった。ま
た、ＯＳ配下のシステムバス評価／試験は、その測定結
果に問題があった場合、原因がハードウェアまたはソフ
トウェアによるものかを切り分ける作業に時間がかかる
という問題点があった。 【解決手段】 システムバス評価／試験をＯＳを使用せ
ず、テストプログラム単独で行うようにすることによ
り、ＯＳの開発が完了するのを待つ必要もなくなり、シ
ステムバス単体試験からシステムバス評価／試験までの
期間を大幅に短縮できる。
Description
【０００１】
【発明の属する技術分野】この発明は、システムバス評
価／試験装置および方法に関するものであり、特に、シ
ステムバス評価／試験を汎用のオペレーティングシステ
ム（以下、ＯＳと示す）を使用せず、テストプログラム
単独で行うようにする。
価／試験装置および方法に関するものであり、特に、シ
ステムバス評価／試験を汎用のオペレーティングシステ
ム（以下、ＯＳと示す）を使用せず、テストプログラム
単独で行うようにする。
【０００２】
【従来の技術】従来のシステムバス評価／試験方法は、
最初に簡単なプログラム構成による単体試験後に単体評
価を行い、次に機能主体形のテストプログラムにより基
本機能を確認後、ＯＳ配下で動作するベンチマークテス
トにより行うという方法で行われていた。
最初に簡単なプログラム構成による単体試験後に単体評
価を行い、次に機能主体形のテストプログラムにより基
本機能を確認後、ＯＳ配下で動作するベンチマークテス
トにより行うという方法で行われていた。
【０００３】また、従来メモリとプロセッサ間、または
プロセッサとプロセッサ間のシステムバス評価／試験方
法は、簡単なプログラムを実行させ、波形を観測するこ
とで行っていた。
プロセッサとプロセッサ間のシステムバス評価／試験方
法は、簡単なプログラムを実行させ、波形を観測するこ
とで行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
システムバス評価／試験方法は、最終的にＯＳ配下で行
うため、ＯＳの開発が完了するまでシステムバス評価／
試験が行えず、システムバスの単体試験からシステムバ
ス評価／試験までの期間が非常に長く掛かるという問題
点があった。
システムバス評価／試験方法は、最終的にＯＳ配下で行
うため、ＯＳの開発が完了するまでシステムバス評価／
試験が行えず、システムバスの単体試験からシステムバ
ス評価／試験までの期間が非常に長く掛かるという問題
点があった。
【０００５】また、ＯＳ配下のシステムバス評価／試験
では、その測定結果に問題があった場合、原因がハード
ウェアの動作によるものか、ソフトウェアの制御による
ものかの切り分け作業が必要になる。そして、その切り
分け作業が長時間かかることがあるという問題点があっ
た。
では、その測定結果に問題があった場合、原因がハード
ウェアの動作によるものか、ソフトウェアの制御による
ものかの切り分け作業が必要になる。そして、その切り
分け作業が長時間かかることがあるという問題点があっ
た。
【０００６】また、メモリとプロセッサ間、またはプロ
セッサとプロセッサ間のシステムバス評価／試験方法
は、プログラムの起動や波形観測のためのセッテイング
などの手作業があり、多くの時間を必要とするという問
題点があった。そして、２次キャッシュ動作を含んだ場
合、正確なシステムバス評価／試験ができないという問
題点があった。
セッサとプロセッサ間のシステムバス評価／試験方法
は、プログラムの起動や波形観測のためのセッテイング
などの手作業があり、多くの時間を必要とするという問
題点があった。そして、２次キャッシュ動作を含んだ場
合、正確なシステムバス評価／試験ができないという問
題点があった。
【０００７】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、システムバス評価／
試験をＯＳを使用せず、テストプログラム単独で行うよ
うにするものである。
問題点を考慮してなされたもので、システムバス評価／
試験をＯＳを使用せず、テストプログラム単独で行うよ
うにするものである。
【０００８】
【発明の実施の形態】システムバス評価／試験装置にお
いて、システムバスの各評価／試験項目毎にあり、シス
テムバス評価／試験を実行する評価／試験手段と、評価
／試験手段の評価／試験データおよび評価／試験項目の
設定、評価／試験手段の起動と終結の監視、評価／試験
手段で獲得された測定値の良否判定などを行う評価／試
験制御手段とで構成され、かつ、評価／試験制御手段が
入力コマンドにより評価／試験データを設定、または入
力コマンドで評価／試験データが指定されなかったと
き、所定の評価／試験データを設定する評価／試験デー
タ設定手段と、入力コマンドにより目的とする評価／試
験項目に対する評価／試験手段を選択、または入力コマ
ンドにより目的とする評価／試験項目に対する評価／試
験手段を選択しないとき、所定の評価／試験手段を選択
するタスク選択手段と、評価／試験対象のシステム内に
ある動作可能なＣＰＵ数をタスク数として設定するタス
ク数設定手段と、タスク数設定手段で設定されたタスク
数を生成するタスク生成手段と、システムバスの各評価
／試験手段毎の測定期待値を記憶する測定期待値記憶手
段と、評価／試験手段で算出された測定の結果値が格納
される測定結果値記憶手段と、測定結果値と測定期待値
から評価／試験内容の良否判定を行い、表示部に結果を
表示する比較判定手段と、で構成されるシステムバス評
価／試験ツールにより、システムバス評価／試験を単独
で行うことが可能となる。
いて、システムバスの各評価／試験項目毎にあり、シス
テムバス評価／試験を実行する評価／試験手段と、評価
／試験手段の評価／試験データおよび評価／試験項目の
設定、評価／試験手段の起動と終結の監視、評価／試験
手段で獲得された測定値の良否判定などを行う評価／試
験制御手段とで構成され、かつ、評価／試験制御手段が
入力コマンドにより評価／試験データを設定、または入
力コマンドで評価／試験データが指定されなかったと
き、所定の評価／試験データを設定する評価／試験デー
タ設定手段と、入力コマンドにより目的とする評価／試
験項目に対する評価／試験手段を選択、または入力コマ
ンドにより目的とする評価／試験項目に対する評価／試
験手段を選択しないとき、所定の評価／試験手段を選択
するタスク選択手段と、評価／試験対象のシステム内に
ある動作可能なＣＰＵ数をタスク数として設定するタス
ク数設定手段と、タスク数設定手段で設定されたタスク
数を生成するタスク生成手段と、システムバスの各評価
／試験手段毎の測定期待値を記憶する測定期待値記憶手
段と、評価／試験手段で算出された測定の結果値が格納
される測定結果値記憶手段と、測定結果値と測定期待値
から評価／試験内容の良否判定を行い、表示部に結果を
表示する比較判定手段と、で構成されるシステムバス評
価／試験ツールにより、システムバス評価／試験を単独
で行うことが可能となる。
【０００９】メモリとプロセッサ間、またはプロセッサ
とプロセッサ間のシステムバス評価／試験方法におい
て、プロセッサの２次キャッシュの４倍に当たる領域を
連続する作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領
域Ｄとしてメモリに獲得し、測定で使用する命令列を１
次キャッシュに読込ませ、２次キャッシュにライトバッ
ク動作を行う設定、または２次キャッシュにライトバッ
ク動作を行わない設定を行い、作業領域Ａ、作業領域
Ｂ、作業領域Ｃ、作業領域Ｄの先頭アドレスから終了ア
ドレスまたは終了アドレスから先頭アドレスへと相対ア
ドレスが同じとなるアドレスを順次リードアクセスし、
所定のアクセス回数に要した時間を算出し、算出した時
間と期待時間とを比較して良否判定を行うことにより、
メモリとプロセッサ間、またはプロセッサとプロセッサ
間のシステムバス評価／試験を容易に行うことが可能と
なる。
とプロセッサ間のシステムバス評価／試験方法におい
て、プロセッサの２次キャッシュの４倍に当たる領域を
連続する作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領
域Ｄとしてメモリに獲得し、測定で使用する命令列を１
次キャッシュに読込ませ、２次キャッシュにライトバッ
ク動作を行う設定、または２次キャッシュにライトバッ
ク動作を行わない設定を行い、作業領域Ａ、作業領域
Ｂ、作業領域Ｃ、作業領域Ｄの先頭アドレスから終了ア
ドレスまたは終了アドレスから先頭アドレスへと相対ア
ドレスが同じとなるアドレスを順次リードアクセスし、
所定のアクセス回数に要した時間を算出し、算出した時
間と期待時間とを比較して良否判定を行うことにより、
メモリとプロセッサ間、またはプロセッサとプロセッサ
間のシステムバス評価／試験を容易に行うことが可能と
なる。
【００１０】
【実施例】図１に、本発明の構成ブロック図を示す。図
中、１はシステムバスの各評価／試験項目毎にあり、シ
ステムバス評価／試験を実行する評価／試験手段、２は
評価／試験手段の評価／試験データおよび評価／試験項
目の設定、評価／試験手段の起動と終結の監視、評価／
試験手段で獲得された測定値の良否判定などを行う評価
／試験制御手段である。
中、１はシステムバスの各評価／試験項目毎にあり、シ
ステムバス評価／試験を実行する評価／試験手段、２は
評価／試験手段の評価／試験データおよび評価／試験項
目の設定、評価／試験手段の起動と終結の監視、評価／
試験手段で獲得された測定値の良否判定などを行う評価
／試験制御手段である。
【００１１】そして、評価／試験制御手段２は、入力コ
マンドにより評価／試験データを設定、または入力コマ
ンドで評価／試験データが指定されなかったとき、所定
の評価／試験データを設定する評価／試験データ設定手
段２０１と、入力コマンドにより目的とする評価／試験
項目に対する評価／試験手段を選択、または入力コマン
ドにより目的とする評価／試験項目に対する評価／試験
手段を選択しないとき、所定の評価／試験手段を選択す
るタスク選択手段２０２と、評価／試験対象のシステム
内にある動作可能なＣＰＵ数をタスク数として設定する
タスク数設定手段２０３と、タスク数設定手段で設定さ
れたタスク数を生成するタスク生成手段２０４と、シス
テムバスの各評価／試験手段毎の測定期待値を記憶する
測定期待値記憶手段２０５と、評価／試験手段で算出さ
れた測定の結果値が格納される測定結果値記憶手段２０
７と、測定結果値と測定期待値から評価／試験内容の良
否判定を行い、表示部に結果を表示する比較判定手段２
０６と、で構成されている。
マンドにより評価／試験データを設定、または入力コマ
ンドで評価／試験データが指定されなかったとき、所定
の評価／試験データを設定する評価／試験データ設定手
段２０１と、入力コマンドにより目的とする評価／試験
項目に対する評価／試験手段を選択、または入力コマン
ドにより目的とする評価／試験項目に対する評価／試験
手段を選択しないとき、所定の評価／試験手段を選択す
るタスク選択手段２０２と、評価／試験対象のシステム
内にある動作可能なＣＰＵ数をタスク数として設定する
タスク数設定手段２０３と、タスク数設定手段で設定さ
れたタスク数を生成するタスク生成手段２０４と、シス
テムバスの各評価／試験手段毎の測定期待値を記憶する
測定期待値記憶手段２０５と、評価／試験手段で算出さ
れた測定の結果値が格納される測定結果値記憶手段２０
７と、測定結果値と測定期待値から評価／試験内容の良
否判定を行い、表示部に結果を表示する比較判定手段２
０６と、で構成されている。
【００１２】図２に、評価／試験制御手段の一実施例の
処理フローチャートを示す。以下、このフローにしたが
って動作を説明する。
処理フローチャートを示す。以下、このフローにしたが
って動作を説明する。
【００１３】ステップＳ２０１：入力コマンドにより指
定された評価／試験データを設定、または入力コマンド
により評価／試験データが指定されなかったとき、所定
の評価／試験データを設定する。
定された評価／試験データを設定、または入力コマンド
により評価／試験データが指定されなかったとき、所定
の評価／試験データを設定する。
【００１４】ステップＳ２０２：入力コマンドにより目
的とする評価／試験項目に対する評価／試験手段を選
択、または入力コマンドにより目的とする評価／試験項
目に対する評価／試験手段を選択されないとき、所定の
評価／試験手段を選択する。
的とする評価／試験項目に対する評価／試験手段を選
択、または入力コマンドにより目的とする評価／試験項
目に対する評価／試験手段を選択されないとき、所定の
評価／試験手段を選択する。
【００１５】ステップＳ２０３：評価／試験対象のシス
テム内にある動作可能なＣＰＵ数をタスク数として設定
する。
テム内にある動作可能なＣＰＵ数をタスク数として設定
する。
【００１６】ステップＳ２０４：ステップＳ２０２で選
択された評価／試験手段を、ステップＳ２０３で設定さ
れたタスク数分起動し、またそれらのタスクが終了する
のを監視する。
択された評価／試験手段を、ステップＳ２０３で設定さ
れたタスク数分起動し、またそれらのタスクが終了する
のを監視する。
【００１７】ステップＳ２０５：測定結果値記憶手段に
格納された測定結果値と、測定期待値記憶手段に格納さ
れている測定期待値を比較する。
格納された測定結果値と、測定期待値記憶手段に格納さ
れている測定期待値を比較する。
【００１８】ステップＳ２０６：ステップＳ２０５で比
較した結果が正常ならばステップＳ２０７に進み、正常
でなければステップＳ２０８に進む。
較した結果が正常ならばステップＳ２０７に進み、正常
でなければステップＳ２０８に進む。
【００１９】ステップＳ２０７：測定結果値を表示部に
表示する。そして、処理を終了する。
表示する。そして、処理を終了する。
【００２０】ステップＳ２０８：異常メッセージを表示
部に表示する。そして、処理を終了する。
部に表示する。そして、処理を終了する。
【００２１】ステップＳ２１１：このステップは、ステ
ップＳ２０４で起動される評価／試験手段の処理であ
り、所定の評価／試験項目を実行し、測定結果値を測定
結果記憶手段に格納する。そして、処理を終了する。
ップＳ２０４で起動される評価／試験手段の処理であ
り、所定の評価／試験項目を実行し、測定結果値を測定
結果記憶手段に格納する。そして、処理を終了する。
【００２２】図３に、メモリとプロセッサ間、またはプ
ロセッサとプロセッサ間のシステムバス評価／試験の一
実施例の処理フローチャートを示す。以下、このフロー
にしたがって動作を説明する。
ロセッサとプロセッサ間のシステムバス評価／試験の一
実施例の処理フローチャートを示す。以下、このフロー
にしたがって動作を説明する。
【００２３】ステップＳ３０１：対象とする評価／試験
システムの２次キャッシュの４倍に当たる領域を連続す
る作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄと
してメモリに獲得する。
システムの２次キャッシュの４倍に当たる領域を連続す
る作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄと
してメモリに獲得する。
【００２４】ステップＳ３０２：評価／試験用の命令列
を１次キャッシュに読込ませる。
を１次キャッシュに読込ませる。
【００２５】ステップＳ３０３：２次キャッシュに対し
てライトバック動作を有効にする指示が行われているか
判定する。有効の指示ならばステップＳ３０４に進み、
有効の指示でなければステップＳ３０５に進む。
てライトバック動作を有効にする指示が行われているか
判定する。有効の指示ならばステップＳ３０４に進み、
有効の指示でなければステップＳ３０５に進む。
【００２６】ステップＳ３０４：２次キャッシュに対し
てライトバック動作を有効にする設定を行う。そして、
ステップＳ３０６に進む。
てライトバック動作を有効にする設定を行う。そして、
ステップＳ３０６に進む。
【００２７】ステップＳ３０５：２次キャッシュに対し
てライトバック動作を有効にしない設定を行う。
てライトバック動作を有効にしない設定を行う。
【００２８】ステップＳ３０６：ステップＳ３０１で獲
得したメモリ上の作業領域Ａ、作業領域Ｂ、作業領域
Ｃ、作業領域Ｄの先頭アドレスから作業領域Ａ、作業領
域Ｂ、作業領域Ｃ、作業領域Ｄ順に全領域をリードアク
セスする。
得したメモリ上の作業領域Ａ、作業領域Ｂ、作業領域
Ｃ、作業領域Ｄの先頭アドレスから作業領域Ａ、作業領
域Ｂ、作業領域Ｃ、作業領域Ｄ順に全領域をリードアク
セスする。
【００２９】ステップＳ３０７：リードアクセスに要し
た時間を算出し、測定結果値として測定結果値記憶手段
に格納する。そして、処理を終了する。
た時間を算出し、測定結果値として測定結果値記憶手段
に格納する。そして、処理を終了する。
【００３０】図４に、メモリ上に獲得される作業領域の
リードアクセス手順図を示す。作業領域Ａ、作業領域
Ｂ、作業領域Ｃ、作業領域Ｄはメモリ上に連続して獲得
されており、それぞれの大きさは２次キャッシュの容量
と同じである。
リードアクセス手順図を示す。作業領域Ａ、作業領域
Ｂ、作業領域Ｃ、作業領域Ｄはメモリ上に連続して獲得
されており、それぞれの大きさは２次キャッシュの容量
と同じである。
【００３１】作業領域のリードアクセス手順は、作業領
域Ａの先頭アドレスにある領域１、作業領域Ｂの先頭ア
ドレスにある領域２、作業領域Ｃの先頭アドレスにある
領域３、作業領域Ｄの先頭アドレスにある領域４とアク
セスし、次に作業領域Ａの先頭アドレスの次のアドレス
領域５、作業領域Ｂの先頭アドレスの次のアドレス領域
６という具合に全領域をリードアクセスする。
域Ａの先頭アドレスにある領域１、作業領域Ｂの先頭ア
ドレスにある領域２、作業領域Ｃの先頭アドレスにある
領域３、作業領域Ｄの先頭アドレスにある領域４とアク
セスし、次に作業領域Ａの先頭アドレスの次のアドレス
領域５、作業領域Ｂの先頭アドレスの次のアドレス領域
６という具合に全領域をリードアクセスする。
【００３２】なお、この例では作業領域Ａ、Ｂ、Ｃ、Ｄ
の先頭アドレスからリードアクセスしたが、終了アドレ
スから先頭アドレスに向かってリードアクセスしてもよ
く、また、作業領域Ｄ、Ｃ、Ｂ、Ａの順にリードアクセ
スしてもよい。
の先頭アドレスからリードアクセスしたが、終了アドレ
スから先頭アドレスに向かってリードアクセスしてもよ
く、また、作業領域Ｄ、Ｃ、Ｂ、Ａの順にリードアクセ
スしてもよい。
【００３３】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
で実施され、以下の効果がある。
【００３４】システムバスの評価／試験がテストプログ
ラムにより行えるため、ＯＳの開発が完了するのを待つ
必要もなくなり、システムバスの単体試験からシステム
バス評価／試験までの期間を大幅に短縮できる。また、
システムバス評価／試験のテストプログラムは、ＯＳの
ように複雑なコンポーネントの制御で動作しないため、
ハードウェア障害が検出されても、障害の解析を短時間
に行うことができる。
ラムにより行えるため、ＯＳの開発が完了するのを待つ
必要もなくなり、システムバスの単体試験からシステム
バス評価／試験までの期間を大幅に短縮できる。また、
システムバス評価／試験のテストプログラムは、ＯＳの
ように複雑なコンポーネントの制御で動作しないため、
ハードウェア障害が検出されても、障害の解析を短時間
に行うことができる。
【００３５】メモリとプロセッサ間、またはプロセッサ
とプロセッサ間のシステムバス評価／試験を容易にかつ
短時間に実施することが可能となる。
とプロセッサ間のシステムバス評価／試験を容易にかつ
短時間に実施することが可能となる。
【図１】 本発明の構成ブロック図である。
【図２】 評価／試験制御手段の一実施例の処理フロー
チャートである。
チャートである。
【図３】 メモリとプロセッサ間、またはプロセッサと
プロセッサ間のシステム評価／試験の一実施例の処理フ
ローチャートである。
プロセッサ間のシステム評価／試験の一実施例の処理フ
ローチャートである。
【図４】 メモリ上に獲得される作業領域のリードアク
セス手順図である。
セス手順図である。
１ 評価／試験手段 ２ 評価／試験制御手段 ２０１ 評価／試験データ設定手段 ２０２ タスク選択手段 ２０３ タスク数設定手段 ２０４ タスク生成手段 ２０５ 測定期待値記憶手段 ２０６ 比較判定手段 ２０７ 測定結果値記憶手段
Claims (3)
- 【請求項１】 システムバスの各評価／試験項目毎に
あり、システムバス評価／試験を実行する評価／試験手
段（１）と、 評価／試験手段の評価／試験データおよび評価／試験項
目の設定、評価／試験手段の起動と終結の監視、評価／
試験手段で獲得された測定値の良否判定などを行う評価
／試験制御手段（２）とで構成され、かつ、 評価／試験制御手段（２）が入力コマンドにより評価／
試験データを設定、または入力コマンドで評価／試験デ
ータが指定されなかったとき、所定の評価／試験データ
を設定する評価／試験データ設定手段（２０１）と、 入力コマンドにより目的とする評価／試験項目に対する
評価／試験手段を選択、または入力コマンドにより目的
とする評価／試験項目に対する評価／試験手段を選択し
ないとき、所定の評価／試験手段を選択するタスク選択
手段（２０２）と、 評価／試験対象のシステム内にある動作可能なＣＰＵ数
をタスク数として設定するタスク数設定手段（２０３）
と、 タスク数設定手段で設定されたタスク数を生成するタス
ク生成手段（２０４）と、 システムバスの各評価／試験手段毎の測定期待値を記憶
する測定期待値記憶手段（２０５）と、 評価／試験手段で算出された測定の結果値が格納される
測定結果値記憶手段（２０７）と、 測定結果値と測定期待値から評価／試験内容の良否判定
を行い、表示部に結果を表示する比較判定手段（２０
６）と、 で構成されることを特徴とするシステムバス評価／試験
装置。 - 【請求項２】 メモリとプロセッサ間、またはプロセ
ッサとプロセッサ間のシステムバス評価／試験方法にお
いて、 プロセッサの２次キャッシュの４倍に当たる領域を連続
する作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄ
としてメモリに獲得し、 測定で使用する命令列を１次キャッシュに読込ませ、 ２次キャッシュにライトバック動作を行う設定、または
２次キャッシュにライトバック動作を行わない設定を行
い、 作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄの先
頭アドレスから終了アドレスまたは終了アドレスから先
頭アドレスへと相対アドレスが同じとなるアドレスを順
次リードアクセスし、 所定のアクセス回数に要した時間を算出し、 算出した時間と期待時間とを比較して良否判定を行うメ
モリとプロセッサ間、またはプロセッサとプロセッサ間
のシステムバス評価／試験方法。 - 【請求項３】 メモリとプロセッサ間、またはプロセ
ッサとプロセッサ間のシステムバス評価／試験を行うプ
ログラムが記録された記録媒体において、 プロセッサの２次キャッシュの４倍に当たる領域を連続
する作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄ
としてメモリに獲得し、 測定で使用する命令列を１次キャッシュに読込ませ、 ２次キャッシュにライトバック動作を行う設定、または
２次キャッシュにライトバック動作を行わない設定を行
い、 作業領域Ａ、作業領域Ｂ、作業領域Ｃ、作業領域Ｄの先
頭アドレスから終了アドレスまたは終了アドレスから先
頭アドレスへと相対アドレスが同じとなるアドレスを順
次リードアクセスし、 所定のアクセス回数に要した時間を算出し、 算出した時間と期待時間とを比較して良否判定を行うプ
ログラムを記録したコンピュータ読取り可能な記録媒
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9203533A JPH1145215A (ja) | 1997-07-29 | 1997-07-29 | システムバス評価／試験装置および方法および記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9203533A JPH1145215A (ja) | 1997-07-29 | 1997-07-29 | システムバス評価／試験装置および方法および記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145215A true JPH1145215A (ja) | 1999-02-16 |
Family
ID=16475737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9203533A Pending JPH1145215A (ja) | 1997-07-29 | 1997-07-29 | システムバス評価／試験装置および方法および記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011128868A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ltd | コンピュータシステム及び周辺装置の検証方法 |
-
1997
- 1997-07-29 JP JP9203533A patent/JPH1145215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011128868A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ltd | コンピュータシステム及び周辺装置の検証方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366969B1 (en) | Method of determining data transfer rate of a device by measuring the transfer rate of data between a virtual drive and the device | |
| US6378013B1 (en) | System for assessing performance of computer systems | |
| JPH1145215A (ja) | システムバス評価／試験装置および方法および記録媒体 | |
| US20010051866A1 (en) | Tracing circuit, tracing method and record medium for operation monitoring device | |
| US20040049511A1 (en) | Method for acquiring and monitoring hardware data of computer system | |
| JP2002024052A (ja) | コンピュータ周辺機器のエラー再現試験方法 | |
| JP2868114B2 (ja) | 監視診断機能付計算機 | |
| JP3151811B2 (ja) | 情報処理装置の障害処理検証方法および方式 | |
| JP2504645B2 (ja) | テストプログラム実行制御処理方式 | |
| JP2001202272A (ja) | デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体 | |
| JP2001236602A (ja) | ディスク動作テスト方法 | |
| JP2661447B2 (ja) | 入出力装置の試験方法 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JP3399741B2 (ja) | ダンプデータの表示方法及び障害解析システム | |
| JPH09128373A (ja) | 数値計算の支援方法 | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| JPH0535549A (ja) | ソフトウエア負荷解析支援システム | |
| JP2001124818A (ja) | 半導体試験プログラム検査装置及び半導体試験プログラム検査方法 | |
| JPS603762A (ja) | プログラムアナライザ | |
| JPH1185573A (ja) | 性能測定システム及びその測定方法並びにその測定制御プログラムを記録した記録媒体 | |
| JPH04275643A (ja) | プログラムのテストシステム | |
| JPH10228434A (ja) | ネットワークを利用したハードウェア診断システム | |
| JPH07151817A (ja) | 集積回路の電源電流自動検査装置 | |
| JPH11143740A (ja) | 処理進捗状況監視装置、方法及び記録媒体 | |
| JPH01214950A (ja) | チャネルプロセッサの擬似障害試験方式 |