JP4351961B2 - シミュレータプログラム及び記憶媒体 - Google Patents
シミュレータプログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP4351961B2 JP4351961B2 JP2004194556A JP2004194556A JP4351961B2 JP 4351961 B2 JP4351961 B2 JP 4351961B2 JP 2004194556 A JP2004194556 A JP 2004194556A JP 2004194556 A JP2004194556 A JP 2004194556A JP 4351961 B2 JP4351961 B2 JP 4351961B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- model
- function
- register write
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
7 記憶媒体
50 ハードウェア記述言語により設計されたモデル
101 テストベンチ
102,103 テストシナリオ
104,105 バスモデル
106 CPUバスモデル
107 レジスタ調停モジュール
Claims (3)
- ハードウェア記述言語により設計されたモデルに対する各種のシミュレーションをコンピュータに実行させるための当該コンピュータで読取り可能なシミュレータプログラムにおいて、
前記モデルに備えられた複数のI/F系バスに応答もしくはアクセスするための複数のバスモデルを生成するための第1の機能と、
前記モデルへのレジスタ書き込みを示すレジスタ設定もしくは前記各バスモデルへの動作機能設定を行うと共に、当該モデルに種々のテスト動作を実行させるための指示を出す複数のテストシナリオを生成するための第2の機能と、
前記モデルにバス接続される仮想的なCPUであるCPUバスモデルを生成するための第3の機能と、
前記各テストシナリオからの前記モデルへのレジスタ書き込み要求を順次受け付けると共に、前記CPUバスモデルからの当該モデルへのレジスタ書き込みが終了したことの通知を確認してから、次のレジスタ書き込み要求を処理するレジスタ調停モジュールを生成するための第4の機能と、を有して成り、
前記第4の機能は、前記モデルへのレジスタ書き込み要求が複数あった場合に、独立して動作する機能の起動に係る当該複数のレジスタ書き込み要求の条件が合致しており、且つ当該レジスタのビットの意味により起動される機能が干渉しないことを条件として、当該複数のレジスタ書き込み要求を1つにまとめて一度に書き込みを行う処理を含むことを特徴とするシミュレータプログラム。 - 前記第4の機能は、前記モデルへのレジスタ書き込み要求元の前記テストシナリオが持つ優先順位に基づいてレジスタ書き込みを行う処理を含むことを特徴とする請求項1記載のシミュレータプログラム。
- 請求項1又は2記載のシミュレータプログラムを格納したことを特徴とする記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194556A JP4351961B2 (ja) | 2004-06-30 | 2004-06-30 | シミュレータプログラム及び記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194556A JP4351961B2 (ja) | 2004-06-30 | 2004-06-30 | シミュレータプログラム及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006018488A JP2006018488A (ja) | 2006-01-19 |
JP4351961B2 true JP4351961B2 (ja) | 2009-10-28 |
Family
ID=35792716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194556A Expired - Fee Related JP4351961B2 (ja) | 2004-06-30 | 2004-06-30 | シミュレータプログラム及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4351961B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111176926B (zh) * | 2019-12-30 | 2023-08-15 | 山东方寸微电子科技有限公司 | 一种基于双口sram的ip核仿真系统及仿真方法 |
-
2004
- 2004-06-30 JP JP2004194556A patent/JP4351961B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006018488A (ja) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
US20130024178A1 (en) | Playback methodology for verification components | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
US7502966B2 (en) | Testcase generation via a pool of parameter files | |
US7228513B2 (en) | Circuit operation verification device and method | |
JP4351961B2 (ja) | シミュレータプログラム及び記憶媒体 | |
JP4580722B2 (ja) | 試験シミュレータ及び試験シミュレーションプログラム | |
US11544436B1 (en) | Hardware-software interaction testing using formal verification | |
US6813751B2 (en) | Creating standard VHDL test environments | |
JP7101709B2 (ja) | シミュレータを実現するための方法、装置、デバイス及び媒体 | |
JP4373859B2 (ja) | 機能検証装置、テストベンチ回路、シミュレータプログラム及び記録媒体 | |
CN113342698A (zh) | 一种测试环境调度方法、计算设备及存储介质 | |
JP5664430B2 (ja) | 試験装置、検証モデル開発方法及びプログラム | |
JP2006048149A (ja) | 機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 | |
JP2828590B2 (ja) | マイクロプログラム検証方法 | |
US9582410B2 (en) | Testing software on a computer system | |
JP5001126B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
JP2006018429A (ja) | 機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体 | |
JP4286201B2 (ja) | テストベンチシステム及びプログラム | |
JP4421498B2 (ja) | プログラム | |
JP2011145880A (ja) | 半導体集積回路の論理検証にて使用するテストタスクの生成方法 | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP5390464B2 (ja) | シミュレーション装置、シミュレーション装置の制御方法およびプログラム | |
JPH11149489A (ja) | シミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060818 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060818 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |