JP7101709B2 - シミュレータを実現するための方法、装置、デバイス及び媒体 - Google Patents
シミュレータを実現するための方法、装置、デバイス及び媒体 Download PDFInfo
- Publication number
- JP7101709B2 JP7101709B2 JP2020003208A JP2020003208A JP7101709B2 JP 7101709 B2 JP7101709 B2 JP 7101709B2 JP 2020003208 A JP2020003208 A JP 2020003208A JP 2020003208 A JP2020003208 A JP 2020003208A JP 7101709 B2 JP7101709 B2 JP 7101709B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- data
- simulation
- simulator
- simulation module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/10—File systems; File servers
- G06F16/13—File access structures, e.g. distributed indices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Quality & Reliability (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
シミュレータにおけるシミュレーションモジュールの入力データと出力データを一括的に保存するための一括保存ファイルから、前記シミュレータにおける第1シミュレーションモジュールに使用される第1データを読み込むように配置されている第1読込モジュールであって、前記第1シミュレーションモジュールはチップの第1機能をシミュレートするように配置された第1読込モジュールと、前記第1シミュレーションモジュールによる前記第1データの処理によって生成された第2データを、前記一括保存ファイルに書き込むように配置されている第1書込モジュールと、前記一括保存ファイルから、前記シミュレータにおける第2シミュレーションモジュールに使用される前記第2データを読み込むように配置されている第2読込モジュールであって、前記第2シミュレーションモジュールは、前記チップの第2機能をシミュレートするように配置され、且つ、前記第1シミュレーションモジュールの後に実行されるように配置された第2読込モジュールと、前記第2シミュレーションモジュールによる前記第2データの処理によって生成された第3データを、前記一括保存ファイルに書き込むように配置されている第2書込モジュールと、を含む装置を提供する。
Claims (17)
- シミュレータを実現するための方法であって、
シミュレータにおけるシミュレーションモジュールの入力データと出力データを一括的に保存するための一括保存ファイルから、前記シミュレータにおける第1シミュレーションモジュールに使用される第1データを読み込むステップであって、第1シミュレーションモジュールは、チップの第1機能をシミュレートするように配置されたステップと、
前記第1シミュレーションモジュールによる前記第1データの処理によって生成された第2データを、前記一括保存ファイルに書き込むステップと、
前記一括保存ファイルから、前記シミュレータにおける第2シミュレーションモジュールに使用される前記第2データを読み込むステップであって、前記第2シミュレーションモジュールは、前記チップの第2機能をシミュレートするように配置され、且つ、前記第1シミュレーションモジュールの後に実行されるように配置されたステップと、
前記第2シミュレーションモジュールによる前記第2データの処理によって生成された第3データを、前記一括保存ファイルに書き込むステップと、を含み、
前記シミュレータにおけるシミュレーションモジュールは、いずれも前記一括保存ファイルを介してデータドッキングを行う、方法。 - 前記チップは、計算タスクの加速を実行するための人工知能(AI)チップであり、前記第1シミュレーションモジュールと前記第2シミュレーションモジュールのそれぞれは、データ再編モジュール、行列計算モジュール、アクティブ計算モジュール及びダイレクトメモリアクセス(DMA)モジュールのうちの何れか一項であり、
前記シミュレータを用いて前記人工知能チップの設計の実行可能性を検証するステップをさらに含む、請求項1に記載の方法。 - 制御フロープロファイルにおいて、前記シミュレータ内における、少なくとも前記第1シミュレーションモジュールと前記第2シミュレーションモジュールを含む複数のモジュールの実行順序を設定するステップと、
前記制御フロープロファイルに設定された実行順序に基づいて、前記複数のシミュレーションモジュールを順次実行するステップと、をさらに含む請求項1に記載の方法。 - 前記制御フロープロファイルの前記実行順序を変更するステップと、
変更後の実行順序に基づいて、前記シミュレータ内の複数のシミュレーションモジュールの処理プロセスを調整するステップと、をさらに含む請求項3に記載の方法。 - 前記制御フロープロファイルにおける前記実行順序を変更するステップは、
前記シミュレータにおいて一つ又は複数のシミュレーションモジュールが再配置されたことに応答して、前記制御フロープロファイルにおける前記実行順序を変更するステップを含み、
前記再配置は、シミュレーションモジュールの添加、削除、並び替えのうちの少なくとも一項を含む、請求項4に記載の方法。 - 第2データを前記一括保存ファイルに書き込むステップは、
前記第1シミュレーションモジュールから、前記第2データを、前記第2シミュレーションモジュールに直接にドッキングすることなく、前記一括保存ファイルに伝達するステップと、
前記一括保存ファイルにおいて、前記第2データの種類、位置及び大きさを記録するステップと、を含む請求項1に記載の方法。 - 前記一括保存ファイルから、前記シミュレータにおける第3シミュレーションモジュールに使用される前記第3データを読み込むステップであって、前記第3シミュレーションモジュールは、前記チップの第3機能をシミュレートするように配置されたステップのと、
前記第3シミュレーションモジュールによる前記第3データの処理によって生成された第4データを、前記一括保存ファイルに書き込むステップと、を含む請求項1に記載の方法。 - シミュレータを実現するための装置であって、
シミュレータにおけるシミュレーションモジュールの入力データと出力データを一括的に保存するための一括保存ファイルから、前記シミュレータにおける第1シミュレーションモジュールに使用される第1データを読み込むように配置されている第1読込モジュールであって、前記第1シミュレーションモジュールはチップの第1機能をシミュレートするように配置された第1読込モジュールと、
前記第1シミュレーションモジュールによる前記第1データの処理によって生成された第2データを、前記一括保存ファイルに書き込むように配置されている第1書込モジュールと、
前記一括保存ファイルから、前記シミュレータにおける第2シミュレーションモジュールに使用される前記第2データを読み込むように配置されている第2読込モジュールであって、前記第2シミュレーションモジュールは、前記チップの第2機能をシミュレートするように配置され、且つ、前記第1シミュレーションモジュールの後に実行されるように配置された第2読込モジュールと、
前記第2シミュレーションモジュールによる前記第2データの処理によって生成された第3データを、前記一括保存ファイルに書き込むように配置されている第2書込モジュールと、を含み、
前記シミュレータにおけるシミュレーションモジュールは、いずれも前記一括保存ファイルを介してデータドッキングを行う、装置。 - 前記チップは、計算タスクの加速を実行するための人工知能(AI)チップであり、前記第1シミュレーションモジュールと前記第2シミュレーションモジュールのそれぞれは、データ再編モジュール、行列計算モジュール、アクティブ計算モジュール及びダイレクトメモリアクセス(DMA)モジュールのうちの何れか一項であり、
前記シミュレータを用いて前記人工知能チップの設計の実行可能性を検証するように配置されている検証モジュールをさらに含む、請求項8に記載の装置。 - 制御フロープロファイルにおいて、前記シミュレータにおける、少なくとも前記第1シミュレーションモジュールと前記第2シミュレーションモジュールを含む複数のモジュールの実行順序を設定するように配置されている設定モジュールと、
前記制御フロープロファイルに設定された実行順序に基づいて、前記複数のシミュレーションモジュールを順次実行するように配置されている実行モジュールと、をさらに含む請求項8に記載の装置。 - 前記制御フロープロファイルにおける前記実行順序を変更するように配置されている変更モジュールと、
変更後の実行順序に基づいて、前記シミュレータ内の複数のシミュレーションモジュールの処理プロセスを調整するように配置されている調整モジュールと、をさらに含む請求項10に記載の装置。 - 前記変更モジュールは、前記シミュレータにおいて一つ又は複数のシミュレーションモジュールが再配置されたことに応答して、前記制御フロープロファイルにおける前記実行順序を変更する第2変更モジュールを含み、
前記再配置は、シミュレーションモジュールの添加、削除、並び替えのうちの少なくとも一項を含む、請求項11に記載の装置。 - 前記第1書込モジュールは、
前記第1シミュレーションモジュールから、前記第2データを、前記第2シミュレーションモジュールに直接にドッキングすることなく、前記一括保存ファイルに伝達するように配置されている伝達モジュールと、
前記一括保存ファイルにおいて、前記第2データの種類、位置及び大きさを記録するように配置されている記録モジュールと、を含む請求項8に記載の装置。 - 前記一括保存ファイルから、前記シミュレータにおける第3シミュレーションモジュールの前記第3データを読み込むように配置されている第3読込モジュールであって、第3シミュレーションモジュールは、前記チップの第3機能をシミュレートするように配置された第3読込モジュールと、
前記第3シミュレーションモジュールによる前記第3データの処理によって生成された第4データを、前記一括保存ファイルに書き込むように配置されている第3書込モジュールと、をさらに含む請求項8に記載の装置。 - 一つ又は複数のプロセッサと、
前記一つ又は複数のプロセッサにより実行されることで請求項1~7のいずれか一項に記載の方法を実現する一つ又は複数のプログラムを記憶する記憶装置と、
を含む電子デバイス。 - プロセッサにより実行されると、請求項1~7のいずれか一項に記載の方法を実現するコンピュータプログラムを記憶する、コンピュータ読取可能な記憶媒体。
- プロセッサにより実行されると、請求項1~7のいずれか一項に記載の方法を実現するコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910364810.8 | 2019-04-30 | ||
CN201910364810.8A CN111950219A (zh) | 2019-04-30 | 2019-04-30 | 用于实现模拟器的方法、装置、设备以及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020184301A JP2020184301A (ja) | 2020-11-12 |
JP7101709B2 true JP7101709B2 (ja) | 2022-07-15 |
Family
ID=69063600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020003208A Active JP7101709B2 (ja) | 2019-04-30 | 2020-01-10 | シミュレータを実現するための方法、装置、デバイス及び媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200349304A1 (ja) |
EP (1) | EP3734491A1 (ja) |
JP (1) | JP7101709B2 (ja) |
KR (1) | KR102325612B1 (ja) |
CN (1) | CN111950219A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116909487B (zh) * | 2023-09-05 | 2024-01-23 | 北京智芯微电子科技有限公司 | 数据读写方法、芯片、嵌入式微控制器和智能终端设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330992A (ja) | 2002-04-18 | 2003-11-21 | Internatl Business Mach Corp <Ibm> | モデル・シミュレーション |
JP2004341737A (ja) | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | アーキテクチャのシミュレーションシステム及びシミュレーション方法 |
JP2007004216A (ja) | 2005-06-21 | 2007-01-11 | Fuji Xerox Co Ltd | 情報管理装置及び情報管理方法、並びにコンピュータ・プログラム |
JP2008519346A (ja) | 2004-11-05 | 2008-06-05 | リカルド ユーケー リミテッド | 相互シミュレーションの装置および方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04363730A (ja) * | 1991-06-11 | 1992-12-16 | Hitachi Ltd | シミュレーション実行手段 |
JPH1040133A (ja) * | 1996-07-18 | 1998-02-13 | Mitsubishi Electric Corp | ソフトウェアシミュレータ |
US20040158443A1 (en) * | 2003-02-11 | 2004-08-12 | Texas Instruments Incorporated | Functional verification using heterogeneous simulators |
US6978216B2 (en) * | 2003-03-26 | 2005-12-20 | Broadcom Corporation | Testing of integrated circuits from design documentation |
TW200532560A (en) * | 2003-11-13 | 2005-10-01 | Qualcomm Inc | System and method for dynamically simulating devices at a computing device |
US8918582B2 (en) * | 2012-09-11 | 2014-12-23 | International Business Machines Corporation | Simulating EEPROM in virtual distributed switches |
US8943450B1 (en) * | 2013-10-11 | 2015-01-27 | Cadence Design Systems, Inc. | Model based analog block coverage system |
US9026966B1 (en) * | 2014-03-13 | 2015-05-05 | Cadence Design Systems, Inc. | Co-simulation methodology to address performance and runtime challenges of gate level simulations with, SDF timing using emulators |
WO2017009956A1 (ja) * | 2015-07-14 | 2017-01-19 | 株式会社日立製作所 | シミュレータ、半導体回路装置の設計支援システムおよび方法 |
-
2019
- 2019-04-30 CN CN201910364810.8A patent/CN111950219A/zh active Pending
- 2019-12-10 US US16/708,931 patent/US20200349304A1/en not_active Abandoned
- 2019-12-11 EP EP19215147.0A patent/EP3734491A1/en active Pending
-
2020
- 2020-01-09 KR KR1020200003283A patent/KR102325612B1/ko active IP Right Grant
- 2020-01-10 JP JP2020003208A patent/JP7101709B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330992A (ja) | 2002-04-18 | 2003-11-21 | Internatl Business Mach Corp <Ibm> | モデル・シミュレーション |
JP2004341737A (ja) | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | アーキテクチャのシミュレーションシステム及びシミュレーション方法 |
JP2008519346A (ja) | 2004-11-05 | 2008-06-05 | リカルド ユーケー リミテッド | 相互シミュレーションの装置および方法 |
JP2007004216A (ja) | 2005-06-21 | 2007-01-11 | Fuji Xerox Co Ltd | 情報管理装置及び情報管理方法、並びにコンピュータ・プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR102325612B1 (ko) | 2021-11-15 |
JP2020184301A (ja) | 2020-11-12 |
US20200349304A1 (en) | 2020-11-05 |
EP3734491A1 (en) | 2020-11-04 |
CN111950219A (zh) | 2020-11-17 |
KR20200126888A (ko) | 2020-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113032195B (zh) | 芯片仿真验证方法、系统、设备及存储介质 | |
JP2022036889A (ja) | チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム | |
US8666723B2 (en) | System and methods for generating and managing a virtual device | |
US8181131B2 (en) | Enhanced analysis of array-based netlists via reparameterization | |
US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
US8307313B2 (en) | Minimizing memory array representations for enhanced synthesis and verification | |
US8336016B2 (en) | Eliminating, coalescing, or bypassing ports in memory array representations | |
US8291359B2 (en) | Array concatenation in an integrated circuit design | |
US20120072876A1 (en) | Method and apparatus for reducing x-pessimism in gate-level simulation and verification | |
CN114462338A (zh) | 一种集成电路的验证方法、装置、计算机设备及存储介质 | |
US20130024178A1 (en) | Playback methodology for verification components | |
US9690681B1 (en) | Method and system for automatically generating executable system-level tests | |
CN112560374A (zh) | 集成的仿真器与分析和优化引擎 | |
CN117667655A (zh) | 验证系统、验证方法、电子设备以及存储介质 | |
JP7101709B2 (ja) | シミュレータを実現するための方法、装置、デバイス及び媒体 | |
US20210374314A1 (en) | Engineering Change Order Scenario Compression by Applying Hybrid of Live and Static Timing Views | |
US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
US20240020536A1 (en) | Processor architecture and model exploration system for deep learning | |
US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
US20130318487A1 (en) | Programmable Circuit Characteristics Analysis | |
US20190012418A1 (en) | Simulation program, method, and device | |
Chakravarthi | System on Chip (SOC) Design | |
Hu et al. | An integrated modeling and simulation methodology for intelligent systems design and testing | |
US11151294B1 (en) | Emulated register access in hybrid emulation | |
WO2019133619A1 (en) | Method and apparatus for enhanced fpga validation using emulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210921 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211018 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20211022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7101709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |