JP2003330992A - モデル・シミュレーション - Google Patents
モデル・シミュレーションInfo
- Publication number
- JP2003330992A JP2003330992A JP2003100239A JP2003100239A JP2003330992A JP 2003330992 A JP2003330992 A JP 2003330992A JP 2003100239 A JP2003100239 A JP 2003100239A JP 2003100239 A JP2003100239 A JP 2003100239A JP 2003330992 A JP2003330992 A JP 2003330992A
- Authority
- JP
- Japan
- Prior art keywords
- coupler
- model
- sub
- data
- submodel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 分割されたモデルのサブモデル群をコンカレ
ント分散サブモデル・シミュレーション実行できるよう
に緊密かつ機能的に結合する手法を提供する。 【解決手段】 分割されたモデルの複数のサブモデルを
緊密かつ機能的に結合することにより分割されたモデル
を分散処理する手法を提供する。この手法は、一例で
は、任意のシミュレータの任意のシミュレータ・インス
タンス上でサブモデル３００の処理を可能にする汎用カ
プラー３０２を各サブモデル３００に備えるステップを
備えている。汎用カプラー３０２に結合されたサブモデ
ル３００は同じまたは異なるコンピューティング・ユニ
ットで処理することができる。汎用カプラー３０２は汎
用カプラー共有ライブラリ３０８の機能を使うことによ
り、共通通信ディレクトリ（ＣＣＤ）を通じたサブモデ
ル３００間の通信を容易にする。汎用カプラー３０２は
さらに、汎用カプラー共有ライブラリ３０８の機能を使
ってサブモデル３００間で転送されるデータの一貫性を
保証する。
ント分散サブモデル・シミュレーション実行できるよう
に緊密かつ機能的に結合する手法を提供する。 【解決手段】 分割されたモデルの複数のサブモデルを
緊密かつ機能的に結合することにより分割されたモデル
を分散処理する手法を提供する。この手法は、一例で
は、任意のシミュレータの任意のシミュレータ・インス
タンス上でサブモデル３００の処理を可能にする汎用カ
プラー３０２を各サブモデル３００に備えるステップを
備えている。汎用カプラー３０２に結合されたサブモデ
ル３００は同じまたは異なるコンピューティング・ユニ
ットで処理することができる。汎用カプラー３０２は汎
用カプラー共有ライブラリ３０８の機能を使うことによ
り、共通通信ディレクトリ（ＣＣＤ）を通じたサブモデ
ル３００間の通信を容易にする。汎用カプラー３０２は
さらに、汎用カプラー共有ライブラリ３０８の機能を使
ってサブモデル３００間で転送されるデータの一貫性を
保証する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にモデル・シ
ミュレーションに関し、特に分割されたモデルのサブモ
デル群をコンカレント分散サブモデル・シミュレーショ
ン実行用に緊密かつ機能的に結合する手法に関する。
ミュレーションに関し、特に分割されたモデルのサブモ
デル群をコンカレント分散サブモデル・シミュレーショ
ン実行用に緊密かつ機能的に結合する手法に関する。
【０００２】
【従来の技術】モデル・シミュレーションは実システム
を設計しその性能を予測する際における相変わらず重要
な「ツール」である。モデル・シミュレーションは新た
なシステムの適用による性能予測を実装前に生成するの
にも役立つ。間違ったシステムを設計する危険性がきわ
めて大きい複雑なシステムでは、モデル・シミュレーシ
ョンは必須である。
を設計しその性能を予測する際における相変わらず重要
な「ツール」である。モデル・シミュレーションは新た
なシステムの適用による性能予測を実装前に生成するの
にも役立つ。間違ったシステムを設計する危険性がきわ
めて大きい複雑なシステムでは、モデル・シミュレーシ
ョンは必須である。
【０００３】分散シミュレーションとは、手元のシステ
ムを様々なコンピュータ・ワークステーションに割り当
てられ構成要素をなすサブモデルに分割して実行するシ
ミュレーション環境のことである。
ムを様々なコンピュータ・ワークステーションに割り当
てられ構成要素をなすサブモデルに分割して実行するシ
ミュレーション環境のことである。
【０００４】一般に、分散シミュレーションでは、シス
テム・サブモデル群を実行している協働ワークステーシ
ョン群は最小限、各ワークステーションが実行すべき次
のイベントに加え当該実行用に予定された時間を指示す
る、タイムスタンプを押されたイベント情報を交換する
必要がある。従来技術では、分散シミュレーション用に
２種類のモデルを用いている。すなわち、（ａ）「オプ
ティミスティック（楽観的）」モデルと（ｂ）「コンサ
ーバティブ（保守的）」モデルである。
テム・サブモデル群を実行している協働ワークステーシ
ョン群は最小限、各ワークステーションが実行すべき次
のイベントに加え当該実行用に予定された時間を指示す
る、タイムスタンプを押されたイベント情報を交換する
必要がある。従来技術では、分散シミュレーション用に
２種類のモデルを用いている。すなわち、（ａ）「オプ
ティミスティック（楽観的）」モデルと（ｂ）「コンサ
ーバティブ（保守的）」モデルである。
【０００５】オプティミスティック・モデルでは、様々
なプロセッサが処理するイベントの実行を順序付けな
い。その代わり、オプティミスティック・モデルでは、
各ワークステーションは自分自身のイベント・シーケン
スを別のワークステーションが処理するイベントとは無
関係であるとみなして実行することができる。同時に、
オプティミスティック・モデルには、因果関係エラーの
検出とロールバックによって行なう引き続く復旧のため
の機構が実装されている。
なプロセッサが処理するイベントの実行を順序付けな
い。その代わり、オプティミスティック・モデルでは、
各ワークステーションは自分自身のイベント・シーケン
スを別のワークステーションが処理するイベントとは無
関係であるとみなして実行することができる。同時に、
オプティミスティック・モデルには、因果関係エラーの
検出とロールバックによって行なう引き続く復旧のため
の機構が実装されている。
【０００６】他方、コンサーバティブ・モデルは様々な
ワークステーションが実行するイベント間の相互依存関
係を特定する先読みアルゴリズムを実装することによ
り、因果関係エラーを完全に排除するという観点に立っ
ている。したがって、コンサーバティブ・モデルでは、
あるワークステーションがイベントを処理できるのは、
問題のイベントが、並行して処理されているイベントま
たは他のワークステーションが次に処理するはずのイベ
ントの結果に影響されないことが分かっている場合のみ
である。
ワークステーションが実行するイベント間の相互依存関
係を特定する先読みアルゴリズムを実装することによ
り、因果関係エラーを完全に排除するという観点に立っ
ている。したがって、コンサーバティブ・モデルでは、
あるワークステーションがイベントを処理できるのは、
問題のイベントが、並行して処理されているイベントま
たは他のワークステーションが次に処理するはずのイベ
ントの結果に影響されないことが分かっている場合のみ
である。
【０００７】オプティミスティック手法の欠点のうちで
最も顕著なものは、必要とされる検出・ロールバック機
構がきわめて複雑であり実装するのが困難であるという
事実である。
最も顕著なものは、必要とされる検出・ロールバック機
構がきわめて複雑であり実装するのが困難であるという
事実である。
【０００８】コンサーバティブ・モデルは、上述したオ
ーバーヘッドおよび不安定性とは無縁であるけれども、
良好な性能を達成するためにはイベントの並列性を特定
して利用する効率的で複雑な先読みアルゴリズムを必要
とする。多くのアプリケーションがそのように効率的な
アルゴリズムを開発できていない点を考えると、これは
深刻な問題である。コンサーバティブ・モデルに付随す
る別の問題は、ユーザはシミュレートしている特定のア
プリケーション／実験用のモデルを「微調整」できるよ
うに、使われているイベント同期方式を詳しく知ってい
る必要があるという事実に関わっている。
ーバーヘッドおよび不安定性とは無縁であるけれども、
良好な性能を達成するためにはイベントの並列性を特定
して利用する効率的で複雑な先読みアルゴリズムを必要
とする。多くのアプリケーションがそのように効率的な
アルゴリズムを開発できていない点を考えると、これは
深刻な問題である。コンサーバティブ・モデルに付随す
る別の問題は、ユーザはシミュレートしている特定のア
プリケーション／実験用のモデルを「微調整」できるよ
うに、使われているイベント同期方式を詳しく知ってい
る必要があるという事実に関わっている。
【０００９】上述した２種類のモデルに共通する別の欠
点は、（既製の市販ソフトウェアと異なり）特定の研究
用または特定のアプリケーション・プログラム用に開発
された特別のソフトウェアに依存している点である。さ
らに別の共通の欠点は、すべてのワークステーションが
同じシミュレータのインスタンスを実行する必要がある
という点である。
点は、（既製の市販ソフトウェアと異なり）特定の研究
用または特定のアプリケーション・プログラム用に開発
された特別のソフトウェアに依存している点である。さ
らに別の共通の欠点は、すべてのワークステーションが
同じシミュレータのインスタンスを実行する必要がある
という点である。
【００１０】上述した観点から、同じまたは異なるシミ
ュレータのインスタンスを実行しているワークステーシ
ョン群が通信するのを可能にするとともに、単純な検出
・ロールバック機構を実現できる一般的な機構が当技術
分野で求められている。
ュレータのインスタンスを実行しているワークステーシ
ョン群が通信するのを可能にするとともに、単純な検出
・ロールバック機構を実現できる一般的な機構が当技術
分野で求められている。
【００１１】
【課題を解決するための手段】本発明は一側面におい
て、分割されたモデルの複数のサブモデルを処理する方
法を提供することにより、従来技術の欠点を克服しさら
なる利点を提供するものである。この方法はたとえば各
々が対応するサブモデルにインタフェースした複数のカ
プラーを用いて上記複数のサブモデルを結合するステッ
プと、上記複数のサブモデルを一括して処理するステッ
プとを備え、上記複数のサブモデルが上記複数のカプラ
ーおよび共通バッファを用いて通信するものである。
て、分割されたモデルの複数のサブモデルを処理する方
法を提供することにより、従来技術の欠点を克服しさら
なる利点を提供するものである。この方法はたとえば各
々が対応するサブモデルにインタフェースした複数のカ
プラーを用いて上記複数のサブモデルを結合するステッ
プと、上記複数のサブモデルを一括して処理するステッ
プとを備え、上記複数のサブモデルが上記複数のカプラ
ーおよび共通バッファを用いて通信するものである。
【００１２】本発明の別の側面では、上記複数のサブモ
デルを一括して処理するステップが、様々なシミュレー
タの複数のインスタンスを用いシミュレーション・プロ
セスの目標に従って各サブモデルを個別に処理しうるよ
うにするステップを備えている。
デルを一括して処理するステップが、様々なシミュレー
タの複数のインスタンスを用いシミュレーション・プロ
セスの目標に従って各サブモデルを個別に処理しうるよ
うにするステップを備えている。
【００１３】本発明のさらに別の側面では、上記バッフ
ァ中のデータが正確であるか否かを自動的に調べ、必要
な場合には再送信する。
ァ中のデータが正確であるか否かを自動的に調べ、必要
な場合には再送信する。
【００１４】ここでは、上述した方法に対応するシステ
ムとコンピュータ・プログラム製品についても述べられ
ている。
ムとコンピュータ・プログラム製品についても述べられ
ている。
【００１５】本発明の諸側面によれば、共有カプラー・
ライブラリとライセンスを受けたハードウェア・シミュ
レータのＡＰＩ（アプリケーション・プログラミング・
インタフェース）とを用いることにより、ライセンスを
受けたハードウェア・シミュレータのソース・コードに
わざわざアクセスしなくともモデルの分散処理を効果的
に行なえる。本発明によれば、サブモデルが互いに直接
に通信しうるようにすることにより、ハブレス（中心な
し）分散処理、すなわち分散制御による処理が可能にな
る。さらに、ここに提示するモデル処理手法はコンピュ
ーティング・ユニット、そのアーキテクチャ、そのオペ
レーティング・システム、およびライセンスを受けたハ
ードウェア・シミュレータで使われるプログラミング言
語に関し特定の要件すなわち限定を必要としない。これ
は、共有カプラー・ライブラリの汎用機能を用いライセ
ンスを受けたハードウェア・シミュレータのＡＰＩと直
接に通信することにより、かつ、様々なアーキテクチャ
および／またはオペレーティング・システムの特定の機
能に依存しないことにより実現されている。（「Ａおよ
び／またはＢ」は「ＡおよびＢ、Ａ、またはＢ」を表わ
す。）
ライブラリとライセンスを受けたハードウェア・シミュ
レータのＡＰＩ（アプリケーション・プログラミング・
インタフェース）とを用いることにより、ライセンスを
受けたハードウェア・シミュレータのソース・コードに
わざわざアクセスしなくともモデルの分散処理を効果的
に行なえる。本発明によれば、サブモデルが互いに直接
に通信しうるようにすることにより、ハブレス（中心な
し）分散処理、すなわち分散制御による処理が可能にな
る。さらに、ここに提示するモデル処理手法はコンピュ
ーティング・ユニット、そのアーキテクチャ、そのオペ
レーティング・システム、およびライセンスを受けたハ
ードウェア・シミュレータで使われるプログラミング言
語に関し特定の要件すなわち限定を必要としない。これ
は、共有カプラー・ライブラリの汎用機能を用いライセ
ンスを受けたハードウェア・シミュレータのＡＰＩと直
接に通信することにより、かつ、様々なアーキテクチャ
および／またはオペレーティング・システムの特定の機
能に依存しないことにより実現されている。（「Ａおよ
び／またはＢ」は「ＡおよびＢ、Ａ、またはＢ」を表わ
す。）
【００１６】本発明の手法によれば、さらなる機能と利
点を実現しうる。本発明の他の実例と側面をここで詳細
に説明するが、それらは特許請求の範囲に記載した本発
明の一部と考えられる。
点を実現しうる。本発明の他の実例と側面をここで詳細
に説明するが、それらは特許請求の範囲に記載した本発
明の一部と考えられる。
【００１７】
【発明の実施の形態】本発明の少なくとも１つの側面に
より、複数のサブモデルに分割された１つのモデルを一
括して処理する手法を提示する。この手法によれば、た
とえば同じライセンスを受けたハードウェア・シミュレ
ータまたは異なるライセンスを受けたハードウェア・シ
ミュレータまたは複数のサブモデルを処理するライセン
スを受けたプログラムのインスタンス群を接続する汎用
通信機構を備えることによりモデルを処理するのが容易
になる。
より、複数のサブモデルに分割された１つのモデルを一
括して処理する手法を提示する。この手法によれば、た
とえば同じライセンスを受けたハードウェア・シミュレ
ータまたは異なるライセンスを受けたハードウェア・シ
ミュレータまたは複数のサブモデルを処理するライセン
スを受けたプログラムのインスタンス群を接続する汎用
通信機構を備えることによりモデルを処理するのが容易
になる。
【００１８】以下、本発明の諸側面を取り込んで使用し
ている、分散シミュレーション・システムの一実施形態
を図１を参照して説明する。この分散コンピューティン
グ環境はライセンスを受けたハードウェア・シミュレー
タのインスタンス１０４を実行するコンピューティング
・ユニット１００と、ライセンスを受けたハードウェア
・シミュレータのインスタンス１０６を実行するコンピ
ューティング・ユニット１０２とを備えている。各コン
ピューティング・ユニットは、たとえばインターナショ
ナル・ビジネス・マシーンズ・コーポレーション（ＩＢ
Ｍ）が提供するＵＮＩＸ(R)ベースのオペレーティング
・システムであるＡＩＸを実行するＩＢＭ ＲＩＳＣ／
６０００コンピュータである。一実施形態では、インス
タンス１０４、１０６は異なるライセンスを受けたハー
ドウェア・シミュレータ、たとえばモデル・テクノロジ
ー社が提供するＶＳＩＭやインターナショナル・ビジネ
ス・マシーンズ・コーポレーションが提供するＰＳＩＭ
などのインスタンスである。しかし、別の実施形態で
は、インスタンス１０４、１０６は同じライセンスを受
けたハードウェア・シミュレータのインスタンスであっ
てもよい。
ている、分散シミュレーション・システムの一実施形態
を図１を参照して説明する。この分散コンピューティン
グ環境はライセンスを受けたハードウェア・シミュレー
タのインスタンス１０４を実行するコンピューティング
・ユニット１００と、ライセンスを受けたハードウェア
・シミュレータのインスタンス１０６を実行するコンピ
ューティング・ユニット１０２とを備えている。各コン
ピューティング・ユニットは、たとえばインターナショ
ナル・ビジネス・マシーンズ・コーポレーション（ＩＢ
Ｍ）が提供するＵＮＩＸ(R)ベースのオペレーティング
・システムであるＡＩＸを実行するＩＢＭ ＲＩＳＣ／
６０００コンピュータである。一実施形態では、インス
タンス１０４、１０６は異なるライセンスを受けたハー
ドウェア・シミュレータ、たとえばモデル・テクノロジ
ー社が提供するＶＳＩＭやインターナショナル・ビジネ
ス・マシーンズ・コーポレーションが提供するＰＳＩＭ
などのインスタンスである。しかし、別の実施形態で
は、インスタンス１０４、１０６は同じライセンスを受
けたハードウェア・シミュレータのインスタンスであっ
てもよい。
【００１９】インスタンス１０４はカプラー１１０がイ
ンタフェースしているサブモデル１０８を処理する。
（「インタフェースする」とはある構成要素が異質の他
の構成要素に接続することである。）一方、インスタン
ス１０６はカプラー１１４がインタフェースしているサ
ブモデル１１２を処理する。サブモデル１０８、１１２
は処理すべきハードウェアのモデルを分割することによ
り生成する。様々な分割手法のさらなる詳細は文献や本
願の同時米国出願に述べられている。ハードウェア・モ
デル分割の一例を下で図２（ａ）（ｂ）（ｃ）を参照し
て説明する。一方、本発明の一側面に係る汎用カプラー
の一実施形態、および当該カプラーでサブモデルにイン
タフェースする方法を下で図３を参照して説明する。
ンタフェースしているサブモデル１０８を処理する。
（「インタフェースする」とはある構成要素が異質の他
の構成要素に接続することである。）一方、インスタン
ス１０６はカプラー１１４がインタフェースしているサ
ブモデル１１２を処理する。サブモデル１０８、１１２
は処理すべきハードウェアのモデルを分割することによ
り生成する。様々な分割手法のさらなる詳細は文献や本
願の同時米国出願に述べられている。ハードウェア・モ
デル分割の一例を下で図２（ａ）（ｂ）（ｃ）を参照し
て説明する。一方、本発明の一側面に係る汎用カプラー
の一実施形態、および当該カプラーでサブモデルにイン
タフェースする方法を下で図３を参照して説明する。
【００２０】図１の参照を続ける。カプラー１１０、１
１４にはバッファ１１６がインタフェースしている。バ
ッファ１１６は一般に、カプラー１１０、１１４がアク
セス可能でサブモデル１０８、１１２が通信するのを可
能にする通信媒体を備えている。一例を挙げると、この
通信媒体にはＩＢＭが提供しているＡＦＳ（Andrew Fil
e System）を用いた記憶装置を用いることができる。Ａ
ＦＳとは、協働しているホスト群がＬＡＮ（local area
network）とＷＡＮ（widw area network)の双方をまた
いでファイルシステム資源を効率的に共有するのを可能
にする分散ファイルシステムのことである。この特徴に
より、本発明でＡＦＳを使用することができる。さら
に、上記記憶装置には共通通信ディレクトリ（ＣＣＤ）
を備えることができる。このＣＣＤはカプラー１１０、
１１４が読み書きアクセス可能な複数ファイル１１８を
含んでいる。一実施形態では、この複数ファイルはモデ
ルまたは分割されたサブモデルの処理が始まる前にＣＣ
Ｄ中に存在している。複数ファイル１１８はサブモデル
１０８と１１２の間でカプラー１１０と１１４を介して
データを転送するのに使うことができる。一例では、カ
プラー１１０がサブモデル１０８からデータを取得し、
それを複数ファイル１１８のうちの少なくとも１つのフ
ァイルに書き込む。次いで、カプラー１１４がこのファ
イルからデータを読み取り、当該データをサブモデル１
１２に渡す。サブモデル１１２からサブモデル１０８へ
のデータの転送も同様の方法で行なう。一例として、フ
ァイルにデータを書き込むのに用いる論理の一実施形態
を下で図７を参照して詳述し、ファイルからデータを読
み取るのに用いる論理の一実施形態を下で図８を参照し
て詳述する。
１４にはバッファ１１６がインタフェースしている。バ
ッファ１１６は一般に、カプラー１１０、１１４がアク
セス可能でサブモデル１０８、１１２が通信するのを可
能にする通信媒体を備えている。一例を挙げると、この
通信媒体にはＩＢＭが提供しているＡＦＳ（Andrew Fil
e System）を用いた記憶装置を用いることができる。Ａ
ＦＳとは、協働しているホスト群がＬＡＮ（local area
network）とＷＡＮ（widw area network)の双方をまた
いでファイルシステム資源を効率的に共有するのを可能
にする分散ファイルシステムのことである。この特徴に
より、本発明でＡＦＳを使用することができる。さら
に、上記記憶装置には共通通信ディレクトリ（ＣＣＤ）
を備えることができる。このＣＣＤはカプラー１１０、
１１４が読み書きアクセス可能な複数ファイル１１８を
含んでいる。一実施形態では、この複数ファイルはモデ
ルまたは分割されたサブモデルの処理が始まる前にＣＣ
Ｄ中に存在している。複数ファイル１１８はサブモデル
１０８と１１２の間でカプラー１１０と１１４を介して
データを転送するのに使うことができる。一例では、カ
プラー１１０がサブモデル１０８からデータを取得し、
それを複数ファイル１１８のうちの少なくとも１つのフ
ァイルに書き込む。次いで、カプラー１１４がこのファ
イルからデータを読み取り、当該データをサブモデル１
１２に渡す。サブモデル１１２からサブモデル１０８へ
のデータの転送も同様の方法で行なう。一例として、フ
ァイルにデータを書き込むのに用いる論理の一実施形態
を下で図７を参照して詳述し、ファイルからデータを読
み取るのに用いる論理の一実施形態を下で図８を参照し
て詳述する。
【００２１】一実施形態では、複数ファイル１１８は２
つのファイルから構成することができる。この実施形態
では、一方のファイルはサブモデル１０８からサブモデ
ル１１２にデータを転送するのに使用することができ、
他方のファイルはサブモデル１１２からサブモデル１０
８にデータを転送するのに使用することができる。
つのファイルから構成することができる。この実施形態
では、一方のファイルはサブモデル１０８からサブモデ
ル１１２にデータを転送するのに使用することができ、
他方のファイルはサブモデル１１２からサブモデル１０
８にデータを転送するのに使用することができる。
【００２２】別の実施形態では、入出力速度を速めるた
めに、複数のサブモデル間でデータを転送するのに一連
ファイルを用いることができる。一例として、一連ファ
イルに所定の順序でデータを書き込むことができる。次
いで、このデータは当該一連ファイルから同じ所定の順
序で読み取ることができる。したがって、書き込みの間
の間隔が保証されているから、データをバッファに書き
込もうとしているカプラーは当該バッファ中のファイル
が上書きされないかどうかを調べる必要がない。一例で
は、一連ファイルは決定論的なラウンド・ロビン方式で
読み書きされる。任意のカプラーが任意のファイルを再
書き込みしうるようになるには、その前にサブモデルの
一括処理全体がデータの交換を多数回結合することによ
り先行している必要がある。これにより、より速く処理
されるサブモデルが待機することなく少なくともいくつ
かのデータを出力しうることが保証される。同様に入力
側では、より遅く処理されるサブモデルが、読み取る入
力データを取得することが保証される。
めに、複数のサブモデル間でデータを転送するのに一連
ファイルを用いることができる。一例として、一連ファ
イルに所定の順序でデータを書き込むことができる。次
いで、このデータは当該一連ファイルから同じ所定の順
序で読み取ることができる。したがって、書き込みの間
の間隔が保証されているから、データをバッファに書き
込もうとしているカプラーは当該バッファ中のファイル
が上書きされないかどうかを調べる必要がない。一例で
は、一連ファイルは決定論的なラウンド・ロビン方式で
読み書きされる。任意のカプラーが任意のファイルを再
書き込みしうるようになるには、その前にサブモデルの
一括処理全体がデータの交換を多数回結合することによ
り先行している必要がある。これにより、より速く処理
されるサブモデルが待機することなく少なくともいくつ
かのデータを出力しうることが保証される。同様に入力
側では、より遅く処理されるサブモデルが、読み取る入
力データを取得することが保証される。
【００２３】上述したシステムとコンピューティング・
ユニットは例として提示しただけである。本発明の通信
インタフェースは、本発明の本旨のうちで、様々な種類
のコンピューティング・ユニット、コンピュータ、プロ
セッサ、ノード、システム、ワークステーション、およ
び／または環境に内蔵する、あるいはそれらとともに使
用することができる。たとえば、コンピューティング・
ユニットのうちの少なくとも１つはＵＮＩＸ(R)アーキ
テクチャに基づいていてもよいし、あるいはインテルＰ
Ｃアーキテクチャを内蔵していてもよい。さらに、ここ
で説明するいくつかの実施形態は２つのサブモデルを処
理する２つのコンピューティング・ユニットしか備えて
いないが、任意個数のサブモデルを処理する任意個数の
コンピューティング・ユニットを用いることができる。
さらに、通信媒体としては、ここで説明する通信プロト
コルを順守する任意の型の通信媒体、たとえばパケット
またはメッセージの送受信を介したネットワークなどを
用いることができる。また、他の型のシステムも本発明
の利益を享受できるから、本発明の一部をなすと考えら
れる。さらに、上述した方法には、オペレーティング・
システム、あるいは、ライセンスを受けたハードウェア
・シミュレータもしくはインスタンス中のライセンスを
受けたプログラムで使用されている、またはそれに潜在
するプログラミング言語に対する特定の要件は付随しな
い（すなわちオペレーティング・システムまたはプログ
ラミング言語として任意のものを使用することができ
る）。
ユニットは例として提示しただけである。本発明の通信
インタフェースは、本発明の本旨のうちで、様々な種類
のコンピューティング・ユニット、コンピュータ、プロ
セッサ、ノード、システム、ワークステーション、およ
び／または環境に内蔵する、あるいはそれらとともに使
用することができる。たとえば、コンピューティング・
ユニットのうちの少なくとも１つはＵＮＩＸ(R)アーキ
テクチャに基づいていてもよいし、あるいはインテルＰ
Ｃアーキテクチャを内蔵していてもよい。さらに、ここ
で説明するいくつかの実施形態は２つのサブモデルを処
理する２つのコンピューティング・ユニットしか備えて
いないが、任意個数のサブモデルを処理する任意個数の
コンピューティング・ユニットを用いることができる。
さらに、通信媒体としては、ここで説明する通信プロト
コルを順守する任意の型の通信媒体、たとえばパケット
またはメッセージの送受信を介したネットワークなどを
用いることができる。また、他の型のシステムも本発明
の利益を享受できるから、本発明の一部をなすと考えら
れる。さらに、上述した方法には、オペレーティング・
システム、あるいは、ライセンスを受けたハードウェア
・シミュレータもしくはインスタンス中のライセンスを
受けたプログラムで使用されている、またはそれに潜在
するプログラミング言語に対する特定の要件は付随しな
い（すなわちオペレーティング・システムまたはプログ
ラミング言語として任意のものを使用することができ
る）。
【００２４】以下、上述したように、本発明の機能を用
いてシミュレーションを実行するあるモデルの一実施形
態を図２（ａ）（ｂ）（ｃ）を参照して説明する。未分
割のモデル２００は、たとえば動作コンポーネント２０
２とクロック／サイクル・エンティティ２０４を備えて
いる。クロック／サイクル・エンティティ２０４は動作
コンポーネント２０２が変化しうる時を決める。
いてシミュレーションを実行するあるモデルの一実施形
態を図２（ａ）（ｂ）（ｃ）を参照して説明する。未分
割のモデル２００は、たとえば動作コンポーネント２０
２とクロック／サイクル・エンティティ２０４を備えて
いる。クロック／サイクル・エンティティ２０４は動作
コンポーネント２０２が変化しうる時を決める。
【００２５】ＡＳＩＣ（特定用途向け集積回路）のチッ
プ設計概念では、モデルの動作コンポーネントはラッ
チ、ゲート、および配線を備えている。一方、変化画定
エンティティはクロックが分布した配線上のクロック波
形値である。動作コンポーネントは新たな値を取得し、
クロック波形のサイクルに基づいて新たな値を出力す
る。イベント・ドリブン用途ではクロック・イベント、
たとえば波形の立ち上がりを利用する。一方、サイクル
・ドリブン用途ではクロック／サイクル遷移を利用す
る。上記２種類の用途はそれぞれのエンティティを用い
てモデルの動作コンポーネントが変化しうる時を決め
る。
プ設計概念では、モデルの動作コンポーネントはラッ
チ、ゲート、および配線を備えている。一方、変化画定
エンティティはクロックが分布した配線上のクロック波
形値である。動作コンポーネントは新たな値を取得し、
クロック波形のサイクルに基づいて新たな値を出力す
る。イベント・ドリブン用途ではクロック・イベント、
たとえば波形の立ち上がりを利用する。一方、サイクル
・ドリブン用途ではクロック／サイクル遷移を利用す
る。上記２種類の用途はそれぞれのエンティティを用い
てモデルの動作コンポーネントが変化しうる時を決め
る。
【００２６】一実施形態では、モデルは、たとえば図２
（ｂ）に詳細に示すサブモデル２０６、２０８のよう
に、内部で互いに通信している複数のサブモデルを備え
ているように概念的に説明することができる。サブモデ
ル２０６、２０８の動作コンポーネントは入出力２１８
を備えているように表わすことができる。入出力２１８
はサブモデル間のデータ交換用に使われる。クロック／
サイクル・エンティティ２１４は両サブモデルに共通で
あるが、サブモデル２０６と２０８の間に分布してお
り、チャネル２１６を介して結合されているように表わ
すことができる。モデルはサブモデルに分割することが
できる。それには、サブモデル２０６の入力をサブモデ
ル２０８の出力から分離するとともにサブモデル２０８
の入力をサブモデル２０６の出力から分離する。そし
て、サブモデル間にまたがるクロック／サイクル・エン
ティティ２１４をチャネル２１６のところで分割する。
（ｂ）に詳細に示すサブモデル２０６、２０８のよう
に、内部で互いに通信している複数のサブモデルを備え
ているように概念的に説明することができる。サブモデ
ル２０６、２０８の動作コンポーネントは入出力２１８
を備えているように表わすことができる。入出力２１８
はサブモデル間のデータ交換用に使われる。クロック／
サイクル・エンティティ２１４は両サブモデルに共通で
あるが、サブモデル２０６と２０８の間に分布してお
り、チャネル２１６を介して結合されているように表わ
すことができる。モデルはサブモデルに分割することが
できる。それには、サブモデル２０６の入力をサブモデ
ル２０８の出力から分離するとともにサブモデル２０８
の入力をサブモデル２０６の出力から分離する。そし
て、サブモデル間にまたがるクロック／サイクル・エン
ティティ２１４をチャネル２１６のところで分割する。
【００２７】モデル２００のサブモデルへの概念的な分
割を図２（ｃ）に示す。分割の目的は各々が入力２２
２、２２４と出力２２０、２２６を備えたサブモデルを
生成することであり、分割に由来するすべてのサブモデ
ルに共通のクロック／サイクル・エンティティを実現す
ることでもある。実現されたクロック／サイクル・エン
ティティは各サブモデルにおいてクロック／サイクル・
ポート２２８、２３０として表わすことができる。
割を図２（ｃ）に示す。分割の目的は各々が入力２２
２、２２４と出力２２０、２２６を備えたサブモデルを
生成することであり、分割に由来するすべてのサブモデ
ルに共通のクロック／サイクル・エンティティを実現す
ることでもある。実現されたクロック／サイクル・エン
ティティは各サブモデルにおいてクロック／サイクル・
ポート２２８、２３０として表わすことができる。
【００２８】実際の分割は良く定義されたインタフェー
スを目標とする人手によるプロセス、またはインタフェ
ースを構築する際に依拠するアルゴリズム・プロセスに
なる可能性がある。上述した同時特許出願には、自動分
割プロセスの例が記載されている。
スを目標とする人手によるプロセス、またはインタフェ
ースを構築する際に依拠するアルゴリズム・プロセスに
なる可能性がある。上述した同時特許出願には、自動分
割プロセスの例が記載されている。
【００２９】本発明の一側面として、ここでは、各サブ
モデルにインタフェースしてたとえば異なるコンピュー
ティング・ユニットで実行されているサブモデル間の通
信を可能にする汎用カプラーを提示する。そのようなカ
プラーの一例、およびインタフェース動作の一例を図３
に示す。
モデルにインタフェースしてたとえば異なるコンピュー
ティング・ユニットで実行されているサブモデル間の通
信を可能にする汎用カプラーを提示する。そのようなカ
プラーの一例、およびインタフェース動作の一例を図３
に示す。
【００３０】一実施形態として、サブモデル３００をＶ
ＨＤＬ(VHSIC（Very High Speed Integrated Circuits)
Hardware Description Language）を用いて表わす。Ｖ
ＨＤＬはＩＥＥＥ（Institute of Electrical and Elec
tronics Engineers)が開発した標準（VHDL-1076)であ
る。ＶＨＤＬにおけるサブモデルは、ここで用いている
ように、少なくとも１つの出力３１０、少なくとも１つ
入力３１２、およびクロック／サイクル・ポート３１４
を備えたエンティティである。この実施形態では、カプ
ラー３０２はトップ・レベル・カプラー・エンティティ
３０４を備えている。そして、トップ・レベル・カプラ
ー・エンティティ３０４自体がＶＨＤＬトップ・レベル
・エンティティと汎用ＶＨＤＬカプラー・エンティティ
を備えている。一接続形式では、ＶＨＤＬトップ・レベ
ル・エンティティを用いてサブモデルの入力、出力、お
よびクロック／サイクル・ポートを汎用ＶＨＤＬカプラ
ー・エンティティの標準ポートに接続することができ
る。標準ポートには出力ポート３１６、入力ポート３１
８、およびクロック／サイクル・ポート３２０がある。
ＨＤＬ(VHSIC（Very High Speed Integrated Circuits)
Hardware Description Language）を用いて表わす。Ｖ
ＨＤＬはＩＥＥＥ（Institute of Electrical and Elec
tronics Engineers)が開発した標準（VHDL-1076)であ
る。ＶＨＤＬにおけるサブモデルは、ここで用いている
ように、少なくとも１つの出力３１０、少なくとも１つ
入力３１２、およびクロック／サイクル・ポート３１４
を備えたエンティティである。この実施形態では、カプ
ラー３０２はトップ・レベル・カプラー・エンティティ
３０４を備えている。そして、トップ・レベル・カプラ
ー・エンティティ３０４自体がＶＨＤＬトップ・レベル
・エンティティと汎用ＶＨＤＬカプラー・エンティティ
を備えている。一接続形式では、ＶＨＤＬトップ・レベ
ル・エンティティを用いてサブモデルの入力、出力、お
よびクロック／サイクル・ポートを汎用ＶＨＤＬカプラ
ー・エンティティの標準ポートに接続することができ
る。標準ポートには出力ポート３１６、入力ポート３１
８、およびクロック／サイクル・ポート３２０がある。
【００３１】ＶＨＤＬトップ・レベル・エンティティ内
では、サブモデルと汎用ＶＨＤＬカプラー・エンティテ
ィをインスタンス化したのち、ポート・マップを介して
トップ・レベルの信号に接続する。サブモデル３００の
一例を図４に示す。汎用ＶＨＤＬカプラー・エンティテ
ィの一例を図５に示す。そして、ＶＨＤＬトップ・レベ
ル・エンティティ、およびトップ・レベル・カプラー・
エンティティ３０４とサブモデル３００との間の接続形
式を図６に示す。
では、サブモデルと汎用ＶＨＤＬカプラー・エンティテ
ィをインスタンス化したのち、ポート・マップを介して
トップ・レベルの信号に接続する。サブモデル３００の
一例を図４に示す。汎用ＶＨＤＬカプラー・エンティテ
ィの一例を図５に示す。そして、ＶＨＤＬトップ・レベ
ル・エンティティ、およびトップ・レベル・カプラー・
エンティティ３０４とサブモデル３００との間の接続形
式を図６に示す。
【００３２】図３の参照を続ける。トップ・レベル・カ
プラー・エンティティ３０４の入力ポート３１８と出力
ポート３１６はサブモデル３００の入力３１２と出力３
１０にそれぞれマップされている。これにより、カプラ
ー３０２とサブモデル３００との間の通信が可能にな
る。クロック／サイクル・ポート３２０はサブモデル３
００のクロック／サイクル・ポート３１４にマップされ
ている。これにより、カプラー３０２がサブモデル３０
０のクロック／サイクル・エンティティを検出するのが
可能になる。カプラー３０２はクロック／サイクル・ポ
ート３１４の信号を利用して、出力３１０から別のサブ
モデルへ送信するデータを集めたり、ＣＣＤから入力３
１２へデータを渡したりする。さらに、カプラー３０２
はカプラー共有ライブラリ３０８を備えている。カプラ
ー共有ライブラリ３０８には、サブモデルが入出力する
データ・フローをカプラー３０２が制御するのを可能に
する機能が含まれている。
プラー・エンティティ３０４の入力ポート３１８と出力
ポート３１６はサブモデル３００の入力３１２と出力３
１０にそれぞれマップされている。これにより、カプラ
ー３０２とサブモデル３００との間の通信が可能にな
る。クロック／サイクル・ポート３２０はサブモデル３
００のクロック／サイクル・ポート３１４にマップされ
ている。これにより、カプラー３０２がサブモデル３０
０のクロック／サイクル・エンティティを検出するのが
可能になる。カプラー３０２はクロック／サイクル・ポ
ート３１４の信号を利用して、出力３１０から別のサブ
モデルへ送信するデータを集めたり、ＣＣＤから入力３
１２へデータを渡したりする。さらに、カプラー３０２
はカプラー共有ライブラリ３０８を備えている。カプラ
ー共有ライブラリ３０８には、サブモデルが入出力する
データ・フローをカプラー３０２が制御するのを可能に
する機能が含まれている。
【００３３】一実施形態では、クロック／サイクル・ポ
ート３１４で変化が検出されると、カプラー共有ライブ
ラリ３０８が呼び出される。カプラー３０２はカプラー
共有ライブラリ３０８が備えている機能（図７〜図１０
参照）を使って、サブモデルから出力値を集めその情報
を出力送信先たとえばＣＣＤに渡す、あるいは、入力源
たとえばＣＤＤから入力情報を集めその情報をサブモデ
ルに渡す。
ート３１４で変化が検出されると、カプラー共有ライブ
ラリ３０８が呼び出される。カプラー３０２はカプラー
共有ライブラリ３０８が備えている機能（図７〜図１０
参照）を使って、サブモデルから出力値を集めその情報
を出力送信先たとえばＣＣＤに渡す、あるいは、入力源
たとえばＣＤＤから入力情報を集めその情報をサブモデ
ルに渡す。
【００３４】一例では、カプラー共有ライブラリはＣプ
ログラミング言語を用いて実装することができる。この
実施形態では、カプラー３０２はさらに、トップ・レベ
ル・カプラー・エンティティとカプラー共有ライブラリ
をインタフェースする、ＶＨＤＬへのＡＰＩ（applicat
ion programming interface)３０６を備えている。
ログラミング言語を用いて実装することができる。この
実施形態では、カプラー３０２はさらに、トップ・レベ
ル・カプラー・エンティティとカプラー共有ライブラリ
をインタフェースする、ＶＨＤＬへのＡＰＩ（applicat
ion programming interface)３０６を備えている。
【００３５】以下、カプラー共有ライブラリが備え、カ
プラーがＣＣＤからデータを入力するとき、およびＣＣ
Ｄへデータを出力するときに使ういくつかの論理を図７
〜図１０を参照して詳細に説明する。
プラーがＣＣＤからデータを入力するとき、およびＣＣ
Ｄへデータを出力するときに使ういくつかの論理を図７
〜図１０を参照して詳細に説明する。
【００３６】あるサブモデルから別のサブモデルにデー
タを送信するには、送信すべきデータをまずＣＤＤに出
力する。一実施形態では、このデータを図７に示す論理
に従ってファイルに書き込む。
タを送信するには、送信すべきデータをまずＣＤＤに出
力する。一実施形態では、このデータを図７に示す論理
に従ってファイルに書き込む。
【００３７】まず、カプラーが書き込むべきデータを検
索・取得、すなわちサブモデルからデータを取得する
（５００）。一実施形態では、カプラーがこのデータの
コピーをローカル記憶装置（図示せず）に格納する。こ
の格納したデータは再送信機能を実行する次のサイクル
で必要になる可能性がある。次いで、カプラーは書き込
み用のあるファイルを読み取り用にオープンし（５０
２）、当該ファイルを読み取って再送信要求がないかど
うか各レコードを調べる（５０４）。再送信要求がある
としたら、それは上記ファイル中のデータが正しくない
ことを見いだした先行読み取り者が上記ファイルに書き
込んだものである。ところで、高信頼性環境では、デー
タを再送信する機能はシステム全体を高速化するために
任意実行事項として無効にしうる。再送信要求をファイ
ルに書き込むのに使う論理の例を下で図１０を参照して
詳述する。
索・取得、すなわちサブモデルからデータを取得する
（５００）。一実施形態では、カプラーがこのデータの
コピーをローカル記憶装置（図示せず）に格納する。こ
の格納したデータは再送信機能を実行する次のサイクル
で必要になる可能性がある。次いで、カプラーは書き込
み用のあるファイルを読み取り用にオープンし（５０
２）、当該ファイルを読み取って再送信要求がないかど
うか各レコードを調べる（５０４）。再送信要求がある
としたら、それは上記ファイル中のデータが正しくない
ことを見いだした先行読み取り者が上記ファイルに書き
込んだものである。ところで、高信頼性環境では、デー
タを再送信する機能はシステム全体を高速化するために
任意実行事項として無効にしうる。再送信要求をファイ
ルに書き込むのに使う論理の例を下で図１０を参照して
詳述する。
【００３８】図７の参照を続ける。再送信要求が存在す
る場合（５０６）、カプラーは再送信が有効であるか否
かを調べる（５２０）。Ｙｅｓの場合、ファイルをクロ
ーズし、カプラーは再送信機能を呼び出す（５２６）。
再送信機能の一実施形態は下で図８を参照して詳述す
る。再送信機能は先行サイクルでローカル記憶装置に格
納したデータをカプラーに供給し、ファイルへのデータ
の書き込みを直ちに継続する（５１４）。データの再送
信が有効でない場合、ファイルをクローズし、カプラー
は書き込み手順を終了する（５２４）。一実施形態で
は、発生した問題点を記載したログ・ファイルを生成し
てもよい。
る場合（５０６）、カプラーは再送信が有効であるか否
かを調べる（５２０）。Ｙｅｓの場合、ファイルをクロ
ーズし、カプラーは再送信機能を呼び出す（５２６）。
再送信機能の一実施形態は下で図８を参照して詳述す
る。再送信機能は先行サイクルでローカル記憶装置に格
納したデータをカプラーに供給し、ファイルへのデータ
の書き込みを直ちに継続する（５１４）。データの再送
信が有効でない場合、ファイルをクローズし、カプラー
は書き込み手順を終了する（５２４）。一実施形態で
は、発生した問題点を記載したログ・ファイルを生成し
てもよい。
【００３９】再送信要求が存在しない場合、カプラーは
レコードにＩＮＶＡＬＩＤ（無効）キャラクタがないか
どうか調べる（５０８）。すべてのレコードにこのキャ
ラクタが存在しない場合、このファイルは最後まで読み
取られていないから、上書きしてはいけない。この場
合、カプラーはファイルをクローズし（５１０）、書き
込み手順を初めから開始する（５０２）。すべてのレコ
ードがＩＮＶＡＬＩＤとマークされている場合には、当
該ファイルは上書きできる状態にある。カプラーは読み
取り用の当該ファイルをクローズしたのち、それを書き
込み用にオープンする（５１２）。
レコードにＩＮＶＡＬＩＤ（無効）キャラクタがないか
どうか調べる（５０８）。すべてのレコードにこのキャ
ラクタが存在しない場合、このファイルは最後まで読み
取られていないから、上書きしてはいけない。この場
合、カプラーはファイルをクローズし（５１０）、書き
込み手順を初めから開始する（５０２）。すべてのレコ
ードがＩＮＶＡＬＩＤとマークされている場合には、当
該ファイルは上書きできる状態にある。カプラーは読み
取り用の当該ファイルをクローズしたのち、それを書き
込み用にオープンする（５１２）。
【００４０】次に、カプラーはデータを当該ファイルに
書き込む（５１４）。一実施形態では、カプラーは当該
ファイルの各レコードにＶＡＬＩＤ（有効）キャラク
タ、順序レコード番号、正確かつ同一のサイクル番号、
およびレコード固有データを書き込む。サイクル番号は
データに付随するクロック・サイクルを特定するもので
ある。順序レコード番号は一実施形態では、当該ファイ
ル中の各レコードの序数を表しており、エラー検出用に
使うことができる。チェックサムを計算し、当該ファイ
ルの最終レコードにレコード固有データとして書き込む
のが望ましい（５１６）。一実施形態では、チェックサ
ムの計算は当該ファイルのすべてのレコードに排他的Ｏ
Ｒ操作を１６進形式で適用することにより行なってい
る。このあと、当該ファイルをクローズした（５１８）
のち、書き込み手順は終了する（５２８）。
書き込む（５１４）。一実施形態では、カプラーは当該
ファイルの各レコードにＶＡＬＩＤ（有効）キャラク
タ、順序レコード番号、正確かつ同一のサイクル番号、
およびレコード固有データを書き込む。サイクル番号は
データに付随するクロック・サイクルを特定するもので
ある。順序レコード番号は一実施形態では、当該ファイ
ル中の各レコードの序数を表しており、エラー検出用に
使うことができる。チェックサムを計算し、当該ファイ
ルの最終レコードにレコード固有データとして書き込む
のが望ましい（５１６）。一実施形態では、チェックサ
ムの計算は当該ファイルのすべてのレコードに排他的Ｏ
Ｒ操作を１６進形式で適用することにより行なってい
る。このあと、当該ファイルをクローズした（５１８）
のち、書き込み手順は終了する（５２８）。
【００４１】以下、カプラーが再送信機能を実行するの
に使用する論理の一実施形態を図８を参照して説明す
る。
に使用する論理の一実施形態を図８を参照して説明す
る。
【００４２】まず、カプラーは書き込み用にファイルを
オープンする（６０２）。次いで、カプラーは先行サイ
クルで格納されたデータを取得し（６０４）、それを上
記ファイルに書き込む準備をする（６０６）。このあ
と、カプラーは書き込み手順を開始する。
オープンする（６０２）。次いで、カプラーは先行サイ
クルで格納されたデータを取得し（６０４）、それを上
記ファイルに書き込む準備をする（６０６）。このあ
と、カプラーは書き込み手順を開始する。
【００４３】データ再送信の第２の部分はＣＣＤからデ
ータを検索・取得して、付随するカプラーがサブモデル
に入力するのに備えることである。一実施形態では、こ
のデータはたとえば図９に示す論理に従ってファイルか
ら読み取る。
ータを検索・取得して、付随するカプラーがサブモデル
に入力するのに備えることである。一実施形態では、こ
のデータはたとえば図９に示す論理に従ってファイルか
ら読み取る。
【００４４】まず、カプラーがクロック／サイクル・ポ
ートを介してそのサブモデルがデータを必要としている
ことを検出したのち、読み取り手順を開始する（７０
０）。カプラーは上記サブモデルに入力すべきデータを
格納しているＣＣＤ中のファイルを読み取り用としてオ
ープンする（７０２）。次いで、カプラーが当該データ
を上記ファイルからロードする（７０４）。
ートを介してそのサブモデルがデータを必要としている
ことを検出したのち、読み取り手順を開始する（７０
０）。カプラーは上記サブモデルに入力すべきデータを
格納しているＣＣＤ中のファイルを読み取り用としてオ
ープンする（７０２）。次いで、カプラーが当該データ
を上記ファイルからロードする（７０４）。
【００４５】次に、ＶＡＬＩＤキャラクタ、正確な順序
レコード番号、および正確かつ同一のサイクル番号をあ
るかどうか上記ファイルのレコード群を調べる（７０
８）。あるサブモデルが他のサブモデルよりも速く処理
される可能性があるから、上記ファイル中のデータが読
み取りに適した状態にないことがありうる。もしも、あ
るレコード中に不正確なデータが存在する場合には、当
該ファイルをクローズした（７１０）のち、読み取り手
順を繰り返す（７０２）。
レコード番号、および正確かつ同一のサイクル番号をあ
るかどうか上記ファイルのレコード群を調べる（７０
８）。あるサブモデルが他のサブモデルよりも速く処理
される可能性があるから、上記ファイル中のデータが読
み取りに適した状態にないことがありうる。もしも、あ
るレコード中に不正確なデータが存在する場合には、当
該ファイルをクローズした（７１０）のち、読み取り手
順を繰り返す（７０２）。
【００４６】すべてのレコードが読み取りに適した状態
にあるとともに正確なデータを含んでいる場合、カプラ
ーは当該すべてのレコードに対して１６進形式で累積的
排他ＯＲを計算することによりチェックサム値を算出す
る（７１２）。ただし、最終レコードはチェックサム値
を格納しているから、この計算から除外する。次いで、
算出したチェックサム値と最終レコードに格納されてい
るチェックサム値とを比較する（７１４）。
にあるとともに正確なデータを含んでいる場合、カプラ
ーは当該すべてのレコードに対して１６進形式で累積的
排他ＯＲを計算することによりチェックサム値を算出す
る（７１２）。ただし、最終レコードはチェックサム値
を格納しているから、この計算から除外する。次いで、
算出したチェックサム値と最終レコードに格納されてい
るチェックサム値とを比較する（７１４）。
【００４７】２つのチェックサム値が一致しない場合、
カプラーはエラーを報告した（７１６）のち、再送信が
有効であるか否かを調べる（７１８）。Ｙｅｓの場合、
当該読み取り用ファイルをクローズした（７２０）の
ち、カプラーは再送信要求手順を開始する（７２２）。
再送信要求機能で使われる論理の一例を下で図１０を参
照して説明する。再送信を要求したのち、読み取り手順
を繰り返す（７０２）。読み取り手順は次の書き込み者
が再送信を実行するまで繰り返すことになる。再送信が
有効でない場合には、カプラーは当該ファイルをクロー
ズしたのち、デバッグ・ログ機能を実行する（７２
４）。
カプラーはエラーを報告した（７１６）のち、再送信が
有効であるか否かを調べる（７１８）。Ｙｅｓの場合、
当該読み取り用ファイルをクローズした（７２０）の
ち、カプラーは再送信要求手順を開始する（７２２）。
再送信要求機能で使われる論理の一例を下で図１０を参
照して説明する。再送信を要求したのち、読み取り手順
を繰り返す（７０２）。読み取り手順は次の書き込み者
が再送信を実行するまで繰り返すことになる。再送信が
有効でない場合には、カプラーは当該ファイルをクロー
ズしたのち、デバッグ・ログ機能を実行する（７２
４）。
【００４８】２つのチェックサム値が一致する場合、カ
プラーは次のサイクルのために最終チェックサム値の格
納を開始する。次いで、当該ファイルを読み取り用には
クローズしたのち、書き込み用にオープンして（７３
０）、当該ファイルの将来の読み取り者に当該ファイル
がすでに読み取られていることを知らせることができる
ようにする。そうするために、カプラーは各レコードに
ＩＮＶＡＬＩＤ（無効）とマーク付ける。次いで、当該
ファイルをクローズした（７３４）のち、カプラーは読
み取り手順を終了する（７３６）。この時点で、カプラ
ーは当該ファイルから読み取ったデータを保持している
から、それをサブモデルに当該サブモデルの入力を介し
て渡すことができる。
プラーは次のサイクルのために最終チェックサム値の格
納を開始する。次いで、当該ファイルを読み取り用には
クローズしたのち、書き込み用にオープンして（７３
０）、当該ファイルの将来の読み取り者に当該ファイル
がすでに読み取られていることを知らせることができる
ようにする。そうするために、カプラーは各レコードに
ＩＮＶＡＬＩＤ（無効）とマーク付ける。次いで、当該
ファイルをクローズした（７３４）のち、カプラーは読
み取り手順を終了する（７３６）。この時点で、カプラ
ーは当該ファイルから読み取ったデータを保持している
から、それをサブモデルに当該サブモデルの入力を介し
て渡すことができる。
【００４９】以下、カプラーが再送信を要求するのに使
用しうる論理の一例を図１０を参照して説明する。
用しうる論理の一例を図１０を参照して説明する。
【００５０】カプラーが読み取りプロセスの間にチェッ
クサム・エラーに遭遇すると、図１０の手順が開始する
（８００）。まず、カプラーはファイルを書き込み用に
オープンし（８０２）、当該ファイルの各レコードに再
送信要求を書き込んだ（８０４）のち、当該ファイルを
クローズする（８０６）。これにより、次の書き込み者
は再送信機能を（図７、図８に示したように）実行すべ
きことを知らされることになる。以後、カプラーは読み
取り手順を開始する。
クサム・エラーに遭遇すると、図１０の手順が開始する
（８００）。まず、カプラーはファイルを書き込み用に
オープンし（８０２）、当該ファイルの各レコードに再
送信要求を書き込んだ（８０４）のち、当該ファイルを
クローズする（８０６）。これにより、次の書き込み者
は再送信機能を（図７、図８に示したように）実行すべ
きことを知らされることになる。以後、カプラーは読み
取り手順を開始する。
【００５１】一実施形態では、処理システムの信頼性が
十分に高い場合には、当業者にとって明らかなように、
ファイルの一貫性を保証する論理を上述したプロセス・
フローから取り除いてシステム全体の速度を高めること
ができる。そのような実施形態では、書き込み手順は検
査プロセスを含んでおらず、読み取り手順はサイクル番
号しか検査しない。速く処理されるサブモデルは遅く処
理されるサブモデルを待つとともに、集合体の同期性を
維持するためにファイルを再読み取りすることを強制さ
れる。これに対して、最も遅いサブモデルはつねに入力
に適した状態の入力データを取得するとともに、再読み
取りは全く行なわない。したがって、再読み取り回数は
処理コンピューティング・ユニットに課される負荷の尺
度である。たとえば、再読み取り回数が少ないというこ
とは負荷が大きい、すなわちコンピューティング・ユニ
ットが遅いということを表わしている。
十分に高い場合には、当業者にとって明らかなように、
ファイルの一貫性を保証する論理を上述したプロセス・
フローから取り除いてシステム全体の速度を高めること
ができる。そのような実施形態では、書き込み手順は検
査プロセスを含んでおらず、読み取り手順はサイクル番
号しか検査しない。速く処理されるサブモデルは遅く処
理されるサブモデルを待つとともに、集合体の同期性を
維持するためにファイルを再読み取りすることを強制さ
れる。これに対して、最も遅いサブモデルはつねに入力
に適した状態の入力データを取得するとともに、再読み
取りは全く行なわない。したがって、再読み取り回数は
処理コンピューティング・ユニットに課される負荷の尺
度である。たとえば、再読み取り回数が少ないというこ
とは負荷が大きい、すなわちコンピューティング・ユニ
ットが遅いということを表わしている。
【００５２】一実施形態では、シミュレーション実行間
でサブモデルを静的に再分割するのに再読み取り回数の
統計を利用することができる。別の実施形態では、たと
えば遅いアプリケーション・インスタンスの優先順位を
引き上げることにより、コンピューティング資源をこの
遅いアプリケーション・インスタンスに動的に割り当て
るのに再読み取り回数の統計を利用することができる。
この実施形態では、１つの遅いポイント（遅いインスタ
ンス）をインスタンスの集合と取り替えても、モデル集
合体としては計算が進行する速度が低下することはな
い。さらに別の実施形態では、ある集合体中のすべての
コンピューティング・ユニットにわたる再読み取り回数
の統計は、当該集合体全体の性能の尺度として利用する
ことができる。
でサブモデルを静的に再分割するのに再読み取り回数の
統計を利用することができる。別の実施形態では、たと
えば遅いアプリケーション・インスタンスの優先順位を
引き上げることにより、コンピューティング資源をこの
遅いアプリケーション・インスタンスに動的に割り当て
るのに再読み取り回数の統計を利用することができる。
この実施形態では、１つの遅いポイント（遅いインスタ
ンス）をインスタンスの集合と取り替えても、モデル集
合体としては計算が進行する速度が低下することはな
い。さらに別の実施形態では、ある集合体中のすべての
コンピューティング・ユニットにわたる再読み取り回数
の統計は、当該集合体全体の性能の尺度として利用する
ことができる。
【００５３】さらに別の実施形態では、ファイルに書き
込むのに適した状態にあるデータを連結して１つのレコ
ードにすることができるから、当該データを出力するの
にたった１回の書き込みしか必要としない。同様に、フ
ァイルから読み取るのに適した状態にあるデータを当該
ファイルから入力するには、たった１回の読み取りしか
必要としない。たった１回の読み取りでファイルから取
得したデータは、入力側で分解することができる。
込むのに適した状態にあるデータを連結して１つのレコ
ードにすることができるから、当該データを出力するの
にたった１回の書き込みしか必要としない。同様に、フ
ァイルから読み取るのに適した状態にあるデータを当該
ファイルから入力するには、たった１回の読み取りしか
必要としない。たった１回の読み取りでファイルから取
得したデータは、入力側で分解することができる。
【００５４】さらに別の実施形態では、サブモデルを処
理するハードウェア・シミュレータまたはアプリケーシ
ョン・プログラムの各インスタンスを一連のコンピュー
タにわたり非同期に開始することができる。各インスタ
ンスが先に進むのを止められるのは、入力資源または出
力資源がそれを強制的に待たせる場合のみである。この
ように、インスタンス群は全体として非接続で（すなわ
ち互いに無関係に）開始することができ、集合体中の他
の構成要素がＣＣＤ中のファイルを更新するまでずっと
先に進むことができる。同様に、集合体全体を所定の時
点まで進ませる、あるいは所定の時点で停止させるの
に、キーボード入力を用いたフォアグラウンド（前景）
セッションを利用することができる。
理するハードウェア・シミュレータまたはアプリケーシ
ョン・プログラムの各インスタンスを一連のコンピュー
タにわたり非同期に開始することができる。各インスタ
ンスが先に進むのを止められるのは、入力資源または出
力資源がそれを強制的に待たせる場合のみである。この
ように、インスタンス群は全体として非接続で（すなわ
ち互いに無関係に）開始することができ、集合体中の他
の構成要素がＣＣＤ中のファイルを更新するまでずっと
先に進むことができる。同様に、集合体全体を所定の時
点まで進ませる、あるいは所定の時点で停止させるの
に、キーボード入力を用いたフォアグラウンド（前景）
セッションを利用することができる。
【００５５】ここで開示した結合機構によって、最も遅
いサブモデルのインスタンスは、より速いインスタンス
から必要な情報を取得するのに自身が費やす時間を最小
限にすることにより、可能な限り最大の速度で実行する
ことが可能になる。より速いインスタンスは情報を待つ
ように強制されるとともに、自身が継続しうるように次
に必要な情報が取得可能であるか否かを判断するのに自
身のコンピューティング資源を費やすように強制され
る。これにより、再計算を伴う予測と引き続くバックア
ップに資源を費やすのを避けることが可能になる。
いサブモデルのインスタンスは、より速いインスタンス
から必要な情報を取得するのに自身が費やす時間を最小
限にすることにより、可能な限り最大の速度で実行する
ことが可能になる。より速いインスタンスは情報を待つ
ように強制されるとともに、自身が継続しうるように次
に必要な情報が取得可能であるか否かを判断するのに自
身のコンピューティング資源を費やすように強制され
る。これにより、再計算を伴う予測と引き続くバックア
ップに資源を費やすのを避けることが可能になる。
【００５６】以上、本発明に従いモデル処理の様々な側
面を説明した。分割されたモデルを分散処理する方法、
および異なるコンピューティング・ユニットで処理され
るサブモデルを結合かつ制御する手法を提示した。ここ
で説明した様々な手法は単一システム、同種システム、
および異機種システムに適用することができる。一例と
して、同じ物理マシン上の異なるハードウェア・シミュ
レータ群によって複数のサブモデルを処理することがで
きる。
面を説明した。分割されたモデルを分散処理する方法、
および異なるコンピューティング・ユニットで処理され
るサブモデルを結合かつ制御する手法を提示した。ここ
で説明した様々な手法は単一システム、同種システム、
および異機種システムに適用することができる。一例と
して、同じ物理マシン上の異なるハードウェア・シミュ
レータ群によって複数のサブモデルを処理することがで
きる。
【００５７】本発明はたとえばコンピュータ利用可能な
媒体を備えた製品（たとえば少なくとも１つのコンピュ
ータ・プログラム製品）中に含めることができる。上記
媒体はその中にたとえば本発明の機能を提供するととも
に容易にするコンピュータ読み取り可能なプログラム・
コード手段を組み込んでいる。上記製品はコンピュータ
・システムの一部に含めることもできるし、別売するこ
ともできる。
媒体を備えた製品（たとえば少なくとも１つのコンピュ
ータ・プログラム製品）中に含めることができる。上記
媒体はその中にたとえば本発明の機能を提供するととも
に容易にするコンピュータ読み取り可能なプログラム・
コード手段を組み込んでいる。上記製品はコンピュータ
・システムの一部に含めることもできるし、別売するこ
ともできる。
【００５８】さらに、本発明によれば、マシンによって
読み取り可能であるとともに、マシンによって実行可能
であり本発明の機能を実行する命令群から成る少なくと
も１つのプログラムを有形的に記録した少なくとも１つ
のプログラム記憶装置を提供することができる。
読み取り可能であるとともに、マシンによって実行可能
であり本発明の機能を実行する命令群から成る少なくと
も１つのプログラムを有形的に記録した少なくとも１つ
のプログラム記憶装置を提供することができる。
【００５９】ここに示したフローチャートは単なる例に
すぎない。本発明の本旨のうちで、これらのフローチャ
ートまたはここで説明したステップ（すなわち操作）群
には多くの変形例がありうる。たとえば、ステップ群は
異なる順序で実行しうるし、あるいはステップを付加、
削除、または変形することができる。これらの変形例は
すべて特許請求の範囲の一部をなすものと考えられる。
すぎない。本発明の本旨のうちで、これらのフローチャ
ートまたはここで説明したステップ（すなわち操作）群
には多くの変形例がありうる。たとえば、ステップ群は
異なる順序で実行しうるし、あるいはステップを付加、
削除、または変形することができる。これらの変形例は
すべて特許請求の範囲の一部をなすものと考えられる。
【００６０】以上、ここでは好適な実施形態を示すとと
もに説明したけれども、当業者にとって明らかなよう
に、本発明の本旨のうちで様々な変形、付加、置換など
をなすことができる。したがって、これらのものは特許
請求の範囲で定義された本発明の範囲の内にあると考え
られる。
もに説明したけれども、当業者にとって明らかなよう
に、本発明の本旨のうちで様々な変形、付加、置換など
をなすことができる。したがって、これらのものは特許
請求の範囲で定義された本発明の範囲の内にあると考え
られる。
【００６１】まとめとして以下の事項を開示する。
（１）分割されたモデルの、第１のサブモデルおよび第
２のサブモデルを含む複数のサブモデルを処理する方法
であって、分割されたモデルの第１のサブモデルと第２
のサブモデルとを結合するステップであって、前記第１
のサブモデルがインタフェースする第１のカプラーを準
備するステップと、前記第２のサブモデルがインタフェ
ースする第２のカプラーを準備するステップと、前記第
１のカプラーと前記第２のカプラーとをインタフェース
させるステップであって、前記第１のカプラーと前記第
２のカプラーとの間にバッファを準備するステップとを
備えたステップと、前記第１のサブモデルおよび前記第
２のサブモデルを一括して処理するステップであって、
前記第１のサブモデルおよび前記第２のサブモデルが前
記第１のカプラー、前記バッファ、および前記第２のカ
プラーを用いて通信する、ステップとを備えたステップ
を備えた方法。 （２）前記モデルが論理設計である、上記（１）に記載
の方法。 （３）前記一括して処理するステップが前記第１のサブ
モデルおよび前記第２のサブモデルを分散処理するステ
ップを備え、前記分散処理するステップが分散プロセス
制御を備えている、上記（１）に記載の方法。 （４）前記一括して処理するステップがさらに前記第１
のサブモデルを第１のシミュレータ・インスタンス上で
処理するステップと前記第２のサブモデルを第２のシミ
ュレータ・インスタンス上で処理するステップとを備
え、前記第１のシミュレータ・インスタンスは前記第２
のシミュレータ・インスタンスと異なり、前記第１のシ
ミュレータ・インスタンスは前記バッファを用いて前記
第２のシミュレータ・インスタンスと通信する、上記
（１）に記載の方法。 （５）前記第１のシミュレータ・インスタンスは第１の
コンピューティング・ユニットに常駐し、前記２のシミ
ュレータ・インスタンスは第２のコンピューティング・
ユニットに常駐する、上記（４）に記載の方法。 （６）少なくとも１つのサブモデルおよび付随するカプ
ラーが少なくとも１つのマップされたデータ・ポートお
よびクロック／サイクル・ポートを備え、前記クロック
／サイクル・ポートは少なくとも１つのクロック／サイ
クル信号を供給し、前記少なくとも１つのクロック／サ
イクル信号は前記少なくとも１つのサブモデルと付随す
るカプラーとの間で前記少なくとも１つのマップされた
データ・ポートを通じてデータを転送するのに使用され
る、上記（１）に記載の方法。 （７）前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方がトップ・レベル・カプラー・エ
ンティティとカプラー共有ライブラリとを備え、前記第
１のカプラーおよび前記第２のカプラーのうちの前記少
なくとも一方が前記トップ・レベル・カプラー・エンテ
ィティを用いて前記第１のサブモデルおよび前記第２の
サブモデルと個別に接続し、前記トップ・レベル・カプ
ラー・エンティティが少なくとも１つの入力と、少なく
とも１つの出力と、前記第１のサブモデルおよび前記第
２のサブモデルのうちの少なくとも一方の前記クロック
／サイクル・ポートにマップされた複数のポートとを備
え、前記第１のカプラーおよび前記第２のカプラーのう
ちの少なくとも一方が前記カプラー共有ライブラリを用
いて前記カプラーと前記バッファとの間でデータを転送
する、上記（６）に記載の方法。 （８）前記バッファが通信媒体を備え、前記通信媒体は
前記第１のカプラーと前記第２のカプラーとの間でデー
タを渡すとともに監視する少なくとも１つのプロトコル
を備えている、上記（１）に記載の方法。 （９）前記一括して処理するステップがさらに、前記第
１のカプラーが前記第１のサブモデルから取得したデー
タを前記バッファに送信し、前記第２のカプラーが前記
データを前記バッファから取得し、前記データを前記第
２のサブモデルに供給するステップと、前記送信と前記
取得とを対応させることにより、前記データの一貫性を
保証するステップとを備えた、上記（１）に記載の方
法。 （１０）前記一貫性を保証するステップが、前記データ
にチェックサム値を挿入するステップと、前記第１のカ
プラーおよび前記第２のカプラーのうちの一方が前記バ
ッファ中の前記データを調べて前記データの正確性を判
断するステップと、前記データが不正確な場合、前記第
１のカプラーおよび前記第２のカプラーのうちの少なく
とも一方が、前記データの前記バッファへの再送信およ
び前記データの前記バッファからの再読み取りのうちの
少なくとも一方を行なうステップとを備えた、上記
（９）に記載の方法。 （１１）前記挿入するステップが、前記チェックサム値
を計算するステップを備え、前記計算するステップが、
少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、上記（１０）に記載の方法。 （１２）前記調べるステップが、前記データの新たなチ
ェックサム値を計算するステップと、前記新たなチェッ
クサム値と前記チェックサム値とを比較するステップと
備えた、上記（１０）に記載の方法。 （１３）前記一貫性を保証するステップがさらに、前記
バッファに、前記第１のカプラーが書き込みアクセス可
能であるとともに前記第２のカプラーが読み取りアクセ
ス可能な第１の一連ファイルを準備するステップと、前
記バッファに、前記第１のカプラーが読み取りアクセス
可能であるとともに前記第２のカプラーが書き込みアク
セス可能な第２の一連ファイルを準備するステップと、
所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、前記所定の順序
で、前記第２のカプラーが前記第２の一連ファイルに書
き込み、前記第１のカプラーが前記第２の一連ファイル
から読み取るステップとを備えた、上記（９）に記載の
方法。 （１４）前記インタフェースさせるステップがさらに、
前記バッファ中のデータを監視して監視統計を供給する
ステップを備え、前記監視統計が前記第１のサブモデル
および前記第２のサブモデルを統計的に再分割して前記
一括処理を最適化するのを容易にする、上記（１）に記
載の方法。 （１５）前記モデルがＶＨＤＬで表されている、上記
（１）に記載の方法。 （１６）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理するシ
ステムであって、分割されたモデルの第１のサブモデル
と第２のサブモデルとを結合する手段であって、前記第
１のサブモデルがインタフェースする第１のカプラーを
準備する手段と、前記第２のサブモデルがインタフェー
スする第２のカプラーを準備する手段と、前記第１のカ
プラーと前記第２のカプラーとをインタフェースさせる
手段であって、前記第１のカプラーと前記第２のカプラ
ーとの間にバッファを準備する手段とを備えた手段と、
前記第１のサブモデルおよび前記第２のサブモデルを一
括して処理する手段であって、前記第１のサブモデルお
よび前記第２のサブモデルが前記第１のカプラー、前記
バッファ、および前記第２のカプラーを用いて通信す
る、手段とを備えた手段を備えた方法。 （１７）前記モデルが論理設計である、上記（１６）に
記載のシステム。 （１８）前記一括して処理する手段が前記第１のサブモ
デルおよび前記第２のサブモデルを分散処理する手段を
備え、前記分散処理する手段が分散プロセス制御を備え
ている、上記（１６）に記載のシステム。 （１９）前記一括して処理する手段がさらに前記第１の
サブモデルを第１のシミュレータ・インスタンス上で処
理する手段と前記第２のサブモデルを第２のシミュレー
タ・インスタンス上で処理する手段とを備え、前記第１
のシミュレータ・インスタンスは前記第２のシミュレー
タ・インスタンスと異なり、前記第１のシミュレータ・
インスタンスは前記バッファを用いて前記第２のシミュ
レータ・インスタンスと通信する、上記（１６）に記載
のシステム。 （２０）前記第１のシミュレータ・インスタンスは第１
のコンピューティング・ユニットに常駐し、前記２のシ
ミュレータ・インスタンスは第２のコンピューティング
・ユニットに常駐する、上記（１９）に記載のシステ
ム。 （２１）少なくとも１つのサブモデルおよび付随するカ
プラーが少なくとも１つのマップされたデータ・ポート
およびクロック／サイクル・ポートを備え、前記クロッ
ク／サイクル・ポートは少なくとも１つのクロック／サ
イクル信号を供給し、前記少なくとも１つのクロック／
サイクル信号は前記少なくとも１つのサブモデルと付随
するカプラーとの間で前記少なくとも１つのマップされ
たデータ・ポートを通じてデータを転送するのに使用さ
れる、上記（１６）に記載のシステム。 （２２）前記第１のカプラーおよび前記第２のカプラー
のうちの少なくとも一方がトップ・レベル・カプラー・
エンティティとカプラー共有ライブラリとを備え、前記
第１のカプラーおよび前記第２のカプラーのうちの前記
少なくとも一方が前記トップ・レベル・カプラー・エン
ティティを用いて前記第１のサブモデルおよび前記第２
のサブモデルと個別に接続し、前記トップ・レベル・カ
プラー・エンティティが少なくとも１つの入力と、少な
くとも１つの出力と、前記第１のサブモデルおよび前記
第２のサブモデルのうちの少なくとも一方の前記クロッ
ク／サイクル・ポートにマップされた複数のポートとを
備え、前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方が前記カプラー共有ライブラリを
用いて前記カプラーと前記バッファとの間でデータを転
送する、上記（２１）に記載のシステム。 （２３）前記バッファが通信媒体を備え、前記通信媒体
は前記第１のカプラーと前記第２のカプラーとの間でデ
ータを渡すとともに監視する少なくとも１つのプロトコ
ルを備えている、上記（１６）に記載のシステム。 （２４）前記一括して処理する手段がさらに、前記第１
のカプラーが前記第１のサブモデルから取得したデータ
を前記バッファに送信し、前記第２のカプラーが前記デ
ータを前記バッファから取得し、前記データを前記第２
のサブモデルに供給する手段と、前記送信と前記取得と
を対応させることにより、前記データの一貫性を保証す
る手段とを備えた、上記（１６）に記載のシステム。 （２５）前記一貫性を保証する手段が、前記データにチ
ェックサム値を挿入する手段と、前記第１のカプラーお
よび前記第２のカプラーのうちの一方が前記バッファ中
の前記データを調べて前記データの正確性を判断する手
段と、前記データが不正確な場合、前記第１のカプラー
および前記第２のカプラーのうちの少なくとも一方が、
前記データの前記バッファへの再送信および前記データ
の前記バッファからの再読み取りのうちの少なくとも一
方を行なう手段とを備えた、上記（２４）に記載の方
法。 （２６）前記挿入する手段が、前記チェックサム値を計
算する手段を備え、前記計算する手段が、少なくとも１
つの論理操作を前記データに適用する手段を備えてい
る、上記（２５）に記載のシステム。 （２７）前記調べる手段が、前記データの新たなチェッ
クサム値を計算する手段と、前記新たなチェックサム値
と前記チェックサム値とを比較する手段と備えた、上記
（２５）に記載のシステム。 （２８）前記一貫性を保証する手段がさらに、前記バッ
ファに、前記第１のカプラーが書き込みアクセス可能で
あるとともに前記第２のカプラーが読み取りアクセス可
能な第１の一連ファイルを準備する手段と、前記バッフ
ァに、前記第１のカプラーが読み取りアクセス可能であ
るとともに前記第２のカプラーが書き込みアクセス可能
な第２の一連ファイルを準備する手段と、所定の順序
で、前記第１のカプラーが前記第１の一連ファイルに書
き込み、前記第２のカプラーが前記第１の一連ファイル
から読み取る手段と、前記所定の順序で、前記第２のカ
プラーが前記第２の一連ファイルに書き込み、前記第１
のカプラーが前記第２の一連ファイルから読み取る手段
とを備えた、上記（２４）に記載のシステム。 （２９）前記インタフェースさせる手段がさらに、前記
バッファ中のデータを監視して監視統計を供給する手段
を備え、前記監視統計が前記第１のサブモデルおよび前
記第２のサブモデルを統計的に再分割して前記一括処理
を最適化するのを容易にする、上記（１６）に記載のシ
ステム。 （３０）前記モデルがＶＨＤＬで表されている、上記
（１６）に記載のシステム。 （３１）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理するシ
ミュレーション・システムであって、分割されたモデル
の第１のサブモデルと第２のサブモデルとを、前記第１
のサブモデルにインタフェースした第１のカプラーおよ
び前記第２のサブモデルにインタフェースした第２のカ
プラーを準備し、前記第１のカプラーと前記第２のカプ
ラーとの間に設けたバッファによって前記第１のカプラ
ーと前記第２のカプラーとをインタフェースさせること
により、結合するように適合した少なくとも１つのコン
ピューティング・ユニットを備え、前記少なくとも１つ
のコンピューティング・ユニットがさらに前記第１のサ
ブモデルおよび前記第２のサブモデルを一括して処理す
るように適合しており、前記第１のサブモデルおよび前
記第２のサブモデルが前記第１のカプラー、前前記バッ
ファ、および記第２のカプラーを用いて通信するシミュ
レーション・システム。 （３２）前記少なくとも１つのコンピューティング・ユ
ニットが複数のシミュレータ・インスタンスを備え、前
記複数のシミュレータ・インスタンスが第１のシミュレ
ータ・インスタンスおよび第２のシミュレータ・インス
タンスを含み、前記第１のシミュレータ・インスタンス
が前記第１のサブモデルを処理し、前記第２のシミュレ
ータ・インスタンスが前記第２のサブモデルを処理し、
前記第１のシミュレータ・インスタンスが前記第２のシ
ミュレータ・インスタンスとは異なる、上記（３１）に
記載のシミュレーション・システム。 （３３）前記第１のシミュレータ・インスタンスが第１
のコンピューティング・ユニットに常駐し、前記第２の
シミュレータ・インスタンスが第２のコンピューティン
グ・ユニットに常駐する、上記（３２）に記載のシミュ
レーション・システム。 （３４）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理する方
法であって、分割されたモデルの第１のサブモデルと第
２のサブモデルとを結合するステップであって、前記第
１のサブモデルがインタフェースする第１のカプラーを
準備するステップと、前記第２のサブモデルがインタフ
ェースする第２のカプラーを準備するステップと、前記
第１のカプラーと前記第２のカプラーとをインタフェー
スさせるステップであって、前記第１のカプラーと前記
第２のカプラーとの間にバッファを準備するステップと
を備えたステップと、前記第１のサブモデルおよび前記
第２のサブモデルを一括して処理するステップであっ
て、前記第１のサブモデルおよび前記第２のサブモデル
が前記第１のカプラー、前記バッファ、および前記第２
のカプラーを用いて通信する、ステップとを備えたステ
ップを備えた方法を実行する、機械によって実行可能な
命令から成る少なくとも１つのプログラムを有形的に記
録した、機械読み取り可能なプログラム記憶装置。 （３５）前記モデルが論理設計である、上記（３４）に
記載のプログラム記憶装置。 （３６）前記一括して処理するステップが前記第１のサ
ブモデルおよび前記第２のサブモデルを分散処理するス
テップを備え、前記分散処理するステップが分散プロセ
ス制御を備えている、上記（３４）に記載のプログラム
記憶装置。 （３７）前記一括して処理するステップがさらに前記第
１のサブモデルを第１のシミュレータ・インスタンス上
で処理するステップと前記第２のサブモデルを第２のシ
ミュレータ・インスタンス上で処理するステップとを備
え、前記第１のシミュレータ・インスタンスは前記第２
のシミュレータ・インスタンスと異なり、前記第１のシ
ミュレータ・インスタンスは前記バッファを用いて前記
第２のシミュレータ・インスタンスと通信する、上記
（３４）に記載のプログラム記憶装置。 （３８）前記第１のシミュレータ・インスタンスは第１
のコンピューティング・ユニットに常駐し、前記２のシ
ミュレータ・インスタンスは第２のコンピューティング
・ユニットに常駐する、上記（３７）に記載のプログラ
ム記憶装置。 （３９）少なくとも１つのサブモデルおよび付随するカ
プラーが少なくとも１つのマップされたデータ・ポート
およびクロック／サイクル・ポートを備え、前記クロッ
ク／サイクル・ポートは少なくとも１つのクロック／サ
イクル信号を供給し、前記少なくとも１つのクロック／
サイクル信号は前記少なくとも１つのサブモデルと付随
するカプラーとの間で前記少なくとも１つのマップされ
たデータ・ポートを通じてデータを転送するのに使用さ
れる、上記（３４）に記載のプログラム記憶装置。 （４０）前記第１のカプラーおよび前記第２のカプラー
のうちの少なくとも一方がトップ・レベル・カプラー・
エンティティとカプラー共有ライブラリとを備え、前記
第１のカプラーおよび前記第２のカプラーのうちの前記
少なくとも一方が前記トップ・レベル・カプラー・エン
ティティを用いて前記第１のサブモデルおよび前記第２
のサブモデルと個別に接続し、前記トップ・レベル・カ
プラー・エンティティが少なくとも１つの入力と、少な
くとも１つの出力と、前記第１のサブモデルおよび前記
第２のサブモデルのうちの少なくとも一方の前記クロッ
ク／サイクル・ポートにマップされた複数のポートとを
備え、前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方が前記カプラー共有ライブラリを
用いて前記カプラーと前記バッファとの間でデータを転
送する、上記（３９）に記載のプログラム記憶装置。 （４１）前記バッファが通信媒体を備え、前記通信媒体
は前記第１のカプラーと前記第２のカプラーとの間でデ
ータを渡すとともに監視する少なくとも１つのプロトコ
ルを備えている、上記（３４）に記載のプログラム記憶
装置。 （４２）前記一括して処理するステップがさらに、前記
第１のカプラーが前記第１のサブモデルから取得したデ
ータを前記バッファに送信し、前記第２のカプラーが前
記データを前記バッファから取得し、前記データを前記
第２のサブモデルに供給するステップと、前記送信と前
記取得とを対応させることにより、前記データの一貫性
を保証するステップとを備えた、上記（３４）に記載の
プログラム記憶装置。 （４３）前記一貫性を保証するステップが、前記データ
にチェックサム値を挿入するステップと、前記第１のカ
プラーおよび前記第２のカプラーのうちの一方が前記バ
ッファ中の前記データを調べて前記データの正確性を判
断するステップと、前記データが不正確な場合、前記第
１のカプラーおよび前記第２のカプラーのうちの少なく
とも一方が、前記データの前記バッファへの再送信およ
び前記データの前記バッファからの再読み取りのうちの
少なくとも一方を行なうステップとを備えた、上記（４
２）に記載のプログラム記憶装置。 （４４）前記挿入するステップが、前記チェックサム値
を計算するステップを備え、前記計算するステップが、
少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、上記（４３）に記載のプログラム記
憶装置。 （４５）前記調べるステップが、前記データの新たなチ
ェックサム値を計算するステップと、前記新たなチェッ
クサム値と前記チェックサム値とを比較するステップと
備えた、上記（４３）に記載のプログラム記憶装置。 （４６）前記一貫性を保証するステップがさらに、前記
バッファに、前記第１のカプラーが書き込みアクセス可
能であるとともに前記第２のカプラーが読み取りアクセ
ス可能な第１の一連ファイルを準備するステップと、前
記バッファに、前記第１のカプラーが読み取りアクセス
可能であるとともに前記第２のカプラーが書き込みアク
セス可能な第２の一連ファイルを準備するステップと、
所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、前記所定の順序
で、前記第２のカプラーが前記第２の一連ファイルに書
き込み、前記第１のカプラーが前記第２の一連ファイル
から読み取るステップとを備えた、上記（４２）に記載
のプログラム記憶装置。 （４７）前記インタフェースさせるステップがさらに、
前記バッファ中のデータを監視して監視統計を供給する
ステップを備え、前記監視統計が前記第１のサブモデル
および前記第２のサブモデルを統計的に再分割して前記
一括処理を最適化するのを容易にする、上記（３４）に
記載のプログラム記憶装置。 （４８）前記モデルがＶＨＤＬで表されている、上記
（３４）に記載のプログラム記憶装置。
２のサブモデルを含む複数のサブモデルを処理する方法
であって、分割されたモデルの第１のサブモデルと第２
のサブモデルとを結合するステップであって、前記第１
のサブモデルがインタフェースする第１のカプラーを準
備するステップと、前記第２のサブモデルがインタフェ
ースする第２のカプラーを準備するステップと、前記第
１のカプラーと前記第２のカプラーとをインタフェース
させるステップであって、前記第１のカプラーと前記第
２のカプラーとの間にバッファを準備するステップとを
備えたステップと、前記第１のサブモデルおよび前記第
２のサブモデルを一括して処理するステップであって、
前記第１のサブモデルおよび前記第２のサブモデルが前
記第１のカプラー、前記バッファ、および前記第２のカ
プラーを用いて通信する、ステップとを備えたステップ
を備えた方法。 （２）前記モデルが論理設計である、上記（１）に記載
の方法。 （３）前記一括して処理するステップが前記第１のサブ
モデルおよび前記第２のサブモデルを分散処理するステ
ップを備え、前記分散処理するステップが分散プロセス
制御を備えている、上記（１）に記載の方法。 （４）前記一括して処理するステップがさらに前記第１
のサブモデルを第１のシミュレータ・インスタンス上で
処理するステップと前記第２のサブモデルを第２のシミ
ュレータ・インスタンス上で処理するステップとを備
え、前記第１のシミュレータ・インスタンスは前記第２
のシミュレータ・インスタンスと異なり、前記第１のシ
ミュレータ・インスタンスは前記バッファを用いて前記
第２のシミュレータ・インスタンスと通信する、上記
（１）に記載の方法。 （５）前記第１のシミュレータ・インスタンスは第１の
コンピューティング・ユニットに常駐し、前記２のシミ
ュレータ・インスタンスは第２のコンピューティング・
ユニットに常駐する、上記（４）に記載の方法。 （６）少なくとも１つのサブモデルおよび付随するカプ
ラーが少なくとも１つのマップされたデータ・ポートお
よびクロック／サイクル・ポートを備え、前記クロック
／サイクル・ポートは少なくとも１つのクロック／サイ
クル信号を供給し、前記少なくとも１つのクロック／サ
イクル信号は前記少なくとも１つのサブモデルと付随す
るカプラーとの間で前記少なくとも１つのマップされた
データ・ポートを通じてデータを転送するのに使用され
る、上記（１）に記載の方法。 （７）前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方がトップ・レベル・カプラー・エ
ンティティとカプラー共有ライブラリとを備え、前記第
１のカプラーおよび前記第２のカプラーのうちの前記少
なくとも一方が前記トップ・レベル・カプラー・エンテ
ィティを用いて前記第１のサブモデルおよび前記第２の
サブモデルと個別に接続し、前記トップ・レベル・カプ
ラー・エンティティが少なくとも１つの入力と、少なく
とも１つの出力と、前記第１のサブモデルおよび前記第
２のサブモデルのうちの少なくとも一方の前記クロック
／サイクル・ポートにマップされた複数のポートとを備
え、前記第１のカプラーおよび前記第２のカプラーのう
ちの少なくとも一方が前記カプラー共有ライブラリを用
いて前記カプラーと前記バッファとの間でデータを転送
する、上記（６）に記載の方法。 （８）前記バッファが通信媒体を備え、前記通信媒体は
前記第１のカプラーと前記第２のカプラーとの間でデー
タを渡すとともに監視する少なくとも１つのプロトコル
を備えている、上記（１）に記載の方法。 （９）前記一括して処理するステップがさらに、前記第
１のカプラーが前記第１のサブモデルから取得したデー
タを前記バッファに送信し、前記第２のカプラーが前記
データを前記バッファから取得し、前記データを前記第
２のサブモデルに供給するステップと、前記送信と前記
取得とを対応させることにより、前記データの一貫性を
保証するステップとを備えた、上記（１）に記載の方
法。 （１０）前記一貫性を保証するステップが、前記データ
にチェックサム値を挿入するステップと、前記第１のカ
プラーおよび前記第２のカプラーのうちの一方が前記バ
ッファ中の前記データを調べて前記データの正確性を判
断するステップと、前記データが不正確な場合、前記第
１のカプラーおよび前記第２のカプラーのうちの少なく
とも一方が、前記データの前記バッファへの再送信およ
び前記データの前記バッファからの再読み取りのうちの
少なくとも一方を行なうステップとを備えた、上記
（９）に記載の方法。 （１１）前記挿入するステップが、前記チェックサム値
を計算するステップを備え、前記計算するステップが、
少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、上記（１０）に記載の方法。 （１２）前記調べるステップが、前記データの新たなチ
ェックサム値を計算するステップと、前記新たなチェッ
クサム値と前記チェックサム値とを比較するステップと
備えた、上記（１０）に記載の方法。 （１３）前記一貫性を保証するステップがさらに、前記
バッファに、前記第１のカプラーが書き込みアクセス可
能であるとともに前記第２のカプラーが読み取りアクセ
ス可能な第１の一連ファイルを準備するステップと、前
記バッファに、前記第１のカプラーが読み取りアクセス
可能であるとともに前記第２のカプラーが書き込みアク
セス可能な第２の一連ファイルを準備するステップと、
所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、前記所定の順序
で、前記第２のカプラーが前記第２の一連ファイルに書
き込み、前記第１のカプラーが前記第２の一連ファイル
から読み取るステップとを備えた、上記（９）に記載の
方法。 （１４）前記インタフェースさせるステップがさらに、
前記バッファ中のデータを監視して監視統計を供給する
ステップを備え、前記監視統計が前記第１のサブモデル
および前記第２のサブモデルを統計的に再分割して前記
一括処理を最適化するのを容易にする、上記（１）に記
載の方法。 （１５）前記モデルがＶＨＤＬで表されている、上記
（１）に記載の方法。 （１６）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理するシ
ステムであって、分割されたモデルの第１のサブモデル
と第２のサブモデルとを結合する手段であって、前記第
１のサブモデルがインタフェースする第１のカプラーを
準備する手段と、前記第２のサブモデルがインタフェー
スする第２のカプラーを準備する手段と、前記第１のカ
プラーと前記第２のカプラーとをインタフェースさせる
手段であって、前記第１のカプラーと前記第２のカプラ
ーとの間にバッファを準備する手段とを備えた手段と、
前記第１のサブモデルおよび前記第２のサブモデルを一
括して処理する手段であって、前記第１のサブモデルお
よび前記第２のサブモデルが前記第１のカプラー、前記
バッファ、および前記第２のカプラーを用いて通信す
る、手段とを備えた手段を備えた方法。 （１７）前記モデルが論理設計である、上記（１６）に
記載のシステム。 （１８）前記一括して処理する手段が前記第１のサブモ
デルおよび前記第２のサブモデルを分散処理する手段を
備え、前記分散処理する手段が分散プロセス制御を備え
ている、上記（１６）に記載のシステム。 （１９）前記一括して処理する手段がさらに前記第１の
サブモデルを第１のシミュレータ・インスタンス上で処
理する手段と前記第２のサブモデルを第２のシミュレー
タ・インスタンス上で処理する手段とを備え、前記第１
のシミュレータ・インスタンスは前記第２のシミュレー
タ・インスタンスと異なり、前記第１のシミュレータ・
インスタンスは前記バッファを用いて前記第２のシミュ
レータ・インスタンスと通信する、上記（１６）に記載
のシステム。 （２０）前記第１のシミュレータ・インスタンスは第１
のコンピューティング・ユニットに常駐し、前記２のシ
ミュレータ・インスタンスは第２のコンピューティング
・ユニットに常駐する、上記（１９）に記載のシステ
ム。 （２１）少なくとも１つのサブモデルおよび付随するカ
プラーが少なくとも１つのマップされたデータ・ポート
およびクロック／サイクル・ポートを備え、前記クロッ
ク／サイクル・ポートは少なくとも１つのクロック／サ
イクル信号を供給し、前記少なくとも１つのクロック／
サイクル信号は前記少なくとも１つのサブモデルと付随
するカプラーとの間で前記少なくとも１つのマップされ
たデータ・ポートを通じてデータを転送するのに使用さ
れる、上記（１６）に記載のシステム。 （２２）前記第１のカプラーおよび前記第２のカプラー
のうちの少なくとも一方がトップ・レベル・カプラー・
エンティティとカプラー共有ライブラリとを備え、前記
第１のカプラーおよび前記第２のカプラーのうちの前記
少なくとも一方が前記トップ・レベル・カプラー・エン
ティティを用いて前記第１のサブモデルおよび前記第２
のサブモデルと個別に接続し、前記トップ・レベル・カ
プラー・エンティティが少なくとも１つの入力と、少な
くとも１つの出力と、前記第１のサブモデルおよび前記
第２のサブモデルのうちの少なくとも一方の前記クロッ
ク／サイクル・ポートにマップされた複数のポートとを
備え、前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方が前記カプラー共有ライブラリを
用いて前記カプラーと前記バッファとの間でデータを転
送する、上記（２１）に記載のシステム。 （２３）前記バッファが通信媒体を備え、前記通信媒体
は前記第１のカプラーと前記第２のカプラーとの間でデ
ータを渡すとともに監視する少なくとも１つのプロトコ
ルを備えている、上記（１６）に記載のシステム。 （２４）前記一括して処理する手段がさらに、前記第１
のカプラーが前記第１のサブモデルから取得したデータ
を前記バッファに送信し、前記第２のカプラーが前記デ
ータを前記バッファから取得し、前記データを前記第２
のサブモデルに供給する手段と、前記送信と前記取得と
を対応させることにより、前記データの一貫性を保証す
る手段とを備えた、上記（１６）に記載のシステム。 （２５）前記一貫性を保証する手段が、前記データにチ
ェックサム値を挿入する手段と、前記第１のカプラーお
よび前記第２のカプラーのうちの一方が前記バッファ中
の前記データを調べて前記データの正確性を判断する手
段と、前記データが不正確な場合、前記第１のカプラー
および前記第２のカプラーのうちの少なくとも一方が、
前記データの前記バッファへの再送信および前記データ
の前記バッファからの再読み取りのうちの少なくとも一
方を行なう手段とを備えた、上記（２４）に記載の方
法。 （２６）前記挿入する手段が、前記チェックサム値を計
算する手段を備え、前記計算する手段が、少なくとも１
つの論理操作を前記データに適用する手段を備えてい
る、上記（２５）に記載のシステム。 （２７）前記調べる手段が、前記データの新たなチェッ
クサム値を計算する手段と、前記新たなチェックサム値
と前記チェックサム値とを比較する手段と備えた、上記
（２５）に記載のシステム。 （２８）前記一貫性を保証する手段がさらに、前記バッ
ファに、前記第１のカプラーが書き込みアクセス可能で
あるとともに前記第２のカプラーが読み取りアクセス可
能な第１の一連ファイルを準備する手段と、前記バッフ
ァに、前記第１のカプラーが読み取りアクセス可能であ
るとともに前記第２のカプラーが書き込みアクセス可能
な第２の一連ファイルを準備する手段と、所定の順序
で、前記第１のカプラーが前記第１の一連ファイルに書
き込み、前記第２のカプラーが前記第１の一連ファイル
から読み取る手段と、前記所定の順序で、前記第２のカ
プラーが前記第２の一連ファイルに書き込み、前記第１
のカプラーが前記第２の一連ファイルから読み取る手段
とを備えた、上記（２４）に記載のシステム。 （２９）前記インタフェースさせる手段がさらに、前記
バッファ中のデータを監視して監視統計を供給する手段
を備え、前記監視統計が前記第１のサブモデルおよび前
記第２のサブモデルを統計的に再分割して前記一括処理
を最適化するのを容易にする、上記（１６）に記載のシ
ステム。 （３０）前記モデルがＶＨＤＬで表されている、上記
（１６）に記載のシステム。 （３１）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理するシ
ミュレーション・システムであって、分割されたモデル
の第１のサブモデルと第２のサブモデルとを、前記第１
のサブモデルにインタフェースした第１のカプラーおよ
び前記第２のサブモデルにインタフェースした第２のカ
プラーを準備し、前記第１のカプラーと前記第２のカプ
ラーとの間に設けたバッファによって前記第１のカプラ
ーと前記第２のカプラーとをインタフェースさせること
により、結合するように適合した少なくとも１つのコン
ピューティング・ユニットを備え、前記少なくとも１つ
のコンピューティング・ユニットがさらに前記第１のサ
ブモデルおよび前記第２のサブモデルを一括して処理す
るように適合しており、前記第１のサブモデルおよび前
記第２のサブモデルが前記第１のカプラー、前前記バッ
ファ、および記第２のカプラーを用いて通信するシミュ
レーション・システム。 （３２）前記少なくとも１つのコンピューティング・ユ
ニットが複数のシミュレータ・インスタンスを備え、前
記複数のシミュレータ・インスタンスが第１のシミュレ
ータ・インスタンスおよび第２のシミュレータ・インス
タンスを含み、前記第１のシミュレータ・インスタンス
が前記第１のサブモデルを処理し、前記第２のシミュレ
ータ・インスタンスが前記第２のサブモデルを処理し、
前記第１のシミュレータ・インスタンスが前記第２のシ
ミュレータ・インスタンスとは異なる、上記（３１）に
記載のシミュレーション・システム。 （３３）前記第１のシミュレータ・インスタンスが第１
のコンピューティング・ユニットに常駐し、前記第２の
シミュレータ・インスタンスが第２のコンピューティン
グ・ユニットに常駐する、上記（３２）に記載のシミュ
レーション・システム。 （３４）分割されたモデルの、第１のサブモデルおよび
第２のサブモデルを含む複数のサブモデルを処理する方
法であって、分割されたモデルの第１のサブモデルと第
２のサブモデルとを結合するステップであって、前記第
１のサブモデルがインタフェースする第１のカプラーを
準備するステップと、前記第２のサブモデルがインタフ
ェースする第２のカプラーを準備するステップと、前記
第１のカプラーと前記第２のカプラーとをインタフェー
スさせるステップであって、前記第１のカプラーと前記
第２のカプラーとの間にバッファを準備するステップと
を備えたステップと、前記第１のサブモデルおよび前記
第２のサブモデルを一括して処理するステップであっ
て、前記第１のサブモデルおよび前記第２のサブモデル
が前記第１のカプラー、前記バッファ、および前記第２
のカプラーを用いて通信する、ステップとを備えたステ
ップを備えた方法を実行する、機械によって実行可能な
命令から成る少なくとも１つのプログラムを有形的に記
録した、機械読み取り可能なプログラム記憶装置。 （３５）前記モデルが論理設計である、上記（３４）に
記載のプログラム記憶装置。 （３６）前記一括して処理するステップが前記第１のサ
ブモデルおよび前記第２のサブモデルを分散処理するス
テップを備え、前記分散処理するステップが分散プロセ
ス制御を備えている、上記（３４）に記載のプログラム
記憶装置。 （３７）前記一括して処理するステップがさらに前記第
１のサブモデルを第１のシミュレータ・インスタンス上
で処理するステップと前記第２のサブモデルを第２のシ
ミュレータ・インスタンス上で処理するステップとを備
え、前記第１のシミュレータ・インスタンスは前記第２
のシミュレータ・インスタンスと異なり、前記第１のシ
ミュレータ・インスタンスは前記バッファを用いて前記
第２のシミュレータ・インスタンスと通信する、上記
（３４）に記載のプログラム記憶装置。 （３８）前記第１のシミュレータ・インスタンスは第１
のコンピューティング・ユニットに常駐し、前記２のシ
ミュレータ・インスタンスは第２のコンピューティング
・ユニットに常駐する、上記（３７）に記載のプログラ
ム記憶装置。 （３９）少なくとも１つのサブモデルおよび付随するカ
プラーが少なくとも１つのマップされたデータ・ポート
およびクロック／サイクル・ポートを備え、前記クロッ
ク／サイクル・ポートは少なくとも１つのクロック／サ
イクル信号を供給し、前記少なくとも１つのクロック／
サイクル信号は前記少なくとも１つのサブモデルと付随
するカプラーとの間で前記少なくとも１つのマップされ
たデータ・ポートを通じてデータを転送するのに使用さ
れる、上記（３４）に記載のプログラム記憶装置。 （４０）前記第１のカプラーおよび前記第２のカプラー
のうちの少なくとも一方がトップ・レベル・カプラー・
エンティティとカプラー共有ライブラリとを備え、前記
第１のカプラーおよび前記第２のカプラーのうちの前記
少なくとも一方が前記トップ・レベル・カプラー・エン
ティティを用いて前記第１のサブモデルおよび前記第２
のサブモデルと個別に接続し、前記トップ・レベル・カ
プラー・エンティティが少なくとも１つの入力と、少な
くとも１つの出力と、前記第１のサブモデルおよび前記
第２のサブモデルのうちの少なくとも一方の前記クロッ
ク／サイクル・ポートにマップされた複数のポートとを
備え、前記第１のカプラーおよび前記第２のカプラーの
うちの少なくとも一方が前記カプラー共有ライブラリを
用いて前記カプラーと前記バッファとの間でデータを転
送する、上記（３９）に記載のプログラム記憶装置。 （４１）前記バッファが通信媒体を備え、前記通信媒体
は前記第１のカプラーと前記第２のカプラーとの間でデ
ータを渡すとともに監視する少なくとも１つのプロトコ
ルを備えている、上記（３４）に記載のプログラム記憶
装置。 （４２）前記一括して処理するステップがさらに、前記
第１のカプラーが前記第１のサブモデルから取得したデ
ータを前記バッファに送信し、前記第２のカプラーが前
記データを前記バッファから取得し、前記データを前記
第２のサブモデルに供給するステップと、前記送信と前
記取得とを対応させることにより、前記データの一貫性
を保証するステップとを備えた、上記（３４）に記載の
プログラム記憶装置。 （４３）前記一貫性を保証するステップが、前記データ
にチェックサム値を挿入するステップと、前記第１のカ
プラーおよび前記第２のカプラーのうちの一方が前記バ
ッファ中の前記データを調べて前記データの正確性を判
断するステップと、前記データが不正確な場合、前記第
１のカプラーおよび前記第２のカプラーのうちの少なく
とも一方が、前記データの前記バッファへの再送信およ
び前記データの前記バッファからの再読み取りのうちの
少なくとも一方を行なうステップとを備えた、上記（４
２）に記載のプログラム記憶装置。 （４４）前記挿入するステップが、前記チェックサム値
を計算するステップを備え、前記計算するステップが、
少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、上記（４３）に記載のプログラム記
憶装置。 （４５）前記調べるステップが、前記データの新たなチ
ェックサム値を計算するステップと、前記新たなチェッ
クサム値と前記チェックサム値とを比較するステップと
備えた、上記（４３）に記載のプログラム記憶装置。 （４６）前記一貫性を保証するステップがさらに、前記
バッファに、前記第１のカプラーが書き込みアクセス可
能であるとともに前記第２のカプラーが読み取りアクセ
ス可能な第１の一連ファイルを準備するステップと、前
記バッファに、前記第１のカプラーが読み取りアクセス
可能であるとともに前記第２のカプラーが書き込みアク
セス可能な第２の一連ファイルを準備するステップと、
所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、前記所定の順序
で、前記第２のカプラーが前記第２の一連ファイルに書
き込み、前記第１のカプラーが前記第２の一連ファイル
から読み取るステップとを備えた、上記（４２）に記載
のプログラム記憶装置。 （４７）前記インタフェースさせるステップがさらに、
前記バッファ中のデータを監視して監視統計を供給する
ステップを備え、前記監視統計が前記第１のサブモデル
および前記第２のサブモデルを統計的に再分割して前記
一括処理を最適化するのを容易にする、上記（３４）に
記載のプログラム記憶装置。 （４８）前記モデルがＶＨＤＬで表されている、上記
（３４）に記載のプログラム記憶装置。
【図１】 本発明の諸側面に従いサブモデル群を一括し
て処理する通信環境の一実施形態を示す図である。
て処理する通信環境の一実施形態を示す図である。
【図２】 （ａ）本発明の一側面に従ってシミュレート
する１つのモデルの一実施形態を示す図である。（ｂ）
図２（ａ）のモデルの分割を示す図である。（ｃ）本発
明の一側面に従い結果のサブモデルの一例を示す図であ
る。
する１つのモデルの一実施形態を示す図である。（ｂ）
図２（ａ）のモデルの分割を示す図である。（ｃ）本発
明の一側面に従い結果のサブモデルの一例を示す図であ
る。
【図３】 本発明の一側面に従い汎用カプラーおよびそ
のサブモデルへのインタフェースの一例を示す図であ
る。
のサブモデルへのインタフェースの一例を示す図であ
る。
【図４】 本発明の一側面に従いＶＨＤＬを用いて表し
たサブモデルの一例を示す図である。
たサブモデルの一例を示す図である。
【図５】 本発明の一側面に従いＶＨＤＬを用いて表し
た汎用カプラー・エンティティの一例を示す図である。
た汎用カプラー・エンティティの一例を示す図である。
【図６】 本発明の一側面に従いＶＨＤＬトップ・レベ
ル・エンティティの一例を示す図である。
ル・エンティティの一例を示す図である。
【図７】 本発明の一側面に従いカプラー共有ライブラ
リが出力をファイルに書き込むのに使用する論理の一例
を示す図である。
リが出力をファイルに書き込むのに使用する論理の一例
を示す図である。
【図８】 本発明の一側面に従いカプラー共有ライブラ
リが再送信機能を実行するのに使用する論理の一例を示
す図である。
リが再送信機能を実行するのに使用する論理の一例を示
す図である。
【図９】 本発明の一側面に従いカプラー共有ライブラ
リがファイルから入力を読み取るのに使用する論理の一
例を示す図である。
リがファイルから入力を読み取るのに使用する論理の一
例を示す図である。
【図１０】 本発明の一側面に従いカプラー共有ライブ
ラリがデータの再送信を要求するのに使用する論理の一
例を示す図である。
ラリがデータの再送信を要求するのに使用する論理の一
例を示す図である。
１００ コンピューティング・ユニット
１０２ コンピューティング・ユニット
１０４ ライセンスを受けたハードウェア・シミュレー
タのインスタンス １０６ ライセンスを受けたハードウェア・シミュレー
タのインスタンス １０８ サブモデル １１０ カプラー １１２ サブモデル １１４ カプラー １１６ バッファ １１８ 複数ファイル ２００ 未分割のモデル ２０２ 動作コンポーネント ２０４ クロック／サイクル・エンティティ ２０６ サブモデル ２０８ サブモデル ２１０ サブモデル１の動作コンポーネント ２１２ サブモデル２の動作コンポーネント ２１４ クロック／サイクル・エンティティ ２１６ チャネル ２１８ 入出力 ２２２ 入力 ２２４ 入力 ２２０ 出力 ２２６ 出力 ２２８ クロック／サイクル・ポート ２３０ クロック／サイクル・ポート ３００ サブモデル ３０２ カプラー ３０４ トップ・レベル・カプラー・エンティティ ３０６ ＶＨＤＬへのＡＰＩ ３０８ カプラー共有ライブラリ ３１０ 出力 ３１２ 入力 ３１４ クロック／サイクル・ポート ３１６ 出力ポート ３１８ 入力ポート ３２０ クロック／サイクル・ポート
タのインスタンス １０６ ライセンスを受けたハードウェア・シミュレー
タのインスタンス １０８ サブモデル １１０ カプラー １１２ サブモデル １１４ カプラー １１６ バッファ １１８ 複数ファイル ２００ 未分割のモデル ２０２ 動作コンポーネント ２０４ クロック／サイクル・エンティティ ２０６ サブモデル ２０８ サブモデル ２１０ サブモデル１の動作コンポーネント ２１２ サブモデル２の動作コンポーネント ２１４ クロック／サイクル・エンティティ ２１６ チャネル ２１８ 入出力 ２２２ 入力 ２２４ 入力 ２２０ 出力 ２２６ 出力 ２２８ クロック／サイクル・ポート ２３０ クロック／サイクル・ポート ３００ サブモデル ３０２ カプラー ３０４ トップ・レベル・カプラー・エンティティ ３０６ ＶＨＤＬへのＡＰＩ ３０８ カプラー共有ライブラリ ３１０ 出力 ３１２ 入力 ３１４ クロック／サイクル・ポート ３１６ 出力ポート ３１８ 入力ポート ３２０ クロック／サイクル・ポート
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ウィリアム・ケイ・メローズ
アメリカ合衆国 ニューヨーク州 12514、
クリントン コーナーズ、トレッスル レ
ーン 67
(72)発明者 マーヴィン・ジェイ・リッチ
アメリカ合衆国 ニューヨーク州 12603、
ポキプシー、バード レーン ７
Ｆターム(参考） 5B046 AA08 BA03 CA06 JA05
Claims (48)
- 【請求項１】分割されたモデルの、第１のサブモデルお
よび第２のサブモデルを含む複数のサブモデルを処理す
る方法であって、 分割されたモデルの第１のサブモデルと第２のサブモデ
ルとを結合するステップであって、 前記第１のサブモデルがインタフェースする第１のカプ
ラーを準備するステップと、 前記第２のサブモデルがインタフェースする第２のカプ
ラーを準備するステップと、 前記第１のカプラーと前記第２のカプラーとをインタフ
ェースさせるステップであって、前記第１のカプラーと
前記第２のカプラーとの間にバッファを準備するステッ
プとを備えたステップと、 前記第１のサブモデルおよび前記第２のサブモデルを一
括して処理するステップであって、前記第１のサブモデ
ルおよび前記第２のサブモデルが前記第１のカプラー、
前記バッファ、および前記第２のカプラーを用いて通信
する、ステップとを備えたステップを備えた方法。 - 【請求項２】前記モデルが論理設計である、請求項１に
記載の方法。 - 【請求項３】前記一括して処理するステップが前記第１
のサブモデルおよび前記第２のサブモデルを分散処理す
るステップを備え、 前記分散処理するステップが分散プロセス制御を備えて
いる、請求項１に記載の方法。 - 【請求項４】前記一括して処理するステップがさらに前
記第１のサブモデルを第１のシミュレータ・インスタン
ス上で処理するステップと前記第２のサブモデルを第２
のシミュレータ・インスタンス上で処理するステップと
を備え、 前記第１のシミュレータ・インスタンスは前記第２のシ
ミュレータ・インスタンスと異なり、 前記第１のシミュレータ・インスタンスは前記バッファ
を用いて前記第２のシミュレータ・インスタンスと通信
する、請求項１に記載の方法。 - 【請求項５】前記第１のシミュレータ・インスタンスは
第１のコンピューティング・ユニットに常駐し、前記２
のシミュレータ・インスタンスは第２のコンピューティ
ング・ユニットに常駐する、請求項４に記載の方法。 - 【請求項６】少なくとも１つのサブモデルおよび付随す
るカプラーが少なくとも１つのマップされたデータ・ポ
ートおよびクロック／サイクル・ポートを備え、 前記クロック／サイクル・ポートは少なくとも１つのク
ロック／サイクル信号を供給し、 前記少なくとも１つのクロック／サイクル信号は前記少
なくとも１つのサブモデルと付随するカプラーとの間で
前記少なくとも１つのマップされたデータ・ポートを通
じてデータを転送するのに使用される、請求項１に記載
の方法。 - 【請求項７】前記第１のカプラーおよび前記第２のカプ
ラーのうちの少なくとも一方がトップ・レベル・カプラ
ー・エンティティとカプラー共有ライブラリとを備え、 前記第１のカプラーおよび前記第２のカプラーのうちの
前記少なくとも一方が前記トップ・レベル・カプラー・
エンティティを用いて前記第１のサブモデルおよび前記
第２のサブモデルと個別に接続し、 前記トップ・レベル・カプラー・エンティティが少なく
とも１つの入力と、少なくとも１つの出力と、前記第１
のサブモデルおよび前記第２のサブモデルのうちの少な
くとも一方の前記クロック／サイクル・ポートにマップ
された複数のポートとを備え、 前記第１のカプラーおよび前記第２のカプラーのうちの
少なくとも一方が前記カプラー共有ライブラリを用いて
前記カプラーと前記バッファとの間でデータを転送す
る、請求項６に記載の方法。 - 【請求項８】前記バッファが通信媒体を備え、 前記通信媒体は前記第１のカプラーと前記第２のカプラ
ーとの間でデータを渡すとともに監視する少なくとも１
つのプロトコルを備えている、請求項１に記載の方法。 - 【請求項９】前記一括して処理するステップがさらに、 前記第１のカプラーが前記第１のサブモデルから取得し
たデータを前記バッファに送信し、前記第２のカプラー
が前記データを前記バッファから取得し、前記データを
前記第２のサブモデルに供給するステップと、 前記送信と前記取得とを対応させることにより、前記デ
ータの一貫性を保証するステップとを備えた、請求項１
に記載の方法。 - 【請求項１０】前記一貫性を保証するステップが、 前記データにチェックサム値を挿入するステップと、 前記第１のカプラーおよび前記第２のカプラーのうちの
一方が前記バッファ中の前記データを調べて前記データ
の正確性を判断するステップと、 前記データが不正確な場合、前記第１のカプラーおよび
前記第２のカプラーのうちの少なくとも一方が、前記デ
ータの前記バッファへの再送信および前記データの前記
バッファからの再読み取りのうちの少なくとも一方を行
なうステップとを備えた、請求項９に記載の方法。 - 【請求項１１】前記挿入するステップが、 前記チェックサム値を計算するステップを備え、 前記計算するステップが、 少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、請求項１０に記載の方法。 - 【請求項１２】前記調べるステップが、 前記データの新たなチェックサム値を計算するステップ
と、 前記新たなチェックサム値と前記チェックサム値とを比
較するステップと備えた、請求項１０に記載の方法。 - 【請求項１３】前記一貫性を保証するステップがさら
に、 前記バッファに、前記第１のカプラーが書き込みアクセ
ス可能であるとともに前記第２のカプラーが読み取りア
クセス可能な第１の一連ファイルを準備するステップ
と、 前記バッファに、前記第１のカプラーが読み取りアクセ
ス可能であるとともに前記第２のカプラーが書き込みア
クセス可能な第２の一連ファイルを準備するステップ
と、 所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、 前記所定の順序で、前記第２のカプラーが前記第２の一
連ファイルに書き込み、前記第１のカプラーが前記第２
の一連ファイルから読み取るステップとを備えた、請求
項９に記載の方法。 - 【請求項１４】前記インタフェースさせるステップがさ
らに、前記バッファ中のデータを監視して監視統計を供
給するステップを備え、 前記監視統計が前記第１のサブモデルおよび前記第２の
サブモデルを統計的に再分割して前記一括処理を最適化
するのを容易にする、請求項１に記載の方法。 - 【請求項１５】前記モデルがＶＨＤＬで表されている、
請求項１に記載の方法。 - 【請求項１６】分割されたモデルの、第１のサブモデル
および第２のサブモデルを含む複数のサブモデルを処理
するシステムであって、 分割されたモデルの第１のサブモデルと第２のサブモデ
ルとを結合する手段であって、 前記第１のサブモデルがインタフェースする第１のカプ
ラーを準備する手段と、 前記第２のサブモデルがインタフェースする第２のカプ
ラーを準備する手段と、 前記第１のカプラーと前記第２のカプラーとをインタフ
ェースさせる手段であって、前記第１のカプラーと前記
第２のカプラーとの間にバッファを準備する手段とを備
えた手段と、 前記第１のサブモデルおよび前記第２のサブモデルを一
括して処理する手段であって、前記第１のサブモデルお
よび前記第２のサブモデルが前記第１のカプラー、前記
バッファ、および前記第２のカプラーを用いて通信す
る、手段とを備えた手段を備えた方法。 - 【請求項１７】前記モデルが論理設計である、請求項１
６に記載のシステム。 - 【請求項１８】前記一括して処理する手段が前記第１の
サブモデルおよび前記第２のサブモデルを分散処理する
手段を備え、 前記分散処理する手段が分散プロセス制御を備えてい
る、請求項１６に記載のシステム。 - 【請求項１９】前記一括して処理する手段がさらに前記
第１のサブモデルを第１のシミュレータ・インスタンス
上で処理する手段と前記第２のサブモデルを第２のシミ
ュレータ・インスタンス上で処理する手段とを備え、 前記第１のシミュレータ・インスタンスは前記第２のシ
ミュレータ・インスタンスと異なり、 前記第１のシミュレータ・インスタンスは前記バッファ
を用いて前記第２のシミュレータ・インスタンスと通信
する、請求項１６に記載のシステム。 - 【請求項２０】前記第１のシミュレータ・インスタンス
は第１のコンピューティング・ユニットに常駐し、前記
２のシミュレータ・インスタンスは第２のコンピューテ
ィング・ユニットに常駐する、請求項１９に記載のシス
テム。 - 【請求項２１】少なくとも１つのサブモデルおよび付随
するカプラーが少なくとも１つのマップされたデータ・
ポートおよびクロック／サイクル・ポートを備え、 前記クロック／サイクル・ポートは少なくとも１つのク
ロック／サイクル信号を供給し、 前記少なくとも１つのクロック／サイクル信号は前記少
なくとも１つのサブモデルと付随するカプラーとの間で
前記少なくとも１つのマップされたデータ・ポートを通
じてデータを転送するのに使用される、請求項１６に記
載のシステム。 - 【請求項２２】前記第１のカプラーおよび前記第２のカ
プラーのうちの少なくとも一方がトップ・レベル・カプ
ラー・エンティティとカプラー共有ライブラリとを備
え、 前記第１のカプラーおよび前記第２のカプラーのうちの
前記少なくとも一方が前記トップ・レベル・カプラー・
エンティティを用いて前記第１のサブモデルおよび前記
第２のサブモデルと個別に接続し、 前記トップ・レベル・カプラー・エンティティが少なく
とも１つの入力と、少なくとも１つの出力と、前記第１
のサブモデルおよび前記第２のサブモデルのうちの少な
くとも一方の前記クロック／サイクル・ポートにマップ
された複数のポートとを備え、 前記第１のカプラーおよび前記第２のカプラーのうちの
少なくとも一方が前記カプラー共有ライブラリを用いて
前記カプラーと前記バッファとの間でデータを転送す
る、請求項２１に記載のシステム。 - 【請求項２３】前記バッファが通信媒体を備え、 前記通信媒体は前記第１のカプラーと前記第２のカプラ
ーとの間でデータを渡すとともに監視する少なくとも１
つのプロトコルを備えている、請求項１６に記載のシス
テム。 - 【請求項２４】前記一括して処理する手段がさらに、 前記第１のカプラーが前記第１のサブモデルから取得し
たデータを前記バッファに送信し、前記第２のカプラー
が前記データを前記バッファから取得し、前記データを
前記第２のサブモデルに供給する手段と、 前記送信と前記取得とを対応させることにより、前記デ
ータの一貫性を保証する手段とを備えた、請求項１６に
記載のシステム。 - 【請求項２５】前記一貫性を保証する手段が、 前記データにチェックサム値を挿入する手段と、 前記第１のカプラーおよび前記第２のカプラーのうちの
一方が前記バッファ中の前記データを調べて前記データ
の正確性を判断する手段と、 前記データが不正確な場合、前記第１のカプラーおよび
前記第２のカプラーのうちの少なくとも一方が、前記デ
ータの前記バッファへの再送信および前記データの前記
バッファからの再読み取りのうちの少なくとも一方を行
なう手段とを備えた、請求項２４に記載の方法。 - 【請求項２６】前記挿入する手段が、 前記チェックサム値を計算する手段を備え、 前記計算する手段が、 少なくとも１つの論理操作を前記データに適用する手段
を備えている、請求項２５に記載のシステム。 - 【請求項２７】前記調べる手段が、 前記データの新たなチェックサム値を計算する手段と、 前記新たなチェックサム値と前記チェックサム値とを比
較する手段と備えた、請求項２５に記載のシステム。 - 【請求項２８】前記一貫性を保証する手段がさらに、 前記バッファに、前記第１のカプラーが書き込みアクセ
ス可能であるとともに前記第２のカプラーが読み取りア
クセス可能な第１の一連ファイルを準備する手段と、 前記バッファに、前記第１のカプラーが読み取りアクセ
ス可能であるとともに前記第２のカプラーが書き込みア
クセス可能な第２の一連ファイルを準備する手段と、 所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取る手段と、 前記所定の順序で、前記第２のカプラーが前記第２の一
連ファイルに書き込み、前記第１のカプラーが前記第２
の一連ファイルから読み取る手段とを備えた、請求項２
４に記載のシステム。 - 【請求項２９】前記インタフェースさせる手段がさら
に、前記バッファ中のデータを監視して監視統計を供給
する手段を備え、 前記監視統計が前記第１のサブモデルおよび前記第２の
サブモデルを統計的に再分割して前記一括処理を最適化
するのを容易にする、請求項１６に記載のシステム。 - 【請求項３０】前記モデルがＶＨＤＬで表されている、
請求項１６に記載のシステム。 - 【請求項３１】分割されたモデルの、第１のサブモデル
および第２のサブモデルを含む複数のサブモデルを処理
するシミュレーション・システムであって、 分割されたモデルの第１のサブモデルと第２のサブモデ
ルとを、前記第１のサブモデルにインタフェースした第
１のカプラーおよび前記第２のサブモデルにインタフェ
ースした第２のカプラーを準備し、前記第１のカプラー
と前記第２のカプラーとの間に設けたバッファによって
前記第１のカプラーと前記第２のカプラーとをインタフ
ェースさせることにより、結合するように適合した少な
くとも１つのコンピューティング・ユニットを備え、 前記少なくとも１つのコンピューティング・ユニットが
さらに前記第１のサブモデルおよび前記第２のサブモデ
ルを一括して処理するように適合しており、 前記第１のサブモデルおよび前記第２のサブモデルが前
記第１のカプラー、前前記バッファ、および記第２のカ
プラーを用いて通信するシミュレーション・システム。 - 【請求項３２】前記少なくとも１つのコンピューティン
グ・ユニットが複数のシミュレータ・インスタンスを備
え、 前記複数のシミュレータ・インスタンスが第１のシミュ
レータ・インスタンスおよび第２のシミュレータ・イン
スタンスを含み、 前記第１のシミュレータ・インスタンスが前記第１のサ
ブモデルを処理し、前記第２のシミュレータ・インスタ
ンスが前記第２のサブモデルを処理し、 前記第１のシミュレータ・インスタンスが前記第２のシ
ミュレータ・インスタンスとは異なる、請求項３１に記
載のシミュレーション・システム。 - 【請求項３３】前記第１のシミュレータ・インスタンス
が第１のコンピューティング・ユニットに常駐し、前記
第２のシミュレータ・インスタンスが第２のコンピュー
ティング・ユニットに常駐する、請求項３２に記載のシ
ミュレーション・システム。 - 【請求項３４】分割されたモデルの、第１のサブモデル
および第２のサブモデルを含む複数のサブモデルを処理
する方法であって、 分割されたモデルの第１のサブモデルと第２のサブモデ
ルとを結合するステップであって、 前記第１のサブモデルがインタフェースする第１のカプ
ラーを準備するステップと、 前記第２のサブモデルがインタフェースする第２のカプ
ラーを準備するステップと、 前記第１のカプラーと前記第２のカプラーとをインタフ
ェースさせるステップであって、前記第１のカプラーと
前記第２のカプラーとの間にバッファを準備するステッ
プとを備えたステップと、 前記第１のサブモデルおよび前記第２のサブモデルを一
括して処理するステップであって、前記第１のサブモデ
ルおよび前記第２のサブモデルが前記第１のカプラー、
前記バッファ、および前記第２のカプラーを用いて通信
する、ステップとを備えたステップを備えた方法を実行
する、機械によって実行可能な命令から成る少なくとも
１つのプログラムを有形的に記録した、機械読み取り可
能なプログラム記憶装置。 - 【請求項３５】前記モデルが論理設計である、請求項３
４に記載のプログラム記憶装置。 - 【請求項３６】前記一括して処理するステップが前記第
１のサブモデルおよび前記第２のサブモデルを分散処理
するステップを備え、 前記分散処理するステップが分散プロセス制御を備えて
いる、請求項３４に記載のプログラム記憶装置。 - 【請求項３７】前記一括して処理するステップがさらに
前記第１のサブモデルを第１のシミュレータ・インスタ
ンス上で処理するステップと前記第２のサブモデルを第
２のシミュレータ・インスタンス上で処理するステップ
とを備え、 前記第１のシミュレータ・インスタンスは前記第２のシ
ミュレータ・インスタンスと異なり、 前記第１のシミュレータ・インスタンスは前記バッファ
を用いて前記第２のシミュレータ・インスタンスと通信
する、請求項３４に記載のプログラム記憶装置。 - 【請求項３８】前記第１のシミュレータ・インスタンス
は第１のコンピューティング・ユニットに常駐し、前記
２のシミュレータ・インスタンスは第２のコンピューテ
ィング・ユニットに常駐する、請求項３７に記載のプロ
グラム記憶装置。 - 【請求項３９】少なくとも１つのサブモデルおよび付随
するカプラーが少なくとも１つのマップされたデータ・
ポートおよびクロック／サイクル・ポートを備え、 前記クロック／サイクル・ポートは少なくとも１つのク
ロック／サイクル信号を供給し、 前記少なくとも１つのクロック／サイクル信号は前記少
なくとも１つのサブモデルと付随するカプラーとの間で
前記少なくとも１つのマップされたデータ・ポートを通
じてデータを転送するのに使用される、請求項３４に記
載のプログラム記憶装置。 - 【請求項４０】前記第１のカプラーおよび前記第２のカ
プラーのうちの少なくとも一方がトップ・レベル・カプ
ラー・エンティティとカプラー共有ライブラリとを備
え、 前記第１のカプラーおよび前記第２のカプラーのうちの
前記少なくとも一方が前記トップ・レベル・カプラー・
エンティティを用いて前記第１のサブモデルおよび前記
第２のサブモデルと個別に接続し、 前記トップ・レベル・カプラー・エンティティが少なく
とも１つの入力と、少なくとも１つの出力と、前記第１
のサブモデルおよび前記第２のサブモデルのうちの少な
くとも一方の前記クロック／サイクル・ポートにマップ
された複数のポートとを備え、 前記第１のカプラーおよび前記第２のカプラーのうちの
少なくとも一方が前記カプラー共有ライブラリを用いて
前記カプラーと前記バッファとの間でデータを転送す
る、請求項３９に記載のプログラム記憶装置。 - 【請求項４１】前記バッファが通信媒体を備え、 前記通信媒体は前記第１のカプラーと前記第２のカプラ
ーとの間でデータを渡すとともに監視する少なくとも１
つのプロトコルを備えている、請求項３４に記載のプロ
グラム記憶装置。 - 【請求項４２】前記一括して処理するステップがさら
に、 前記第１のカプラーが前記第１のサブモデルから取得し
たデータを前記バッファに送信し、前記第２のカプラー
が前記データを前記バッファから取得し、前記データを
前記第２のサブモデルに供給するステップと、 前記送信と前記取得とを対応させることにより、前記デ
ータの一貫性を保証するステップとを備えた、請求項３
４に記載のプログラム記憶装置。 - 【請求項４３】前記一貫性を保証するステップが、 前記データにチェックサム値を挿入するステップと、 前記第１のカプラーおよび前記第２のカプラーのうちの
一方が前記バッファ中の前記データを調べて前記データ
の正確性を判断するステップと、 前記データが不正確な場合、前記第１のカプラーおよび
前記第２のカプラーのうちの少なくとも一方が、前記デ
ータの前記バッファへの再送信および前記データの前記
バッファからの再読み取りのうちの少なくとも一方を行
なうステップとを備えた、請求項４２に記載のプログラ
ム記憶装置。 - 【請求項４４】前記挿入するステップが、 前記チェックサム値を計算するステップを備え、 前記計算するステップが、 少なくとも１つの論理操作を前記データに適用するステ
ップを備えている、請求項４３に記載のプログラム記憶
装置。 - 【請求項４５】前記調べるステップが、 前記データの新たなチェックサム値を計算するステップ
と、 前記新たなチェックサム値と前記チェックサム値とを比
較するステップと備えた、請求項４３に記載のプログラ
ム記憶装置。 - 【請求項４６】前記一貫性を保証するステップがさら
に、 前記バッファに、前記第１のカプラーが書き込みアクセ
ス可能であるとともに前記第２のカプラーが読み取りア
クセス可能な第１の一連ファイルを準備するステップ
と、 前記バッファに、前記第１のカプラーが読み取りアクセ
ス可能であるとともに前記第２のカプラーが書き込みア
クセス可能な第２の一連ファイルを準備するステップ
と、 所定の順序で、前記第１のカプラーが前記第１の一連フ
ァイルに書き込み、前記第２のカプラーが前記第１の一
連ファイルから読み取るステップと、 前記所定の順序で、前記第２のカプラーが前記第２の一
連ファイルに書き込み、前記第１のカプラーが前記第２
の一連ファイルから読み取るステップとを備えた、請求
項４２に記載のプログラム記憶装置。 - 【請求項４７】前記インタフェースさせるステップがさ
らに、前記バッファ中のデータを監視して監視統計を供
給するステップを備え、 前記監視統計が前記第１のサブモデルおよび前記第２の
サブモデルを統計的に再分割して前記一括処理を最適化
するのを容易にする、請求項３４に記載のプログラム記
憶装置。 - 【請求項４８】前記モデルがＶＨＤＬで表されている、
請求項３４に記載のプログラム記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/125,198 US7231334B2 (en) | 2002-04-18 | 2002-04-18 | Coupler interface for facilitating distributed simulation of a partitioned logic design |
| US10/125198 | 2002-04-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003330992A true JP2003330992A (ja) | 2003-11-21 |
Family
ID=29214749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100239A Pending JP2003330992A (ja) | 2002-04-18 | 2003-04-03 | モデル・シミュレーション |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7231334B2 (ja) |
| JP (1) | JP2003330992A (ja) |
| TW (1) | TWI235932B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524138A (ja) * | 2006-01-20 | 2009-06-25 | メンター グラフィックス コーポレイション | モデル化およびシミュレーション方法 |
| US7610569B2 (en) | 2004-02-17 | 2009-10-27 | Dong-goo YUN | Chip design verification apparatus and data communication method for the same |
| JP2010055249A (ja) * | 2008-08-27 | 2010-03-11 | Internatl Business Mach Corp <Ibm> | シミュレーション方法、システム及びプログラム |
| JP2013521583A (ja) * | 2010-03-04 | 2013-06-10 | シノプシイス インコーポレイテッド | ハードウェア設計のコンカレント及びシリアル混在型論理シミュレーション |
| JP2020184301A (ja) * | 2019-04-30 | 2020-11-12 | ベイジン バイドゥ ネットコム サイエンス アンド テクノロジー カンパニー リミテッド | シミュレータを実現するための方法、装置、デバイス及び媒体 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158925B2 (en) * | 2002-04-18 | 2007-01-02 | International Business Machines Corporation | Facilitating simulation of a model within a distributed environment |
| KR102092921B1 (ko) | 2013-06-28 | 2020-03-24 | 삼성전자주식회사 | 시뮬레이션 장치 및 분산 시뮬레이션 시스템 |
| US11435735B2 (en) * | 2017-03-30 | 2022-09-06 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Playback simulation test system |
| WO2021075927A1 (ko) * | 2019-10-16 | 2021-04-22 | (주)아인스에스엔씨 | 대상 시스템을 기술하는 모델을 구현하고 동작시키는 컴퓨팅 시스템 및 이를 이용한 대상 시스템의 동작 예측 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561787A (en) | 1989-03-07 | 1996-10-01 | Xerox Corporation | User interface module |
| US5442772A (en) | 1991-03-29 | 1995-08-15 | International Business Machines Corporation | Common breakpoint in virtual time logic simulation for parallel processors |
| US5621670A (en) | 1991-08-01 | 1997-04-15 | Fujitsu Limited | Communication service simulator and a communication service specification verifying method |
| JPH05216712A (ja) | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ |
| US5794005A (en) | 1992-01-21 | 1998-08-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronous parallel emulation and discrete event simulation system with self-contained simulation objects and active event objects |
| GB2293900B (en) | 1994-10-03 | 2000-01-19 | Univ Westminster | Data processing method and apparatus for parallel discrete event simulation |
| JPH08307442A (ja) * | 1995-05-12 | 1996-11-22 | Toshiba Corp | データ伝送方式 |
| US5862361A (en) | 1995-09-07 | 1999-01-19 | C.A.E. Plus, Inc. | Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior |
| US5881267A (en) * | 1996-03-22 | 1999-03-09 | Sun Microsystems, Inc. | Virtual bus for distributed hardware simulation |
| US5933794A (en) | 1997-02-25 | 1999-08-03 | Hughes Electronics Corporation | Scalable parallel processing apparatus and method for performing fast multipole scattering calculations |
| US6195628B1 (en) * | 1997-03-13 | 2001-02-27 | International Business Machines Corporation | Waveform manipulation in time warp simulation |
| US5956261A (en) * | 1997-03-13 | 1999-09-21 | International Business Machines Corporation | In-transit message detection for global virtual time calculation in parrallel time warp simulation |
| US6074427A (en) | 1997-08-30 | 2000-06-13 | Sun Microsystems, Inc. | Apparatus and method for simulating multiple nodes on a single machine |
| US6110217A (en) * | 1997-10-03 | 2000-08-29 | International Business Machines Corporation | System and method for synchronization of multiple analog servers on a simulation backplane |
| US6134514A (en) | 1998-06-25 | 2000-10-17 | Itt Manufacturing Enterprises, Inc. | Large-scale network simulation method and apparatus |
| US6339836B1 (en) * | 1998-08-24 | 2002-01-15 | Mentor Graphics Corporation | Automated design partitioning |
| EP1059593A3 (en) | 1999-06-07 | 2003-09-10 | Easics N.V. | Deterministic level model and method |
-
2002
- 2002-04-18 US US10/125,198 patent/US7231334B2/en not_active Expired - Fee Related
-
2003
- 2003-03-25 TW TW092106614A patent/TWI235932B/zh not_active IP Right Cessation
- 2003-04-03 JP JP2003100239A patent/JP2003330992A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7610569B2 (en) | 2004-02-17 | 2009-10-27 | Dong-goo YUN | Chip design verification apparatus and data communication method for the same |
| JP2009524138A (ja) * | 2006-01-20 | 2009-06-25 | メンター グラフィックス コーポレイション | モデル化およびシミュレーション方法 |
| CN102156774A (zh) * | 2006-01-20 | 2011-08-17 | 明导公司 | 建模和仿真方法 |
| JP2010055249A (ja) * | 2008-08-27 | 2010-03-11 | Internatl Business Mach Corp <Ibm> | シミュレーション方法、システム及びプログラム |
| JP2013521583A (ja) * | 2010-03-04 | 2013-06-10 | シノプシイス インコーポレイテッド | ハードウェア設計のコンカレント及びシリアル混在型論理シミュレーション |
| JP2020184301A (ja) * | 2019-04-30 | 2020-11-12 | ベイジン バイドゥ ネットコム サイエンス アンド テクノロジー カンパニー リミテッド | シミュレータを実現するための方法、装置、デバイス及び媒体 |
| JP7101709B2 (ja) | 2019-04-30 | 2022-07-15 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | シミュレータを実現するための方法、装置、デバイス及び媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030200072A1 (en) | 2003-10-23 |
| TWI235932B (en) | 2005-07-11 |
| US7231334B2 (en) | 2007-06-12 |
| TW200305810A (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206732B2 (en) | C-API instrumentation for HDL models | |
| US7069204B1 (en) | Method and system for performance level modeling and simulation of electronic systems having both hardware and software elements | |
| US5493672A (en) | Concurrent simulation of host system at instruction level and input/output system at logic level with two-way communication deadlock resolution | |
| US7359847B2 (en) | Tracking converage results in a batch simulation farm network | |
| US20060089827A1 (en) | Method, system and program product for defining and recording minium and maximum event counts of a simulation utilizing a high level language | |
| US20030101039A1 (en) | Maintaining data integrity within a distributed simulation environment | |
| CN113656227A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| JP2003330992A (ja) | モデル・シミュレーション | |
| US7925489B2 (en) | Defining and recording threshold-qualified count events of a simulation by testcases | |
| Garavel et al. | Verification of GALS systems by combining synchronous languages and process calculi | |
| Kurshan et al. | Combining software and hardware verification techniques | |
| US20090112552A1 (en) | Method, System and Program Product for Reporting Temporal Information Regarding Count Events of a Simulation | |
| Theelen et al. | Performance modelling of a network processor using POOSL | |
| Boigelot et al. | Model checking in practice: An analysis of the access. bus™ protocol using spin | |
| US20100161305A1 (en) | Performance evaluation device, performance evaluation method and simulation program | |
| US20150227661A1 (en) | Computer product, simulation apparatus, simulation method, bus model, and bus circuit | |
| US7027971B2 (en) | Centralized disablement of instrumentation events within a batch simulation farm network | |
| German | Formal design of cache memory protocols in IBM | |
| Van Eekelen et al. | Analysis of a session-layer protocol in mcrl2: verification of a real-life industrial implementation | |
| CN112083914A (zh) | 实现对象模型嵌入式操作系统软总线的方法及系统 | |
| Gankevich et al. | Novel approaches for distributing workload on commodity computer systems | |
| US6880120B2 (en) | Sequence-based verification method and system | |
| Franks | Simulating layered queueing networks with passive resources. | |
| Schirner et al. | System level modeling of an AMBA bus | |
| CN116932415B (zh) | 一种扫描仪应用开发方法、计算设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060710 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071009 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071122 |