JP2006185789A - デバイスの製造方法、デバイス、有機エレクトロルミネッセンス装置の製造方法及び有機エレクトロルミネッセンス装置 - Google Patents
デバイスの製造方法、デバイス、有機エレクトロルミネッセンス装置の製造方法及び有機エレクトロルミネッセンス装置 Download PDFInfo
- Publication number
- JP2006185789A JP2006185789A JP2004379201A JP2004379201A JP2006185789A JP 2006185789 A JP2006185789 A JP 2006185789A JP 2004379201 A JP2004379201 A JP 2004379201A JP 2004379201 A JP2004379201 A JP 2004379201A JP 2006185789 A JP2006185789 A JP 2006185789A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- manufacturing
- forming
- substrate
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】 基板上に導電パターン12,13及び半導体素子14を形成する工程と、導電パターン12,13及び半導体素子14を含む基板上に第1の絶縁層30を形成する工程と、第1の絶縁層30に対して、導電パターン11,12に対応した位置に開口部30a,30bを形成する工程と、無電解めっきにより、開口部30a,30bに対応する導電パターン12,13上にめっき金属51,52を積層させる工程と、基板10a上にめっき金属51,52を覆うように第2の絶縁層60を形成する工程と、第2の絶縁層60上に有機エレクトロルミネッセンス素子29を形成する工程とを備えることを特徴とする。
【選択図】 図1
Description
このような方法で形成された導電パターンは、電気光学装置として、例えば、有機エレクトロルミネッセンス(以下、ELと称する。)表示パネルにも適用されている(例えば、特許文献1参照)。
また、インクジェット法を用いて金属微粒子を厚く積むことにより金属配線を形成する方法が提案されている(例えば、非特許文献1参照。)。このように、インクジェット法を用いた場合、抵抗を下げるために金属微粒子を高温で焼成することによって、良好な導電性を有する金属配線を得ている。
本発明のデバイスの製造方法は、基板上に形成された導電パターンを備えるデバイスの製造方法であって、前記基板上に前記導電パターンを形成する工程と、前記導電パターン上を含む前記基板上に絶縁層を形成する工程と、前記絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、無電解めっきにより、前記開口部にめっき金属を積層させる工程とを備えることを特徴とする。
本発明に係るデバイスの製造方法では、開口部の幅が導電パターンの幅と同等であるため、より多くのめっき金属を導電パターン上に積層させることができるため、さらに、電流を多く流すことが可能となる。
本発明に係るデバイスでは、上記デバイスの製造方法を用いることにより、導電パターンに大容量の電流を流すことができるため、大容量の電流を必要とするデバイスに用いるのに好適である。
本発明に係る有機エレクトロルミネッセンス装置の製造方法では、開口部の幅が導電パターンの幅と同等であるため、導電パターン上により多くのめっき金属を積層させることができるため、さらに、電流を多く流すことが可能となる。
まず、図1は本発明の有機エレクトロルミネッセンス装置(有機EL装置)の第1実施形態について、その要部構成を示す断面模式図である。本実施の形態の有機EL装置1は、半導体基板3上に有機EL素子29を備えた構成を具備している。
次に、図1に示す有機EL装置1の製造方法について説明する。本実施形態の有機EL装置1の製造方法は、半導体基板3を製造した後、有機EL素子29を形成し、さらにこれを封止剤26にて封止するとともにカバーガラス20を被覆させるものである。以下、順を追って説明する。
半導体基板3の製造工程においては、TFT14を備える素子基板40(図2参照)を製造し、さらに走査線11を有する配線基板10(図3参照)を製造した後、素子基板40のTFT14を配線基板10に転写する方法を採用している。
まず、図2を参照して、基礎基板(第1基板)40a上にTFT14を形成して素子基板40を製造する工程について説明する。なお、TFT14の製造方法は、高温プロセスを含む公知の技術が採用されるので、詳細な説明を省略し、剥離層41の形成について詳しく説明することとする。
そして、剥離層41上に所定パターンのTFT14を公知の技術により形成し、目的の素子基板40を得るものとしている。
次に、図3に示す配線基板10の製造工程について説明する。
まず、図3に示すようなガラス基板10aを用意し、該ガラス基板10a上に走査線11,電源パターン12及び陰極パターン13を形成する。これら走査線11,電源パターン12及び陰極パターン13の形成方法としては、フォトリソフィ法等の公知技術が採用される。また、金属微粒子を溶剤に分散させた分散液を液滴吐出法(インクジェット法)を用いてガラス基板10a上に形成してもよい。このような走査線11,電源パターン12及び陰極パターン13を構成する材料としては、低抵抗材料を採用するのが好ましく、AlやAl合金(Al・Cu合金等)を用いることが好ましい。
次に、図4から図6を参照しつつ、上記の配線基板10と素子基板40とを貼り合わせて、TFT14を配線基板10に転写し、半導体基板3を得る方法について説明する。
次に、基礎基板40aを貼合せ状態から剥離することで、基礎基板40a上からTFT14が除去されると共に、当該TFT14が配線基板10に転写される。
以上のような転写工程を経て、ガラス基板10a上にTFT14が形成された構成の配線基板10を得る。
次に、図6から図9を参照して、絶縁層(第1の絶縁層)30の形成方法について説明する。
まず、図6に示すように、配線基板10の全面に、つまりTFT14や走査線11,電源パターン12及び陰極パターン13を完全に覆うように未硬化の絶縁層31を塗布する。未硬化の絶縁材料としては、光硬化型の樹脂、或いは熱硬化型の樹脂のいずれであっても良く、本実施の形態では光硬化型のアクリル樹脂を採用している。なお、絶縁層31の塗布法としては、スピンコート法等の液相法を採用している。
なお、成形型50の表面(少なくとも絶縁層31と接する面)に撥水処理等を施すことで、絶縁層31からの剥離を容易にすることができる。
本実施形態のめっき金属51,52及びバンプ53は、無電解メッキ法を用いることによって形成される。まず、メッキ成長させるため、開口部30a,30b及びコンタクトホール30cから剥き出しとなった走査線11,電源パターン12,陰極パターン13表面の濡れ性向上、及び残さを除去するために、フッ酸と硫酸を含有した水溶液中に含浸する。
その後、無電解Niメッキ浴に浸漬し、Niメッキを形成する。メッキ高さは2μm〜10μm程度析出させる。ここで、メッキ浴は次亜リン酸を還元剤とした浴であるため、リン(P)が共析する。最後に置換Auメッキ浴中に浸漬し、Ni表面をAuにする。Auは0.05μm〜0.3μm程度に形成する。Au浴はシアンフリータイプを用いて浸漬を行う。
このような一連の工程を経て、図9に示すように、それぞれのパターン11,12,13上にめっき金属51,52及びバンプ53が形成される。このようにして、電源パターン12及び陰極パターン13の膜厚が厚くなる。
次に、図10から図12を参照して、絶縁層(第2の絶縁層)60の形成方法について説明する。
まず、図10に示すように、配線基板10の全面に、つまりめっき金属51,52及びバンプ53を完全に覆うように未硬化の絶縁層61を塗布する。未硬化の絶縁材料及び塗布法としては、上述した絶縁層30と同様である。
絶縁層61を形成した後、絶縁層61の上方から図10に示すような成形型(他の成形型)65を押し付けることによって絶縁層61の表面を平坦化する。ここで成形型65とは、平坦部65dを有するとともに、図11に示すような所定のバンク27のパターン60aを形成するための凸部65aと、めっき金属52上にコンタクトホール60bを形成するための凸部65bと、バンプ53上にコンタクトホール60cを形成するための凸部65cとが形成されたものである。また、コンタクトホール60bは、めっき金属52と陰極25とを電気的に接続するためのものであり、コンタクトホール60cは、TFT14と有機EL素子29とを電気的に接続するためのものである。
本実施形態のバンプ66,67は、無電解メッキ法を用いることによって形成される。バンプ66,67は、上記した無電解メッキ法により、めっき金属51,52及びバンプ53の製造工程と同じ工程によって形成される。
有機EL素子29の形成工程は、公知のインクジェット法を用いて行っている。
簡単に説明すると、図13に示すように、まず、所定パターンを有するマスクにより絶縁層60上に蒸着して、ITO等の陽極21を形成した後、バンク27の表面に撥液処理を施す一方、陽極21の表面に親液処理を施す。その後、図14に示すように、バンク27で囲まれた領域に正孔注入/輸送層22と、発光層23と、電子注入/輸送層24とをインクジェット法で形成する。そして、電子注入/輸送層24,バンク27の全面を覆うとともに、バンプ66と導通するような形状のマスクにてITO等の陰極25を形成する。続いて、これを封止剤26にて封止し、さらにカバーガラス20を形成して、図1に示した有機EL装置1を得るものとしている。
なお、陽極21を構成する材料(ITO等)をコンタクトホール60cに沿ったビア形状とすることで、バンプ67を省略することができる。
次に、有機EL装置の第2実施形態について、図15からを参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る有機EL装置1と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る有機EL装置70は、絶縁層61を形成した後に使用する成形型が第1実施形態と異なる。
有機EL装置70は、具体的には、図15に示すように、バンク78がバンプ76を覆う形にて形成されている。
絶縁層61を形成した後、絶縁層61の上方から成形型(他の成形型)71を押し付けることによって絶縁層61の表面を平坦化する。ここで成形型71とは、平坦部71cを有するとともに、めっき金属52上にコンタクトホール73aを形成するための凸部71aと、バンプ53上にコンタクトホール73bを形成するための凸部71bとが形成されたものである。また、コンタクトホール73aは、めっき金属52と陰極25とを電気的に接続するためのものであり、コンタクトホール73bは、TFT14と有機EL素子29とを電気的に接続するためのものである。
まず、配線基板10の全面に、つまり陽極21及びバンプ75を完全に覆うように未硬化の絶縁層77を塗布する。絶縁層77を形成した後、絶縁層77の上方から成形型(他の成形型)72を押し付けることによって絶縁層77の表面を平坦化する。ここで成形型72とは、平坦部72cを有するとともに、所定のバンク78のパターン79aを形成するための凸部72aと、バンプ75上にコンタクトホール79bを形成するための凸部72bとが形成されたものである。また、コンタクトホール79bは、バンプ75と陰極25とを電気的に接続するためのものでる。
まず、バンク78の表面に撥液処理を施す一方、陽極21の表面に親液処理を施す。その後、図20に示すように、バンク78で囲まれた領域に正孔注入/輸送層22と、発光層23と、電子注入/輸送層24とをインクジェット法で形成する。そして、電子注入/輸送層24を覆うとともに、バンプ75と導通するような形状のマスクにてITO等の陰極25を形成する。続いて、これを封止剤26にて封止し、さらにカバーガラス20を形成して、図15に示した有機EL装置70を得るものとしている。
なお、陽極21を構成する材料(ITO等)をコンタクトホール73bに沿ったビア形状とすることで、バンプ74を省略することができる。
次に、上記有機EL装置1あるいは有機EL装置70を備えた電子機器の例について、図21を用いて説明する。図21は、携帯電話の斜視図である。上記有機EL装置は、携帯電話1000の筐体内部に配置されている。そして、この携帯電話1000からなる電子機器によれば、安価で信頼性の高い有機EL装置を備えた電子機器とすることができる。
例えば、上記各実施形態では、有機エレクトロルミネッセンス装置1,70を用いて説明したが、これに限られることなく、導電パターンを備えるデバイスに適用することもできる。
また、ガラス基板10a上にTFT14を実装する方法として、素子基板40にTFT14を形成し、配線基板10に転写させることにより行ったが、これに限られることなく、例えば、ダイボンド装置を利用することにより、配線基板10にTFT14を接合しても良い。または、ガラス基板10a上にTFT14を直接造り込んでも良い。
Claims (12)
- 基板上に形成された導電パターンを備えるデバイスの製造方法であって、
前記基板上に前記導電パターンを形成する工程と、
前記導電パターン上を含む前記基板上に絶縁層を形成する工程と、
前記絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、
無電解めっきにより、前記開口部にめっき金属を積層させる工程とを備えることを特徴とするデバイスの製造方法。 - 前記開口部を形成する工程において、前記開口部のパターンをなす凸部が形成された成形型を用い、前記凸部を前記絶縁層に押圧することにより、前記絶縁層に前記開口部を形成することを特徴とする請求項1に記載のデバイスの製造方法。
- 前記成形型に形成された開口部の幅が、前記導電パターンの幅と同等であることを特徴とする請求項2に記載のデバイスの製造方法。
- 請求項1から請求項3のいずれか1項に記載のデバイスの製造方法により製造されたことを特徴とするデバイス。
- 基板上に導電パターン及び半導体素子を形成する工程と、
前記導電パターン及び前記半導体素子を含む基板上に第1の絶縁層を形成する工程と、
前記第1の絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、
無電解めっきにより、前記開口部に対応する前記導電パターン上にめっき金属を積層させる工程と、
前記基板上に前記めっき金属を覆うように第2の絶縁層を形成する工程と、
前記第2の絶縁層上に有機エレクトロルミネッセンス素子を形成する工程とを備えることを特徴とする有機エレクトロルミネッセンス装置の製造方法。 - 前記導電パターン上に積層させためっき金属によって、前記有機エレクトロルミネッセンス素子に電力を供給する電力供給線を形成することを特徴とする請求項5に記載の有機エレクトロルミネッセンス装置の製造方法。
- 前記開口部を形成する工程において、前記開口部のパターンをなす凸部が形成された成形型を用い、前記凸部を前記第1の絶縁層に押圧することにより、前記第1の絶縁層に前記開口部を形成することを特徴とする請求項5または請求項6に記載の有機エレクトロルミネッセンス装置の製造方法。
- 前記成形型に形成された開口部の幅が、前記導電パターンの幅と同等であることを特徴とする請求項7に記載の有機エレクトロルミネッセンス装置の製造方法。
- 前記成形型として、凸部を有するものを用い、該凸部を前記第1の絶縁層に押圧することにより、前記半導体素子と前記有機エレクトロルミネッセンス素子とを電気的に接続するコンタクトホールを前記開口部と同時に形成することを特徴とする請求項7または請求項8に記載の有機エレクトロルミネッセンス装置の製造方法。
- 前記第2の絶縁層を形成した後、前記第2の絶縁層に対して平坦面を有する他の成形型を押圧することにより、前記第2の絶縁層の表面を平坦化する工程を備えることを特徴とする請求項5から請求項9のいずれか1項に記載の有機エレクトロルミネッセンス装置の製造方法。
- 前記他の成形型として、凸部を有するものを用い、該凸部を前記第2の絶縁層に押圧することにより、前記第2の絶縁層に隔壁部を形成する工程を備えることを特徴とする請求項10に記載の有機エレクトロルミネッセンス装置の製造方法。
- 請求項5から請求項11のいずれか1項に記載の有機エレクトロルミネッセンス装置の製造方法により製造されたことを特徴とする有機エレクトロルミネッセンス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379201A JP4506460B2 (ja) | 2004-12-28 | 2004-12-28 | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379201A JP4506460B2 (ja) | 2004-12-28 | 2004-12-28 | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006185789A true JP2006185789A (ja) | 2006-07-13 |
JP4506460B2 JP4506460B2 (ja) | 2010-07-21 |
Family
ID=36738740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004379201A Expired - Fee Related JP4506460B2 (ja) | 2004-12-28 | 2004-12-28 | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4506460B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310347A (ja) * | 2006-05-17 | 2007-11-29 | Lg Philips Lcd Co Ltd | 電界発光表示装置及びその製造方法 |
JP2008016444A (ja) * | 2006-06-09 | 2008-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2008021640A (ja) * | 2006-06-14 | 2008-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8313355B2 (en) | 2006-06-09 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9018835B2 (en) | 2010-05-31 | 2015-04-28 | Sharp Kabushiki Kaisha | Organic EL device, electronic device, and process for production of organic EL device |
US9064827B2 (en) | 2006-06-14 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9312515B2 (en) | 2012-05-22 | 2016-04-12 | Sharp Kabushiki Kaisha | Organic EL device and method for manufacturing organic EL device |
WO2017126374A1 (ja) * | 2016-01-18 | 2017-07-27 | シャープ株式会社 | 電極基板およびその製造方法並びに電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302436A (ja) * | 1991-03-29 | 1992-10-26 | Casio Comput Co Ltd | 薄膜半導体素子及びその製造方法 |
JP2002216955A (ja) * | 2001-01-16 | 2002-08-02 | Sony Corp | 有機電界発光表示装置およびその製造方法 |
JP2003086363A (ja) * | 2001-09-12 | 2003-03-20 | Sony Corp | 表示装置およびその製造方法、ならびに電子機器 |
JP2003249444A (ja) * | 2002-01-23 | 2003-09-05 | Hewlett Packard Co <Hp> | ミクロンおよびサブミクロン構造を有する半導体および他のマイクロ装置およびナノ装置の製造中の光学−機械式構造作製方法 |
JP2003347048A (ja) * | 2002-05-29 | 2003-12-05 | Casio Comput Co Ltd | Elパネルの製造方法及び成膜装置 |
JP2005521205A (ja) * | 2002-03-20 | 2005-07-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス表示装置及びその製造方法 |
-
2004
- 2004-12-28 JP JP2004379201A patent/JP4506460B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302436A (ja) * | 1991-03-29 | 1992-10-26 | Casio Comput Co Ltd | 薄膜半導体素子及びその製造方法 |
JP2002216955A (ja) * | 2001-01-16 | 2002-08-02 | Sony Corp | 有機電界発光表示装置およびその製造方法 |
JP2003086363A (ja) * | 2001-09-12 | 2003-03-20 | Sony Corp | 表示装置およびその製造方法、ならびに電子機器 |
JP2003249444A (ja) * | 2002-01-23 | 2003-09-05 | Hewlett Packard Co <Hp> | ミクロンおよびサブミクロン構造を有する半導体および他のマイクロ装置およびナノ装置の製造中の光学−機械式構造作製方法 |
JP2005521205A (ja) * | 2002-03-20 | 2005-07-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス表示装置及びその製造方法 |
JP2003347048A (ja) * | 2002-05-29 | 2003-12-05 | Casio Comput Co Ltd | Elパネルの製造方法及び成膜装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310347A (ja) * | 2006-05-17 | 2007-11-29 | Lg Philips Lcd Co Ltd | 電界発光表示装置及びその製造方法 |
JP4542084B2 (ja) * | 2006-05-17 | 2010-09-08 | エルジー ディスプレイ カンパニー リミテッド | 電界発光表示装置及びその製造方法 |
JP2008016444A (ja) * | 2006-06-09 | 2008-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8313355B2 (en) | 2006-06-09 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2008021640A (ja) * | 2006-06-14 | 2008-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US9064827B2 (en) | 2006-06-14 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9018835B2 (en) | 2010-05-31 | 2015-04-28 | Sharp Kabushiki Kaisha | Organic EL device, electronic device, and process for production of organic EL device |
US9312515B2 (en) | 2012-05-22 | 2016-04-12 | Sharp Kabushiki Kaisha | Organic EL device and method for manufacturing organic EL device |
WO2017126374A1 (ja) * | 2016-01-18 | 2017-07-27 | シャープ株式会社 | 電極基板およびその製造方法並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4506460B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
KR102055459B1 (ko) | 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법 | |
US7820465B2 (en) | Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance | |
JP4239560B2 (ja) | 組成物とこれを用いた有機導電性膜の製造方法 | |
KR20060045745A (ko) | 유기 el 소자의 제조 방법, 유기 el 소자 제조 시스템및 전자 기기 | |
WO2012017490A1 (ja) | 有機el素子、表示装置および発光装置 | |
TW200803612A (en) | Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus | |
JP4506460B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 | |
TWI303534B (en) | Organic electroluminescence device, manufacturing method thereof and electronic equipment | |
US8993387B2 (en) | Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device | |
JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
KR100711377B1 (ko) | 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치 | |
JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
JP2005316275A (ja) | 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器 | |
JP2007266596A (ja) | 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器 | |
JP2005101556A (ja) | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 | |
JP2005136184A (ja) | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 | |
JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
JP2005101557A (ja) | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 | |
JP2005175170A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造 | |
JP5581599B2 (ja) | 薄膜装置、およびその製造方法、並びに電気光学装置 | |
JP2005183445A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
JP2007304300A (ja) | 薄膜回路装置およびその製造方法、並びに電子機器 | |
JP2005175002A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4506460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |