JP2006134990A - Semiconductor apparatus - Google Patents
Semiconductor apparatus Download PDFInfo
- Publication number
- JP2006134990A JP2006134990A JP2004320322A JP2004320322A JP2006134990A JP 2006134990 A JP2006134990 A JP 2006134990A JP 2004320322 A JP2004320322 A JP 2004320322A JP 2004320322 A JP2004320322 A JP 2004320322A JP 2006134990 A JP2006134990 A JP 2006134990A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- power semiconductor
- metal bar
- metal
- conductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Die Bonding (AREA)
Abstract
Description
この発明は、複数の縦型半導体素子を同一のパッケージに格納したパワー半導体モジュールなどの半導体装置に関する。 The present invention relates to a semiconductor device such as a power semiconductor module in which a plurality of vertical semiconductor elements are stored in the same package.
IGBT(Insulated Gate bipolar Transistor)やFWD(Free Wheel Diode)などのパワー半導体素子を複数個同一のパッケージに収納してなるパワー半導体モジュールでは、従来は樹脂ケースのパッケージ構造が主であった。
図5は、パワー半導体モジュールの従来例を示す断面図である。図5において、セラミック基板の両面に銅パターン21a,21bを接合してなる絶縁基板21の一方の面の銅パターン21a上に、パワー半導体素子としてIGBT11a,FWD11b並びに外部導出端子22を図示しないはんだで接合している。パワー半導体素子と外部導出端子との間は、銅パターン若しくはボンディングワイヤ23で接続されている。このように、絶縁基板上にパワー半導体素子などを搭載した状態で樹脂ケース24に格納し、必要に応じて内部に樹脂等の充填材(図示せず)を注入した後、樹脂の蓋25で覆う。26は絶縁基板の他方の面の銅パターン21bに接合された放熱ベースである(特許文献1)。
Conventionally, a power semiconductor module in which a plurality of power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and FWDs (Free Wheel Diodes) are housed in the same package has mainly had a resin case package structure.
FIG. 5 is a cross-sectional view showing a conventional example of a power semiconductor module. In FIG. 5, the IGBT 11a, the
上記のパワー半導体モジュールをインバータ装置に組み込んで用いる場合、例えばインバータ装置の1相分に相当する部分をモジュールとして構成すると、図5の構成では、パワー半導体素子を平面的に配置するため、パワー半導体モジュールの底面積が大きくなってしまう。このような底面積の大きなパワー半導体モジュールはインバータ装置に組み込む際においても大きな取り付け面積を必要とするため、結果としてインバータ装置の大型化を招いてしまう。
そこで、パワー半導体モジュールの占有面積を縮小するために、パワー半導体素子を積層する構成が提案されている(特許文献2)。
図6は、パワー半導体モジュールの別の従来例を示す断面図である。図6において、31は、セラミック基板の一方の面に銅パターン31a,31bが接合された絶縁基板であり、銅パターン31a,31b上にはんだボール14’を介してIGBT11Naが、銅パターン31b上にはんだ12を介してFWD11Nbがそれぞれ接合されている。銅パターン31aはIGBT11Naのゲート電極に接続され、図示しない制御端子に接続されている。
When the above power semiconductor module is used by being incorporated in an inverter device, for example, if a portion corresponding to one phase of the inverter device is configured as a module, in the configuration of FIG. The bottom area of the module will increase. Such a power semiconductor module having a large bottom area requires a large mounting area even when incorporated in the inverter device, resulting in an increase in size of the inverter device.
Therefore, a configuration in which power semiconductor elements are stacked has been proposed in order to reduce the area occupied by the power semiconductor module (Patent Document 2).
FIG. 6 is a sectional view showing another conventional example of a power semiconductor module. In FIG. 6,
IGBT11Na,FWD11Nbの他方の面ははんだ12を介して絶縁基板32の一方の面に接合された銅パターン32bに接続されている。絶縁基板32の他方の面には銅パターン32a,32bが接合されていて、両面の銅パターン32bは、絶縁基板32の中央に形成されたスルーホール32cを介して接続されている。
絶縁基板32の他方の面に接合された銅パターン32a,32bにははんだボール14’を介してIGBT11Paが、同じく銅パターン32bにははんだ12を介してFWD11Pbがそれぞれ接合されている。銅パターン32aはIGBT11Paのゲート電極に接続され、図示しない制御端子に接続されている。IGBT11PaとFWD11Pbの他方の面ははんだ12を介して金属配線板33に接合されている。
このように、1相分の上下アームを積層することによって、占有面積を約1/2とすることができ、インバータ装置に組み込む際の取り付け面積を縮小し、インバータ装置を小型化することが可能となる。
IGBTs 11Pa are joined to the
In this way, by stacking the upper and lower arms for one phase, the occupation area can be reduced to about ½, the mounting area when incorporated in the inverter device can be reduced, and the inverter device can be miniaturized. It becomes.
IGBT等のパワー半導体チップは、スイッチングや導通により発熱するため、パワー半導体モジュールからの放熱対策が欠かせず、また、パワー半導体チップと回路パターンなどの他の部材との接合個所にはヒートサイクルやパワーサイクルに対する信頼性が求められる。
しかしながら、特許文献2に記載された構成では、IGBTと絶縁基板の銅パターンとの間の接続にはんだボール14’が用いられていて、さらに上下アーム(絶縁基板の両面間)の電気的接続を確保するために、絶縁基板内にスルーホール32cを形成している。
このため、はんだボール14’による接合個所並びに絶縁基板に形成されたスルーホールには、パワー半導体チップの発熱に伴い、パワー半導体チップと銅パターンあるいはセラミック基板との熱膨張係数の相違による応力が絶えず印加されることになり、はんだボール14’の接合個所の亀裂,剥がれが生じる問題や、絶縁基板に亀裂が発生する問題がある。
Since power semiconductor chips such as IGBT generate heat due to switching or conduction, measures for heat dissipation from the power semiconductor module are indispensable, and heat cycle or Reliability for power cycle is required.
However, in the configuration described in
For this reason, the stress due to the difference in thermal expansion coefficient between the power semiconductor chip and the copper pattern or the ceramic substrate is constantly generated in the joining hole by the
また、IGBTと絶縁基板との間にはパッケージ全体を封止する樹脂(エポキシ系の樹脂など)が注入される。パワー半導体チップと絶縁基板との間のはんだボール14’以外の部分には熱抵抗が大きい樹脂が注入されるため、パッケージの絶縁基板側からの放熱が制限され、十分な放熱を行うことができず、パワー半導体チップの能力を使い切ることができない。
特許文献2の構成では、積層構造を採用することによってパッケージ内の集積度が高まり発熱密度が上昇しているため、放熱(冷却)対策が必要不可欠であるにもかかわらず、十分な冷却ができないため、接合部の長期信頼性を確保することが難しいという課題がある。特にパワー半導体チップの両面をはんだ接合した場合、パワー半導体チップが拘束されることから、はんだ接合部へ印加される応力が大きくなって、接合個所の劣化が加速される。
Further, a resin (such as an epoxy resin) that seals the entire package is injected between the IGBT and the insulating substrate. Since a resin having a high thermal resistance is injected into a portion other than the solder ball 14 'between the power semiconductor chip and the insulating substrate, heat radiation from the insulating substrate side of the package is limited, and sufficient heat radiation can be performed. Therefore, the power semiconductor chip cannot be used up.
In the configuration of
この発明は、上記のパワー半導体モジュールにおける課題に鑑みてなされたものであって、積層構造を採用するパッケージにおいて、半導体チップの上下面における電気的な接続を良好に保ち、半導体チップの上下面並びにパッケージの上下面からの放熱を効率良く行って、半導体装置の信頼性を向上させることを課題とするものである。 The present invention has been made in view of the problems in the power semiconductor module described above, and in a package employing a laminated structure, the electrical connection between the upper and lower surfaces of the semiconductor chip is kept good, and the upper and lower surfaces of the semiconductor chip and It is an object to improve the reliability of a semiconductor device by efficiently radiating heat from the upper and lower surfaces of the package.
前記の課題を解決するため、この発明は、第1の導体基板と第2の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第1の並列接続回路と、第2の導体基板と第3の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第2の並列接続回路と、第1の並列接続回路と第2の並列接続回路とを、前記第2の導体基板を介して直列接続してなる直列接続回路と、前記第1,第3の導体基板に挟まれた領域であって前記パワー半導体素子ならびにダイオードが配置された部分を封止する封止樹脂と、からなり、前記第1,第3の導体基板を直流入力端子とし、該第2の導体基板を出力端子とするものである(請求項1)。
また、前記パワー半導体素子の主電極ならびにダイオードの電極と対向する導体基板との間の接触は、前記封止樹脂の硬化時の収縮圧力による加圧接触によるものであり(請求項2)、前記導体基板の前記パワー半導体素子の主電極ならびにダイオードの電極と対向する部分に突起が形成されているとよい(請求項3)。
In order to solve the above-described problems, the present invention provides a first parallel connection circuit in which a main electrode of a power semiconductor switch element and an electrode of a diode are brought into contact with each other between a first conductor substrate and a second conductor substrate. A second parallel connection circuit in which the main electrode of the power semiconductor switch element and the electrode of the diode are in contact with each other between the second conductor substrate and the third conductor substrate, a first parallel connection circuit, Two parallel connection circuits connected in series via the second conductor substrate, and a region sandwiched between the first and third conductor substrates, the power semiconductor element and the diode A sealing resin that seals a portion where the first and third conductor substrates are disposed, and the first and third conductor substrates serve as DC input terminals, and the second conductor substrate serves as an output terminal. ).
Further, the contact between the main electrode of the power semiconductor element and the conductive substrate facing the electrode of the diode is due to pressure contact due to contraction pressure during curing of the sealing resin (claim 2), A protrusion may be formed on a portion of the conductor substrate facing the main electrode of the power semiconductor element and the electrode of the diode.
さらに、前記導体基板の樹脂封止される領域であって前記パワー半導体素子ならびにダイオードが配置されていない部分に、前記封止樹脂と嵌合する凹部および/または凸部が形成されているものとし(請求項4)、前記パワー半導体素子およびダイオードの一方の面に形成された電極は、対向する対向する導体基板に接合された構成としてもよい(請求項5)。
ここで、前記第1,第2,第3の導体基板を金属板で構成するか、あるいは、前記第1,第3の導体基板をセラミック基板の両面に金属箔を接合した絶縁基板とし、第2の導体板を金属板で構成することができる。
Furthermore, a concave portion and / or a convex portion that fits with the sealing resin is formed in a portion of the conductor substrate that is resin-sealed and in which the power semiconductor element and the diode are not disposed. (Claim 4) The electrode formed on one surface of the power semiconductor element and the diode may be bonded to an opposing conductive substrate (Claim 5).
Here, the first, second, and third conductive substrates are made of metal plates, or the first and third conductive substrates are insulating substrates in which metal foils are bonded to both surfaces of a ceramic substrate. The two conductor plates can be made of a metal plate.
この発明のパワー半導体モジュールによれば、上下アームを構成するパワー半導体チップを金属バーや絶縁基板で挟み込み、パワー半導体チップの表面に形成された電極とを接触により接続することで、良好な電気的な接続を得るとともに、パッケージの面積を従来の1/2程度まで小型化することができる。また、パワー半導体チップの上下面並びにパッケージの上下面から高効率に放熱を行うことができ、信頼性の高い半導体デバイスの供給が可能となる。 According to the power semiconductor module of the present invention, the power semiconductor chip constituting the upper and lower arms is sandwiched between the metal bar and the insulating substrate, and the electrode formed on the surface of the power semiconductor chip is connected by contact, so that a good electrical In addition to providing a simple connection, the area of the package can be reduced to about half of the conventional size. Further, heat can be radiated with high efficiency from the upper and lower surfaces of the power semiconductor chip and the upper and lower surfaces of the package, and a highly reliable semiconductor device can be supplied.
以下にこの発明を、図に示す実施例に基づいて説明する。 The present invention will be described below based on the embodiments shown in the drawings.
図1はこの発明のパワー半導体モジュールの第1の実施例を示す断面図である。図1において、11Pa,11NaはIGBT、11Pb,11NbはFWD、12ははんだ、13a〜13cはパワー半導体モジュールの外部導出端子となる金属バー、14は金属ボール14である。金属バー13の材質としてCu,Al,Feあるいはこれらの合金などを用いる。金属バー13bと13cには、IGBT11a,FWD11bの表面電極と接触するための突起13b−1,13b−2,13c−1,13c−2が形成されている。また、金属ボール14ははんだ12よりも融点の高い金属コアや、金属コアの周囲にはんだを被覆した金属コアはんだボール、あるいは単なるはんだボールを含む。金属コアを用いたものは、所望のはんだ厚を確保する点で有利である。以下において、これらを金属ボール14と総称する。
FIG. 1 is a cross-sectional view showing a first embodiment of the power semiconductor module of the present invention. In FIG. 1, 11 Pa and 11 Na are IGBTs, 11 Pb and 11 Nb are FWDs, 12 is solder, 13 a to 13 c are metal bars serving as external lead terminals of the power semiconductor module, and 14 is a
IGBT11Paのコレクタ電極とFWD11Pbのカソード電極は金属バー13aにはんだ12によって接合され、IGBT11Paエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に接触している。このとき、上記はんだにはSn系のはんだを用い、IGBT11Paのゲート電極は金属ボール14を介して金属バー13b上のゲート配線(図示せず)に接続される。
ここで、金属ボールは、金属バー13b上のゲート配線に予めはんだ付けしておくのがが望ましい。通常、IGBT11aのゲートパッド面積は広くないため、金属バー13b上のゲート配線にはんだ接合で固定しておいた方が安定する。ただし、IGBT11aのゲートパッドにニッケルめっきなどのはんだ接合可能な表面処理がされていれば、金属ボールのゲートパッドへのはんだ付けも可能である。
The collector electrode of the IGBT 11Pa and the cathode electrode of the FWD 11Pb are joined to the metal bar 13a by the
Here, it is desirable that the metal ball is previously soldered to the gate wiring on the
なお、上記のゲート配線は金属バー13bの表面に例えばポリイミドなどの樹脂を塗布して200μm程度絶縁層を形成し、該絶縁層上に銅箔等でパターニングして形成すればよい。なお、金属バー13bとして薄板状のヒートパイプを用いてもよい。ヒートパイプを用いることにより、パワー半導体モジュール内部の熱を効果的に放出することができる。
また、IGBT11Naのコレクタ電極とFWD11Nbのカソード電極は金属バー13bにはんだ接合され、エミッタ電極とアノード電極は金属バー13cの突起13c−1,13c−2と接触している。このとき、上記はんだにはSn系のはんだを用い、IGBT11Naのゲート電極は金属ボール14を介して金属バー13c上のゲート配線(図示せず)にはんだ接続される。
The gate wiring may be formed by applying a resin such as polyimide on the surface of the
The collector electrode of the IGBT 11Na and the cathode electrode of the FWD 11Nb are soldered to the
なお、上記ゲート配線は、上述の金属バー13bの表面に形成したものと同様に、絶縁層を介して銅箔等で形成してもよいし、あるいは、ディスクリート製品で使用されているような金属板を打ち抜き加工したリードフレーム状の金属バー13bを用いてもよい。ゲート配線に相当するパターンも打ち抜き加工されているので、金属バー13b上の絶縁層は不要である。後述の樹脂封止の後、所望の形状にアウターリード部を切断すればよい。
次に、組立方法について簡単に説明する。金属バー13aの所定個所にクリームはんだを塗布し、あるいははんだシートを介してIGBT11Pa,FWD11Pbを載置し、この積層体を加熱炉に投入してはんだを溶融・固化させて両者を接合する。はんだ溶融時にIGBT11PaやFWD11Pbがずれないよう、図示しない治具を用いるとよい。同様に金属バー13bにIGBT11Na,FWD11Nbを接合する。
The gate wiring may be formed of copper foil or the like through an insulating layer, similar to that formed on the surface of the
Next, the assembly method will be briefly described. Cream solder is applied to a predetermined portion of the metal bar 13a, or IGBTs 11Pa and FWD11Pb are placed via a solder sheet, and this laminated body is put into a heating furnace to melt and solidify the solder to join them. A jig (not shown) may be used so that the IGBT 11Pa and FWD11Pb do not shift when the solder is melted. Similarly, IGBT11Na and FWD11Nb are joined to the
つづいて、金属バー13aに接合されたIGBT11Paのゲート電極上に金属ボール14を載置し、IGBT11Paのエミッタ電極,FWD11Pbのアノード電極が金属バー13bの突起13b−1,13b−2にそれぞれ接触するように、金属バー13bを載置する。
同様に金属バー13bに接合されたIGBT11Naのゲート電極上に金属ボール14を載置し、IGBT11Naのエミッタ電極,FWD11Nbのアノード電極が金属バー13cの突起13c−1,13c−2にそれぞれ接触するように、金属バー13cを載置して、金属バーと金属バーに接合された半導体チップの積層体を形成する。このように、半導体チップの一方の面を予め金属バーに接合しておくことにより、積層体を形成する際の位置合わせが容易となり、次工程の樹脂封止を行う際、封止型への嵌装作業も容易となる。
Subsequently, the
Similarly, the
つづいて、上記の積層体を封止型に嵌装し、溶融したエポキシ樹脂などの封止樹脂15を流し込む。樹脂15は金属バー13aと13cとの間であって、半導体チップが実装された領域を封止する。
封止樹脂は硬化時に収縮するため、封止樹脂の収縮に伴う収縮力が発生し、かかる収縮力は金属バー13a,13cをそれぞれモジュール内側へ引き寄せる方向に作用する。従って、半導体チップの電極には金属バーの突起が押圧されることになり、両者は加圧接触され、電気的,熱的に接続される。ちなみに、封止樹脂にエポキシ樹脂を用いた場合、硬化時の温度は200℃程度であり、室温(25℃)との間には175℃の温度差がある。エポキシ樹脂の線膨張係数を20ppm/℃,ヤング率を2000kgf/mm2(19613N/mm2)とすると、硬化開始から室温までの温度差により、7kgf/mm2(68.6N/mm2)の圧縮応力が印加され、金属バーの突起が半導体チップの電極に押圧される。半導体チップの電極がアルミニウムで形成されている場合、この電極を損傷しないように、アルミニウムの弾性変形の範囲内の圧力とするのが望ましい。
Subsequently, the above laminate is fitted into a sealing mold, and a sealing resin 15 such as a molten epoxy resin is poured. The resin 15 is between the
Since the sealing resin contracts when cured, a contracting force is generated along with the contraction of the sealing resin, and the contracting force acts in the direction of pulling the
金属バー13b,13cに形成された突起(13b−1,13b−2,13c−1,13c−2)は、対向する半導体チップの表面電極との接触を良好なものとし、かつ表面電極を損傷しないよう、平滑で平坦な形状とするのが好ましい。突起は、金属バー13b,13cを形成する際にプレス加工によって形成してもよいし、エッチング技術によって所望の高さの突起としてもよい。なお、突起の高さは、半導体チップの電極部以外の表面保護膜を損傷せず、半導体チップの電極部以外の部分との所望の耐圧(沿面距離)を得るために選定すればよく、例えば100μm程度の高さとすればよい。
このようにして、樹脂封止されたパワー半導体モジュールは、半導体チップの表面電極と金属バーが接触状態で積層され、封止樹脂の収縮圧力により加圧接触されている。従って、パワー半導体モジュールの運転(パワー半導体チップの駆動)に伴う発熱によって、モジュール内部の構造体が膨張しても、金属バーとパワー半導体チップとの間が接合されていないため、電極バーはパワー半導体チップの電極面上で収縮することができ、電極面へストレスがかかることがない。
The protrusions (13b-1, 13b-2, 13c-1, 13c-2) formed on the metal bars 13b, 13c make good contact with the surface electrode of the opposing semiconductor chip and damage the surface electrode. In order to avoid this, a smooth and flat shape is preferable. The protrusion may be formed by pressing when forming the metal bars 13b and 13c, or may be a protrusion having a desired height by an etching technique. The height of the protrusion may be selected in order to obtain a desired withstand voltage (creeping distance) with a portion other than the electrode portion of the semiconductor chip without damaging the surface protective film other than the electrode portion of the semiconductor chip. The height may be about 100 μm.
Thus, the resin-sealed power semiconductor module has the surface electrode of the semiconductor chip and the metal bar stacked in contact with each other, and is pressed and contacted by the shrinkage pressure of the sealing resin. Therefore, even if the structure inside the module expands due to heat generated by the operation of the power semiconductor module (drive of the power semiconductor chip), the metal bar and the power semiconductor chip are not joined, so the electrode bar is powered. It can shrink on the electrode surface of the semiconductor chip, and no stress is applied to the electrode surface.
ここで、上記の例では半導体チップの一方の面を予め金属バーに接合し、これを積層して積層体を形成したが、半導体チップと金属バーとの接合を省略し、順次積層して積層体を形成して封止型へ嵌装してもよい。この場合、金属バーの半導体チップの表面電極(エミッタ,コレクタ等)に接触する部分には、それぞれ突起を設けるのが好ましい。に接合工程を簡略化することにより生産性が向上する。また、接合にはんだ接合を用いた場合には、半導体チップと金属バーの熱膨張係数の相違によるひずみが接合部に残る場合があるが、このような熱履歴の影響も避けることができる。
また、封止に用いた樹脂に無機物(アルミナ,窒化アルミ,窒化けい素,炭化けい素など)の微粒子を添加すると、封止樹脂の熱伝導率が高くなり封止樹脂からの放熱に有効である。
Here, in the above example, one surface of the semiconductor chip is bonded to the metal bar in advance and laminated to form a stacked body. However, the bonding between the semiconductor chip and the metal bar is omitted, and the stacked layers are sequentially stacked. A body may be formed and fitted into a sealing mold. In this case, it is preferable to provide a protrusion on each portion of the metal bar that contacts the surface electrode (emitter, collector, etc.) of the semiconductor chip. Moreover, productivity is improved by simplifying the joining process. In addition, when solder bonding is used for bonding, distortion due to the difference in thermal expansion coefficient between the semiconductor chip and the metal bar may remain in the bonded portion, but the influence of such thermal history can also be avoided.
Adding inorganic particles (alumina, aluminum nitride, silicon nitride, silicon carbide, etc.) to the resin used for sealing increases the thermal conductivity of the sealing resin and is effective for heat dissipation from the sealing resin. is there.
上記の積層体を樹脂封止する際に、金属バー13a,13cの半導体チップが接続されていない面を露出するようにすると、半導体チップが発生する熱を露出面より放出しやすくなる。
このように、IGBT11Pa,FWD11PbとIGBT11Na,FWD11Nbとを金属バー13bを介して金属バー13a,13c間に積層し、IGBT11PaとFWD11Pbで上(正極側)アーム,IGBT11NaとFWD11Nbとで下(負極側)アームを構成し、金属バー13aを直流入力(正極),金属バー13bを交流出力,金属バー13cを直流入力(負極)とする1相分のパワー半導体モジュール(2個組み積層型パッケージ)を構成する。
このようなパッケージをインバータ装置などに組み込んで用いる場合は、金属バー13a,13cの露出面に絶縁性があり熱伝導性の高い放熱シート16を介して放熱フィン17を接合する。放熱シート16に粘着性のものを用いれば、放熱フィン17を容易に取り付けることができる。
When the above-described laminated body is resin-sealed, if the surfaces of the
As described above, the IGBT 11Pa and FWD11Pb and the IGBT 11Na and FWD11Nb are stacked between the
When such a package is used in an inverter device or the like, the exposed surfaces of the
ここでは、IGBTのコレクタ電極とFWDのカソード電極を金属バーにはんだ接合した構成を例に説明したが、IGBTのエミッタ電極,FWDのアノード電極を金属バーにはんだ接合した構成としてもよい。
また、はんだ接合に替えて超音波接合によって接合してもよい。
図2は、金属バーの形状についての変形例であり、金属バー13cを例に説明したものである。以下の構成は金属バー13cに適用が限られるものではなく、同旨において金属バー13a,13bにも適用が可能であることは勿論である。
図2(a)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの例である。図2(a)において、101は金属バー13cの樹脂が充填される側の面に形成された凹部、102は金属バー13cの側面であって封止樹脂によって覆われる部分に形成された凹部である。いずれも、金属バーと封止樹脂とが接する面積を増加させるためのものであり、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。
Here, the configuration in which the IGBT collector electrode and the FWD cathode electrode are soldered to the metal bar has been described as an example, but the IGBT emitter electrode and the FWD anode electrode may be soldered to the metal bar.
Moreover, you may join by ultrasonic joining instead of solder joining.
FIG. 2 is a modification example of the shape of the metal bar, and the
FIG. 2A is an example for effectively utilizing the contraction pressure at the time of resin sealing as the contact pressure between the power semiconductor chip and the metal bar. In FIG. 2A, 101 is a recess formed on the surface of the
凹部101は開口部に対して奥行き方向に広がる形状としておくことで密着性を高めることができ、凹部102は同様の形状もしくは、図2(a)に示すように、凹部のパワー半導体モジュール内側寄りの面が金属バーの側面と鈍角とならないような切り欠きであればよい。
上記の凹部はいずれも、金属バーに対して研削加工や引き抜き,プレスなどで形成することができる。凹部101のように開口部を狭くするには、上記のように凹部を形成した後、金属バーの側面から圧力を印加することで開口部を狭くすることが可能である。
図2(b)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの他の例である。図2(b)において、103は略T字状のピンであり、金属バー13cにはんだ104で接合されている。ピン103により、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。
The
Any of the above-mentioned recesses can be formed on the metal bar by grinding, drawing, pressing, or the like. In order to make the opening narrow like the
FIG. 2B is another example for effectively utilizing the contraction pressure at the time of resin sealing as the contact pressure between the power semiconductor chip and the metal bar. In FIG. 2B,
図2(c)は、IGBTのゲート電極と金属バー上に形成されたゲート配線との接続を確実に行うための変形である。金属バー13cに凹部105を形成し、絶縁層を介してゲート配線を形成する(ともに図示せず)。凹部105に金属ボールが入り込み、IGBTのゲート電極との位置決めを容易とし、確実な接続を行うものである。
図2に示した金属バーに対する変形は、適宜組み合わせて行ってもよい。
FIG. 2C is a modification for reliably connecting the gate electrode of the IGBT and the gate wiring formed on the metal bar. A
The deformation of the metal bar shown in FIG. 2 may be appropriately combined.
図3はこの発明のパワー半導体モジュールの第2の実施例を示す断面図である。図1と同様の構成には同じ符号を付して説明を省略する。図3において、18,19はアルミナ,窒化アルミ,窒化けい素等を主材とするセラミック基板の両面に金属箔としての銅パターン18a,18b,19a,19bが接合された絶縁基板である。絶縁基板18,19の一方の面の銅パターン18a,19aは、回路パターンとして形成されている。セラミック基板と金属箔との接合には、直接接合を用いてもよいし、ロウ材を介して接合してもよい。
IGBT11Paのコレクタ電極,FWD11Pbのカソード電極,直流入力端子(P)となる金属バー13dは、絶縁基板18の銅パターン18aにはんだ接合されている。IGBT11Paのエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に第1の実施例と同様に接触している。このとき、上記はんだにはSn系のはんだを用いる。
金属バー13bには、IGBT11Pa,FWD11Pbの表面電極と接触するための突起13b−1,13b−2が形成され、絶縁基板19の銅パターン19aにもIGBT11Na,FWD11Nbの表面電極と接触するための突起19a−1,19a−2が形成されている。
FIG. 3 is a cross-sectional view showing a second embodiment of the power semiconductor module of the present invention. The same components as those in FIG. In FIG. 3, reference numerals 18 and 19 denote insulating substrates in which
The
The
IGBT11Paのコレクタ電極とFWD11Pbのカソード電極は絶縁基板18の銅パターン18aにはんだ12によって接合され、IGBT11Paエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に接触している。このとき、上記はんだにはSn系のはんだを用い、IGBT11Paのゲート電極は金属ボール14を介して金属バー13b上のゲート配線(図示せず)に接続される。このゲート配線は金属バー13bの表面に例えばポリイミドなどの樹脂を塗布して200μm程度絶縁層を形成し、該絶縁層上に銅箔等でパターニングして形成すればよい。なお、金属バー13bとして薄板状のヒートパイプを用いてもよい。ヒートパイプを用いることにより、パワー半導体モジュール内部の熱を効果的に放出することができる。
また、IGBT11Naのコレクタ電極とFWD11Nbのカソード電極は金属バー13bにはんだ接合され、エミッタ電極とアノード電極は金属バー13cの突起13c−1,13c−2と接触している。このとき、上記はんだにはSn系のはんだを用い、IGBT11Naのゲート電極は金属ボール14を介して金属バー13c上のゲート配線(図示せず)接続される。
The collector electrode of IGBT11Pa and the cathode electrode of FWD11Pb are joined to the
The collector electrode of the IGBT 11Na and the cathode electrode of the FWD 11Nb are soldered to the
なお、IGBT11Naのゲートに対応する部分については、パワー半導体モジュール外への引き出し部の図示は省略するが、絶縁基板19の回路パターンの形成により自在に引き出すことができ、リードフレームを用いた場合に比べ、設計の自由度が高い。
第2実施例のパワー半導体モジュールの組立方法について簡単に説明する。まず、絶縁基板18の銅パターン18a上にIGBT11Pa,FWD11Pb,金属バー13dを、をそれぞれ所定の位置に塗布したクリームはんだもしくははんだシートを介して載置し、この積層体をそれぞれ加熱炉に投入し、はんだを溶融・固化させて接合する。はんだ溶融時にIGBT11Pa,FWD11Pb,金属バー13dがすれないよう、図示しない治具を用いるとよい。同様に金属バー13bにIGBT11Na,FWD11Nbを接合し、絶縁基板19の銅パターン19aには金属バー13eを接合する。
The portion corresponding to the gate of the IGBT 11Na is not shown in the drawing of the lead-out portion to the outside of the power semiconductor module, but can be pulled out freely by forming a circuit pattern on the insulating substrate 19, and when a lead frame is used. Compared to it, the degree of freedom in design is high.
A method for assembling the power semiconductor module of the second embodiment will be briefly described. First, the IGBT 11Pa, FWD11Pb, and the
つづいて、絶縁基板18の銅パターン18aに接合されたIGBT11Paのゲート電極上に金属ボール14を載置し、IGBT11Paのエミッタ電極,FWD11Pbのアノード電極が金属バー13bの突起13b−1,13b−2にそれぞれ接触するように、金属バー13bを載置する。
同様に金属バー13bに接合されたIGBT11Naのゲート電極上に金属ボール14を載置し、IGBT11Naのエミッタ電極,FWD11Nbのアノード電極が絶縁基板19の銅パターン19aの突起19a−1,19a−2にそれぞれ接触するように、金属バー13cを載置して、金属バーと金属バーに接合された半導体チップの積層体を形成する。このように、半導体チップの一方の面を予め金属バー,絶縁基板に接合しておくことにより、積層体を形成する際の位置合わせが容易となり、次工程の樹脂封止を行う際、封止型への嵌装作業も容易となる。
Subsequently, the
Similarly, the
つづいて、上記の積層体を封止型に嵌装し、溶融したエポキシ樹脂などの封止樹脂15を流し込む。樹脂15は絶縁基板18と19との間であって、半導体チップが実装された領域を封止する。
封止樹脂は硬化時に収縮するため、封止樹脂の収縮に伴う収縮力が発生し、かかる収縮力は絶縁基板18,19をそれぞれモジュール内側へ引き寄せる方向に作用する。従って、半導体チップの電極には金属バー,銅パターンの突起が押圧されることになり、両者は加圧接触され、電気的,熱的に接続される。封止樹脂にエポキシ樹脂を用いた場合、硬化時にその体積が硬化開始時から室温までの温度差による収縮が押圧力となることは、実施例1で述べたとおりである。
金属バー13b,銅パターン19aに形成された突起(13b−1,13b−2,19a−1,19a−2)は、対向する半導体チップの表面電極との接触を良好なものとし、かつ表面電極を損傷しないよう、平滑で平坦な形状とするのが好ましい。突起は、金属バー13bを形成する際にプレス加工によって形成してもよいし、エッチング技術によって所望の高さの突起としてもよい。また、プレスやエッチングなどで予め突起を形成した銅パターンをセラミック基板に接合してもよいし、セラミック基板に銅パターンを接合した後にエッチングによって形成してもよい。なお、突起の高さは、半導体チップの電極部以外の表面保護膜を損傷せず、半導体チップの電極部以外の部分との所望の耐圧(沿面距離)を得るために選定すればよく、例えば100μm程度の高さとすればよい。
Subsequently, the above laminate is fitted into a sealing mold, and a sealing resin 15 such as a molten epoxy resin is poured. The resin 15 is between the insulating substrates 18 and 19 and seals the region where the semiconductor chip is mounted.
Since the sealing resin contracts upon curing, a contracting force is generated along with the contraction of the sealing resin, and the contracting force acts in a direction to draw the insulating substrates 18 and 19 toward the inside of the module. Accordingly, the metal bar and the protrusion of the copper pattern are pressed against the electrode of the semiconductor chip, and both are brought into pressure contact and are electrically and thermally connected. As described in Example 1, when an epoxy resin is used as the sealing resin, shrinkage due to a temperature difference from the start of curing to room temperature becomes a pressing force during curing.
The protrusions (13b-1, 13b-2, 19a-1, 19a-2) formed on the
このようにして、樹脂封止されたパワー半導体モジュールは、半導体チップの表面電極と金属バーが接触状態で積層され、封止樹脂の収縮圧力により加圧接触されている。従って、パワー半導体モジュールの運転(パワー半導体チップの駆動)に伴う発熱によって、モジュール内部の構造体が膨張しても、金属バーとパワー半導体チップとの間が接合されていないため、電極バーはパワー半導体チップの電極面上で収縮することができ、電極面へストレスがかかることがない。
ここで、上記の例では半導体チップの一方の面を予め絶縁基板の銅パターンならびに金属バーに接合し、これを積層して積層体を形成したが、半導体チップと銅パターン/金属バーとの接合を省略し、順次積層して積層体を形成して封止型へ嵌装してもよい。この場合、銅パターン/金属バーの半導体チップの表面電極(エミッタ,コレクタ等)に接触する部分には、それぞれ突起を設けるのが好ましい。接合工程を簡略化することにより生産性が向上する。また、接合にはんだ接合を用いた場合には、半導体チップと銅パターン/金属バーの熱膨張係数の相違によるひずみが接合部に残る場合があるが、このような熱履歴の影響も避けることができる。
Thus, the resin-sealed power semiconductor module has the surface electrode of the semiconductor chip and the metal bar stacked in contact with each other, and is pressed and contacted by the shrinkage pressure of the sealing resin. Therefore, even if the structure inside the module expands due to heat generated by the operation of the power semiconductor module (drive of the power semiconductor chip), the metal bar and the power semiconductor chip are not joined, so the electrode bar is powered. It can shrink on the electrode surface of the semiconductor chip, and no stress is applied to the electrode surface.
Here, in the above example, one surface of the semiconductor chip is previously bonded to the copper pattern and the metal bar of the insulating substrate, and this is laminated to form a laminate, but the bonding between the semiconductor chip and the copper pattern / metal bar is performed. May be omitted, and a laminated body may be formed sequentially and fitted into a sealing mold. In this case, it is preferable to provide a protrusion on each portion of the copper pattern / metal bar that contacts the surface electrode (emitter, collector, etc.) of the semiconductor chip. Productivity is improved by simplifying the joining process. In addition, when solder bonding is used for bonding, distortion due to the difference in thermal expansion coefficient between the semiconductor chip and the copper pattern / metal bar may remain in the bonded portion, but the influence of such thermal history can be avoided. it can.
また、封止に用いた樹脂に無機物(アルミナ,窒化アルミ,窒化けい素,炭化けい素など)の微粒子を添加すると、封止樹脂の熱伝導率が高くなり封止樹脂からの放熱に有効である。
上記の積層体を樹脂封止する際に、絶縁基板18,19の半導体チップが接続されていない面(銅パターン18b,19b)を露出するようにすると、半導体チップが発生する熱を露出面より放出しやすくなる。
このように、IGBT11Pa,FWD11PbとIGBT11Na,FWD11Nbとを金属バー13bを介して絶縁基板18,19間に積層し、IGBT11PaとFWD11Pbで上(正極側)アーム,IGBT11NaとFWD11Nbとで下(負極側)アームを構成し、金属バー13dを直流入力(正極),金属バー13bを交流出力,金属バー13eを直流入力(負極)とする1相分のパワー半導体モジュール(2個組み積層型パッケージ)を構成する。
Adding inorganic particles (alumina, aluminum nitride, silicon nitride, silicon carbide, etc.) to the resin used for sealing increases the thermal conductivity of the sealing resin and is effective for heat dissipation from the sealing resin. is there.
When the laminated body is resin-sealed, if the surfaces (
In this way, IGBT11Pa, FWD11Pb and IGBT11Na, FWD11Nb are stacked between insulating substrates 18 and 19 via
絶縁基板を用いているため、絶縁基板の露出面(銅パターン18b,19b)は内部のとは絶縁が保たれている。このため、このようなパッケージをインバータ装置などに組み込んで用いる場合、第1の実施例で用いた放熱シートは不要である。放熱フィン17の取り付けにあたっては、封止した樹脂部に放熱フィンの固定用のビス穴(図示せず)を設けてもよい。ビス穴内に金属管を圧入若しくは樹脂に一体に形成することで所望の強度を得ることができる。あるいは、絶縁基板18側の放熱フィンと絶縁基板19側の放熱フィンとでパワー半導体モジュールを挟み込み、放熱フィン同士を相互に固定してもよい。特に、2つの放熱フィンでモジュールを挟み込んで締め付ける構成とすれば、封止樹脂の収縮力に加えて、放熱フィンを固定する締め付け力が電極と突起の間に印加され、より良好な接続を得ることができる。
Since an insulating substrate is used, the exposed surfaces (
ここでは、IGBTのコレクタ電極とFWDのカソード電極を金属バーにはんだ接合した構成を例に説明したが、IGBTのエミッタ電極,FWDのアノード電極を金属バーにはんだ接合した構成としてもよい。
また、はんだ接合に替えて超音波接合によって接合してもよい。
図4は、絶縁基板の形状についての変形例であり、絶縁基板19を例に説明したものである。以下の構成は金属バー13cに適用が限られるものではなく、同旨において絶縁基板18にも適用が可能であることは勿論である。
図4(a)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの例である。図2(a)において、201は絶縁基板19の銅パターン19aの樹脂が充填される部分の面に形成された凹部である。銅パターンと封止樹脂とが接する面積を増加させるためのものであり、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。凹部201は開口部に対して奥行き方向に広がる形状としておくことで密着性を高めることができる。
Here, the configuration in which the IGBT collector electrode and the FWD cathode electrode are soldered to the metal bar has been described as an example, but the IGBT emitter electrode and the FWD anode electrode may be soldered to the metal bar.
Moreover, you may join by ultrasonic joining instead of solder joining.
FIG. 4 is a modified example of the shape of the insulating substrate, and the insulating substrate 19 is described as an example. The following configuration is not limited to the
FIG. 4A is an example for effectively utilizing the contraction pressure at the time of resin sealing as the contact pressure between the power semiconductor chip and the metal bar. In FIG. 2A,
凹部201は、銅パターン19aに対して研削加工や引き抜き,プレスなどで形成することができ,図4(a)のように開口部を狭くするには、上記のように凹部を形成した後、金属バーの側面から圧力を印加することで開口部を狭くすることが可能である。セラミック基板の破損を防ぐために、銅パターンのセラミック基板への接合前に凹部を形成しておくとよい。
図4(b)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの他の例である。図4(b)において、203は略T字状のピンであり、銅パターン19aにはんだ204で接合されている。ピン203により、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。
The
FIG. 4B is another example for effectively utilizing the contraction pressure during resin sealing as the contact pressure between the power semiconductor chip and the metal bar. In FIG. 4B,
図4(c)は、IGBTのゲート電極と金属バー上に形成されたゲート配線との接続を確実に行うための変形である。銅パターン19aに凹部205を形成し、絶縁層を介してゲート配線を形成する(ともに図示せず)。凹部205に金属ボールが入り込み、IGBTのゲート電極との位置決めを容易とし、確実な接続を行うものである。
図4に示した金属バーに対する変形は、適宜組み合わせて行ってもよい。
FIG. 4C is a modification for reliably connecting the gate electrode of the IGBT and the gate wiring formed on the metal bar. A
The deformation of the metal bar shown in FIG. 4 may be appropriately combined.
11a,11Na,11Pa IGBT
11b,11Nb,11Pb FWD
12 はんだ
13a,13b,13c,13d,13e 金属バー
14 金属
15 封止樹脂
16 放熱シート
17 放熱フィン
18,19,21,31,32 絶縁基板
22 外部導出端子
23 ボンディングワイヤ
24 樹脂ケース
25 蓋
26 放熱ベース
21a,21b,31a,31b 銅パターン
32c スルーホール
33 金属配線板
101,102,105,201,205 凹部
103,203 ピン
11a, 11Na, 11Pa IGBT
11b, 11Nb, 11Pb FWD
12
Claims (5)
第2の導体基板と第3の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第2の並列接続回路と、
第1の並列接続回路と第2の並列接続回路とを、前記第2の導体基板を介して直列接続してなる直列接続回路と、
前記第1,第3の導体基板に挟まれた領域であって前記パワー半導体素子ならびにダイオードが配置された部分を封止する封止樹脂と、からなり、
前記第1,第3の導体基板を直流入力端子とし、該第2の導体基板を出力端子としたことを特徴とする半導体装置。 A first parallel connection circuit in which a main electrode of a power semiconductor switch element and an electrode of a diode are brought into contact with each other between a first conductor substrate and a second conductor substrate;
A second parallel connection circuit in which the main electrode of the power semiconductor switch element and the electrode of the diode are respectively contacted between the second conductor substrate and the third conductor substrate;
A series connection circuit formed by connecting a first parallel connection circuit and a second parallel connection circuit in series via the second conductor substrate;
A sealing resin that seals a portion where the power semiconductor element and the diode are arranged in a region sandwiched between the first and third conductive substrates,
A semiconductor device characterized in that the first and third conductor substrates are DC input terminals, and the second conductor substrate is an output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320322A JP4635564B2 (en) | 2004-11-04 | 2004-11-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320322A JP4635564B2 (en) | 2004-11-04 | 2004-11-04 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006134990A true JP2006134990A (en) | 2006-05-25 |
JP4635564B2 JP4635564B2 (en) | 2011-02-23 |
Family
ID=36728281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320322A Expired - Fee Related JP4635564B2 (en) | 2004-11-04 | 2004-11-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4635564B2 (en) |
Cited By (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007142038A1 (en) * | 2006-06-09 | 2007-12-13 | Honda Motor Co., Ltd. | Semiconductor device |
JP2008042086A (en) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | Semiconductor device |
JP2008042089A (en) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | Semiconductor device |
WO2009020061A1 (en) * | 2007-08-07 | 2009-02-12 | Rohm Co., Ltd. | High efficiency module |
JP2009295794A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Resin-sealed semiconductor device and manufacturing method thereof |
WO2010110445A1 (en) * | 2009-03-26 | 2010-09-30 | 本田技研工業株式会社 | Semiconductor device, and apparatus and method for manufacturing semiconductor device |
JP2010232365A (en) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | Semiconductor device |
JP2010239033A (en) * | 2009-03-31 | 2010-10-21 | Honda Motor Co Ltd | Semiconductor device, and method of manufacturing the same |
JP2011003636A (en) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | Semiconductor device |
DE112009000447T5 (en) | 2008-04-09 | 2011-03-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method for its production |
EP2254152A3 (en) * | 2009-05-19 | 2011-04-06 | Hamilton Sundstrand Corporation | Solid state switch arrangement |
JP2011125151A (en) * | 2009-12-11 | 2011-06-23 | Toyota Central R&D Labs Inc | Power converter |
WO2011077781A1 (en) * | 2009-12-21 | 2011-06-30 | 株式会社日立製作所 | Semiconductor device and production method thereof |
CN102194788A (en) * | 2010-03-18 | 2011-09-21 | 万国半导体股份有限公司 | Multi-layer lead frame package and method of fabrication |
JP2011243929A (en) * | 2010-05-21 | 2011-12-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
JP2012043915A (en) * | 2010-08-18 | 2012-03-01 | Mitsubishi Electric Corp | Semiconductor power module |
WO2012073306A1 (en) * | 2010-11-29 | 2012-06-07 | トヨタ自動車株式会社 | Power module |
CN102693969A (en) * | 2012-06-18 | 2012-09-26 | 南京银茂微电子制造有限公司 | Insulated gate bipolar translator (IGBT) power module |
WO2012157069A1 (en) * | 2011-05-16 | 2012-11-22 | トヨタ自動車株式会社 | Power module |
CN103165587A (en) * | 2011-12-16 | 2013-06-19 | 三星电机株式会社 | Semiconductor package |
JP2013539919A (en) * | 2010-10-13 | 2013-10-28 | アーベーベー・リサーチ・リミテッド | Semiconductor module and method of manufacturing semiconductor module |
KR101343199B1 (en) | 2011-12-07 | 2013-12-19 | 삼성전기주식회사 | Semiconductor device package |
EP2704193A1 (en) * | 2011-04-19 | 2014-03-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
WO2014045842A1 (en) * | 2012-09-19 | 2014-03-27 | マイクロモジュールテクノロジー株式会社 | Semiconductor device |
JP2014082274A (en) * | 2012-10-15 | 2014-05-08 | Toyota Industries Corp | Semiconductor device |
JP2014140080A (en) * | 2014-05-07 | 2014-07-31 | Rohm Co Ltd | High-efficiency module |
WO2014132397A1 (en) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | Module, module assembly, and module manufacturing method |
JP2014183078A (en) * | 2013-03-18 | 2014-09-29 | Mitsubishi Electric Corp | Semiconductor device |
JP2015053378A (en) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | Semiconductor device |
WO2015049944A1 (en) * | 2013-10-03 | 2015-04-09 | 富士電機株式会社 | Semiconductor module |
JP2015153932A (en) * | 2014-02-17 | 2015-08-24 | トヨタ自動車株式会社 | semiconductor module |
WO2015176893A1 (en) * | 2014-05-21 | 2015-11-26 | Robert Bosch Gmbh | Commutation cell |
JP2016021558A (en) * | 2014-06-19 | 2016-02-04 | パナソニックIpマネジメント株式会社 | Electronic device and manufacturing method for the same |
CN105590930A (en) * | 2016-02-02 | 2016-05-18 | 中国第一汽车股份有限公司 | IGBT power module used for new energy vehicle |
JP2017055614A (en) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | Semiconductor device, inverter circuit, and drive device |
EP3176822A1 (en) * | 2015-12-04 | 2017-06-07 | Robert Bosch Gmbh | Electrically and thermally efficient power bridge |
WO2017130420A1 (en) | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | Semiconductor module |
JP2017143207A (en) * | 2016-02-12 | 2017-08-17 | 株式会社豊田自動織機 | Semiconductor module |
CN107146775A (en) * | 2017-06-14 | 2017-09-08 | 扬州国扬电子有限公司 | A kind of low stray inductance two-side radiation power model |
CN107170720A (en) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | A kind of stacked package two-side radiation power model |
CN107195599A (en) * | 2017-06-14 | 2017-09-22 | 扬州国扬电子有限公司 | A kind of power model provided with two-side radiation device |
CN107305888A (en) * | 2016-04-19 | 2017-10-31 | 株式会社电装 | Semiconductor module |
CN107369657A (en) * | 2017-08-30 | 2017-11-21 | 扬州国扬电子有限公司 | A kind of two-side radiation power model of multizone laid out in parallel |
CN107403780A (en) * | 2017-08-30 | 2017-11-28 | 扬州国扬电子有限公司 | A kind of cross arrangement electrode combination and power model |
CN107634052A (en) * | 2017-08-30 | 2018-01-26 | 扬州国扬电子有限公司 | A kind of parallel installation electrode combination and power model |
CN107634051A (en) * | 2017-08-30 | 2018-01-26 | 扬州国扬电子有限公司 | A kind of power modules with cross arrangement electrode combination |
US10062635B2 (en) | 2016-05-04 | 2018-08-28 | Hyundai Motor Company | Double-faced cooling-type power module |
WO2019097164A1 (en) * | 2017-11-17 | 2019-05-23 | Institut Vedecom | Electronic system comprising an electronic module |
KR20190065768A (en) * | 2017-12-04 | 2019-06-12 | 현대자동차주식회사 | Power module using stack structure and 3 phase driving module for electric vehicle using the same |
US10461042B2 (en) | 2016-01-31 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
JP2020188167A (en) * | 2019-05-15 | 2020-11-19 | 株式会社デンソー | Semiconductor device |
CN114867273A (en) * | 2022-05-31 | 2022-08-05 | 广东美的白色家电技术创新中心有限公司 | Power electronic unit |
EP4239670A1 (en) * | 2022-03-04 | 2023-09-06 | Hyundai Motor Company | Power module for vehicle and method of manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047850A (en) * | 2002-07-15 | 2004-02-12 | Mitsubishi Electric Corp | Power semiconductor device |
JP4438489B2 (en) * | 2004-04-13 | 2010-03-24 | 富士電機システムズ株式会社 | Semiconductor device |
-
2004
- 2004-11-04 JP JP2004320322A patent/JP4635564B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047850A (en) * | 2002-07-15 | 2004-02-12 | Mitsubishi Electric Corp | Power semiconductor device |
JP4438489B2 (en) * | 2004-04-13 | 2010-03-24 | 富士電機システムズ株式会社 | Semiconductor device |
Cited By (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8129836B2 (en) | 2006-06-09 | 2012-03-06 | Honda Motor Co., Ltd. | Semiconductor device |
WO2007142038A1 (en) * | 2006-06-09 | 2007-12-13 | Honda Motor Co., Ltd. | Semiconductor device |
JP2008042086A (en) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | Semiconductor device |
JP2008042089A (en) * | 2006-08-09 | 2008-02-21 | Honda Motor Co Ltd | Semiconductor device |
US9230893B2 (en) | 2007-08-07 | 2016-01-05 | Rohm Co., Ltd. | High efficiency module including a plurality of MOSFETS |
WO2009020061A1 (en) * | 2007-08-07 | 2009-02-12 | Rohm Co., Ltd. | High efficiency module |
JP2009043820A (en) * | 2007-08-07 | 2009-02-26 | Rohm Co Ltd | High-efficiency module |
US9269656B2 (en) | 2007-08-07 | 2016-02-23 | Rohm Co., Ltd. | High efficiency module |
US9431329B2 (en) | 2007-08-07 | 2016-08-30 | Rohm Co., Ltd. | High efficiency module |
US8390041B2 (en) | 2007-08-07 | 2013-03-05 | Rohm Co., Ltd. | High efficiency module |
US8928049B2 (en) | 2007-08-07 | 2015-01-06 | Rohm Co., Ltd. | High efficiency module |
US9653389B2 (en) | 2007-08-07 | 2017-05-16 | Rohm Co., Ltd. | High efficiency module |
DE112009005537B3 (en) | 2008-04-09 | 2022-05-12 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
DE112009000447T5 (en) | 2008-04-09 | 2011-03-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method for its production |
US8450845B2 (en) | 2008-04-09 | 2013-05-28 | Fuji Electric Co., Ltd. | Semiconductor device |
DE112009000447B4 (en) * | 2008-04-09 | 2016-07-14 | Fuji Electric Co., Ltd. | Semiconductor device and method for its production |
US7772709B2 (en) | 2008-06-05 | 2010-08-10 | Mitsubishi Electric Corporation | Resin sealed semiconductor device and manufacturing method therefor |
DE102008054306A1 (en) | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp. | Resin-sealed semiconductor device and manufacturing method therefor |
JP2009295794A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Resin-sealed semiconductor device and manufacturing method thereof |
WO2010110445A1 (en) * | 2009-03-26 | 2010-09-30 | 本田技研工業株式会社 | Semiconductor device, and apparatus and method for manufacturing semiconductor device |
JP2010232365A (en) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | Semiconductor device |
JP2010239033A (en) * | 2009-03-31 | 2010-10-21 | Honda Motor Co Ltd | Semiconductor device, and method of manufacturing the same |
US8724325B2 (en) | 2009-05-19 | 2014-05-13 | Hamilton Sundstrand Corporation | Solid state switch arrangement |
EP2254152A3 (en) * | 2009-05-19 | 2011-04-06 | Hamilton Sundstrand Corporation | Solid state switch arrangement |
JP2011003636A (en) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | Semiconductor device |
JP2011125151A (en) * | 2009-12-11 | 2011-06-23 | Toyota Central R&D Labs Inc | Power converter |
WO2011077781A1 (en) * | 2009-12-21 | 2011-06-30 | 株式会社日立製作所 | Semiconductor device and production method thereof |
TWI473229B (en) * | 2010-03-18 | 2015-02-11 | 萬國半導體股份有限公司 | Multi-layer lead frame package and method of fabrication |
CN102194788A (en) * | 2010-03-18 | 2011-09-21 | 万国半导体股份有限公司 | Multi-layer lead frame package and method of fabrication |
JP2011243929A (en) * | 2010-05-21 | 2011-12-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
JP2012043915A (en) * | 2010-08-18 | 2012-03-01 | Mitsubishi Electric Corp | Semiconductor power module |
US8648462B2 (en) | 2010-08-18 | 2014-02-11 | Mitsubishi Electric Corporation | Semiconductor power module |
JP2013539919A (en) * | 2010-10-13 | 2013-10-28 | アーベーベー・リサーチ・リミテッド | Semiconductor module and method of manufacturing semiconductor module |
CN103229295A (en) * | 2010-11-29 | 2013-07-31 | 丰田自动车株式会社 | Power module |
WO2012073306A1 (en) * | 2010-11-29 | 2012-06-07 | トヨタ自動車株式会社 | Power module |
US9236330B2 (en) | 2010-11-29 | 2016-01-12 | Toyota Jidosha Kabushiki Kaisha | Power module |
EP2704193A1 (en) * | 2011-04-19 | 2014-03-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US8884411B2 (en) | 2011-04-19 | 2014-11-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
CN103534805A (en) * | 2011-05-16 | 2014-01-22 | 丰田自动车株式会社 | Power module |
US8878347B2 (en) | 2011-05-16 | 2014-11-04 | Toyota Jidosha Kabushiki Kaisha | Power module |
WO2012157069A1 (en) * | 2011-05-16 | 2012-11-22 | トヨタ自動車株式会社 | Power module |
KR101343199B1 (en) | 2011-12-07 | 2013-12-19 | 삼성전기주식회사 | Semiconductor device package |
US8823153B2 (en) * | 2011-12-16 | 2014-09-02 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package |
CN103165587A (en) * | 2011-12-16 | 2013-06-19 | 三星电机株式会社 | Semiconductor package |
US20130154070A1 (en) * | 2011-12-16 | 2013-06-20 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package |
CN102693969A (en) * | 2012-06-18 | 2012-09-26 | 南京银茂微电子制造有限公司 | Insulated gate bipolar translator (IGBT) power module |
US9159715B2 (en) | 2012-09-19 | 2015-10-13 | Micro Module Technology Co., Ltd. | Miniaturized semiconductor device |
WO2014045842A1 (en) * | 2012-09-19 | 2014-03-27 | マイクロモジュールテクノロジー株式会社 | Semiconductor device |
JP2014082274A (en) * | 2012-10-15 | 2014-05-08 | Toyota Industries Corp | Semiconductor device |
JP5657816B1 (en) * | 2013-02-28 | 2015-01-21 | 新電元工業株式会社 | Module, module assembly and module manufacturing method |
CN104160503B (en) * | 2013-02-28 | 2017-03-08 | 新电元工业株式会社 | The manufacture method of module, assembly and module |
US9386698B2 (en) | 2013-02-28 | 2016-07-05 | Shindengen Electric Manufacturing Co., Ltd. | Module, module combined body and module production method |
CN104160503A (en) * | 2013-02-28 | 2014-11-19 | 新电元工业株式会社 | Module, module assembly, and module manufacturing method |
WO2014132397A1 (en) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | Module, module assembly, and module manufacturing method |
JP2014183078A (en) * | 2013-03-18 | 2014-09-29 | Mitsubishi Electric Corp | Semiconductor device |
JP2015053378A (en) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | Semiconductor device |
WO2015049944A1 (en) * | 2013-10-03 | 2015-04-09 | 富士電機株式会社 | Semiconductor module |
JP5975180B2 (en) * | 2013-10-03 | 2016-08-23 | 富士電機株式会社 | Semiconductor module |
US9530707B2 (en) | 2013-10-03 | 2016-12-27 | Fuji Electric Co., Ltd. | Semiconductor module |
JPWO2015049944A1 (en) * | 2013-10-03 | 2017-03-09 | 富士電機株式会社 | Semiconductor module |
JP2015153932A (en) * | 2014-02-17 | 2015-08-24 | トヨタ自動車株式会社 | semiconductor module |
JP2014140080A (en) * | 2014-05-07 | 2014-07-31 | Rohm Co Ltd | High-efficiency module |
WO2015176893A1 (en) * | 2014-05-21 | 2015-11-26 | Robert Bosch Gmbh | Commutation cell |
US9871025B2 (en) | 2014-05-21 | 2018-01-16 | Robert Bosch Gmbh | Commutation cell |
DE102014209690B4 (en) * | 2014-05-21 | 2020-02-20 | Robert Bosch Gmbh | Kommutierungszelle |
JP2017523596A (en) * | 2014-05-21 | 2017-08-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | Commutation cell |
JP2016021558A (en) * | 2014-06-19 | 2016-02-04 | パナソニックIpマネジメント株式会社 | Electronic device and manufacturing method for the same |
JP2017055614A (en) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | Semiconductor device, inverter circuit, and drive device |
CN106531725A (en) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | Semiconductor device, inverter circuit, and drive device |
EP3176822A1 (en) * | 2015-12-04 | 2017-06-07 | Robert Bosch Gmbh | Electrically and thermally efficient power bridge |
US10461042B2 (en) | 2016-01-31 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
US10319704B2 (en) | 2016-01-31 | 2019-06-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
WO2017130420A1 (en) | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | Semiconductor module |
CN105590930A (en) * | 2016-02-02 | 2016-05-18 | 中国第一汽车股份有限公司 | IGBT power module used for new energy vehicle |
WO2017138414A1 (en) * | 2016-02-12 | 2017-08-17 | 株式会社 豊田自動織機 | Semiconductor module and inverter device |
JP2017143207A (en) * | 2016-02-12 | 2017-08-17 | 株式会社豊田自動織機 | Semiconductor module |
CN107305888A (en) * | 2016-04-19 | 2017-10-31 | 株式会社电装 | Semiconductor module |
CN107305888B (en) * | 2016-04-19 | 2021-04-30 | 株式会社电装 | Semiconductor module |
US10062635B2 (en) | 2016-05-04 | 2018-08-28 | Hyundai Motor Company | Double-faced cooling-type power module |
CN107170720A (en) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | A kind of stacked package two-side radiation power model |
CN107195599A (en) * | 2017-06-14 | 2017-09-22 | 扬州国扬电子有限公司 | A kind of power model provided with two-side radiation device |
CN107146775A (en) * | 2017-06-14 | 2017-09-08 | 扬州国扬电子有限公司 | A kind of low stray inductance two-side radiation power model |
CN107369657A (en) * | 2017-08-30 | 2017-11-21 | 扬州国扬电子有限公司 | A kind of two-side radiation power model of multizone laid out in parallel |
CN107634052A (en) * | 2017-08-30 | 2018-01-26 | 扬州国扬电子有限公司 | A kind of parallel installation electrode combination and power model |
CN107634051A (en) * | 2017-08-30 | 2018-01-26 | 扬州国扬电子有限公司 | A kind of power modules with cross arrangement electrode combination |
CN107369657B (en) * | 2017-08-30 | 2023-10-13 | 扬州国扬电子有限公司 | Double-sided heat dissipation power module with multiple areas arranged in parallel |
CN107403780A (en) * | 2017-08-30 | 2017-11-28 | 扬州国扬电子有限公司 | A kind of cross arrangement electrode combination and power model |
WO2019097164A1 (en) * | 2017-11-17 | 2019-05-23 | Institut Vedecom | Electronic system comprising an electronic module |
US11032951B2 (en) | 2017-11-17 | 2021-06-08 | Institut Vedecom | Electronic system comprising an electronic module |
KR20190065768A (en) * | 2017-12-04 | 2019-06-12 | 현대자동차주식회사 | Power module using stack structure and 3 phase driving module for electric vehicle using the same |
KR102474608B1 (en) * | 2017-12-04 | 2022-12-06 | 현대자동차주식회사 | Power module using stack structure and 3 phase driving module for electric vehicle using the same |
JP7196761B2 (en) | 2019-05-15 | 2022-12-27 | 株式会社デンソー | semiconductor equipment |
JP2020188167A (en) * | 2019-05-15 | 2020-11-19 | 株式会社デンソー | Semiconductor device |
EP4239670A1 (en) * | 2022-03-04 | 2023-09-06 | Hyundai Motor Company | Power module for vehicle and method of manufacturing the same |
CN114867273A (en) * | 2022-05-31 | 2022-08-05 | 广东美的白色家电技术创新中心有限公司 | Power electronic unit |
CN114867273B (en) * | 2022-05-31 | 2024-04-05 | 广东美的白色家电技术创新中心有限公司 | Power electronic unit |
Also Published As
Publication number | Publication date |
---|---|
JP4635564B2 (en) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635564B2 (en) | Semiconductor device | |
JP4438489B2 (en) | Semiconductor device | |
JP4613077B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
JP4569473B2 (en) | Resin-encapsulated power semiconductor module | |
JP4007304B2 (en) | Semiconductor device cooling structure | |
CN108735692B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
WO2013118478A1 (en) | Semiconductor device | |
JP2008060529A (en) | Power electronic package having two sheets of substrate mounting a plurality of electronic components | |
JP2007311441A (en) | Power semiconductor module | |
JP2011114176A (en) | Power semiconductor device | |
JP2015070107A (en) | Semiconductor device and manufacturing method of the same | |
JP2011009410A (en) | Semiconductor module | |
JP5895220B2 (en) | Manufacturing method of semiconductor device | |
JP2013093631A (en) | Power module manufacturing method | |
JP4385324B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2011216564A (en) | Power module and method of manufacturing the same | |
JP2005191071A (en) | Semiconductor device | |
JP2017174927A (en) | Power module and manufacturing method thereof | |
JP2009076592A (en) | Method of crimping electrode of semiconductor device and heat slinger | |
JP3935381B2 (en) | Electronic circuit device having double-sided electrode semiconductor element and method of manufacturing the electronic circuit device | |
JP2010192591A (en) | Power semiconductor device and method of manufacturing the same | |
JP5899952B2 (en) | Semiconductor module | |
JPWO2020136810A1 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices | |
JP2010147053A (en) | Semiconductor device | |
JP2014143342A (en) | Semiconductor module and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |