JP2006134990A - Semiconductor apparatus - Google Patents

Semiconductor apparatus Download PDF

Info

Publication number
JP2006134990A
JP2006134990A JP2004320322A JP2004320322A JP2006134990A JP 2006134990 A JP2006134990 A JP 2006134990A JP 2004320322 A JP2004320322 A JP 2004320322A JP 2004320322 A JP2004320322 A JP 2004320322A JP 2006134990 A JP2006134990 A JP 2006134990A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
electrode
power semiconductor
diode
metal
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004320322A
Other languages
Japanese (ja)
Other versions
JP4635564B2 (en )
Inventor
Yoshinari Ikeda
Mitsuo Yamashita
満男 山下
良成 池田
Original Assignee
Fuji Electric Holdings Co Ltd
富士電機ホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently dissipate heat from the top face and underside of a package in the package adopting a laminated structure. <P>SOLUTION: A main electrode for a power semiconductor switching element and an electrode for a diode are brought into contact between a first conductor substrate and a second conductor substrate, respectively, and a first parallel connecting circuit is constituted. The main electrode for the power semiconductor switching element and the electrode for the diode are brought into contact between the second conductor substrate and a third conductor substrate, respectively, and a second parallel connecting circuit is constituted. The first parallel connecting circuit and the second parallel connecting circuit are connected in series through the second conductor substrate and sealed with a resin. The power semiconductor switching element and the diode and each conductor substrate are connected at the shrinkage pressure of the sealing resin. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、複数の縦型半導体素子を同一のパッケージに格納したパワー半導体モジュールなどの半導体装置に関する。 This invention relates to a semiconductor device such as a power semiconductor module which stores a plurality of vertical semiconductor devices in the same package.

IGBT(Insulated Gate bipolar Transistor)やFWD(Free Wheel Diode)などのパワー半導体素子を複数個同一のパッケージに収納してなるパワー半導体モジュールでは、従来は樹脂ケースのパッケージ構造が主であった。 IGBT in (Insulated Gate bipolar Transistor) and FWD (Free Wheel Diode) power semiconductor module the power semiconductor device formed by accommodating a plurality same package, such as a conventional package structure of the resin case was the main.
図5は、パワー半導体モジュールの従来例を示す断面図である。 Figure 5 is a sectional view showing a conventional example of a power semiconductor module. 図5において、セラミック基板の両面に銅パターン21a,21bを接合してなる絶縁基板21の一方の面の銅パターン21a上に、パワー半導体素子としてIGBT11a,FWD11b並びに外部導出端子22を図示しないはんだで接合している。 5, the copper pattern 21a on both surfaces of the ceramic substrate, on one surface of the copper pattern 21a of an insulating substrate 21 formed by joining a 21b, a power semiconductor device IGBT 11a, with solder (not shown) FWD11b and the externally leading terminal 22 They are joined. パワー半導体素子と外部導出端子との間は、銅パターン若しくはボンディングワイヤ23で接続されている。 Between the power semiconductor element and the external lead-out terminal is connected to a copper pattern or a bonding wire 23. このように、絶縁基板上にパワー半導体素子などを搭載した状態で樹脂ケース24に格納し、必要に応じて内部に樹脂等の充填材(図示せず)を注入した後、樹脂の蓋25で覆う。 Thus, in a state equipped with such a power semiconductor element on an insulating substrate stored in the resin case 24, after injecting filler resin or the like (not shown) therein as required, with a cover 25 of resin cover. 26は絶縁基板の他方の面の銅パターン21bに接合された放熱ベースである(特許文献1)。 26 is a radiator base joined to the copper pattern 21b of the other surface of the insulating substrate (Patent Document 1).

上記のパワー半導体モジュールをインバータ装置に組み込んで用いる場合、例えばインバータ装置の1相分に相当する部分をモジュールとして構成すると、図5の構成では、パワー半導体素子を平面的に配置するため、パワー半導体モジュールの底面積が大きくなってしまう。 When using incorporate the power semiconductor module to the inverter, for example, constitute a portion corresponding to one phase of the inverter apparatus as a module, in the configuration of FIG. 5, for arranging the power semiconductor element in a planar manner, the power semiconductor bottom area of ​​the module becomes large. このような底面積の大きなパワー半導体モジュールはインバータ装置に組み込む際においても大きな取り付け面積を必要とするため、結果としてインバータ装置の大型化を招いてしまう。 The large power semiconductor module of such a bottom area in order that also requires a large mounting area in the case of incorporating an inverter device, which results in an increase in the size of the result as an inverter device.
そこで、パワー半導体モジュールの占有面積を縮小するために、パワー半導体素子を積層する構成が提案されている(特許文献2)。 Therefore, in order to reduce the area occupied by the power semiconductor module, configured to stack the power semiconductor device it has been proposed (Patent Document 2).
図6は、パワー半導体モジュールの別の従来例を示す断面図である。 Figure 6 is a sectional view showing another conventional example of a power semiconductor module. 図6において、31は、セラミック基板の一方の面に銅パターン31a,31bが接合された絶縁基板であり、銅パターン31a,31b上にはんだボール14'を介してIGBT11Naが、銅パターン31b上にはんだ12を介してFWD11Nbがそれぞれ接合されている。 6, 31, the copper pattern 31a on one surface of the ceramic substrate, 31b is insulated substrate bonded, copper patterns 31a, IGBT11Na via the ball 14 'solder onto 31b, on the copper pattern 31b FWD11Nb via solder 12 are joined, respectively. 銅パターン31aはIGBT11Naのゲート電極に接続され、図示しない制御端子に接続されている。 Copper pattern 31a is connected to the gate electrode of the IGBT11Na, are connected to a control terminal (not shown).

IGBT11Na,FWD11Nbの他方の面ははんだ12を介して絶縁基板32の一方の面に接合された銅パターン32bに接続されている。 IGBT11Na, the other surface of FWD11Nb is connected to the copper pattern 32b which is joined to one surface of the insulating substrate 32 through the solder 12. 絶縁基板32の他方の面には銅パターン32a,32bが接合されていて、両面の銅パターン32bは、絶縁基板32の中央に形成されたスルーホール32cを介して接続されている。 The other on the surface copper pattern 32a of the insulating substrate 32, 32b is being joined, both sides of a copper pattern 32b are connected via a through hole 32c formed in the center of the insulating substrate 32.
絶縁基板32の他方の面に接合された銅パターン32a,32bにははんだボール14'を介してIGBT11Paが、同じく銅パターン32bにははんだ12を介してFWD11Pbがそれぞれ接合されている。 Other surface bonded copper pattern 32a of the insulating substrate 32, the 32b is IGBT11Pa via the solder balls 14 ', the same copper pattern 32b are joined respectively FWD11Pb via solder 12. 銅パターン32aはIGBT11Paのゲート電極に接続され、図示しない制御端子に接続されている。 Copper pattern 32a is connected to the gate electrode of the IGBT11Pa, are connected to a control terminal (not shown). IGBT11PaとFWD11Pbの他方の面ははんだ12を介して金属配線板33に接合されている。 The other surface of IGBT11Pa and FWD11Pb is bonded to the metal wiring board 33 via the solder 12.
このように、1相分の上下アームを積層することによって、占有面積を約1/2とすることができ、インバータ装置に組み込む際の取り付け面積を縮小し、インバータ装置を小型化することが可能となる。 Thus, by stacking the upper and lower arms of one phase, can be occupied area of ​​about 1/2, to reduce the mounting area when incorporated in the inverter device, the inverter device can be reduced in size to become.
特開平8-213547号公報 JP-8-213547 discloses 特開2004-22844号公報 JP 2004-22844 JP

IGBT等のパワー半導体チップは、スイッチングや導通により発熱するため、パワー半導体モジュールからの放熱対策が欠かせず、また、パワー半導体チップと回路パターンなどの他の部材との接合個所にはヒートサイクルやパワーサイクルに対する信頼性が求められる。 Power semiconductor chip such as an IGBT, in order to heat generation by the switching and conduction, without essential heat dissipation from the power semiconductor module, also heat cycle Ya the bonding point with other members such as a power semiconductor chip and the circuit pattern reliability for the power cycle is required.
しかしながら、特許文献2に記載された構成では、IGBTと絶縁基板の銅パターンとの間の接続にはんだボール14'が用いられていて、さらに上下アーム(絶縁基板の両面間)の電気的接続を確保するために、絶縁基板内にスルーホール32cを形成している。 However, in the configuration described in Patent Document 2, IGBT and have used a ball 14 'solder connection between the copper pattern of the insulating substrate, a further electrical connection of the upper and lower arms (between the two sides of the insulating substrate) to ensure, to form a through-hole 32c in the insulating substrate.
このため、はんだボール14'による接合個所並びに絶縁基板に形成されたスルーホールには、パワー半導体チップの発熱に伴い、パワー半導体チップと銅パターンあるいはセラミック基板との熱膨張係数の相違による応力が絶えず印加されることになり、はんだボール14'の接合個所の亀裂,剥がれが生じる問題や、絶縁基板に亀裂が発生する問題がある。 Therefore, the through holes formed in the junction point and the insulating substrate by the solder balls 14 ', with the heat generation of the power semiconductor chip, the stress due to the difference in thermal expansion coefficient between the power semiconductor chip and the copper pattern or the ceramic substrate constantly will be applied, cracking of the bonding point of the solder balls 14 ', problems or peeling occurs, there is a problem that a crack occurs in the insulating substrate.

また、IGBTと絶縁基板との間にはパッケージ全体を封止する樹脂(エポキシ系の樹脂など)が注入される。 Further, the resin for sealing the entire package between the IGBT and the insulating substrate (such as epoxy resin) is injected. パワー半導体チップと絶縁基板との間のはんだボール14'以外の部分には熱抵抗が大きい樹脂が注入されるため、パッケージの絶縁基板側からの放熱が制限され、十分な放熱を行うことができず、パワー半導体チップの能力を使い切ることができない。 Since the portion other than the solder balls 14 'between the power semiconductor chip and the insulating substrate thermal resistance is large resin is injected, the heat radiation from the package of the insulating substrate side is limited, it is possible to perform sufficient heat radiation not, it is not possible to use up the capacity of the power semiconductor chip.
特許文献2の構成では、積層構造を採用することによってパッケージ内の集積度が高まり発熱密度が上昇しているため、放熱(冷却)対策が必要不可欠であるにもかかわらず、十分な冷却ができないため、接合部の長期信頼性を確保することが難しいという課題がある。 In the configuration of Patent Document 2, because of the increase in heat generation density increases the degree of integration of the package by adopting the stacked structure, the heat dissipation (cooling) even though measures are essential, can not be sufficient cooling Therefore, there is a problem that it is difficult to ensure long-term reliability of the bonding portion. 特にパワー半導体チップの両面をはんだ接合した場合、パワー半導体チップが拘束されることから、はんだ接合部へ印加される応力が大きくなって、接合個所の劣化が加速される。 Especially when soldered to both sides of the power semiconductor chip, since the power semiconductor chip is restricted, the stress applied to the solder joint is increased, the deterioration of the bonding points is accelerated.

この発明は、上記のパワー半導体モジュールにおける課題に鑑みてなされたものであって、積層構造を採用するパッケージにおいて、半導体チップの上下面における電気的な接続を良好に保ち、半導体チップの上下面並びにパッケージの上下面からの放熱を効率良く行って、半導体装置の信頼性を向上させることを課題とするものである。 The present invention was made in view of the problems in the power semiconductor module described above, the package employing the laminated structure, maintaining good electrical connections upper and lower surfaces of the semiconductor chip, the upper and lower surfaces of the semiconductor chip and the heat radiation from the upper and lower surfaces of the package carried out efficiently, it is an object to improve the reliability of the semiconductor device.

前記の課題を解決するため、この発明は、第1の導体基板と第2の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第1の並列接続回路と、第2の導体基板と第3の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第2の並列接続回路と、第1の並列接続回路と第2の並列接続回路とを、前記第2の導体基板を介して直列接続してなる直列接続回路と、前記第1,第3の導体基板に挟まれた領域であって前記パワー半導体素子ならびにダイオードが配置された部分を封止する封止樹脂と、からなり、前記第1,第3の導体基板を直流入力端子とし、該第2の導体基板を出力端子とするものである(請求項1)。 In order to solve the above problems, the present invention, the first conductor board and the second of the first parallel connection circuit of the main electrodes and the diode electrode of the power semiconductor switching device comprising in contact respectively between the conductor substrate When, a second parallel connection circuit composed by contacting each of the main electrodes and the diode electrode of the power semiconductor switching element between the second conductor board and the third conductive substrate, a first parallel connection circuit first and a parallel connection circuit of 2, the series connection circuit formed by serially connected through the second conductive substrate, wherein the first, third the power semiconductor element and the diode a region between the conductor substrate There consists of a sealing resin for sealing the arrangement portion, the first, the third conductor substrate and DC input terminals, in which the conductive substrate of the second output terminal (claim 1 ).
また、前記パワー半導体素子の主電極ならびにダイオードの電極と対向する導体基板との間の接触は、前記封止樹脂の硬化時の収縮圧力による加圧接触によるものであり(請求項2)、前記導体基板の前記パワー半導体素子の主電極ならびにダイオードの電極と対向する部分に突起が形成されているとよい(請求項3)。 Also, the contact between the main electrode and the diode electrode facing the conductor substrate of the power semiconductor device is by pressure contact due to contraction pressure during curing of the sealing resin (claim 2), wherein the main electrode and the electrode facing the portion of the diode of the power semiconductor element of the conductive substrate may protrusions are formed (claim 3).

さらに、前記導体基板の樹脂封止される領域であって前記パワー半導体素子ならびにダイオードが配置されていない部分に、前記封止樹脂と嵌合する凹部および/または凸部が形成されているものとし(請求項4)、前記パワー半導体素子およびダイオードの一方の面に形成された電極は、対向する対向する導体基板に接合された構成としてもよい(請求項5)。 Furthermore, the a resin sealed by region power semiconductor element and the diode is not disposed portions of the conductive substrate, it is assumed that the recess and / or protrusion for mating with the sealing resin is formed (claim 4), the power semiconductor element and the first electrode formed on a surface of the diode may be configured joined to a conductor substrate opposite faces (claim 5).
ここで、前記第1,第2,第3の導体基板を金属板で構成するか、あるいは、前記第1,第3の導体基板をセラミック基板の両面に金属箔を接合した絶縁基板とし、第2の導体板を金属板で構成することができる。 Here, the first, second, or the third conductor substrate composed of a metal plate, or the first, third insulating substrate a conductive substrate by joining a metal foil on both surfaces of the ceramic substrate, the 2 of the conductive plate may be made of a metal plate.

この発明のパワー半導体モジュールによれば、上下アームを構成するパワー半導体チップを金属バーや絶縁基板で挟み込み、パワー半導体チップの表面に形成された電極とを接触により接続することで、良好な電気的な接続を得るとともに、パッケージの面積を従来の1/2程度まで小型化することができる。 According to the power semiconductor module of the present invention, a power semiconductor chip constituting the upper and lower arms sandwiched between the metal bars and the insulating substrate, by connecting the contact with the electrode formed on the surface of the power semiconductor chip, good electrical with obtaining the Do connection, it is possible to reduce the size of the area of ​​the package to the conventional approximately 1/2. また、パワー半導体チップの上下面並びにパッケージの上下面から高効率に放熱を行うことができ、信頼性の高い半導体デバイスの供給が可能となる。 Further, it is possible to perform heat radiation with high efficiency from the upper and lower surfaces of the upper and lower surfaces as well as the package of a power semiconductor chip, it is possible to supply a highly reliable semiconductor device.

以下にこの発明を、図に示す実施例に基づいて説明する。 The invention will now be described with reference to the embodiment shown in FIG.

図1はこの発明のパワー半導体モジュールの第1の実施例を示す断面図である。 Figure 1 is a sectional view showing a first embodiment of a power semiconductor module of the present invention. 図1において、11Pa,11NaはIGBT、11Pb,11NbはFWD、12ははんだ、13a〜13cはパワー半導体モジュールの外部導出端子となる金属バー、14は金属ボール14である。 In Figure 1, 11 Pa, 11nA is IGBT, 11Pb, 11Nb is FWD, 12 is solder, 13 a to 13 c is a metal bar made of an external lead terminals of the power semiconductor module, 14 is a metal ball 14. 金属バー13の材質としてCu,Al,Feあるいはこれらの合金などを用いる。 Using Cu, Al, and Fe or an alloy thereof as a material of the metal bars 13. 金属バー13bと13cには、IGBT11a,FWD11bの表面電極と接触するための突起13b−1,13b−2,13c−1,13c−2が形成されている。 The metal bars 13b and 13c are, IGBT 11a, protrusion 13b-1,13b-2,13c-1,13c-2 for contacting a surface electrode of FWD11b are formed. また、金属ボール14ははんだ12よりも融点の高い金属コアや、金属コアの周囲にはんだを被覆した金属コアはんだボール、あるいは単なるはんだボールを含む。 The metal balls 14 may include or metal core having a melting point higher than the solder 12, metal core solder balls coated with solder around the metal core, or a mere solder balls. 金属コアを用いたものは、所望のはんだ厚を確保する点で有利である。 Those using metallic core is advantageous in ensuring the desired thickness of solder. 以下において、これらを金属ボール14と総称する。 In the following, collectively referred to as metal balls 14.

IGBT11Paのコレクタ電極とFWD11Pbのカソード電極は金属バー13aにはんだ12によって接合され、IGBT11Paエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に接触している。 The cathode electrode of the collector electrode and FWD11Pb of IGBT11Pa is joined by solder 12 to the metal bar 13a, the anode electrode of IGBT11Pa emitter electrode and FWD11Pb is in contact with the projections 13b-1 and 13b-2 of the metal bars 13b. このとき、上記はんだにはSn系のはんだを用い、IGBT11Paのゲート電極は金属ボール14を介して金属バー13b上のゲート配線(図示せず)に接続される。 In this case, the aforementioned solder using a solder Sn-based, the gate electrode of IGBT11Pa are connected via the metal balls 14 to the gate line on the metal bar 13b (not shown).
ここで、金属ボールは、金属バー13b上のゲート配線に予めはんだ付けしておくのがが望ましい。 Here, the metal ball, keep put beforehand solder to the gate line on the metal bar 13b is desirable. 通常、IGBT11aのゲートパッド面積は広くないため、金属バー13b上のゲート配線にはんだ接合で固定しておいた方が安定する。 Usually, since the gate pad area IGBT11a is not wide, is better that had been fixed by solder joint to stabilize the gate line on the metal bar 13b. ただし、IGBT11aのゲートパッドにニッケルめっきなどのはんだ接合可能な表面処理がされていれば、金属ボールのゲートパッドへのはんだ付けも可能である。 However, if it is solder bondable surface treatment such as nickel plating to the gate pad of the IGBT 11a, soldering to the gate pad of the metal balls are also possible.

なお、上記のゲート配線は金属バー13bの表面に例えばポリイミドなどの樹脂を塗布して200μm程度絶縁層を形成し、該絶縁層上に銅箔等でパターニングして形成すればよい。 The above gate wiring forms a 200μm approximately insulating layer by applying a resin such as surface, for example, a polyimide of the metal bar 13b, may be formed by patterning copper foil or the like on the insulating layer. なお、金属バー13bとして薄板状のヒートパイプを用いてもよい。 It is also possible to use a thin plate-shaped heat pipe as the metal bar 13b. ヒートパイプを用いることにより、パワー半導体モジュール内部の熱を効果的に放出することができる。 The use of heat pipes, it is possible to effectively release the heat inside the power semiconductor module.
また、IGBT11Naのコレクタ電極とFWD11Nbのカソード電極は金属バー13bにはんだ接合され、エミッタ電極とアノード電極は金属バー13cの突起13c−1,13c−2と接触している。 Also, the cathode electrode of the collector electrode and FWD11Nb of IGBT11Na is soldered to a metal bar 13b, the emitter electrode and the anode electrode is in contact with the protrusion 13c-1,13c-2 metal bar 13c. このとき、上記はんだにはSn系のはんだを用い、IGBT11Naのゲート電極は金属ボール14を介して金属バー13c上のゲート配線(図示せず)にはんだ接続される。 In this case, the aforementioned solder using a solder Sn-based, the gate electrode of IGBT11Na is solder connected to a gate wiring on the metal bar 13c (not shown) via the metal balls 14.

なお、上記ゲート配線は、上述の金属バー13bの表面に形成したものと同様に、絶縁層を介して銅箔等で形成してもよいし、あるいは、ディスクリート製品で使用されているような金属板を打ち抜き加工したリードフレーム状の金属バー13bを用いてもよい。 Incidentally, the gate wiring, similar to that formed on the surface of the aforementioned metal bars 13b, may be formed of copper foil or the like through an insulating layer, or a metal such as used in discrete products may be used processed lead frame shaped metal bar 13b punched plate. ゲート配線に相当するパターンも打ち抜き加工されているので、金属バー13b上の絶縁層は不要である。 Since even pattern corresponding to the gate line is stamped, the insulating layer on the metal bar 13b is unnecessary. 後述の樹脂封止の後、所望の形状にアウターリード部を切断すればよい。 After the resin sealing described below, may be cut outer lead portion in a desired shape.
次に、組立方法について簡単に説明する。 Next, it will be briefly described assembly method. 金属バー13aの所定個所にクリームはんだを塗布し、あるいははんだシートを介してIGBT11Pa,FWD11Pbを載置し、この積層体を加熱炉に投入してはんだを溶融・固化させて両者を接合する。 The cream solder is applied to a predetermined position of the metal bar 13a, or through the solder sheet is placed IGBT11Pa, the FWD11Pb, joining them together by melting and solidifying the solder by introducing the stack into a heating furnace. はんだ溶融時にIGBT11PaやFWD11Pbがずれないよう、図示しない治具を用いるとよい。 So as not to shift IGBT11Pa or FWD11Pb during solder melting it may be performed using a jig (not shown). 同様に金属バー13bにIGBT11Na,FWD11Nbを接合する。 Similarly IGBT11Na the metal bar 13b, joining the FWD11Nb.

つづいて、金属バー13aに接合されたIGBT11Paのゲート電極上に金属ボール14を載置し、IGBT11Paのエミッタ電極,FWD11Pbのアノード電極が金属バー13bの突起13b−1,13b−2にそれぞれ接触するように、金属バー13bを載置する。 Subsequently, the metal ball 14 is placed on the gate electrode of IGBT11Pa bonded to the metal bar 13a, the emitter electrode of IGBT11Pa, the anode electrode of FWD11Pb respectively contacting with the protrusion 13b-1 and 13b-2 of the metal bars 13b as such, placing a metal bar 13b.
同様に金属バー13bに接合されたIGBT11Naのゲート電極上に金属ボール14を載置し、IGBT11Naのエミッタ電極,FWD11Nbのアノード電極が金属バー13cの突起13c−1,13c−2にそれぞれ接触するように、金属バー13cを載置して、金属バーと金属バーに接合された半導体チップの積層体を形成する。 Similarly on the gate electrode of IGBT11Na bonded to the metal bar 13b by placing the metal balls 14, so that the emitter electrode of IGBT11Na, the anode electrode of FWD11Nb respectively contacting with the protrusion 13c-1,13c-2 metal bars 13c to, by placing a metal bar 13c, to form a stack of semiconductor chips bonded to a metal bar and metal bar. このように、半導体チップの一方の面を予め金属バーに接合しておくことにより、積層体を形成する際の位置合わせが容易となり、次工程の樹脂封止を行う際、封止型への嵌装作業も容易となる。 Thus, by previously bonded to advance the metal bar one surface of the semiconductor chip, the alignment in forming the laminate is facilitated, when performing resin sealing in the next process, to sealed type fitted work becomes easy.

つづいて、上記の積層体を封止型に嵌装し、溶融したエポキシ樹脂などの封止樹脂15を流し込む。 Subsequently, the laminated body of the fitted in sealed, pouring a sealing resin 15, such as molten epoxy resin. 樹脂15は金属バー13aと13cとの間であって、半導体チップが実装された領域を封止する。 Resin 15 is a between the metal bar 13a and 13c, to seal the area where the semiconductor chip is mounted.
封止樹脂は硬化時に収縮するため、封止樹脂の収縮に伴う収縮力が発生し、かかる収縮力は金属バー13a,13cをそれぞれモジュール内側へ引き寄せる方向に作用する。 Since the sealing resin shrinks during curing, shrink force generated due to the shrinkage of the sealing resin, such contractile force acts in a direction to pull the metal bar 13a, 13c of the module inside areas. 従って、半導体チップの電極には金属バーの突起が押圧されることになり、両者は加圧接触され、電気的,熱的に接続される。 Accordingly, in the metal bar of the projection is pressed to the electrode of the semiconductor chip, both are pressure contacted, electrically, thermally connected. ちなみに、封止樹脂にエポキシ樹脂を用いた場合、硬化時の温度は200℃程度であり、室温(25℃)との間には175℃の温度差がある。 Incidentally, in the case of using epoxy resin for the sealing resin, the temperature during curing is about 200 ° C., there is a temperature difference of 175 ° C. is between room temperature (25 ° C.). エポキシ樹脂の線膨張係数を20ppm/℃,ヤング率を2000kgf/mm (19613N/mm )とすると、硬化開始から室温までの温度差により、7kgf/mm (68.6N/mm )の圧縮応力が印加され、金属バーの突起が半導体チップの電極に押圧される。 The linear expansion coefficient of the epoxy resin 20 ppm / ° C., when the Young's modulus and 2000kgf / mm 2 (19613N / mm 2), the temperature difference between the curing initiation to room temperature, 7 kgf / mm 2 in (68.6N / mm 2) compressive stress is applied, the metal bar projections are pressed against the electrode of the semiconductor chip. 半導体チップの電極がアルミニウムで形成されている場合、この電極を損傷しないように、アルミニウムの弾性変形の範囲内の圧力とするのが望ましい。 When the semiconductor chip electrodes are formed of aluminum, so as not to damage the electrode, it is desirable to pressure in the range of aluminum of the elastic deformation.

金属バー13b,13cに形成された突起(13b−1,13b−2,13c−1,13c−2)は、対向する半導体チップの表面電極との接触を良好なものとし、かつ表面電極を損傷しないよう、平滑で平坦な形状とするのが好ましい。 Metal bars 13b projections, formed in the 13c (13b-1,13b-2,13c-1,13c-2) is to contact with the surface electrodes of the opposing semiconductor chip made favorable, and damage the surface electrode lest, preferably a smooth and flat shape. 突起は、金属バー13b,13cを形成する際にプレス加工によって形成してもよいし、エッチング技術によって所望の高さの突起としてもよい。 Projections, metal bars 13b, it may be formed by pressing in forming the 13c, may be projections of a desired height by the etching technique. なお、突起の高さは、半導体チップの電極部以外の表面保護膜を損傷せず、半導体チップの電極部以外の部分との所望の耐圧(沿面距離)を得るために選定すればよく、例えば100μm程度の高さとすればよい。 The height of the protrusions, without damaging the surface protective film other than the electrode portions of the semiconductor chip, may be selected to obtain the desired breakdown voltage of the portion other than the electrode portions of the semiconductor chip (creeping distance), e.g. it may be as high as about 100 [mu] m.
このようにして、樹脂封止されたパワー半導体モジュールは、半導体チップの表面電極と金属バーが接触状態で積層され、封止樹脂の収縮圧力により加圧接触されている。 In this way, the resin-sealed power semiconductor module, the surface electrode and the metal bars of the semiconductor chips are stacked in contact, it is in pressure contact with the contraction pressure of the sealing resin. 従って、パワー半導体モジュールの運転(パワー半導体チップの駆動)に伴う発熱によって、モジュール内部の構造体が膨張しても、金属バーとパワー半導体チップとの間が接合されていないため、電極バーはパワー半導体チップの電極面上で収縮することができ、電極面へストレスがかかることがない。 Therefore, since the by heat generated by the operation of the power semiconductor module (driving of the power semiconductor chip), also the structure of the internal module expands, between the metal bars and the power semiconductor chip is not bonded, the electrode bar Power can be contracted on the electrode surface of the semiconductor chip, there is no take stress to the electrode surface.

ここで、上記の例では半導体チップの一方の面を予め金属バーに接合し、これを積層して積層体を形成したが、半導体チップと金属バーとの接合を省略し、順次積層して積層体を形成して封止型へ嵌装してもよい。 Here, in the above example bonded to advance the metal bar one surface of the semiconductor chip, it has been formed a laminate by laminating it, omitting the bonding between the semiconductor chip and the metal bars, stacked by sequentially stacking it may be fitted to sealed type to form a body. この場合、金属バーの半導体チップの表面電極(エミッタ,コレクタ等)に接触する部分には、それぞれ突起を設けるのが好ましい。 In this case, the portion in contact with the surface electrodes of the metal bars of the semiconductor chip (emitter, collector, etc.) are preferably respectively provided projections. に接合工程を簡略化することにより生産性が向上する。 Productivity can be improved by simplifying the bonding process. また、接合にはんだ接合を用いた場合には、半導体チップと金属バーの熱膨張係数の相違によるひずみが接合部に残る場合があるが、このような熱履歴の影響も避けることができる。 In the case of using solder bonding to the joint is strained due to the difference in thermal expansion coefficient between the semiconductor chip and the metal bars may remain in the joint, it is possible to avoid the influence of such heat history.
また、封止に用いた樹脂に無機物(アルミナ,窒化アルミ,窒化けい素,炭化けい素など)の微粒子を添加すると、封止樹脂の熱伝導率が高くなり封止樹脂からの放熱に有効である。 Also, inorganic material resin used for the sealing (alumina, aluminum nitride, silicon nitride, carbide, etc. silicon) the addition of fine particles, effective heat dissipation from the high becomes the sealing resin thermal conductivity of the sealing resin is there.

上記の積層体を樹脂封止する際に、金属バー13a,13cの半導体チップが接続されていない面を露出するようにすると、半導体チップが発生する熱を露出面より放出しやすくなる。 Above the laminate during the resin sealing, a metal bar 13a, the 13c of the semiconductor chip so as to expose a surface that is not connected, it is easily released from the exposed surface of the heat the semiconductor chip is produced.
このように、IGBT11Pa,FWD11PbとIGBT11Na,FWD11Nbとを金属バー13bを介して金属バー13a,13c間に積層し、IGBT11PaとFWD11Pbで上(正極側)アーム,IGBT11NaとFWD11Nbとで下(負極側)アームを構成し、金属バー13aを直流入力(正極),金属バー13bを交流出力,金属バー13cを直流入力(負極)とする1相分のパワー半導体モジュール(2個組み積層型パッケージ)を構成する。 Thus, IGBT11Pa, FWD11Pb and IGBT11Na, laminating the FWD11Nb through the metal bars 13b metal bar 13a, between 13c, above in IGBT11Pa and FWD11Pb (positive side) arm, lower in the IGBT11Na and FWD11Nb (negative side) constitute an arm, the metal bar 13a DC input (positive electrode), constituted AC output metal bar 13b, and the metal bar 13c DC input one phase power semiconductor module according to (negative) (2 tuples stacked package) to.
このようなパッケージをインバータ装置などに組み込んで用いる場合は、金属バー13a,13cの露出面に絶縁性があり熱伝導性の高い放熱シート16を介して放熱フィン17を接合する。 When such a used incorporated in an inverter device package, joining the heat radiating fins 17 via the metal bar 13a, there is insulating the exposed surface of the 13c heat conductivity high heat dissipation sheet 16. 放熱シート16に粘着性のものを用いれば、放熱フィン17を容易に取り付けることができる。 By using those adhesive heat dissipation sheet 16, it is possible to attach the heat radiating fin 17 readily.

ここでは、IGBTのコレクタ電極とFWDのカソード電極を金属バーにはんだ接合した構成を例に説明したが、IGBTのエミッタ電極,FWDのアノード電極を金属バーにはんだ接合した構成としてもよい。 Here, the cathode electrode of the collector electrode and the FWD IGBT has been described as an example a configuration in which soldered to a metal bar, or the emitter electrode of the IGBT, an anode electrode of the FWD a configuration in which soldered to a metal bar.
また、はんだ接合に替えて超音波接合によって接合してもよい。 It may also be joined by ultrasonic bonding instead of the solder joint.
図2は、金属バーの形状についての変形例であり、金属バー13cを例に説明したものである。 Figure 2 is a modification of the shape of the metal bar, is for explaining a metal bar 13c as an example. 以下の構成は金属バー13cに適用が限られるものではなく、同旨において金属バー13a,13bにも適用が可能であることは勿論である。 The following configuration is not limited to apply to a metal bar 13c, can of course be metal bar 13a, also apply to 13b are in Doshi.
図2(a)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの例である。 2 (a) is an example intended to effectively utilize the shrinkage pressure during resin encapsulation as a contact pressure between the power semiconductor chip and a metal bar. 図2(a)において、101は金属バー13cの樹脂が充填される側の面に形成された凹部、102は金属バー13cの側面であって封止樹脂によって覆われる部分に形成された凹部である。 In FIG. 2 (a), 101 is a metal recess bar 13c of the resin is formed on the surface on the side to be filled, 102 in the recess formed in the portion covered by the sealing resin is a side of the metal bar 13c is there. いずれも、金属バーと封止樹脂とが接する面積を増加させるためのものであり、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。 Both are intended for increasing the area of ​​contact and the metal bar and the sealing resin, the cured sealing resin is fitted to be able to obtain a strong adhesion was, shrinkage upon curing of the sealing resin it can be a pushing force of the force to efficiently electrode surface.

凹部101は開口部に対して奥行き方向に広がる形状としておくことで密着性を高めることができ、凹部102は同様の形状もしくは、図2(a)に示すように、凹部のパワー半導体モジュール内側寄りの面が金属バーの側面と鈍角とならないような切り欠きであればよい。 Recess 101 can enhance the adhesiveness to keep a shape that extends in the depth direction with respect to the opening, the recess 102 is similar in shape or, as shown in FIG. 2 (a), the power semiconductor module inboard recesses surface of as long as a notch, such as not to side and the obtuse angle of the metal bar.
上記の凹部はいずれも、金属バーに対して研削加工や引き抜き,プレスなどで形成することができる。 Any of the above concave portion may be formed on the metal bar grinding or withdrawal, pressing or the like. 凹部101のように開口部を狭くするには、上記のように凹部を形成した後、金属バーの側面から圧力を印加することで開口部を狭くすることが可能である。 To narrow the opening as the concave portion 101 is formed by forming a recess as described above, it is possible to narrow the opening by applying a pressure from the side of the metal bar.
図2(b)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの他の例である。 FIG. 2 (b) is another example for the purpose of effectively utilizing the contraction pressure at the time of resin sealing a contact pressure between the power semiconductor chip and a metal bar. 図2(b)において、103は略T字状のピンであり、金属バー13cにはんだ104で接合されている。 In FIG. 2 (b), 103 is substantially T-shaped pins are bonded by solder 104 to the metal bar 13c. ピン103により、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。 The pins 103, hardened engaged sealing resin fit can be obtained strong adhesion, can be a pressing force of the contraction force at the time of curing of the sealing resin to efficiently electrode surface.

図2(c)は、IGBTのゲート電極と金属バー上に形成されたゲート配線との接続を確実に行うための変形である。 Figure 2 (c) is a modification to ensure to connect the formed gate wiring on the gate electrode and the metal bars of the IGBT. 金属バー13cに凹部105を形成し、絶縁層を介してゲート配線を形成する(ともに図示せず)。 A recess 105 in the metal bar 13c, to form the gate wiring through the insulating layer (both not shown). 凹部105に金属ボールが入り込み、IGBTのゲート電極との位置決めを容易とし、確実な接続を行うものである。 Metal ball enters the recess 105, and facilitates the positioning of the gate electrode of the IGBT, and performs secure connection.
図2に示した金属バーに対する変形は、適宜組み合わせて行ってもよい。 Variations on metal bars as shown in FIG. 2 may be performed in combination as appropriate.

図3はこの発明のパワー半導体モジュールの第2の実施例を示す断面図である。 Figure 3 is a sectional view showing a second embodiment of a power semiconductor module of the present invention. 図1と同様の構成には同じ符号を付して説明を省略する。 The same configuration as FIG. 1 and its description is omitted with the same reference numerals. 図3において、18,19はアルミナ,窒化アルミ,窒化けい素等を主材とするセラミック基板の両面に金属箔としての銅パターン18a,18b,19a,19bが接合された絶縁基板である。 3, 18 and 19 of alumina, aluminum nitride, copper pattern 18a of the silicon nitride arsenide as a metal foil on both surfaces of a ceramic substrate having a main material, 18b, 19a, an insulating substrate 19b is bonded. 絶縁基板18,19の一方の面の銅パターン18a,19aは、回路パターンとして形成されている。 Copper pattern 18a on one surface of the insulating substrate 18, 19, 19a is formed as a circuit pattern. セラミック基板と金属箔との接合には、直接接合を用いてもよいし、ロウ材を介して接合してもよい。 The bonding between the ceramic substrate and the metal foil, may be used directly bonded may be bonded via a brazing material.
IGBT11Paのコレクタ電極,FWD11Pbのカソード電極,直流入力端子(P)となる金属バー13dは、絶縁基板18の銅パターン18aにはんだ接合されている。 The collector electrode of IGBT11Pa, cathode electrodes of FWD11Pb, metal bars 13d serving as a DC input terminal (P) is soldered to the copper pattern 18a of the insulating substrate 18. IGBT11Paのエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に第1の実施例と同様に接触している。 The anode electrode of the emitter electrode and FWD11Pb of IGBT11Pa are in contact as in the first embodiment the protrusions 13b-1 and 13b-2 of the metal bars 13b. このとき、上記はんだにはSn系のはんだを用いる。 In this case, the aforementioned solder used solder Sn system.
金属バー13bには、IGBT11Pa,FWD11Pbの表面電極と接触するための突起13b−1,13b−2が形成され、絶縁基板19の銅パターン19aにもIGBT11Na,FWD11Nbの表面電極と接触するための突起19a−1,19a−2が形成されている。 The metal bar 13b is, IGBT11Pa, projections 13b-1 and 13b-2 for contacting a surface electrode of FWD11Pb is formed, IGBT11Na to copper pattern 19a of the insulating substrate 19, protrusions for contacting a surface electrode of FWD11Nb 19a-1,19a-2 are formed.

IGBT11Paのコレクタ電極とFWD11Pbのカソード電極は絶縁基板18の銅パターン18aにはんだ12によって接合され、IGBT11Paエミッタ電極とFWD11Pbのアノード電極は金属バー13bの突起13b−1,13b−2に接触している。 The cathode electrode of the collector electrode and FWD11Pb of IGBT11Pa is joined by solder 12 to the copper pattern 18a of the insulating substrate 18, an anode electrode of IGBT11Pa emitter electrode and FWD11Pb is in contact with the projections 13b-1 and 13b-2 of the metal bars 13b . このとき、上記はんだにはSn系のはんだを用い、IGBT11Paのゲート電極は金属ボール14を介して金属バー13b上のゲート配線(図示せず)に接続される。 In this case, the aforementioned solder using a solder Sn-based, the gate electrode of IGBT11Pa are connected via the metal balls 14 to the gate line on the metal bar 13b (not shown). このゲート配線は金属バー13bの表面に例えばポリイミドなどの樹脂を塗布して200μm程度絶縁層を形成し、該絶縁層上に銅箔等でパターニングして形成すればよい。 The gate wiring forms a 200μm approximately insulating layer by applying a resin such as polyimide on the surface of the metal bar 13b, it may be formed by patterning copper foil or the like on the insulating layer. なお、金属バー13bとして薄板状のヒートパイプを用いてもよい。 It is also possible to use a thin plate-shaped heat pipe as the metal bar 13b. ヒートパイプを用いることにより、パワー半導体モジュール内部の熱を効果的に放出することができる。 The use of heat pipes, it is possible to effectively release the heat inside the power semiconductor module.
また、IGBT11Naのコレクタ電極とFWD11Nbのカソード電極は金属バー13bにはんだ接合され、エミッタ電極とアノード電極は金属バー13cの突起13c−1,13c−2と接触している。 Also, the cathode electrode of the collector electrode and FWD11Nb of IGBT11Na is soldered to a metal bar 13b, the emitter electrode and the anode electrode is in contact with the protrusion 13c-1,13c-2 metal bar 13c. このとき、上記はんだにはSn系のはんだを用い、IGBT11Naのゲート電極は金属ボール14を介して金属バー13c上のゲート配線(図示せず)接続される。 In this case, the aforementioned solder using a solder Sn-based, the gate electrode of the IGBT11Na (not shown) the gate wiring on the metal bar 13c via the metal balls 14 are connected.

なお、IGBT11Naのゲートに対応する部分については、パワー半導体モジュール外への引き出し部の図示は省略するが、絶縁基板19の回路パターンの形成により自在に引き出すことができ、リードフレームを用いた場合に比べ、設計の自由度が高い。 Note that the portions corresponding to the gate of IGBT11Na, omitted illustration of the lead portion to the outside of the power semiconductor module has, can be pulled out freely by the formation of a circuit pattern of the insulating substrate 19, in the case of using the lead frame compared, a high degree of freedom in design.
第2実施例のパワー半導体モジュールの組立方法について簡単に説明する。 Briefly described assembly method of the power semiconductor module according to the second embodiment. まず、絶縁基板18の銅パターン18a上にIGBT11Pa,FWD11Pb,金属バー13dを、をそれぞれ所定の位置に塗布したクリームはんだもしくははんだシートを介して載置し、この積層体をそれぞれ加熱炉に投入し、はんだを溶融・固化させて接合する。 First, IGBT11Pa on a copper pattern 18a of the insulating substrate 18, FWD11Pb, the metal bars 13d, respectively via a cream solder or solder sheet was applied to a predetermined position is placed, it was charged with the laminate to each heating furnace , it is joined by melting and solidifying the solder. はんだ溶融時にIGBT11Pa,FWD11Pb,金属バー13dがすれないよう、図示しない治具を用いるとよい。 IGBT11Pa during solder melting, FWD11Pb, so as not to be a metal bar 13d, it may be used a jig (not shown). 同様に金属バー13bにIGBT11Na,FWD11Nbを接合し、絶縁基板19の銅パターン19aには金属バー13eを接合する。 Similarly IGBT11Na the metal bar 13b, joining the FWD11Nb, the copper pattern 19a of the insulating substrate 19 to bond the metal bar 13e.

つづいて、絶縁基板18の銅パターン18aに接合されたIGBT11Paのゲート電極上に金属ボール14を載置し、IGBT11Paのエミッタ電極,FWD11Pbのアノード電極が金属バー13bの突起13b−1,13b−2にそれぞれ接触するように、金属バー13bを載置する。 Subsequently, the metal ball 14 is placed on the gate electrode of IGBT11Pa joined to the copper pattern 18a of the insulating substrate 18, the emitter electrode of IGBT11Pa, protruding anode electrode of FWD11Pb is a metal bar 13b 13b-1,13b-2 so as to contact each, placing the metal bar 13b.
同様に金属バー13bに接合されたIGBT11Naのゲート電極上に金属ボール14を載置し、IGBT11Naのエミッタ電極,FWD11Nbのアノード電極が絶縁基板19の銅パターン19aの突起19a−1,19a−2にそれぞれ接触するように、金属バー13cを載置して、金属バーと金属バーに接合された半導体チップの積層体を形成する。 Similarly by placing the metal balls 14 on the gate electrode of IGBT11Na joined to metal bars 13b, the emitter electrode of IGBT11Na, the anode electrode of FWD11Nb within projections 19a-1,19a-2 of the copper pattern 19a of the insulating substrate 19 so as to contact each, placing the metal bar 13c, to form a stack of semiconductor chips bonded to a metal bar and metal bar. このように、半導体チップの一方の面を予め金属バー,絶縁基板に接合しておくことにより、積層体を形成する際の位置合わせが容易となり、次工程の樹脂封止を行う際、封止型への嵌装作業も容易となる。 Thus, pre-metal bar one surface of the semiconductor chip, by previously bonded to the insulating substrate, it becomes easy alignment at the time of forming the laminate, when performing resin sealing for the next step, the sealing fitted work of the mold is also facilitated.

つづいて、上記の積層体を封止型に嵌装し、溶融したエポキシ樹脂などの封止樹脂15を流し込む。 Subsequently, the laminated body of the fitted in sealed, pouring a sealing resin 15, such as molten epoxy resin. 樹脂15は絶縁基板18と19との間であって、半導体チップが実装された領域を封止する。 Resin 15 is a between the insulating substrate 18 and 19 to seal the area where the semiconductor chip is mounted.
封止樹脂は硬化時に収縮するため、封止樹脂の収縮に伴う収縮力が発生し、かかる収縮力は絶縁基板18,19をそれぞれモジュール内側へ引き寄せる方向に作用する。 Since the sealing resin shrinks during curing, shrink force generated due to the shrinkage of the sealing resin, such contractile force acts in a direction to draw the insulating substrate 18 and 19 to the module inside areas. 従って、半導体チップの電極には金属バー,銅パターンの突起が押圧されることになり、両者は加圧接触され、電気的,熱的に接続される。 Thus, the electrodes of the semiconductor chip will be a metal bar, the projection of the copper pattern is pressed, both are pressure contacted, electrically, thermally connected. 封止樹脂にエポキシ樹脂を用いた場合、硬化時にその体積が硬化開始時から室温までの温度差による収縮が押圧力となることは、実施例1で述べたとおりである。 When using the epoxy resin in the sealing resin, the shrinkage due to the temperature difference to room from the volume at the start curing upon curing becomes the pressing force is the same as described in Example 1.
金属バー13b,銅パターン19aに形成された突起(13b−1,13b−2,19a−1,19a−2)は、対向する半導体チップの表面電極との接触を良好なものとし、かつ表面電極を損傷しないよう、平滑で平坦な形状とするのが好ましい。 Metal bars 13b, the protrusions formed on the copper pattern 19a (13b-1,13b-2,19a-1,19a-2) is to contact with the surface electrodes of the opposing semiconductor chip made excellent, and the surface electrode so as not to damage the, preferably a smooth and flat shape. 突起は、金属バー13bを形成する際にプレス加工によって形成してもよいし、エッチング技術によって所望の高さの突起としてもよい。 Protrusion may be formed by pressing in forming the metal bar 13b, or as a protrusion of a desired height by the etching technique. また、プレスやエッチングなどで予め突起を形成した銅パターンをセラミック基板に接合してもよいし、セラミック基板に銅パターンを接合した後にエッチングによって形成してもよい。 Further, it may be bonded to the copper pattern formed in advance projections with a press or etching the ceramic substrate may be formed by etching after bonding the copper pattern on a ceramic substrate. なお、突起の高さは、半導体チップの電極部以外の表面保護膜を損傷せず、半導体チップの電極部以外の部分との所望の耐圧(沿面距離)を得るために選定すればよく、例えば100μm程度の高さとすればよい。 The height of the protrusions, without damaging the surface protective film other than the electrode portions of the semiconductor chip, may be selected to obtain the desired breakdown voltage of the portion other than the electrode portions of the semiconductor chip (creeping distance), e.g. it may be as high as about 100 [mu] m.

このようにして、樹脂封止されたパワー半導体モジュールは、半導体チップの表面電極と金属バーが接触状態で積層され、封止樹脂の収縮圧力により加圧接触されている。 In this way, the resin-sealed power semiconductor module, the surface electrode and the metal bars of the semiconductor chips are stacked in contact, it is in pressure contact with the contraction pressure of the sealing resin. 従って、パワー半導体モジュールの運転(パワー半導体チップの駆動)に伴う発熱によって、モジュール内部の構造体が膨張しても、金属バーとパワー半導体チップとの間が接合されていないため、電極バーはパワー半導体チップの電極面上で収縮することができ、電極面へストレスがかかることがない。 Therefore, since the by heat generated by the operation of the power semiconductor module (driving of the power semiconductor chip), also the structure of the internal module expands, between the metal bars and the power semiconductor chip is not bonded, the electrode bar Power can be contracted on the electrode surface of the semiconductor chip, there is no take stress to the electrode surface.
ここで、上記の例では半導体チップの一方の面を予め絶縁基板の銅パターンならびに金属バーに接合し、これを積層して積層体を形成したが、半導体チップと銅パターン/金属バーとの接合を省略し、順次積層して積層体を形成して封止型へ嵌装してもよい。 Here, one surface of the semiconductor chip is bonded in advance insulating substrate of the copper pattern and metal bar in the above example, there has been formed a laminate by laminating it, joining between the semiconductor chip and the copper pattern / metal bars It was omitted, or may be fitted to by sequentially stacking form a laminate to sealed type. この場合、銅パターン/金属バーの半導体チップの表面電極(エミッタ,コレクタ等)に接触する部分には、それぞれ突起を設けるのが好ましい。 In this case, the portion in contact with the copper pattern / metal bars of the semiconductor chip surface electrode (emitter, collector, etc.), preferably each provided projections. 接合工程を簡略化することにより生産性が向上する。 Productivity can be improved by simplifying the bonding process. また、接合にはんだ接合を用いた場合には、半導体チップと銅パターン/金属バーの熱膨張係数の相違によるひずみが接合部に残る場合があるが、このような熱履歴の影響も避けることができる。 In the case of using solder bonding to the joint is strained due to the difference in thermal expansion coefficient between the semiconductor chip and the copper pattern / metal bars may remain in the joint, to avoid the influence of such heat history it can.

また、封止に用いた樹脂に無機物(アルミナ,窒化アルミ,窒化けい素,炭化けい素など)の微粒子を添加すると、封止樹脂の熱伝導率が高くなり封止樹脂からの放熱に有効である。 Also, inorganic material resin used for the sealing (alumina, aluminum nitride, silicon nitride, carbide, etc. silicon) the addition of fine particles, effective heat dissipation from the high becomes the sealing resin thermal conductivity of the sealing resin is there.
上記の積層体を樹脂封止する際に、絶縁基板18,19の半導体チップが接続されていない面(銅パターン18b,19b)を露出するようにすると、半導体チップが発生する熱を露出面より放出しやすくなる。 Above the laminate during the resin sealing, the semiconductor chip is not connected surface (copper pattern 18b, 19b) of the insulating substrate 18 and 19 when so as to expose the, from the exposed surface of the heat the semiconductor chip occurs release was likely.
このように、IGBT11Pa,FWD11PbとIGBT11Na,FWD11Nbとを金属バー13bを介して絶縁基板18,19間に積層し、IGBT11PaとFWD11Pbで上(正極側)アーム,IGBT11NaとFWD11Nbとで下(負極側)アームを構成し、金属バー13dを直流入力(正極),金属バー13bを交流出力,金属バー13eを直流入力(負極)とする1相分のパワー半導体モジュール(2個組み積層型パッケージ)を構成する。 Thus, IGBT11Pa, FWD11Pb and IGBT11Na, down in the FWD11Nb laminated between insulating substrate 19 through the metal bars 13b, IGBT11Pa and above in FWD11Pb (positive side) arm, the IGBT11Na and FWD11Nb (negative side) constitute an arm, the metal bars 13d DC input (positive electrode), constituted AC output metal bar 13b, and the metal bar 13e DC input one phase power semiconductor module according to (negative) (2 tuples stacked package) to.

絶縁基板を用いているため、絶縁基板の露出面(銅パターン18b,19b)は内部のとは絶縁が保たれている。 Due to the use of the insulating substrate, the exposed surface (copper pattern 18b, 19b) of the insulating substrate is kept insulated from the internal of. このため、このようなパッケージをインバータ装置などに組み込んで用いる場合、第1の実施例で用いた放熱シートは不要である。 Therefore, when using incorporate such packages in an inverter device, the heat radiation sheet is not necessary that used in the first embodiment. 放熱フィン17の取り付けにあたっては、封止した樹脂部に放熱フィンの固定用のビス穴(図示せず)を設けてもよい。 When replacing a radiation fin 17, (not shown) screw holes for fixing the heat dissipating fin sealed resin portion may be provided. ビス穴内に金属管を圧入若しくは樹脂に一体に形成することで所望の強度を得ることができる。 It is possible to obtain a desired strength by forming integrally with the press-fitting or resin metal tube the screw hole. あるいは、絶縁基板18側の放熱フィンと絶縁基板19側の放熱フィンとでパワー半導体モジュールを挟み込み、放熱フィン同士を相互に固定してもよい。 Alternatively, the heat radiation fins of the insulating substrate 18 side and the insulating sandwich the power semiconductor module and the heat dissipation fin of the substrate 19 side, it may be fixed to the heat radiation fins to each other to each other. 特に、2つの放熱フィンでモジュールを挟み込んで締め付ける構成とすれば、封止樹脂の収縮力に加えて、放熱フィンを固定する締め付け力が電極と突起の間に印加され、より良好な接続を得ることができる。 In particular, with the configuration tightened sandwich the module with two heat radiating fins, in addition to the contractile force of the sealing resin, the clamping force for fixing the heat dissipating fin is applied between the projections and the electrodes to obtain a better connection be able to.

ここでは、IGBTのコレクタ電極とFWDのカソード電極を金属バーにはんだ接合した構成を例に説明したが、IGBTのエミッタ電極,FWDのアノード電極を金属バーにはんだ接合した構成としてもよい。 Here, the cathode electrode of the collector electrode and the FWD IGBT has been described as an example a configuration in which soldered to a metal bar, or the emitter electrode of the IGBT, an anode electrode of the FWD a configuration in which soldered to a metal bar.
また、はんだ接合に替えて超音波接合によって接合してもよい。 It may also be joined by ultrasonic bonding instead of the solder joint.
図4は、絶縁基板の形状についての変形例であり、絶縁基板19を例に説明したものである。 Figure 4 is a modification of the shape of the insulating substrate is obtained by illustrating the insulating substrate 19 as an example. 以下の構成は金属バー13cに適用が限られるものではなく、同旨において絶縁基板18にも適用が可能であることは勿論である。 The following configuration is not limited to apply to a metal bar 13c, it can of course be applied to the insulating substrate 18 in the Doshi.
図4(a)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの例である。 4 (a) is an example intended to effectively utilize the shrinkage pressure during resin encapsulation as a contact pressure between the power semiconductor chip and a metal bar. 図2(a)において、201は絶縁基板19の銅パターン19aの樹脂が充填される部分の面に形成された凹部である。 In FIG. 2 (a), 201 is a recess formed in a surface of the portion where the resin of the copper pattern 19a of the insulating substrate 19 is filled. 銅パターンと封止樹脂とが接する面積を増加させるためのものであり、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。 Is intended to increase the area of ​​contact and the copper pattern and the sealing resin, the cured engaged sealing resin fit can be obtained strong adhesion, efficient contraction force at the time of curing the sealing resin to be a pressing force to the electrode surface. 凹部201は開口部に対して奥行き方向に広がる形状としておくことで密着性を高めることができる。 Recess 201 can enhance the adhesiveness to keep a shape that extends in the depth direction relative to the opening.

凹部201は、銅パターン19aに対して研削加工や引き抜き,プレスなどで形成することができ,図4(a)のように開口部を狭くするには、上記のように凹部を形成した後、金属バーの側面から圧力を印加することで開口部を狭くすることが可能である。 Recesses 201, grinding and pulling the copper pattern 19a, can be formed in a press, to narrow the opening as shown in FIG. 4 (a), after forming a recess as described above, it is possible to narrow the opening by applying a pressure from the side of the metal bar. セラミック基板の破損を防ぐために、銅パターンのセラミック基板への接合前に凹部を形成しておくとよい。 To prevent damage to the ceramic substrate, it is advisable to form the recesses prior to bonding to the ceramic substrate of the copper pattern.
図4(b)は樹脂封止時の収縮圧力をパワー半導体チップと金属バーとの接触圧力として有効に活用するためのもの他の例である。 4 (b) is another example for the purpose of effectively utilizing the contraction pressure at the time of resin sealing a contact pressure between the power semiconductor chip and a metal bar. 図4(b)において、203は略T字状のピンであり、銅パターン19aにはんだ204で接合されている。 In FIG. 4 (b), 203 is substantially T-shaped pins are bonded by solder 204 to the copper pattern 19a. ピン203により、硬化した封止樹脂が嵌合して強固な密着性を得ることができ、封止樹脂の硬化時の収縮力を効率的に電極面への押圧力とすることができる。 The pins 203, hardened engaged sealing resin fit can be obtained strong adhesion, can be a pressing force of the contraction force at the time of curing of the sealing resin to efficiently electrode surface.

図4(c)は、IGBTのゲート電極と金属バー上に形成されたゲート配線との接続を確実に行うための変形である。 4 (c) is a modification for connection with the formed gate wiring on the gate electrode and the metal bars of the IGBT reliably. 銅パターン19aに凹部205を形成し、絶縁層を介してゲート配線を形成する(ともに図示せず)。 A recess 205 in the copper pattern 19a, to form a gate wiring via an insulating layer (both not shown). 凹部205に金属ボールが入り込み、IGBTのゲート電極との位置決めを容易とし、確実な接続を行うものである。 Metal ball enters the recess 205, and facilitates the positioning of the gate electrode of the IGBT, and performs secure connection.
図4に示した金属バーに対する変形は、適宜組み合わせて行ってもよい。 Variations on metal bars as shown in FIG. 4 may be performed in combination as appropriate.

パワー半導体モジュールの第1の実施例を示す断面図である。 It is a sectional view showing a first embodiment of a power semiconductor module. 金属バーの変形例を示す図である。 It is a diagram showing a modified example of the metal bar. パワー半導体モジュールの第2の実施例を示す断面図である。 It is a sectional view showing a second embodiment of the power semiconductor module. 金属バーの変形例を示す図である。 It is a diagram showing a modified example of the metal bar. 第1の従来例を示す断面図である。 It is a sectional view showing a first conventional example. 第2の従来例を示す断面図である。 It is a sectional view showing a second conventional example.

符号の説明 DESCRIPTION OF SYMBOLS

11a,11Na,11Pa IGBT 11a, 11Na, 11Pa IGBT
11b,11Nb,11Pb FWD 11b, 11Nb, 11Pb FWD
12 はんだ 13a,13b,13c,13d,13e 金属バー 14 金属 15 封止樹脂 16 放熱シート 17 放熱フィン 18,19,21,31,32 絶縁基板 22 外部導出端子 23 ボンディングワイヤ 24 樹脂ケース 25 蓋 26 放熱ベース 21a,21b,31a,31b 銅パターン 32c スルーホール 33 金属配線板 101,102,105,201,205 凹部 103,203 ピン 12 solder 13a, 13b, 13c, 13d, 13e metal bars 14 metal 15 sealing resin 16 radiating sheet 17 radiating fins 18,19,21,31,32 insulating substrate 22 externally leading terminal 23 bonding wire 24 resin case 25 lid 26 heat dissipation base 21a, 21b, 31a, 31b copper pattern 32c through hole 33 metal wiring board 101,102,105,201,205 recesses 103, 203 pin

Claims (5)

  1. 第1の導体基板と第2の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第1の並列接続回路と、 First a parallel connection circuit of the main electrodes and the diode electrode of the power semiconductor switching device comprising in contact respectively between the first conductor board and the second conductor board,
    第2の導体基板と第3の導体基板との間にパワー半導体スイッチ素子の主電極ならびにダイオードの電極をそれぞれ接触させてなる第2の並列接続回路と、 A second parallel-connected circuit formed by the main electrodes and the diode electrode of the power semiconductor switching element is brought into contact respectively between the second conductor board and the third conductive substrate,
    第1の並列接続回路と第2の並列接続回路とを、前記第2の導体基板を介して直列接続してなる直列接続回路と、 The first parallel connection circuit of and a second parallel connection circuit, a series connection circuit formed by serially connecting via the second conductor board,
    前記第1,第3の導体基板に挟まれた領域であって前記パワー半導体素子ならびにダイオードが配置された部分を封止する封止樹脂と、からなり、 The first, a sealing resin is third the power semiconductor element and the diode a region between the conductor substrate to seal placement portion consists,
    前記第1,第3の導体基板を直流入力端子とし、該第2の導体基板を出力端子としたことを特徴とする半導体装置。 The first, the third conductor substrate and DC input terminals, the semiconductor device being characterized in that the conductor substrate of the second output terminal.
  2. 前記パワー半導体素子の主電極ならびにダイオードの電極と対向する導体基板との間の接触は、前記封止樹脂の硬化時の収縮圧力による加圧接触であることを特徴とする請求項1に記載の半導体装置。 Contact between the main electrode and the diode electrode facing the conductor substrate of the power semiconductor device, according to claim 1, wherein a by shrinkage pressure during curing of the sealing resin pressure contact semiconductor device.
  3. 前記導体基板の前記パワー半導体素子の主電極ならびにダイオードの電極と対向する部分に突起が形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1 or claim 2, characterized in that projections on the main electrode and the electrode facing the portion of the diode of the power semiconductor element of the conductor substrate is formed.
  4. 前記導体基板の樹脂封止される領域であって前記パワー半導体素子ならびにダイオードが配置されていない部分に、前記封止樹脂と嵌合する凹部および/または凸部が形成されていることを特徴とする請求項1乃至請求項3に記載の半導体装置。 And wherein the portion a region to be sealed with resin of the conductive substrate is the power semiconductor element and the diode is not disposed, the recesses and / or protrusions for mating with the sealing resin is formed the semiconductor device according to claims 1 to 3.
  5. 前記パワー半導体素子およびダイオードの一方の面に形成された電極は、対向する対向する導体基板に接合されたものであることを特徴とする請求項1乃至請求項4に記載の半導体装置。 It said power semiconductor element and the first electrode formed on a surface of the diode, the semiconductor device according to claims 1 to 4, characterized in that joined to the conductor substrate opposite faces.
JP2004320322A 2004-11-04 2004-11-04 Semiconductor device Expired - Fee Related JP4635564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004320322A JP4635564B2 (en) 2004-11-04 2004-11-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004320322A JP4635564B2 (en) 2004-11-04 2004-11-04 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006134990A true true JP2006134990A (en) 2006-05-25
JP4635564B2 JP4635564B2 (en) 2011-02-23

Family

ID=36728281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320322A Expired - Fee Related JP4635564B2 (en) 2004-11-04 2004-11-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4635564B2 (en)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142038A1 (en) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. Semiconductor device
JP2008042089A (en) * 2006-08-09 2008-02-21 Honda Motor Co Ltd Semiconductor device
JP2008042086A (en) * 2006-08-09 2008-02-21 Honda Motor Co Ltd Semiconductor device
WO2009020061A1 (en) * 2007-08-07 2009-02-12 Rohm Co., Ltd. High efficiency module
DE102008054306A1 (en) 2008-06-05 2009-12-17 Mitsubishi Electric Corp. Harzabgedichtete semiconductor device and manufacturing method thereof
WO2010110445A1 (en) * 2009-03-26 2010-09-30 本田技研工業株式会社 Semiconductor device, and apparatus and method for manufacturing semiconductor device
JP2010232365A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Semiconductor device
JP2010239033A (en) * 2009-03-31 2010-10-21 Honda Motor Co Ltd Semiconductor device, and method of manufacturing the same
JP2011003636A (en) * 2009-06-17 2011-01-06 Toyota Motor Corp Semiconductor device
DE112009000447T5 (en) 2008-04-09 2011-03-17 Fuji Electric Systems Co., Ltd. Semiconductor device and process for their preparation
EP2254152A3 (en) * 2009-05-19 2011-04-06 Hamilton Sundstrand Corporation Solid state switch arrangement
JP2011125151A (en) * 2009-12-11 2011-06-23 Toyota Central R&D Labs Inc Power converter
WO2011077781A1 (en) * 2009-12-21 2011-06-30 株式会社日立製作所 Semiconductor device and production method thereof
CN102194788A (en) * 2010-03-18 2011-09-21 万国半导体股份有限公司 Multi-layer lead frame package and method of fabrication
JP2011243929A (en) * 2010-05-21 2011-12-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2012043915A (en) * 2010-08-18 2012-03-01 Mitsubishi Electric Corp Semiconductor power module
WO2012073306A1 (en) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 Power module
CN102693969A (en) * 2012-06-18 2012-09-26 南京银茂微电子制造有限公司 Insulated gate bipolar translator (IGBT) power module
WO2012157069A1 (en) * 2011-05-16 2012-11-22 トヨタ自動車株式会社 Power module
CN103165587A (en) * 2011-12-16 2013-06-19 三星电机株式会社 The semiconductor package
JP2013539919A (en) * 2010-10-13 2013-10-28 アーベーベー・リサーチ・リミテッドAbb Research Ltd. Method of manufacturing a semiconductor module and a semiconductor module
KR101343199B1 (en) 2011-12-07 2013-12-19 삼성전기주식회사 A semiconductor package
EP2704193A1 (en) * 2011-04-19 2014-03-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2014045842A1 (en) * 2012-09-19 2014-03-27 マイクロモジュールテクノロジー株式会社 Semiconductor device
JP2014082274A (en) * 2012-10-15 2014-05-08 Toyota Industries Corp Semiconductor device
JP2014140080A (en) * 2014-05-07 2014-07-31 Rohm Co Ltd High-efficiency module
WO2014132397A1 (en) * 2013-02-28 2014-09-04 新電元工業株式会社 Module, module assembly, and module manufacturing method
JP2014183078A (en) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp Semiconductor device
JP2015053378A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Semiconductor device
WO2015049944A1 (en) * 2013-10-03 2015-04-09 富士電機株式会社 Semiconductor module
JP2015153932A (en) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 Semiconductor module
WO2015176893A1 (en) * 2014-05-21 2015-11-26 Robert Bosch Gmbh Commutation cell
JP2016021558A (en) * 2014-06-19 2016-02-04 パナソニックIpマネジメント株式会社 Electronic device and manufacturing method for the same
CN105590930A (en) * 2016-02-02 2016-05-18 中国第一汽车股份有限公司 IGBT power module used for new energy vehicle
EP3176822A1 (en) * 2015-12-04 2017-06-07 Robert Bosch Gmbh Electrically and thermally efficient power bridge
WO2017130420A1 (en) 2016-01-31 2017-08-03 新電元工業株式会社 Semiconductor module
US10062635B2 (en) 2016-05-04 2018-08-28 Hyundai Motor Company Double-faced cooling-type power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047850A (en) * 2002-07-15 2004-02-12 Mitsubishi Electric Corp Power semiconductor device
JP4438489B2 (en) * 2004-04-13 2010-03-24 富士電機システムズ株式会社 Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047850A (en) * 2002-07-15 2004-02-12 Mitsubishi Electric Corp Power semiconductor device
JP4438489B2 (en) * 2004-04-13 2010-03-24 富士電機システムズ株式会社 Semiconductor device

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142038A1 (en) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. Semiconductor device
US8129836B2 (en) 2006-06-09 2012-03-06 Honda Motor Co., Ltd. Semiconductor device
JP2008042089A (en) * 2006-08-09 2008-02-21 Honda Motor Co Ltd Semiconductor device
JP2008042086A (en) * 2006-08-09 2008-02-21 Honda Motor Co Ltd Semiconductor device
US9431329B2 (en) 2007-08-07 2016-08-30 Rohm Co., Ltd. High efficiency module
JP2009043820A (en) * 2007-08-07 2009-02-26 Rohm Co Ltd High-efficiency module
US9230893B2 (en) 2007-08-07 2016-01-05 Rohm Co., Ltd. High efficiency module including a plurality of MOSFETS
US8928049B2 (en) 2007-08-07 2015-01-06 Rohm Co., Ltd. High efficiency module
US9269656B2 (en) 2007-08-07 2016-02-23 Rohm Co., Ltd. High efficiency module
WO2009020061A1 (en) * 2007-08-07 2009-02-12 Rohm Co., Ltd. High efficiency module
US9653389B2 (en) 2007-08-07 2017-05-16 Rohm Co., Ltd. High efficiency module
US8390041B2 (en) 2007-08-07 2013-03-05 Rohm Co., Ltd. High efficiency module
DE112009000447T5 (en) 2008-04-09 2011-03-17 Fuji Electric Systems Co., Ltd. Semiconductor device and process for their preparation
DE112009000447B4 (en) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Semiconductor device and process for their preparation
US8450845B2 (en) 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
US7772709B2 (en) 2008-06-05 2010-08-10 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
JP2009295794A (en) * 2008-06-05 2009-12-17 Mitsubishi Electric Corp Resin-sealed semiconductor device and manufacturing method thereof
DE102008054306A1 (en) 2008-06-05 2009-12-17 Mitsubishi Electric Corp. Harzabgedichtete semiconductor device and manufacturing method thereof
JP2010232365A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Semiconductor device
WO2010110445A1 (en) * 2009-03-26 2010-09-30 本田技研工業株式会社 Semiconductor device, and apparatus and method for manufacturing semiconductor device
JP2010239033A (en) * 2009-03-31 2010-10-21 Honda Motor Co Ltd Semiconductor device, and method of manufacturing the same
EP2254152A3 (en) * 2009-05-19 2011-04-06 Hamilton Sundstrand Corporation Solid state switch arrangement
US8724325B2 (en) 2009-05-19 2014-05-13 Hamilton Sundstrand Corporation Solid state switch arrangement
JP2011003636A (en) * 2009-06-17 2011-01-06 Toyota Motor Corp Semiconductor device
JP2011125151A (en) * 2009-12-11 2011-06-23 Toyota Central R&D Labs Inc Power converter
WO2011077781A1 (en) * 2009-12-21 2011-06-30 株式会社日立製作所 Semiconductor device and production method thereof
CN102194788A (en) * 2010-03-18 2011-09-21 万国半导体股份有限公司 Multi-layer lead frame package and method of fabrication
JP2011243929A (en) * 2010-05-21 2011-12-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2012043915A (en) * 2010-08-18 2012-03-01 Mitsubishi Electric Corp Semiconductor power module
US8648462B2 (en) 2010-08-18 2014-02-11 Mitsubishi Electric Corporation Semiconductor power module
JP2013539919A (en) * 2010-10-13 2013-10-28 アーベーベー・リサーチ・リミテッドAbb Research Ltd. Method of manufacturing a semiconductor module and a semiconductor module
WO2012073306A1 (en) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 Power module
US9236330B2 (en) 2010-11-29 2016-01-12 Toyota Jidosha Kabushiki Kaisha Power module
CN103229295A (en) * 2010-11-29 2013-07-31 丰田自动车株式会社 Power module
EP2704193A1 (en) * 2011-04-19 2014-03-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US8884411B2 (en) 2011-04-19 2014-11-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN103534805A (en) * 2011-05-16 2014-01-22 丰田自动车株式会社 Power Modules
US8878347B2 (en) 2011-05-16 2014-11-04 Toyota Jidosha Kabushiki Kaisha Power module
WO2012157069A1 (en) * 2011-05-16 2012-11-22 トヨタ自動車株式会社 Power module
KR101343199B1 (en) 2011-12-07 2013-12-19 삼성전기주식회사 A semiconductor package
CN103165587A (en) * 2011-12-16 2013-06-19 三星电机株式会社 The semiconductor package
US8823153B2 (en) * 2011-12-16 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
US20130154070A1 (en) * 2011-12-16 2013-06-20 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
CN102693969A (en) * 2012-06-18 2012-09-26 南京银茂微电子制造有限公司 Insulated gate bipolar translator (IGBT) power module
US9159715B2 (en) 2012-09-19 2015-10-13 Micro Module Technology Co., Ltd. Miniaturized semiconductor device
WO2014045842A1 (en) * 2012-09-19 2014-03-27 マイクロモジュールテクノロジー株式会社 Semiconductor device
JP2014082274A (en) * 2012-10-15 2014-05-08 Toyota Industries Corp Semiconductor device
US9386698B2 (en) 2013-02-28 2016-07-05 Shindengen Electric Manufacturing Co., Ltd. Module, module combined body and module production method
JP5657816B1 (en) * 2013-02-28 2015-01-21 新電元工業株式会社 Module, method for manufacturing a module combined product and modules
CN104160503B (en) * 2013-02-28 2017-03-08 新电元工业株式会社 The method of manufacturing a module, the module and module assembly
WO2014132397A1 (en) * 2013-02-28 2014-09-04 新電元工業株式会社 Module, module assembly, and module manufacturing method
JP2014183078A (en) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp Semiconductor device
JP2015053378A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Semiconductor device
JP5975180B2 (en) * 2013-10-03 2016-08-23 富士電機株式会社 Semiconductor module
US9530707B2 (en) 2013-10-03 2016-12-27 Fuji Electric Co., Ltd. Semiconductor module
WO2015049944A1 (en) * 2013-10-03 2015-04-09 富士電機株式会社 Semiconductor module
JP2015153932A (en) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 Semiconductor module
JP2014140080A (en) * 2014-05-07 2014-07-31 Rohm Co Ltd High-efficiency module
US9871025B2 (en) 2014-05-21 2018-01-16 Robert Bosch Gmbh Commutation cell
WO2015176893A1 (en) * 2014-05-21 2015-11-26 Robert Bosch Gmbh Commutation cell
JP2017523596A (en) * 2014-05-21 2017-08-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Commutation cell
JP2016021558A (en) * 2014-06-19 2016-02-04 パナソニックIpマネジメント株式会社 Electronic device and manufacturing method for the same
EP3176822A1 (en) * 2015-12-04 2017-06-07 Robert Bosch Gmbh Electrically and thermally efficient power bridge
WO2017130420A1 (en) 2016-01-31 2017-08-03 新電元工業株式会社 Semiconductor module
CN105590930A (en) * 2016-02-02 2016-05-18 中国第一汽车股份有限公司 IGBT power module used for new energy vehicle
US10062635B2 (en) 2016-05-04 2018-08-28 Hyundai Motor Company Double-faced cooling-type power module

Also Published As

Publication number Publication date Type
JP4635564B2 (en) 2011-02-23 grant

Similar Documents

Publication Publication Date Title
US20090243089A1 (en) Module including a rough solder joint
US7208833B2 (en) Electronic circuit device having circuit board electrically connected to semiconductor element via metallic plate
US20110037166A1 (en) Semiconductor device and semiconductor device manufacturing method
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US20100065962A1 (en) Power semiconductor module
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
US20130161801A1 (en) Module Including a Discrete Device Mounted on a DCB Substrate
US20100007026A1 (en) Semiconductor device and method of manufacturing the same
US20080093729A1 (en) Semiconductor arrangement, semiconductor module, and method for connecting a semiconductor chip to a ceramic substrate
US20130049204A1 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US20130134572A1 (en) Semiconductor device including cladded base plate
JP2011114176A (en) Power semiconductor device
JPH11204724A (en) Power module
WO2011083737A1 (en) Unit for semiconductor device, and semiconductor device
US20070267739A1 (en) Power Semiconductor Module
JP2004303900A (en) Semiconductor device
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20100134979A1 (en) Power semiconductor apparatus
JP2005123233A (en) Cooling structure of semiconductor device
JP2003017658A (en) Power semiconductor device
JP2000124398A (en) Power semiconductor module
JP2005303018A (en) Semiconductor device
JP2012191010A (en) Semiconductor device and method of manufacturing the same
JP2010027814A (en) Power semiconductor device
JP2007173680A (en) Semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees