JP4007304B2 - Semiconductor device cooling structure - Google Patents

Semiconductor device cooling structure Download PDF

Info

Publication number
JP4007304B2
JP4007304B2 JP2003353412A JP2003353412A JP4007304B2 JP 4007304 B2 JP4007304 B2 JP 4007304B2 JP 2003353412 A JP2003353412 A JP 2003353412A JP 2003353412 A JP2003353412 A JP 2003353412A JP 4007304 B2 JP4007304 B2 JP 4007304B2
Authority
JP
Japan
Prior art keywords
semiconductor device
cooler
cooling structure
guide portion
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003353412A
Other languages
Japanese (ja)
Other versions
JP2005123233A (en
Inventor
信之 加藤
中瀬　　好美
真光　　邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003353412A priority Critical patent/JP4007304B2/en
Publication of JP2005123233A publication Critical patent/JP2005123233A/en
Application granted granted Critical
Publication of JP4007304B2 publication Critical patent/JP4007304B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造に関する。   The present invention provides a cooling structure for a semiconductor device comprising a pair of heat sinks provided on both sides of a heating element and a semiconductor device in which almost the entire device is molded with resin in contact with a cooler via an insulating material About.

この種の冷却構造に用いられる半導体装置としては、一般に、発熱素子と、この発熱素子の両面から放熱するための一対の放熱板とを備える装置であって当該装置のほぼ全体を樹脂でモールドしたものが提案されている（たとえば、特許文献１参照）。   A semiconductor device used for this type of cooling structure is generally a device including a heating element and a pair of heat sinks for radiating heat from both sides of the heating element, and almost the entire device is molded with resin. The thing is proposed (for example, refer patent document 1).

このような半導体装置は、一対の放熱板の両側に、絶縁材を介して冷却器を設けることで、放熱性の向上を図るようにしている。図６は、このような半導体装置の冷却構造の一般的な断面構成を示す概略断面図である。   In such a semiconductor device, the heat dissipation is improved by providing coolers on both sides of the pair of heat sinks via an insulating material. FIG. 6 is a schematic cross-sectional view showing a general cross-sectional configuration of such a cooling structure of a semiconductor device.

図６に示される半導体装置１００’において、発熱素子１０の下面には接合材５０を介して放熱板としての下側ヒートシンク２０が接合され、発熱素子１０の上面には、接合材５０、ヒートシンクブロック４０、接合材５０を介して放熱板としての上側ヒートシンク３０が接合されている。そして、半導体装置１００’は、装置のほぼ全体が樹脂６０にてモールドされている。   In the semiconductor device 100 ′ shown in FIG. 6, the lower heat sink 20 as a heat sink is bonded to the lower surface of the heating element 10 via the bonding material 50, and the bonding material 50 and the heat sink block are bonded to the upper surface of the heating element 10. 40, the upper heat sink 30 as a heat sink is joined via the joining material 50. The semiconductor device 100 ′ is almost entirely molded with the resin 60.

ここで、半導体装置１００’においては、下側ヒートシンク２０の下面および上側ヒートシンク３０の上面が、樹脂６０から露出しており、これらヒートシンク２０、３０の露出面に対して、絶縁材１１０を介して冷却器１２０が接触している。   Here, in the semiconductor device 100 ′, the lower surface of the lower heat sink 20 and the upper surface of the upper heat sink 30 are exposed from the resin 60, and the exposed surfaces of the heat sinks 20, 30 are interposed via the insulating material 110. The cooler 120 is in contact.

このように、図６においては、下側から、冷却器１２０、絶縁材１１０、半導体装置１００’、絶縁材１１０、冷却器１２０という積層構成を有する冷却構造となっている。ここで、たとえばネジ等の締結手段等を用いて、上下の冷却器１２０によって半導体装置１００’が挟み込まれた形で固定されている。   As described above, in FIG. 6, the cooling structure has a stacked configuration of the cooler 120, the insulating material 110, the semiconductor device 100 ′, the insulating material 110, and the cooler 120 from the lower side. Here, the semiconductor device 100 ′ is fixed by being sandwiched by the upper and lower coolers 120 using fastening means such as screws.

また、この冷却構造では、絶縁材１１０の両側にはグリースを塗布して密着させており、半導体装置１００’は、リードフレーム７０や端子２１、３１を介して、ブスバーや回路基板に接続される。   Further, in this cooling structure, grease is applied and adhered to both sides of the insulating material 110, and the semiconductor device 100 ′ is connected to the bus bar and the circuit board via the lead frame 70 and the terminals 21 and 31. .

そして、発熱素子１０からの熱は、両面のヒートシンク２０、３０を介して冷却器１２０へ放熱される。そして、冷却器１２０によりヒートシンク２０、３０は冷却されることで、放熱特性を高めている。なお、冷却器１２０は、たとえばアルミニウム（Ａｌ）等からなり、内部を冷却水が流れる水冷式やフィンを有する空冷式等のものである。
特開２００３−１１００６４号公報 The heat from the heating element 10 is radiated to the cooler 120 via the heat sinks 20 and 30 on both sides. And the heat sink 20 and 30 are cooled by the cooler 120, and the heat dissipation characteristic is improved. The cooler 120 is made of, for example, aluminum (Al) or the like, and is a water-cooled type in which cooling water flows or an air-cooled type having fins.
JP 2003-110064 A

しかしながら、上記図６に示されるような従来の冷却構造では、半導体装置１００’を一対の冷却器１２０、１２０で締め付け力によって狭持した構成であるため、組み付け工程の時に、半導体装置１００’が落下する可能性がある。   However, in the conventional cooling structure as shown in FIG. 6, the semiconductor device 100 ′ is sandwiched by a pair of coolers 120 and 120 by a clamping force. There is a possibility of falling.

また、外部のたとえばブスバーと冷却器１２０とが振動などにより位置がずれた場合、半導体装置１００’の熱が冷却されなくなってしまう。つまり、半導体装置１００’は、冷却器１２０が歪んだりしても、同じように冷却器１２０の間で所定の位置にある必要がある。   In addition, when the external bus bar and the cooler 120 are displaced from each other due to vibration or the like, the heat of the semiconductor device 100 ′ is not cooled. That is, the semiconductor device 100 ′ needs to be at a predetermined position between the coolers 120 even if the coolers 120 are distorted.

また、絶縁材１１０も、グリースの密着力と冷却器１２０間の締め付けのみで固定されており、熱サイクルなどにより密着強度が落ちたり、冷却器１２０がクリープして応力緩和して締め付け力が弱くなったりすると、取り付け方向によっては、落下したりずれたりする可能性がある。   Further, the insulating material 110 is also fixed only by the adhesion force of the grease and the tightening between the coolers 120, and the adhesion strength is reduced due to a thermal cycle or the like, and the cooler 120 creeps to relieve the stress and weaken the tightening force. If it becomes, it may fall or shift depending on the mounting direction.

本発明は上記事情に鑑みてなされたものであり、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造において、半導体装置と冷却器との相対的な位置ずれを防止することを目的とする。   The present invention has been made in view of the above circumstances, and a semiconductor device provided with a pair of heat sinks provided on both surfaces of a heat generating element and molded almost entirely with resin is provided with a cooler via an insulating material. An object of the present invention is to prevent relative displacement between the semiconductor device and the cooler in the cooling structure of the semiconductor device in contact with the semiconductor device.

上記目的を達成するため、請求項１に記載の発明によれば、発熱素子（１０）と、この発熱素子（１０）の両面から放熱するための一対の放熱板（２０、３０）とを備える装置であって当該装置のほぼ全体を樹脂（６０）でモールドした半導体装置（１００）が、絶縁材（１１０）を介して冷却器（１２０）と接触している半導体装置の冷却構造において、半導体装置（１００）の外周には、半導体装置（１００）と冷却器（１２０）との相対的な位置関係を規制するためのガイド部（１５０）が設けられていることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the heat generating element (10) and a pair of heat dissipating plates (20, 30) for radiating heat from both surfaces of the heat generating element (10) are provided. In a cooling structure of a semiconductor device in which a semiconductor device (100) in which almost the entire device is molded with a resin (60) is in contact with a cooler (120) through an insulating material (110), the semiconductor A guide part (150) for regulating the relative positional relationship between the semiconductor device (100) and the cooler (120) is provided on the outer periphery of the device (100).

それによれば、半導体装置（１００）の外周に設けられているガイド部（１５０）により、半導体装置（１００）と冷却器（１２０）との相対的な位置関係が規制される。   According to this, the relative positional relationship between the semiconductor device (100) and the cooler (120) is regulated by the guide portion (150) provided on the outer periphery of the semiconductor device (100).

よって、本発明によれば、発熱素子（１０）の両面に設けられた一対の放熱板（２０、３０）とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置（１００）が、絶縁材（１１０）を介して冷却器（１２０）と接触している半導体装置の冷却構造において、半導体装置（１００）と冷却器（１２０）との相対的な位置ずれを防止することができる。   Therefore, according to the present invention, a semiconductor device (100) including a pair of heat sinks (20, 30) provided on both surfaces of the heat generating element (10) and molding almost the entire device with a resin includes an insulating material. In the cooling structure of the semiconductor device that is in contact with the cooler (120) via (110), the relative displacement between the semiconductor device (100) and the cooler (120) can be prevented.

ここで、請求項２に記載の発明のように、請求項１に記載の半導体装置の冷却構造においては、ガイド部（１５０）は、半導体装置（１００）の片面側もしくは両面側に設けられたものにできる。   Here, as in the invention described in claim 2, in the semiconductor device cooling structure according to claim 1, the guide portion (150) is provided on one side or both sides of the semiconductor device (100). Can be a thing.

また、請求項３に記載の発明のように、請求項１または請求項２に記載の半導体装置の冷却構造において、ガイド部（１５０）は、樹脂（６０）により成形されたものにすることができる。   Further, as in the invention described in claim 3, in the cooling structure of the semiconductor device according to claim 1 or 2, the guide portion (150) is made of resin (60). it can.

また、この種の冷却構造においては、複数個の半導体装置を冷却器を介在させた形で積層する構造が採用されることが多い。つまり、冷却器、半導体装置、冷却器、半導体装置、冷却器、半導体装置、……、というように積層される。   In this type of cooling structure, a structure in which a plurality of semiconductor devices are stacked with a cooler interposed is often employed. That is, a cooler, a semiconductor device, a cooler, a semiconductor device, a cooler, a semiconductor device, and so on are stacked.

請求項４に記載の発明は、そのような積層構造を採る場合において、好適な構成を提供するものである。   The invention described in claim 4 provides a preferable configuration when such a laminated structure is adopted.

すなわち、請求項４に記載の発明では、請求項１〜請求項３に記載の半導体装置の冷却構造において、ガイド部（１５０）は、冷却器（１２０）の周囲にて半導体装置（１００）から突出する壁状のものであり、ガイド部（１５０）の高さは、絶縁材（１１０）の厚さと冷却器（１２０）の厚さの半分の厚さとの合計厚さ以下の大きさであることを特徴としている。   That is, in the invention according to claim 4, in the cooling structure for the semiconductor device according to claims 1 to 3, the guide portion (150) is formed around the cooler (120) from the semiconductor device (100). The height of the guide part (150) is not more than the total thickness of the thickness of the insulating material (110) and half the thickness of the cooler (120). It is characterized by that.

それによれば、積層されて隣接する冷却構造の間において、冷却器（１２０）と半導体装置（１００）との間に隙間を生じることがなく、冷却器（１２０）による冷却を適切に行うことができる。   According to this, there is no gap between the cooler (120) and the semiconductor device (100) between the stacked cooling structures adjacent to each other, and cooling by the cooler (120) can be appropriately performed. it can.

もし、ガイド部（１５０）の高さが、本発明にて規定されている大きさよりも大きい場合には、積層されて隣接する冷却構造の間で、冷却器（１２０）と半導体装置（１００）との間に隙間を生じてしまう。   If the height of the guide portion (150) is larger than the size specified in the present invention, the cooler (120) and the semiconductor device (100) are stacked between adjacent cooling structures. There will be a gap between them.

また、請求項５に記載の発明では、請求項１〜請求項３に記載の半導体装置の冷却構造において、ガイド部（１５０）は、半導体装置（１００）の両面に設けられており、半導体装置（１００）の一面側では、半導体装置（１００）の１辺に、ガイド部（１５０）が配置されており、半導体装置（１００）の他面側では、半導体装置（１００）の一面側にてガイド部（１５０）が配置されている１辺とは反対側の１辺に、ガイド部（１５０）が配置されていることを特徴としている。   According to a fifth aspect of the present invention, in the semiconductor device cooling structure according to the first to third aspects, the guide portions (150) are provided on both sides of the semiconductor device (100). On one surface side of (100), a guide part (150) is arranged on one side of the semiconductor device (100), and on the other surface side of the semiconductor device (100), on one surface side of the semiconductor device (100). The guide part (150) is arranged on one side opposite to the one side on which the guide part (150) is arranged.

冷却構造におけるガイド部（１５０）の配置構成としては、このような構成を採用することもできる。   Such a configuration can also be adopted as an arrangement configuration of the guide portion (150) in the cooling structure.

ここで、請求項６に記載の発明では、請求項５に記載された半導体装置の冷却構造において、ガイド部（１５０）は、冷却器（１２０）の周囲にて半導体装置（１００）から突出する壁状のものであり、ガイド部（１５０）の高さは、絶縁材（１１０）の厚さの２倍の厚さと冷却器（１２０）の厚さとの合計厚さの大きさと同じであることを特徴としている。   Here, in the invention described in claim 6, in the semiconductor device cooling structure described in claim 5, the guide portion (150) projects from the semiconductor device (100) around the cooler (120). It is wall-shaped, and the height of the guide part (150) is the same as the total thickness of twice the thickness of the insulating material (110) and the thickness of the cooler (120). It is characterized by.

請求項５に記載の半導体装置の冷却構造おいて、本発明のようにガイド部（１５０）の高さを規定すれば、上記請求項４に記載の冷却構造と同様に、積層されて隣接する冷却構造の間において、冷却器（１２０）と半導体装置（１００）との間に隙間を生じることがなく、冷却器（１２０）による冷却を適切に行うことができる。つまり、本発明の冷却構造も、積層時に好適なものである。   In the cooling structure for a semiconductor device according to claim 5, if the height of the guide portion (150) is defined as in the present invention, they are stacked and adjacent to each other as in the cooling structure according to claim 4. There is no gap between the cooling device (120) and the semiconductor device (100) between the cooling structures, and cooling by the cooling device (120) can be performed appropriately. That is, the cooling structure of the present invention is also suitable for stacking.

また、請求項７に記載の発明のように、請求項１〜請求項３に記載の半導体装置の冷却構造において、半導体装置（１００）は、その平面形状が矩形状であり、半導体装置（１００）の４辺に対応してガイド部（１５０）が設けられたものにすることができる。   Further, as in the invention described in claim 7, in the semiconductor device cooling structure according to claims 1 to 3, the semiconductor device (100) has a rectangular planar shape, and the semiconductor device (100). ) Are provided with guide portions (150) corresponding to the four sides.

ここで、請求項８に記載の発明では、請求項７に記載の半導体装置の冷却構造において、ガイド部（１５０）は、半導体装置（１００）から突出する壁状のものであり、ガイド部（１５０）の高さは、絶縁材（１１０）の厚さ以下の大きさであることを特徴としている。   Here, in the invention according to claim 8, in the cooling structure for a semiconductor device according to claim 7, the guide portion (150) is a wall-like member protruding from the semiconductor device (100), and the guide portion ( 150) is characterized in that it is not larger than the thickness of the insulating material (110).

請求項７に記載の半導体装置の冷却構造において、もし、ガイド部（１５０）の高さが絶縁材（１１０）の厚さよりも大きいと、冷却器（１２０）と半導体装置（１００）との間で隙間を生じてしまう。   8. The cooling structure for a semiconductor device according to claim 7, wherein if the height of the guide portion (150) is larger than the thickness of the insulating material (110), the cooling device (120) and the semiconductor device (100) are arranged. Will create a gap.

それに対して、本発明のようにガイド部（１５０）の高さを絶縁材（１１０）の厚さ以下の大きさとすれば、冷却器（１２０）と半導体装置（１００）との間に隙間を生じることがなく、冷却器（１２０）による冷却を適切に行うことができる。   On the other hand, if the height of the guide portion (150) is set to be equal to or smaller than the thickness of the insulating material (110) as in the present invention, a gap is formed between the cooler (120) and the semiconductor device (100). It does not occur and cooling by the cooler (120) can be performed appropriately.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の冷却構造Ｓ１の概略断面構成を示す図である。まず、本冷却構造Ｓ１における半導体装置１００について説明する。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a cooling structure S1 for a semiconductor device according to a first embodiment of the present invention. First, the semiconductor device 100 in the cooling structure S1 will be described.

この図１に示すように、本実施形態の半導体装置１００は、発熱素子としての半導体チップ１０と、放熱板としての下側ヒートシンク２０および上側ヒートシンク３０と、放熱ブロックとしてのヒートシンクブロック４０と、これらの間に介在する接合材５０と、これらをモールドする樹脂６０とを備えて構成されている。   As shown in FIG. 1, the semiconductor device 100 of this embodiment includes a semiconductor chip 10 as a heat generating element, a lower heat sink 20 and an upper heat sink 30 as heat sinks, a heat sink block 40 as heat sinks, and these And a bonding material 50 interposed therebetween and a resin 60 for molding them.

この構成の場合、半導体チップ１０の下面と下側ヒートシンク２０の上面との間は、接合材である例えばはんだ５０によって接合されている。そして、半導体チップ１０の上面とヒートシンクブロック４０の下面との間も、接合材である例えばはんだ５０によって接合されている。   In the case of this configuration, the lower surface of the semiconductor chip 10 and the upper surface of the lower heat sink 20 are joined by, for example, a solder 50 that is a joining material. The upper surface of the semiconductor chip 10 and the lower surface of the heat sink block 40 are also bonded together by, for example, solder 50 that is a bonding material.

さらに、ヒートシンクブロック４０の上面と上側ヒートシンク３０の下面との間も、接合材である例えばはんだ５０によって接合されている。なお、接合材５０としては、はんだ以外にも、たとえば導電性接着剤等であってもよい。   Further, the upper surface of the heat sink block 40 and the lower surface of the upper heat sink 30 are also bonded by, for example, solder 50 which is a bonding material. In addition to the solder, the bonding material 50 may be, for example, a conductive adhesive.

これにより、上記構成においては、半導体チップ１０の上面では、接合材５０、ヒートシンクブロック４０、接合材５０および上側ヒートシンク３０を介して放熱が行われ、半導体チップ１０の下面では、接合材５０から下側ヒートシンク２０を介して放熱が行われる構成となっている。   Thus, in the above configuration, heat is radiated on the upper surface of the semiconductor chip 10 via the bonding material 50, the heat sink block 40, the bonding material 50 and the upper heat sink 30, and on the lower surface of the semiconductor chip 10 from the bonding material 50. Heat is dissipated through the side heat sink 20.

なお、発熱素子１０としては、特に限定されるものではないが、本実施形態において発熱素子として用いられている上記半導体チップ１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成されている。この場合、半導体チップ１０のデバイス構造を、トレンチゲートタイプとすることが好ましい。もちろん、他のタイプのデバイス構造を用いるように構成しても良い。   The heating element 10 is not particularly limited, but the semiconductor chip 10 used as the heating element in this embodiment is a power semiconductor element such as an IGBT (insulated gate bipolar transistor) or a thyristor. It is composed of In this case, the device structure of the semiconductor chip 10 is preferably a trench gate type. Of course, other types of device structures may be used.

上記半導体チップ１０の形状は、たとえば矩形状の薄板状とすることができる。また、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば銅合金もしくはアルミ合金等の熱伝導性及び電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。   The shape of the semiconductor chip 10 can be, for example, a rectangular thin plate. The lower heat sink 20, the upper heat sink 30, and the heat sink block 40 are made of a metal having good thermal conductivity and electrical conductivity, such as a copper alloy or an aluminum alloy. Further, as the heat sink block 40, a general iron alloy may be used.

この構成の場合、下側ヒートシンク２０および上側ヒートシンク３０は、半導体チップ１０の図示しない各主電極（たとえば、コレクタ電極やエミッタ電極等）に接合材であるはんだ５０を介して電気的にも接続されている。   In the case of this configuration, the lower heat sink 20 and the upper heat sink 30 are also electrically connected to each main electrode (not shown) of the semiconductor chip 10 (for example, a collector electrode and an emitter electrode) via a solder 50 as a bonding material. ing.

また、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が図１中の右方へ向けて延びるように突設されている。   Further, the lower heat sink 20 can be a substantially rectangular plate as a whole, for example. Further, the lower heat sink 20 is provided with a terminal portion 21 protruding so as to extend rightward in FIG.

また、ヒートシンクブロック４０は、たとえば、半導体チップ１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。   The heat sink block 40 may be a rectangular plate having a size that is slightly smaller than the semiconductor chip 10, for example.

さらに、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成されており、端子部３１が右方へ向けて延びるように突設されている。   Further, the upper heat sink 30 is also formed of, for example, a substantially rectangular plate material as a whole, and is provided so that the terminal portion 31 extends toward the right.

ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれブスバーや回路基板等の外部配線部材との接続を行うために設けられているものである。   Here, the terminal portion 21 of the lower heat sink 20 and the terminal portion 31 of the upper heat sink 30 are provided for connection to external wiring members such as bus bars and circuit boards, respectively.

さらに、図１に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体チップ１０およびヒートシンクブロック４０の周囲部分には、樹脂６０が充填封止されている。   Further, as shown in FIG. 1, a resin 60 is filled and sealed in the gap between the pair of heat sinks 20 and 30 and the peripheral portions of the semiconductor chip 10 and the heat sink block 40.

この樹脂６０はたとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等を樹脂６０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。   For this resin 60, a normal molding material such as an epoxy resin can be employed. In addition, when the heat sinks 20, 30 and the like are molded with the resin 60, a mold (not shown) composed of upper and lower molds is used and can be easily performed by a transfer molding method.

また、樹脂６０内において、半導体チップ１０とリードフレーム７０とは、ワイヤ８０によって結線され、電気的に接続されている。このワイヤ８０はワイヤボンディング等により形成され、金やアルミ等からなるものである。   In the resin 60, the semiconductor chip 10 and the lead frame 70 are connected by a wire 80 and are electrically connected. The wire 80 is formed by wire bonding or the like and is made of gold, aluminum, or the like.

次に、上記した構成の半導体装置１００の製造方法について、図１を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、半導体チップ１０とヒートシンクブロック４０をはんだ付けする工程を実行する。   Next, a method for manufacturing the semiconductor device 100 configured as described above will be briefly described with reference to FIG. First, a process of soldering the semiconductor chip 10 and the heat sink block 40 to the upper surface of the lower heat sink 20 is executed.

この場合、下側ヒートシンク２０の上面に、たとえば、はんだ箔を介して半導体チップ１０を積層するとともに、この半導体チップ１０の上にはんだ箔を介してヒートシンクブロック４０を積層する。この後、加熱装置（リフロー装置）によって上記はんだ箔を溶融させてから、硬化させる。   In this case, for example, the semiconductor chip 10 is stacked on the upper surface of the lower heat sink 20 via a solder foil, and the heat sink block 40 is stacked on the semiconductor chip 10 via the solder foil. Thereafter, the solder foil is melted by a heating device (reflow device) and then cured.

続いて、半導体チップ１０の制御電極（例えばゲートパッド等）とリードフレーム７０とをワイヤボンディングする工程を実行する。これにより、ワイヤ８０によって半導体チップ１０の制御電極とリードフレーム７０とが結線され電気的に接続される。   Subsequently, a process of wire bonding the control electrode (eg, gate pad) of the semiconductor chip 10 and the lead frame 70 is performed. Thus, the control electrode of the semiconductor chip 10 and the lead frame 70 are connected and electrically connected by the wire 80.

次いで、ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。   Next, a process of soldering the upper heat sink 30 on the heat sink block 40 is performed. In this case, the upper heat sink 30 is placed on the heat sink block 40 via a solder foil. Then, the solder foil is melted by a heating device and then cured.

こうして溶融したはんだ箔が硬化すれば、硬化したはんだ５０が接合材５０として構成されることになる。そして、この接合材５０を介して、下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続が完了する。   When the melted solder foil is cured, the cured solder 50 is configured as the bonding material 50. The bonding and electrical / thermal connection among the lower heat sink 20, the semiconductor chip 10, the heat sink block 40, and the upper heat sink 30 are completed via the bonding material 50.

しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間及び外周部に樹脂６０を充填する工程（モールド工程）を実行する。これにより、図１に示されるように、ヒートシンク２０、３０の隙間及び外周部等に、樹脂６０が充填封止される。   Thereafter, using a molding die (not shown), a step (molding step) of filling the gap 60 and the outer peripheral portion of the heat sinks 20 and 30 with the resin 60 is performed. As a result, as shown in FIG. 1, the resin 60 is filled and sealed in the gaps, the outer periphery, and the like of the heat sinks 20 and 30.

そして、樹脂６０が硬化した後、成形型内から半導体装置１００を取り出せば、半導体装置１００が完成する。   Then, after the resin 60 is cured, the semiconductor device 100 is completed by removing the semiconductor device 100 from the mold.

なお、半導体装置１００においては、上記構成の場合、下側ヒートシンク２０の下面及び上側ヒートシンク３０の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク２０、３０の放熱性が高められている。   In the semiconductor device 100, in the case of the above configuration, the lower surface of the lower heat sink 20 and the upper surface of the upper heat sink 30 are resin-molded so as to be exposed. Thereby, the heat dissipation of the heat sinks 20 and 30 is improved.

このような半導体装置１００の両面、すなわち、樹脂６０から露出する下側ヒートシンク２０の下面及び上側ヒートシンク３０の上面には、それぞれ、絶縁材としての絶縁板１１０を介して、冷却器１２０が接触している。それにより、本実施形態の冷却構造Ｓ１が構成されている。   The cooler 120 is in contact with both surfaces of the semiconductor device 100, that is, the lower surface of the lower heat sink 20 exposed from the resin 60 and the upper surface of the upper heat sink 30 via an insulating plate 110 as an insulating material. ing. Thereby, cooling structure S1 of this embodiment is comprised.

ここで、絶縁板１１０は、たとえばアルミナ等のセラミック等からなる電気絶縁性を有する板である。また、冷却器１２０は、たとえばアルミニウム（Ａｌ）等からなり、内部を冷却水が流れる水冷式やフィンを有する空冷式等のものである。   Here, the insulating plate 110 is an electrically insulating plate made of ceramic such as alumina. The cooler 120 is made of, for example, aluminum (Al) or the like, and is a water-cooled type in which cooling water flows or an air-cooled type having fins.

このように、図１に示される本実施形態の半導体装置の冷却構造Ｓ１においては、下側から、冷却器１２０、絶縁材１１０、半導体装置１００、絶縁材１１０、冷却器１２０という積層構成を有する冷却構造となっている。   As described above, the semiconductor device cooling structure S1 of the present embodiment shown in FIG. 1 has a stacked configuration of the cooler 120, the insulating material 110, the semiconductor device 100, the insulating material 110, and the cooler 120 from the lower side. It has a cooling structure.

ここで、たとえばネジ等の締結手段等を用いて、上下の冷却器１２０によって半導体装置１００が挟み込まれた形で固定されている。また、この冷却構造では、絶縁材１１０の両側にはグリースを塗布して密着させており、半導体装置１００は、リードフレーム７０や端子２１、３１を介して、ブスバーや回路基板に接続される。   Here, the semiconductor device 100 is fixed by being sandwiched by upper and lower coolers 120 using, for example, fastening means such as screws. Further, in this cooling structure, grease is applied and adhered to both sides of the insulating material 110, and the semiconductor device 100 is connected to the bus bar and the circuit board via the lead frame 70 and the terminals 21 and 31.

この冷却構造Ｓ１は、冷却器１２０、絶縁板１１０、半導体装置１００、絶縁板１１０、冷却器１２０というように積層するとともに、絶縁板１００の両面にグリース等を介在させた状態となるように組み付けた後、たとえばネジ等の締結手段等を用いて、上下の冷却器１２０によって半導体装置１００’が挟み込むように締め付け固定することで形成することができる。   The cooling structure S1 is laminated such that the cooler 120, the insulating plate 110, the semiconductor device 100, the insulating plate 110, and the cooler 120, and is assembled so that grease or the like is interposed on both surfaces of the insulating plate 100. After that, for example, by using fastening means such as screws, the upper and lower coolers 120 can be fastened and fixed so that the semiconductor device 100 ′ is sandwiched.

そして、発熱素子１０からの熱は、両面のヒートシンク２０、３０を介して冷却器１２０へ放熱される。そして、冷却器１２０によりヒートシンク２０、３０は冷却されることで、放熱特性を高めている。   The heat from the heating element 10 is radiated to the cooler 120 through the heat sinks 20 and 30 on both sides. And the heat sink 20 and 30 are cooled by the cooler 120, and the thermal radiation characteristic is improved.

ここにおいて、本実施形態の冷却構造Ｓ１では、半導体装置１００の外周には、半導体装置１００と冷却器１２０との相対的な位置関係を規制するためのガイド部１５０が設けられている。   Here, in the cooling structure S <b> 1 of the present embodiment, a guide portion 150 for regulating the relative positional relationship between the semiconductor device 100 and the cooler 120 is provided on the outer periphery of the semiconductor device 100.

このガイド部１５０は、半導体装置１００の片面のみに設けられていてもよいが、本実施形態では、図１に示されるように、半導体装置１００の上下両面に、ガイド部１５０が設けられている。   The guide portion 150 may be provided only on one side of the semiconductor device 100. However, in the present embodiment, the guide portion 150 is provided on both upper and lower surfaces of the semiconductor device 100 as shown in FIG. .

また、本実施形態では、このガイド部１５０は、半導体装置１００における樹脂６０により成形されたものである。このようなガイド部１５０は、樹脂６０の成形型を改良することにより容易に作製することができる。なお、ガイド部１５０はセラミック等の別部材により形成されていてもよい。   In the present embodiment, the guide portion 150 is formed by the resin 60 in the semiconductor device 100. Such a guide part 150 can be easily manufactured by improving the mold of the resin 60. Note that the guide portion 150 may be formed of another member such as ceramic.

そして、このガイド部１５０は、冷却器１２０の周囲にて半導体装置１００から突出する壁状のものである。ここで、ガイド部１５０の高さは、絶縁板１１０の厚さｔ２と冷却器１２０の厚さｔ１の半分の厚さｔ１／２との合計厚さ（ｔ１／２＋ｔ２）以下の大きさとすることが好ましい。   The guide portion 150 is a wall-like member protruding from the semiconductor device 100 around the cooler 120. Here, the height of the guide portion 150 is set to a size equal to or less than the total thickness (t1 / 2 + t2) of the thickness t2 of the insulating plate 110 and the thickness t1 / 2 that is half the thickness t1 of the cooler 120. Is preferred.

実際には、一対の冷却器１２０、１２０は、図１中の紙面垂直方向に延びるものであり、これら一対の冷却器１２０、１２０の間に、複数個の半導体装置１００が紙面垂直方向に配列して設けられている。   Actually, the pair of coolers 120 and 120 extend in the direction perpendicular to the paper surface in FIG. 1, and a plurality of semiconductor devices 100 are arranged between the pair of coolers 120 and 120 in the direction perpendicular to the paper surface. Is provided.

つまり、図１において、半導体装置１００の左右端部に位置する一対のガイド部１５０は、図中の上方に突出するとともに、紙面垂直方向（つまり、冷却器１２０の長手方向）に平行に延びる壁形状を有するものとなっている。   That is, in FIG. 1, the pair of guide portions 150 located at the left and right ends of the semiconductor device 100 protrudes upward in the drawing and extends parallel to the direction perpendicular to the paper surface (that is, the longitudinal direction of the cooler 120). It has a shape.

それによって、たとえば冷却構造Ｓ１を、図１に示される状態から９０度回転させて横に寝かせた状態としても、半導体装置１００が冷却器１２０からずれたり、絶縁板１１０が落下することがない。   Thereby, for example, even when the cooling structure S1 is rotated 90 degrees from the state shown in FIG. 1 and laid down sideways, the semiconductor device 100 is not displaced from the cooler 120 and the insulating plate 110 does not fall.

このように、本実施形態によれば、半導体チップ（発熱素子）１０と、この半導体チップ１０の両面から放熱するための一対のヒートシンク（放熱板）２０、３０とを備える装置であって当該装置のほぼ全体を樹脂６０でモールドした半導体装置１００が、絶縁板（絶縁材）１１０を介して冷却器１２０と接触している半導体装置の冷却構造において、半導体装置１００の外周に、半導体装置１００と冷却器１２０との相対的な位置関係を規制するためのガイド部１５０が設けられていることを特徴とする半導体装置の冷却構造Ｓ１が提供される。   As described above, according to the present embodiment, the device includes the semiconductor chip (heat generating element) 10 and the pair of heat sinks (heat radiating plates) 20 and 30 for radiating heat from both surfaces of the semiconductor chip 10. In the cooling structure of the semiconductor device in which the semiconductor device 100 molded almost entirely with the resin 60 is in contact with the cooler 120 via the insulating plate (insulating material) 110, the semiconductor device 100 and A semiconductor device cooling structure S1 is provided, characterized in that a guide portion 150 for restricting the relative positional relationship with the cooler 120 is provided.

それによれば、半導体装置１００の外周に設けられているガイド部１５０により、半導体装置１００と冷却器１２０との相対的な位置関係が規制されるため、半導体装置１００と冷却器１２０との相対的な位置ずれを防止することができる。   According to this, since the relative positional relationship between the semiconductor device 100 and the cooler 120 is regulated by the guide portion 150 provided on the outer periphery of the semiconductor device 100, the relative relationship between the semiconductor device 100 and the cooler 120 is determined. Misalignment can be prevented.

また、この種の冷却構造においては、複数個の半導体装置を冷却器を介在させた形で積層する構造が採用されることが多い。つまり、冷却器、半導体装置、冷却器、半導体装置、冷却器、半導体装置、……、というように積層される。   In this type of cooling structure, a structure in which a plurality of semiconductor devices are stacked with a cooler interposed is often employed. That is, a cooler, a semiconductor device, a cooler, a semiconductor device, a cooler, a semiconductor device, and so on are stacked.

図２は、本実施形態の冷却構造Ｓ１を複数個積層した状態を示す概略断面図である。このように、複数個の冷却構造Ｓ１が積層されてモジュールを形成した状態でとして使用されることが多い。   FIG. 2 is a schematic cross-sectional view showing a state in which a plurality of cooling structures S1 of this embodiment are stacked. In this way, a plurality of cooling structures S1 are often stacked to form a module.

ここで、上述したように、本実施形態では、好ましい形態として、ガイド部１５０の高さを、絶縁板（絶縁材）１１０の厚さｔ２と冷却器１２０の厚さｔ１の半分の厚さｔ１／２との合計厚さ（ｔ１／２＋ｔ２）以下の大きさとしている（図１参照）。   Here, as described above, in the present embodiment, as a preferred embodiment, the height of the guide portion 150 is set to a thickness t1 that is half the thickness t2 of the insulating plate (insulating material) 110 and the thickness t1 of the cooler 120. The total thickness is less than or equal to / 2 (t1 / 2 + t2) (see FIG. 1).

そのため、図２に示されるような積層モジュールを構成した場合において、積層されて隣接する冷却構造Ｓ１の間にて、冷却器１２０と半導体装置１００との間に隙間を生じることがなく、冷却器１２０による冷却を適切に行うことができる。   Therefore, in the case where a stacked module as shown in FIG. 2 is configured, there is no gap between the cooler 120 and the semiconductor device 100 between the stacked and adjacent cooling structures S1, and the cooler Cooling by 120 can be performed appropriately.

もし、ガイド部１５０の高さが、上記のように規定した大きさよりも大きい場合には、積層されて隣接する冷却構造Ｓ１の間で、冷却器１２０と半導体装置１００との間に隙間を生じてしまうことは、図２から明らかである。   If the height of the guide portion 150 is larger than the size defined as described above, a gap is generated between the cooler 120 and the semiconductor device 100 between the stacked cooling structures S1 adjacent to each other. It is clear from FIG.

以上述べてきたように、本実施形態によれば、半導体装置１００や絶縁板１１０の落下防止やずれ防止のためのガイド部１５０を半導体装置１００に設けることによって、冷却構造や積層モジュールとしての信頼性を高めることができる。   As described above, according to the present embodiment, the semiconductor device 100 is provided with the guide portion 150 for preventing the semiconductor device 100 and the insulating plate 110 from being dropped or displaced, thereby providing reliability as a cooling structure or a stacked module. Can increase the sex.

（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置の冷却構造Ｓ２を示す概略断面図である。ここでは、上記実施形態と相違するところを中心に述べることにする。 (Second Embodiment)
FIG. 3 is a schematic sectional view showing a cooling structure S2 of the semiconductor device according to the second embodiment of the present invention. Here, the differences from the above embodiment will be mainly described.

上記第１実施形態では、ガイド部１５０は、半導体装置１００の上下両面において、冷却器１２０の長手方向に一対ずつ設けられていたが、半導体装置１００の上下両面において、取付方向によっては、ガイド部１５０は一対ずつ設けられる必要はない。   In the first embodiment, a pair of guide portions 150 are provided on the upper and lower surfaces of the semiconductor device 100 in the longitudinal direction of the cooler 120. However, the guide portions 150 on the upper and lower surfaces of the semiconductor device 100 depend on the mounting direction. 150 need not be provided in pairs.

本実施形態の半導体装置の冷却構造Ｓ２においては、ガイド部１５０は、半導体装置１００の両面に設けられており、半導体装置１００の一面側では、半導体装置１００の１辺にガイド部１５０が配置されており、半導体装置１００の他面側では、半導体装置１００の一面側にてガイド部１５０が配置されている１辺とは反対側の１辺に、ガイド部１５０が配置されている。   In the semiconductor device cooling structure S <b> 2 of the present embodiment, the guide portions 150 are provided on both surfaces of the semiconductor device 100, and the guide portions 150 are arranged on one side of the semiconductor device 100 on one surface side of the semiconductor device 100. On the other surface side of the semiconductor device 100, the guide portion 150 is disposed on one side opposite to the one side on which the guide portion 150 is disposed on the one surface side of the semiconductor device 100.

図３に示される例では、半導体装置１００の上面側では、半導体装置１００の紙面垂直方向に沿った右辺にガイド部１５０が配置されており、半導体装置１００の下面側では、半導体装置１００の紙面垂直方向に沿った左辺に、ガイド部１５０が配置されている。冷却構造におけるガイド部１５０の配置構成としては、このような構成を採用することもできる。   In the example shown in FIG. 3, the guide unit 150 is arranged on the right side along the direction perpendicular to the paper surface of the semiconductor device 100 on the upper surface side of the semiconductor device 100, and the paper surface of the semiconductor device 100 on the lower surface side of the semiconductor device 100. A guide portion 150 is disposed on the left side along the vertical direction. Such a configuration can also be adopted as an arrangement configuration of the guide portion 150 in the cooling structure.

また、図３には、本実施形態の冷却構造Ｓ２を複数個積層した状態において、もう一つの冷却構造Ｓ２の上部の一部が、図３中の下方に示されている。   FIG. 3 shows a part of the upper part of another cooling structure S2 in the lower part of FIG. 3 in a state where a plurality of cooling structures S2 of the present embodiment are stacked.

そして、このような積層モジュールに対応して、本実施形態では、冷却器１２０の周囲にて半導体装置１００から突出する壁状のガイド部１５０の高さは、絶縁板（絶縁材）１１０の厚さｔ２の２倍の厚さ２ｔ２と冷却器１２０の厚さｔ１との合計厚さ（ｔ１＋２ｔ２）の大きさと同じであることが好ましい。   In this embodiment, the height of the wall-shaped guide part 150 protruding from the semiconductor device 100 around the cooler 120 is equal to the thickness of the insulating plate (insulating material) 110 corresponding to such a laminated module. The total thickness (t1 + 2t2) of the thickness 2t2 that is twice the thickness t2 and the thickness t1 of the cooler 120 is preferably the same.

本実施形態の半導体装置の冷却構造Ｓ２おいて、このようにガイド部１５０の高さを規定すれば、積層されて隣接する冷却構造Ｓ２の間において、冷却器１２０と半導体装置１００との間に隙間を生じることがなくなり、冷却器１２０による冷却を適切に行うことができる。   In the cooling structure S2 of the semiconductor device of the present embodiment, if the height of the guide portion 150 is defined in this way, the cooling structure S2 between the adjacent stacked cooling structures S2 is interposed between the cooler 120 and the semiconductor device 100. A gap is not generated, and cooling by the cooler 120 can be performed appropriately.

（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置の冷却構造Ｓ３を示す概略断面図である。本実施形態は、上記第２実施形態を一部変形したものであり、上記第２実施形態と相違するところを中心に述べることにする。 (Third embodiment)
FIG. 4 is a schematic cross-sectional view showing a semiconductor device cooling structure S3 according to the third embodiment of the present invention. The present embodiment is a partial modification of the second embodiment, and the difference from the second embodiment will be mainly described.

本実施形態も、上記第２実施形態と同様、ガイド部１５０は、半導体装置１００の上下両面において、冷却器１２０の長手方向に１個ずつ設けたものである。   In the present embodiment, similarly to the second embodiment, one guide portion 150 is provided in the longitudinal direction of the cooler 120 on both the upper and lower surfaces of the semiconductor device 100.

本実施形態の半導体装置の冷却構造Ｓ３においては、ガイド部１５０は、半導体装置１００の両面に設けられており、半導体装置１００の一面側では、半導体装置１００の１辺にガイド部１５０が配置されており、半導体装置１００の他面側では、半導体装置１００の一面側にてガイド部１５０が配置されている１辺と同じ側の１辺に、ガイド部１５０が配置されている。   In the semiconductor device cooling structure S <b> 3 of the present embodiment, the guide portions 150 are provided on both surfaces of the semiconductor device 100, and the guide portions 150 are arranged on one side of the semiconductor device 100 on one surface side of the semiconductor device 100. On the other surface side of the semiconductor device 100, the guide portion 150 is disposed on one side on the same side as the one side on which the guide portion 150 is disposed on the one surface side of the semiconductor device 100.

図４に示される例では、半導体装置１００の上面側では、半導体装置１００の紙面垂直方向に沿った右辺にガイド部１５０が配置されており、半導体装置１００の下面側でも、半導体装置１００の紙面垂直方向に沿った右辺に、ガイド部１５０が配置されている。冷却構造におけるガイド部１５０の配置構成としては、このような構成を採用することもできる。   In the example shown in FIG. 4, the guide portion 150 is disposed on the right side along the direction perpendicular to the paper surface of the semiconductor device 100 on the upper surface side of the semiconductor device 100, and the paper surface of the semiconductor device 100 is also disposed on the lower surface side of the semiconductor device 100. A guide unit 150 is disposed on the right side along the vertical direction. Such a configuration can also be adopted as an arrangement configuration of the guide portion 150 in the cooling structure.

また、図４には、本実施形態の冷却構造Ｓ３を複数個積層した状態において、もう一つの冷却構造Ｓ３の上部の一部が、図４中の下方に示されている。   FIG. 4 shows a part of the upper part of another cooling structure S3 in the lower part of FIG. 4 in a state where a plurality of cooling structures S3 of the present embodiment are stacked.

そして、このような積層モジュールに対応して、本実施形態においては、冷却器１２０の周囲にて半導体装置１００から突出する壁状のガイド部１５０の高さは、絶縁板（絶縁材）１１０の厚さｔ２と冷却器１２０の厚さｔ１の半分の厚さｔ１／２との合計厚さ（ｔ１／２＋ｔ２）以下の大きさと同じであることが好ましい。   Corresponding to such a laminated module, in this embodiment, the height of the wall-shaped guide portion 150 protruding from the semiconductor device 100 around the cooler 120 is the height of the insulating plate (insulating material) 110. The thickness is preferably equal to or less than the total thickness (t1 / 2 + t2) of the thickness t2 and the thickness t1 / 2 which is half the thickness t1 of the cooler 120.

本実施形態の半導体装置の冷却構造Ｓ３おいて、このようにガイド部１５０の高さを規定すれば、積層されて隣接する冷却構造Ｓ３の間において、冷却器１２０と半導体装置１００との間に隙間を生じることがなくなり、冷却器１２０による冷却を適切に行うことができる。   In the cooling structure S3 of the semiconductor device of the present embodiment, if the height of the guide portion 150 is defined in this way, the cooling structure S3 is stacked and adjacent to each other between the cooler 120 and the semiconductor device 100. A gap is not generated, and cooling by the cooler 120 can be performed appropriately.

また、本実施形態の冷却構造Ｓ３を積層した積層モジュールでは、図４において、図示の状態から、モジュールを反時計回りに９０度回転させた状態としても絶縁板１１０の落下や半導体装置１００のずれが生じない。このように、モジュールの取付方向に応じて、ガイド部１５０の位置は適宜決めることができる。   Further, in the laminated module in which the cooling structure S3 of the present embodiment is laminated, even if the module is rotated 90 degrees counterclockwise from the state shown in FIG. 4, the insulating plate 110 is dropped or the semiconductor device 100 is displaced. Does not occur. Thus, the position of the guide part 150 can be determined as appropriate according to the mounting direction of the module.

（第４実施形態）
図５（ａ）は、本発明の第４実施形態に係る半導体装置の冷却構造Ｓ４を示す概略断面図、図５（ｂ）は、図５（ａ）中に示される第４実施形態の半導体装置１００の斜視図である。 (Fourth embodiment)
FIG. 5A is a schematic sectional view showing a cooling structure S4 of a semiconductor device according to the fourth embodiment of the present invention, and FIG. 5B is a semiconductor of the fourth embodiment shown in FIG. 2 is a perspective view of the device 100. FIG.

本実施形態では、図５（ｂ）に示されるように、半導体装置１００は、その平面形状が矩形状であり、半導体装置１００の４辺に対応してガイド部１５０が設けられている。   In the present embodiment, as shown in FIG. 5B, the semiconductor device 100 has a rectangular planar shape, and the guide portions 150 are provided corresponding to the four sides of the semiconductor device 100.

また、このガイド部１５０は、上記実施形態と同様に、冷却器１２０の周囲にて半導体装置１００から突出する壁状のものであるが、ガイド部１５０の高さは、絶縁板（絶縁材）１１０の厚さｔ２以下の大きさとしている。   In addition, the guide portion 150 is a wall-like one that protrudes from the semiconductor device 100 around the cooler 120 as in the above embodiment, but the height of the guide portion 150 is an insulating plate (insulating material). The thickness is 110 or less of thickness t2.

上記図１に示される冷却構造においては、絶縁板１１０は落下のみならず、振動などにより図１中の紙面垂直方向にずれる可能性もある。   In the cooling structure shown in FIG. 1, the insulating plate 110 may be displaced in the direction perpendicular to the paper surface in FIG.

本実施形態では、それを防止するために、図５に示されるように、絶縁板１１０を４方で固定するように、高さが絶縁板１１０の厚さｔ２以下の大きさであるガイド部１５０を設けている。   In the present embodiment, in order to prevent this, as shown in FIG. 5, the guide portion whose height is equal to or smaller than the thickness t <b> 2 of the insulating plate 110 so as to fix the insulating plate 110 in four directions. 150 is provided.

もし、図５において、ガイド部１５０の高さが絶縁板１１０の厚さｔ２よりも大きいと、冷却器１２０の短手方向に延びる壁上のガイド部１５０が、冷却器１２０を持ち上げる形となり、位置する積層されて隣接する冷却構造Ｓ４の間で、冷却器１２０と半導体装置１００との間で隙間を生じてしまう。   If the height of the guide portion 150 in FIG. 5 is greater than the thickness t2 of the insulating plate 110, the guide portion 150 on the wall extending in the short direction of the cooler 120 lifts the cooler 120. A gap is generated between the cooler 120 and the semiconductor device 100 between the adjacent stacked cooling structures S4.

それに対して、本実施形態のようにガイド部１５０の高さを絶縁板（絶縁材）１１０の厚さｔ２以下の大きさとすれば、積層されて隣接する冷却構造Ｓ４の間において、冷却器１２０と半導体装置１００との間に隙間を生じることがなく、冷却器１２０による冷却を適切に行うことができる。   On the other hand, if the height of the guide portion 150 is set to a size equal to or smaller than the thickness t2 of the insulating plate (insulating material) 110 as in the present embodiment, the cooler 120 is stacked between the adjacent cooling structures S4. There is no gap between the semiconductor device 100 and the semiconductor device 100, and cooling by the cooler 120 can be performed appropriately.

（他の実施形態）
なお、上記実施形態においては、絶縁板１１０に代えて、冷却器１２０の表面を絶縁性の膜でコーティングしてもよい。この場合、当該絶縁性の膜が、本発明でいう絶縁材として構成される。 (Other embodiments)
In the above embodiment, the surface of the cooler 120 may be coated with an insulating film instead of the insulating plate 110. In this case, the insulating film is configured as an insulating material in the present invention.

また、上記実施形態では、ヒートシンクブロック４０が発熱素子１０と上側ヒートシンク３０との間に介在しているが、このヒートシンクブロックは、発熱素子とヒートシンク（放熱板）とを熱的および電気的に接続するとともに、発熱素子からボンディングワイヤを引き出す際の当該ワイヤの高さを確保する等のために、発熱素子と放熱板との間の高さを確保する役割を有しているものである。   Further, in the above embodiment, the heat sink block 40 is interposed between the heat generating element 10 and the upper heat sink 30, but this heat sink block thermally and electrically connects the heat generating element and the heat sink (heat sink). In addition, in order to secure the height of the wire when the bonding wire is pulled out from the heating element, it has a role of securing the height between the heating element and the heat radiating plate.

ここで、ヒートシンクブロックが不要な構成である場合には、もちろんヒートシンクブロックを省略した構成であってもよい。   Here, in the case where the heat sink block is not required, it is of course possible to omit the heat sink block.

また、本発明は、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造において、半導体装置と冷却器との相対的な位置ずれを防止すべく、半導体装置の外周にガイド部を設けたことを要部とするものであり、その他の部分は、適宜設計変更可能である。   The present invention also provides a semiconductor device comprising a pair of heat sinks provided on both sides of a heat generating element and in which a semiconductor device in which almost the entire device is molded with a resin is in contact with a cooler via an insulating material. In the cooling structure, in order to prevent relative displacement between the semiconductor device and the cooler, the main part is to provide a guide part on the outer periphery of the semiconductor device, and the design of other parts can be changed as appropriate. It is.

本発明の第１実施形態に係る半導体装置の冷却構造を示す概略断面図である。It is a schematic sectional drawing which shows the cooling structure of the semiconductor device which concerns on 1st Embodiment of this invention. 上記第１実施形態に係る半導体装置の冷却構造を複数個積層した状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which laminated | stacked multiple cooling structures of the semiconductor device which concerns on the said 1st Embodiment. 本発明の第２実施形態に係る半導体装置の冷却構造を示す概略断面図である。It is a schematic sectional drawing which shows the cooling structure of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の冷却構造を示す概略断面図である。It is a schematic sectional drawing which shows the cooling structure of the semiconductor device which concerns on 3rd Embodiment of this invention. （ａ）は本発明の第４実施形態に係る半導体装置の冷却構造を示す概略断面図、（ｂ）は（ａ）中に示される第４実施形態の半導体装置の斜視図である。(A) is a schematic sectional drawing which shows the cooling structure of the semiconductor device which concerns on 4th Embodiment of this invention, (b) is a perspective view of the semiconductor device of 4th Embodiment shown in (a). 従来の一般的な半導体装置の冷却構造を示す概略断面図である。It is a schematic sectional drawing which shows the cooling structure of the conventional general semiconductor device.

符号の説明Explanation of symbols

１０…発熱素子としての半導体チップ、２０…放熱板としての下側ヒートシンク、
３０…放熱板としての上側ヒートシンク、６０…樹脂、１００…半導体装置、
１１０…絶縁材としての絶縁板、１２０…冷却器、１５０…ガイド部。
10 ... Semiconductor chip as heating element, 20 ... Lower heat sink as heat sink,
30 ... Upper heat sink as a heat sink, 60 ... Resin, 100 ... Semiconductor device,
DESCRIPTION OF SYMBOLS 110 ... Insulating plate as an insulating material, 120 ... Cooler, 150 ... Guide part.

Claims (8)

発熱素子（１０）と、この発熱素子（１０）の両面から放熱するための一対の放熱板（２０、３０）とを備える装置であって当該装置のほぼ全体を樹脂（６０）でモールドした半導体装置（１００）が、絶縁材（１１０）を介して冷却器（１２０）と接触している半導体装置の冷却構造において、
前記半導体装置（１００）の外周には、前記半導体装置（１００）と前記冷却器（１２０）との相対的な位置関係を規制するためのガイド部（１５０）が設けられていることを特徴とする半導体装置の冷却構造。 A device comprising a heat generating element (10) and a pair of heat radiating plates (20, 30) for radiating heat from both sides of the heat generating element (10), and a semiconductor in which almost the entire device is molded with a resin (60) In the cooling structure of the semiconductor device, wherein the device (100) is in contact with the cooler (120) via the insulating material (110),
A guide portion (150) for regulating a relative positional relationship between the semiconductor device (100) and the cooler (120) is provided on an outer periphery of the semiconductor device (100). Semiconductor device cooling structure. 前記ガイド部（１５０）は、前記半導体装置（１００）の片面側もしくは両面側に設けられていることを特徴とする請求項１に記載の半導体装置の冷却構造。 The semiconductor device cooling structure according to claim 1, wherein the guide portion is provided on one side or both sides of the semiconductor device. 前記ガイド部（１５０）は、前記樹脂（６０）により成形されたものであることを特徴とする請求項１または２に記載の半導体装置の冷却構造。 The cooling structure for a semiconductor device according to claim 1 or 2, wherein the guide portion (150) is formed of the resin (60). 前記ガイド部（１５０）は、前記冷却器（１２０）の周囲にて前記半導体装置（１００）から突出する壁状のものであり、前記ガイド部（１５０）の高さは、前記絶縁材（１１０）の厚さと前記冷却器（１２０）の厚さの半分の厚さとの合計厚さ以下の大きさであることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の冷却構造。 The guide part (150) has a wall shape protruding from the semiconductor device (100) around the cooler (120), and the height of the guide part (150) is the insulating material (110). 4) and a thickness equal to or less than a half of the thickness of the cooler (120), the cooling of the semiconductor device according to any one of claims 1 to 3. Construction. 前記ガイド部（１５０）は、前記半導体装置（１００）の両面に設けられており、
前記半導体装置（１００）の一面側では、前記半導体装置（１００）の１辺に、前記ガイド部（１５０）が配置されており、
前記半導体装置（１００）の他面側では、前記半導体装置（１００）の一面側にて前記ガイド部（１５０）が配置されている１辺とは反対側の１辺に、前記ガイド部（１５０）が配置されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の冷却構造。 The guide part (150) is provided on both sides of the semiconductor device (100),
On one side of the semiconductor device (100), the guide portion (150) is disposed on one side of the semiconductor device (100).
On the other surface side of the semiconductor device (100), the guide portion (150) is provided on one side opposite to the one side where the guide portion (150) is disposed on one surface side of the semiconductor device (100). 4. The semiconductor device cooling structure according to claim 1, wherein the semiconductor device cooling structure is disposed. 前記ガイド部（１５０）は、前記冷却器（１２０）の周囲にて前記半導体装置（１００）から突出する壁状のものであり、前記ガイド部（１５０）の高さは、前記絶縁材（１１０）の厚さの２倍の厚さと前記冷却器（１２０）の厚さとの合計厚さの大きさと同じであることを特徴とする請求項５に記載の半導体装置の冷却構造。 The guide part (150) has a wall shape protruding from the semiconductor device (100) around the cooler (120), and the height of the guide part (150) is the insulating material (110). 6. The semiconductor device cooling structure according to claim 5, wherein the thickness of the semiconductor device is the same as the total thickness of the thickness of the cooler and the thickness of the cooler. 前記半導体装置（１００）は、その平面形状が矩形状であり、前記半導体装置（１００）の４辺に対応して前記ガイド部（１５０）が設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の冷却構造。 The semiconductor device (100) has a rectangular planar shape, and the guide portion (150) is provided corresponding to four sides of the semiconductor device (100). 4. The semiconductor device cooling structure according to claim 3. 前記ガイド部（１５０）は、前記半導体装置（１００）から突出する壁状のものであり、前記ガイド部（１５０）の高さは、前記絶縁材（１１０）の厚さ以下の大きさであることを特徴とする請求項７に記載の半導体装置の冷却構造。
The guide part (150) has a wall shape protruding from the semiconductor device (100), and the height of the guide part (150) is equal to or smaller than the thickness of the insulating material (110). The semiconductor device cooling structure according to claim 7, wherein:
JP2003353412A 2003-10-14 2003-10-14 Semiconductor device cooling structure Expired - Fee Related JP4007304B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003353412A JP4007304B2 (en) 2003-10-14 2003-10-14 Semiconductor device cooling structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003353412A JP4007304B2 (en) 2003-10-14 2003-10-14 Semiconductor device cooling structure

Publications (2)

Publication Number Publication Date
JP2005123233A JP2005123233A (en) 2005-05-12
JP4007304B2 true JP4007304B2 (en) 2007-11-14

Family

ID=34611708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003353412A Expired - Fee Related JP4007304B2 (en) 2003-10-14 2003-10-14 Semiconductor device cooling structure

Country Status (1)

Country Link
JP (1) JP4007304B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103563075A (en) * 2011-06-16 2014-02-05 富士电机株式会社 Semiconductor unit and semiconductor device using same
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (en) 2005-09-07 2007-03-22 Denso Corp Semiconductor device
JP4702196B2 (en) 2005-09-12 2011-06-15 株式会社デンソー Semiconductor device
JP2007109857A (en) * 2005-10-13 2007-04-26 Denso Corp Insulating structure of semiconductor module
JP4967447B2 (en) 2006-05-17 2012-07-04 株式会社日立製作所 Power semiconductor module
JP2007335663A (en) * 2006-06-15 2007-12-27 Toyota Motor Corp Semiconductor module
JP4702279B2 (en) * 2006-12-27 2011-06-15 株式会社デンソー Semiconductor device and manufacturing method thereof
JP4580997B2 (en) 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 Power converter
DE112009000447B4 (en) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Semiconductor device and method for its production
JP5067267B2 (en) * 2008-06-05 2012-11-07 三菱電機株式会社 Resin-sealed semiconductor device and manufacturing method thereof
JP5434914B2 (en) 2008-06-12 2014-03-05 株式会社安川電機 Power module and control method thereof
JP5268660B2 (en) * 2009-01-08 2013-08-21 三菱電機株式会社 Power module and power semiconductor device
JP2010225720A (en) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp Power module
JP5115595B2 (en) * 2010-06-23 2013-01-09 株式会社デンソー Manufacturing method of semiconductor module
JP5273101B2 (en) 2010-06-23 2013-08-28 株式会社デンソー Semiconductor module and manufacturing method thereof
JP5845634B2 (en) * 2011-05-27 2016-01-20 アイシン精機株式会社 Semiconductor device
JP5842411B2 (en) * 2011-06-30 2016-01-13 株式会社デンソー Semiconductor device
JP2013122993A (en) * 2011-12-12 2013-06-20 Toyota Motor Corp Semiconductor device
JP5747811B2 (en) * 2011-12-26 2015-07-15 トヨタ自動車株式会社 Semiconductor resin mold parts
ITMI20120711A1 (en) * 2012-04-27 2013-10-28 St Microelectronics Srl POWER DEVICE
ITMI20120712A1 (en) 2012-04-27 2013-10-28 St Microelectronics Srl ELECTRONIC LOOP-MOUNTED DEVICE WITH DOUBLE HEAT SINK
ITMI20120713A1 (en) 2012-04-27 2013-10-28 St Microelectronics Srl ELECTRONIC ASSEMBLY SYSTEM THROUGH THROUGH HOLES WITH DISSIPATED ELEMENTS CLOSED AMONG THEM AGAINST INSULATING BODY
KR101459857B1 (en) 2012-12-27 2014-11-07 현대자동차주식회사 Heat sink one body type power module
US9230880B2 (en) 2014-01-28 2016-01-05 Infineon Technolgies Ag Electronic device and method for fabricating an electronic device
JP6524709B2 (en) * 2014-06-13 2019-06-05 日産自動車株式会社 Semiconductor device
JP6511506B2 (en) * 2016-11-18 2019-05-15 日立オートモティブシステムズ株式会社 Semiconductor module and power converter provided with the same
JP6766757B2 (en) * 2017-06-12 2020-10-14 トヨタ自動車株式会社 Semiconductor device
WO2024070883A1 (en) * 2022-09-30 2024-04-04 ニデック株式会社 Semiconductor module and semiconductor module unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103563075A (en) * 2011-06-16 2014-02-05 富士电机株式会社 Semiconductor unit and semiconductor device using same
CN103563075B (en) * 2011-06-16 2016-05-18 富士电机株式会社 Semiconductor unit and use the semiconductor devices of this unit
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9953905B2 (en) 2013-11-26 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JP2005123233A (en) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4007304B2 (en) Semiconductor device cooling structure
JP4438489B2 (en) Semiconductor device
JP4635564B2 (en) Semiconductor device
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP4302607B2 (en) Semiconductor device
JP6743916B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8610263B2 (en) Semiconductor device module
JP6409690B2 (en) Cooling module
JP4254527B2 (en) Semiconductor device
CN110622627B (en) Semiconductor device with a plurality of semiconductor chips
JPH09139461A (en) Semiconductor power module
JP7004749B2 (en) Circuit equipment and power conversion equipment
JPWO2008142760A1 (en) Power semiconductor module
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN111433909A (en) Semiconductor device with a plurality of semiconductor chips
JP2020009989A (en) Semiconductor device
WO2013118275A1 (en) Semiconductor device
JP4046623B2 (en) Power semiconductor module and fixing method thereof
KR20210120355A (en) Power module of double-faced cooling
JP4375299B2 (en) Power semiconductor device
JP4339660B2 (en) Semiconductor device
JP5631100B2 (en) Electronic component mounting board cooling structure
JP2005150419A (en) Semiconductor device
JP2004048084A (en) Semiconductor power module
JP4258391B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4007304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees