JP4007304B2 - Semiconductor device cooling structure - Google Patents
Semiconductor device cooling structure Download PDFInfo
- Publication number
- JP4007304B2 JP4007304B2 JP2003353412A JP2003353412A JP4007304B2 JP 4007304 B2 JP4007304 B2 JP 4007304B2 JP 2003353412 A JP2003353412 A JP 2003353412A JP 2003353412 A JP2003353412 A JP 2003353412A JP 4007304 B2 JP4007304 B2 JP 4007304B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cooler
- cooling structure
- guide portion
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造に関する。 The present invention provides a cooling structure for a semiconductor device comprising a pair of heat sinks provided on both sides of a heating element and a semiconductor device in which almost the entire device is molded with resin in contact with a cooler via an insulating material About.
この種の冷却構造に用いられる半導体装置としては、一般に、発熱素子と、この発熱素子の両面から放熱するための一対の放熱板とを備える装置であって当該装置のほぼ全体を樹脂でモールドしたものが提案されている(たとえば、特許文献1参照)。 A semiconductor device used for this type of cooling structure is generally a device including a heating element and a pair of heat sinks for radiating heat from both sides of the heating element, and almost the entire device is molded with resin. The thing is proposed (for example, refer patent document 1).
このような半導体装置は、一対の放熱板の両側に、絶縁材を介して冷却器を設けることで、放熱性の向上を図るようにしている。図6は、このような半導体装置の冷却構造の一般的な断面構成を示す概略断面図である。 In such a semiconductor device, the heat dissipation is improved by providing coolers on both sides of the pair of heat sinks via an insulating material. FIG. 6 is a schematic cross-sectional view showing a general cross-sectional configuration of such a cooling structure of a semiconductor device.
図6に示される半導体装置100’において、発熱素子10の下面には接合材50を介して放熱板としての下側ヒートシンク20が接合され、発熱素子10の上面には、接合材50、ヒートシンクブロック40、接合材50を介して放熱板としての上側ヒートシンク30が接合されている。そして、半導体装置100’は、装置のほぼ全体が樹脂60にてモールドされている。
In the
ここで、半導体装置100’においては、下側ヒートシンク20の下面および上側ヒートシンク30の上面が、樹脂60から露出しており、これらヒートシンク20、30の露出面に対して、絶縁材110を介して冷却器120が接触している。
Here, in the
このように、図6においては、下側から、冷却器120、絶縁材110、半導体装置100’、絶縁材110、冷却器120という積層構成を有する冷却構造となっている。ここで、たとえばネジ等の締結手段等を用いて、上下の冷却器120によって半導体装置100’が挟み込まれた形で固定されている。
As described above, in FIG. 6, the cooling structure has a stacked configuration of the
また、この冷却構造では、絶縁材110の両側にはグリースを塗布して密着させており、半導体装置100’は、リードフレーム70や端子21、31を介して、ブスバーや回路基板に接続される。
Further, in this cooling structure, grease is applied and adhered to both sides of the
そして、発熱素子10からの熱は、両面のヒートシンク20、30を介して冷却器120へ放熱される。そして、冷却器120によりヒートシンク20、30は冷却されることで、放熱特性を高めている。なお、冷却器120は、たとえばアルミニウム(Al)等からなり、内部を冷却水が流れる水冷式やフィンを有する空冷式等のものである。
しかしながら、上記図6に示されるような従来の冷却構造では、半導体装置100’を一対の冷却器120、120で締め付け力によって狭持した構成であるため、組み付け工程の時に、半導体装置100’が落下する可能性がある。
However, in the conventional cooling structure as shown in FIG. 6, the
また、外部のたとえばブスバーと冷却器120とが振動などにより位置がずれた場合、半導体装置100’の熱が冷却されなくなってしまう。つまり、半導体装置100’は、冷却器120が歪んだりしても、同じように冷却器120の間で所定の位置にある必要がある。
In addition, when the external bus bar and the
また、絶縁材110も、グリースの密着力と冷却器120間の締め付けのみで固定されており、熱サイクルなどにより密着強度が落ちたり、冷却器120がクリープして応力緩和して締め付け力が弱くなったりすると、取り付け方向によっては、落下したりずれたりする可能性がある。
Further, the
本発明は上記事情に鑑みてなされたものであり、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造において、半導体装置と冷却器との相対的な位置ずれを防止することを目的とする。 The present invention has been made in view of the above circumstances, and a semiconductor device provided with a pair of heat sinks provided on both surfaces of a heat generating element and molded almost entirely with resin is provided with a cooler via an insulating material. An object of the present invention is to prevent relative displacement between the semiconductor device and the cooler in the cooling structure of the semiconductor device in contact with the semiconductor device.
上記目的を達成するため、請求項1に記載の発明によれば、発熱素子(10)と、この発熱素子(10)の両面から放熱するための一対の放熱板(20、30)とを備える装置であって当該装置のほぼ全体を樹脂(60)でモールドした半導体装置(100)が、絶縁材(110)を介して冷却器(120)と接触している半導体装置の冷却構造において、半導体装置(100)の外周には、半導体装置(100)と冷却器(120)との相対的な位置関係を規制するためのガイド部(150)が設けられていることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, the heat generating element (10) and a pair of heat dissipating plates (20, 30) for radiating heat from both surfaces of the heat generating element (10) are provided. In a cooling structure of a semiconductor device in which a semiconductor device (100) in which almost the entire device is molded with a resin (60) is in contact with a cooler (120) through an insulating material (110), the semiconductor A guide part (150) for regulating the relative positional relationship between the semiconductor device (100) and the cooler (120) is provided on the outer periphery of the device (100).
それによれば、半導体装置(100)の外周に設けられているガイド部(150)により、半導体装置(100)と冷却器(120)との相対的な位置関係が規制される。 According to this, the relative positional relationship between the semiconductor device (100) and the cooler (120) is regulated by the guide portion (150) provided on the outer periphery of the semiconductor device (100).
よって、本発明によれば、発熱素子(10)の両面に設けられた一対の放熱板(20、30)とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置(100)が、絶縁材(110)を介して冷却器(120)と接触している半導体装置の冷却構造において、半導体装置(100)と冷却器(120)との相対的な位置ずれを防止することができる。 Therefore, according to the present invention, a semiconductor device (100) including a pair of heat sinks (20, 30) provided on both surfaces of the heat generating element (10) and molding almost the entire device with a resin includes an insulating material. In the cooling structure of the semiconductor device that is in contact with the cooler (120) via (110), the relative displacement between the semiconductor device (100) and the cooler (120) can be prevented.
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置の冷却構造においては、ガイド部(150)は、半導体装置(100)の片面側もしくは両面側に設けられたものにできる。
Here, as in the invention described in
また、請求項3に記載の発明のように、請求項1または請求項2に記載の半導体装置の冷却構造において、ガイド部(150)は、樹脂(60)により成形されたものにすることができる。
Further, as in the invention described in
また、この種の冷却構造においては、複数個の半導体装置を冷却器を介在させた形で積層する構造が採用されることが多い。つまり、冷却器、半導体装置、冷却器、半導体装置、冷却器、半導体装置、……、というように積層される。 In this type of cooling structure, a structure in which a plurality of semiconductor devices are stacked with a cooler interposed is often employed. That is, a cooler, a semiconductor device, a cooler, a semiconductor device, a cooler, a semiconductor device, and so on are stacked.
請求項4に記載の発明は、そのような積層構造を採る場合において、好適な構成を提供するものである。 The invention described in claim 4 provides a preferable configuration when such a laminated structure is adopted.
すなわち、請求項4に記載の発明では、請求項1〜請求項3に記載の半導体装置の冷却構造において、ガイド部(150)は、冷却器(120)の周囲にて半導体装置(100)から突出する壁状のものであり、ガイド部(150)の高さは、絶縁材(110)の厚さと冷却器(120)の厚さの半分の厚さとの合計厚さ以下の大きさであることを特徴としている。
That is, in the invention according to claim 4, in the cooling structure for the semiconductor device according to
それによれば、積層されて隣接する冷却構造の間において、冷却器(120)と半導体装置(100)との間に隙間を生じることがなく、冷却器(120)による冷却を適切に行うことができる。 According to this, there is no gap between the cooler (120) and the semiconductor device (100) between the stacked cooling structures adjacent to each other, and cooling by the cooler (120) can be appropriately performed. it can.
もし、ガイド部(150)の高さが、本発明にて規定されている大きさよりも大きい場合には、積層されて隣接する冷却構造の間で、冷却器(120)と半導体装置(100)との間に隙間を生じてしまう。 If the height of the guide portion (150) is larger than the size specified in the present invention, the cooler (120) and the semiconductor device (100) are stacked between adjacent cooling structures. There will be a gap between them.
また、請求項5に記載の発明では、請求項1〜請求項3に記載の半導体装置の冷却構造において、ガイド部(150)は、半導体装置(100)の両面に設けられており、半導体装置(100)の一面側では、半導体装置(100)の1辺に、ガイド部(150)が配置されており、半導体装置(100)の他面側では、半導体装置(100)の一面側にてガイド部(150)が配置されている1辺とは反対側の1辺に、ガイド部(150)が配置されていることを特徴としている。 According to a fifth aspect of the present invention, in the semiconductor device cooling structure according to the first to third aspects, the guide portions (150) are provided on both sides of the semiconductor device (100). On one surface side of (100), a guide part (150) is arranged on one side of the semiconductor device (100), and on the other surface side of the semiconductor device (100), on one surface side of the semiconductor device (100). The guide part (150) is arranged on one side opposite to the one side on which the guide part (150) is arranged.
冷却構造におけるガイド部(150)の配置構成としては、このような構成を採用することもできる。 Such a configuration can also be adopted as an arrangement configuration of the guide portion (150) in the cooling structure.
ここで、請求項6に記載の発明では、請求項5に記載された半導体装置の冷却構造において、ガイド部(150)は、冷却器(120)の周囲にて半導体装置(100)から突出する壁状のものであり、ガイド部(150)の高さは、絶縁材(110)の厚さの2倍の厚さと冷却器(120)の厚さとの合計厚さの大きさと同じであることを特徴としている。 Here, in the invention described in claim 6, in the semiconductor device cooling structure described in claim 5, the guide portion (150) projects from the semiconductor device (100) around the cooler (120). It is wall-shaped, and the height of the guide part (150) is the same as the total thickness of twice the thickness of the insulating material (110) and the thickness of the cooler (120). It is characterized by.
請求項5に記載の半導体装置の冷却構造おいて、本発明のようにガイド部(150)の高さを規定すれば、上記請求項4に記載の冷却構造と同様に、積層されて隣接する冷却構造の間において、冷却器(120)と半導体装置(100)との間に隙間を生じることがなく、冷却器(120)による冷却を適切に行うことができる。つまり、本発明の冷却構造も、積層時に好適なものである。 In the cooling structure for a semiconductor device according to claim 5, if the height of the guide portion (150) is defined as in the present invention, they are stacked and adjacent to each other as in the cooling structure according to claim 4. There is no gap between the cooling device (120) and the semiconductor device (100) between the cooling structures, and cooling by the cooling device (120) can be performed appropriately. That is, the cooling structure of the present invention is also suitable for stacking.
また、請求項7に記載の発明のように、請求項1〜請求項3に記載の半導体装置の冷却構造において、半導体装置(100)は、その平面形状が矩形状であり、半導体装置(100)の4辺に対応してガイド部(150)が設けられたものにすることができる。
Further, as in the invention described in claim 7, in the semiconductor device cooling structure according to
ここで、請求項8に記載の発明では、請求項7に記載の半導体装置の冷却構造において、ガイド部(150)は、半導体装置(100)から突出する壁状のものであり、ガイド部(150)の高さは、絶縁材(110)の厚さ以下の大きさであることを特徴としている。 Here, in the invention according to claim 8, in the cooling structure for a semiconductor device according to claim 7, the guide portion (150) is a wall-like member protruding from the semiconductor device (100), and the guide portion ( 150) is characterized in that it is not larger than the thickness of the insulating material (110).
請求項7に記載の半導体装置の冷却構造において、もし、ガイド部(150)の高さが絶縁材(110)の厚さよりも大きいと、冷却器(120)と半導体装置(100)との間で隙間を生じてしまう。 8. The cooling structure for a semiconductor device according to claim 7, wherein if the height of the guide portion (150) is larger than the thickness of the insulating material (110), the cooling device (120) and the semiconductor device (100) are arranged. Will create a gap.
それに対して、本発明のようにガイド部(150)の高さを絶縁材(110)の厚さ以下の大きさとすれば、冷却器(120)と半導体装置(100)との間に隙間を生じることがなく、冷却器(120)による冷却を適切に行うことができる。 On the other hand, if the height of the guide portion (150) is set to be equal to or smaller than the thickness of the insulating material (110) as in the present invention, a gap is formed between the cooler (120) and the semiconductor device (100). It does not occur and cooling by the cooler (120) can be performed appropriately.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の冷却構造S1の概略断面構成を示す図である。まず、本冷却構造S1における半導体装置100について説明する。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a cooling structure S1 for a semiconductor device according to a first embodiment of the present invention. First, the
この図1に示すように、本実施形態の半導体装置100は、発熱素子としての半導体チップ10と、放熱板としての下側ヒートシンク20および上側ヒートシンク30と、放熱ブロックとしてのヒートシンクブロック40と、これらの間に介在する接合材50と、これらをモールドする樹脂60とを備えて構成されている。
As shown in FIG. 1, the
この構成の場合、半導体チップ10の下面と下側ヒートシンク20の上面との間は、接合材である例えばはんだ50によって接合されている。そして、半導体チップ10の上面とヒートシンクブロック40の下面との間も、接合材である例えばはんだ50によって接合されている。
In the case of this configuration, the lower surface of the
さらに、ヒートシンクブロック40の上面と上側ヒートシンク30の下面との間も、接合材である例えばはんだ50によって接合されている。なお、接合材50としては、はんだ以外にも、たとえば導電性接着剤等であってもよい。
Further, the upper surface of the
これにより、上記構成においては、半導体チップ10の上面では、接合材50、ヒートシンクブロック40、接合材50および上側ヒートシンク30を介して放熱が行われ、半導体チップ10の下面では、接合材50から下側ヒートシンク20を介して放熱が行われる構成となっている。
Thus, in the above configuration, heat is radiated on the upper surface of the
なお、発熱素子10としては、特に限定されるものではないが、本実施形態において発熱素子として用いられている上記半導体チップ10は、たとえばIGBT(絶縁ゲート型バイポーラトランジスタ)やサイリスタ等のパワー半導体素子から構成されている。この場合、半導体チップ10のデバイス構造を、トレンチゲートタイプとすることが好ましい。もちろん、他のタイプのデバイス構造を用いるように構成しても良い。
The
上記半導体チップ10の形状は、たとえば矩形状の薄板状とすることができる。また、下側ヒートシンク20、上側ヒートシンク30およびヒートシンクブロック40は、たとえば銅合金もしくはアルミ合金等の熱伝導性及び電気伝導性の良い金属で構成されている。また、ヒートシンクブロック40としては、一般的な鉄合金を用いてもよい。
The shape of the
この構成の場合、下側ヒートシンク20および上側ヒートシンク30は、半導体チップ10の図示しない各主電極(たとえば、コレクタ電極やエミッタ電極等)に接合材であるはんだ50を介して電気的にも接続されている。
In the case of this configuration, the
また、下側ヒートシンク20は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク20には、端子部21が図1中の右方へ向けて延びるように突設されている。
Further, the
また、ヒートシンクブロック40は、たとえば、半導体チップ10よりも1回り小さい程度の大きさの矩形状の板材とすることができる。
The
さらに、上側ヒートシンク30も、たとえば、全体としてほぼ長方形状の板材で構成されており、端子部31が右方へ向けて延びるように突設されている。
Further, the
ここで、下側ヒートシンク20の端子部21および上側ヒートシンク30の端子部31は、それぞれブスバーや回路基板等の外部配線部材との接続を行うために設けられているものである。
Here, the
さらに、図1に示されるように、一対のヒートシンク20、30の隙間、並びに、半導体チップ10およびヒートシンクブロック40の周囲部分には、樹脂60が充填封止されている。
Further, as shown in FIG. 1, a
この樹脂60はたとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク20、30等を樹脂60でモールドするにあたっては、上下型からなる成形型(図示しない)を使用し、トランスファーモールド法によって容易に行うことができる。
For this
また、樹脂60内において、半導体チップ10とリードフレーム70とは、ワイヤ80によって結線され、電気的に接続されている。このワイヤ80はワイヤボンディング等により形成され、金やアルミ等からなるものである。
In the
次に、上記した構成の半導体装置100の製造方法について、図1を参照して、簡単に説明する。まず、下側ヒートシンク20の上面に、半導体チップ10とヒートシンクブロック40をはんだ付けする工程を実行する。
Next, a method for manufacturing the
この場合、下側ヒートシンク20の上面に、たとえば、はんだ箔を介して半導体チップ10を積層するとともに、この半導体チップ10の上にはんだ箔を介してヒートシンクブロック40を積層する。この後、加熱装置(リフロー装置)によって上記はんだ箔を溶融させてから、硬化させる。
In this case, for example, the
続いて、半導体チップ10の制御電極(例えばゲートパッド等)とリードフレーム70とをワイヤボンディングする工程を実行する。これにより、ワイヤ80によって半導体チップ10の制御電極とリードフレーム70とが結線され電気的に接続される。
Subsequently, a process of wire bonding the control electrode (eg, gate pad) of the
次いで、ヒートシンクブロック40の上に上側ヒートシンク30をはんだ付けする工程を実行する。この場合、ヒートシンクブロック40の上にはんだ箔を介して上側ヒートシンク30を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。
Next, a process of soldering the
こうして溶融したはんだ箔が硬化すれば、硬化したはんだ50が接合材50として構成されることになる。そして、この接合材50を介して、下側ヒートシンク20、半導体チップ10、ヒートシンクブロック40、上側ヒートシンク30間の接合および電気的・熱的接続が完了する。
When the melted solder foil is cured, the cured
しかる後、図示しない成形型を使用して、ヒートシンク20、30の隙間及び外周部に樹脂60を充填する工程(モールド工程)を実行する。これにより、図1に示されるように、ヒートシンク20、30の隙間及び外周部等に、樹脂60が充填封止される。
Thereafter, using a molding die (not shown), a step (molding step) of filling the
そして、樹脂60が硬化した後、成形型内から半導体装置100を取り出せば、半導体装置100が完成する。
Then, after the
なお、半導体装置100においては、上記構成の場合、下側ヒートシンク20の下面及び上側ヒートシンク30の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク20、30の放熱性が高められている。
In the
このような半導体装置100の両面、すなわち、樹脂60から露出する下側ヒートシンク20の下面及び上側ヒートシンク30の上面には、それぞれ、絶縁材としての絶縁板110を介して、冷却器120が接触している。それにより、本実施形態の冷却構造S1が構成されている。
The cooler 120 is in contact with both surfaces of the
ここで、絶縁板110は、たとえばアルミナ等のセラミック等からなる電気絶縁性を有する板である。また、冷却器120は、たとえばアルミニウム(Al)等からなり、内部を冷却水が流れる水冷式やフィンを有する空冷式等のものである。
Here, the insulating
このように、図1に示される本実施形態の半導体装置の冷却構造S1においては、下側から、冷却器120、絶縁材110、半導体装置100、絶縁材110、冷却器120という積層構成を有する冷却構造となっている。
As described above, the semiconductor device cooling structure S1 of the present embodiment shown in FIG. 1 has a stacked configuration of the cooler 120, the insulating
ここで、たとえばネジ等の締結手段等を用いて、上下の冷却器120によって半導体装置100が挟み込まれた形で固定されている。また、この冷却構造では、絶縁材110の両側にはグリースを塗布して密着させており、半導体装置100は、リードフレーム70や端子21、31を介して、ブスバーや回路基板に接続される。
Here, the
この冷却構造S1は、冷却器120、絶縁板110、半導体装置100、絶縁板110、冷却器120というように積層するとともに、絶縁板100の両面にグリース等を介在させた状態となるように組み付けた後、たとえばネジ等の締結手段等を用いて、上下の冷却器120によって半導体装置100’が挟み込むように締め付け固定することで形成することができる。
The cooling structure S1 is laminated such that the cooler 120, the insulating
そして、発熱素子10からの熱は、両面のヒートシンク20、30を介して冷却器120へ放熱される。そして、冷却器120によりヒートシンク20、30は冷却されることで、放熱特性を高めている。
The heat from the
ここにおいて、本実施形態の冷却構造S1では、半導体装置100の外周には、半導体装置100と冷却器120との相対的な位置関係を規制するためのガイド部150が設けられている。
Here, in the cooling structure S <b> 1 of the present embodiment, a
このガイド部150は、半導体装置100の片面のみに設けられていてもよいが、本実施形態では、図1に示されるように、半導体装置100の上下両面に、ガイド部150が設けられている。
The
また、本実施形態では、このガイド部150は、半導体装置100における樹脂60により成形されたものである。このようなガイド部150は、樹脂60の成形型を改良することにより容易に作製することができる。なお、ガイド部150はセラミック等の別部材により形成されていてもよい。
In the present embodiment, the
そして、このガイド部150は、冷却器120の周囲にて半導体装置100から突出する壁状のものである。ここで、ガイド部150の高さは、絶縁板110の厚さt2と冷却器120の厚さt1の半分の厚さt1/2との合計厚さ(t1/2+t2)以下の大きさとすることが好ましい。
The
実際には、一対の冷却器120、120は、図1中の紙面垂直方向に延びるものであり、これら一対の冷却器120、120の間に、複数個の半導体装置100が紙面垂直方向に配列して設けられている。
Actually, the pair of
つまり、図1において、半導体装置100の左右端部に位置する一対のガイド部150は、図中の上方に突出するとともに、紙面垂直方向(つまり、冷却器120の長手方向)に平行に延びる壁形状を有するものとなっている。
That is, in FIG. 1, the pair of
それによって、たとえば冷却構造S1を、図1に示される状態から90度回転させて横に寝かせた状態としても、半導体装置100が冷却器120からずれたり、絶縁板110が落下することがない。
Thereby, for example, even when the cooling structure S1 is rotated 90 degrees from the state shown in FIG. 1 and laid down sideways, the
このように、本実施形態によれば、半導体チップ(発熱素子)10と、この半導体チップ10の両面から放熱するための一対のヒートシンク(放熱板)20、30とを備える装置であって当該装置のほぼ全体を樹脂60でモールドした半導体装置100が、絶縁板(絶縁材)110を介して冷却器120と接触している半導体装置の冷却構造において、半導体装置100の外周に、半導体装置100と冷却器120との相対的な位置関係を規制するためのガイド部150が設けられていることを特徴とする半導体装置の冷却構造S1が提供される。
As described above, according to the present embodiment, the device includes the semiconductor chip (heat generating element) 10 and the pair of heat sinks (heat radiating plates) 20 and 30 for radiating heat from both surfaces of the
それによれば、半導体装置100の外周に設けられているガイド部150により、半導体装置100と冷却器120との相対的な位置関係が規制されるため、半導体装置100と冷却器120との相対的な位置ずれを防止することができる。
According to this, since the relative positional relationship between the
また、この種の冷却構造においては、複数個の半導体装置を冷却器を介在させた形で積層する構造が採用されることが多い。つまり、冷却器、半導体装置、冷却器、半導体装置、冷却器、半導体装置、……、というように積層される。 In this type of cooling structure, a structure in which a plurality of semiconductor devices are stacked with a cooler interposed is often employed. That is, a cooler, a semiconductor device, a cooler, a semiconductor device, a cooler, a semiconductor device, and so on are stacked.
図2は、本実施形態の冷却構造S1を複数個積層した状態を示す概略断面図である。このように、複数個の冷却構造S1が積層されてモジュールを形成した状態でとして使用されることが多い。 FIG. 2 is a schematic cross-sectional view showing a state in which a plurality of cooling structures S1 of this embodiment are stacked. In this way, a plurality of cooling structures S1 are often stacked to form a module.
ここで、上述したように、本実施形態では、好ましい形態として、ガイド部150の高さを、絶縁板(絶縁材)110の厚さt2と冷却器120の厚さt1の半分の厚さt1/2との合計厚さ(t1/2+t2)以下の大きさとしている(図1参照)。
Here, as described above, in the present embodiment, as a preferred embodiment, the height of the
そのため、図2に示されるような積層モジュールを構成した場合において、積層されて隣接する冷却構造S1の間にて、冷却器120と半導体装置100との間に隙間を生じることがなく、冷却器120による冷却を適切に行うことができる。
Therefore, in the case where a stacked module as shown in FIG. 2 is configured, there is no gap between the cooler 120 and the
もし、ガイド部150の高さが、上記のように規定した大きさよりも大きい場合には、積層されて隣接する冷却構造S1の間で、冷却器120と半導体装置100との間に隙間を生じてしまうことは、図2から明らかである。
If the height of the
以上述べてきたように、本実施形態によれば、半導体装置100や絶縁板110の落下防止やずれ防止のためのガイド部150を半導体装置100に設けることによって、冷却構造や積層モジュールとしての信頼性を高めることができる。
As described above, according to the present embodiment, the
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置の冷却構造S2を示す概略断面図である。ここでは、上記実施形態と相違するところを中心に述べることにする。
(Second Embodiment)
FIG. 3 is a schematic sectional view showing a cooling structure S2 of the semiconductor device according to the second embodiment of the present invention. Here, the differences from the above embodiment will be mainly described.
上記第1実施形態では、ガイド部150は、半導体装置100の上下両面において、冷却器120の長手方向に一対ずつ設けられていたが、半導体装置100の上下両面において、取付方向によっては、ガイド部150は一対ずつ設けられる必要はない。
In the first embodiment, a pair of
本実施形態の半導体装置の冷却構造S2においては、ガイド部150は、半導体装置100の両面に設けられており、半導体装置100の一面側では、半導体装置100の1辺にガイド部150が配置されており、半導体装置100の他面側では、半導体装置100の一面側にてガイド部150が配置されている1辺とは反対側の1辺に、ガイド部150が配置されている。
In the semiconductor device cooling structure S <b> 2 of the present embodiment, the
図3に示される例では、半導体装置100の上面側では、半導体装置100の紙面垂直方向に沿った右辺にガイド部150が配置されており、半導体装置100の下面側では、半導体装置100の紙面垂直方向に沿った左辺に、ガイド部150が配置されている。冷却構造におけるガイド部150の配置構成としては、このような構成を採用することもできる。
In the example shown in FIG. 3, the
また、図3には、本実施形態の冷却構造S2を複数個積層した状態において、もう一つの冷却構造S2の上部の一部が、図3中の下方に示されている。 FIG. 3 shows a part of the upper part of another cooling structure S2 in the lower part of FIG. 3 in a state where a plurality of cooling structures S2 of the present embodiment are stacked.
そして、このような積層モジュールに対応して、本実施形態では、冷却器120の周囲にて半導体装置100から突出する壁状のガイド部150の高さは、絶縁板(絶縁材)110の厚さt2の2倍の厚さ2t2と冷却器120の厚さt1との合計厚さ(t1+2t2)の大きさと同じであることが好ましい。
In this embodiment, the height of the wall-shaped
本実施形態の半導体装置の冷却構造S2おいて、このようにガイド部150の高さを規定すれば、積層されて隣接する冷却構造S2の間において、冷却器120と半導体装置100との間に隙間を生じることがなくなり、冷却器120による冷却を適切に行うことができる。
In the cooling structure S2 of the semiconductor device of the present embodiment, if the height of the
(第3実施形態)
図4は、本発明の第3実施形態に係る半導体装置の冷却構造S3を示す概略断面図である。本実施形態は、上記第2実施形態を一部変形したものであり、上記第2実施形態と相違するところを中心に述べることにする。
(Third embodiment)
FIG. 4 is a schematic cross-sectional view showing a semiconductor device cooling structure S3 according to the third embodiment of the present invention. The present embodiment is a partial modification of the second embodiment, and the difference from the second embodiment will be mainly described.
本実施形態も、上記第2実施形態と同様、ガイド部150は、半導体装置100の上下両面において、冷却器120の長手方向に1個ずつ設けたものである。
In the present embodiment, similarly to the second embodiment, one
本実施形態の半導体装置の冷却構造S3においては、ガイド部150は、半導体装置100の両面に設けられており、半導体装置100の一面側では、半導体装置100の1辺にガイド部150が配置されており、半導体装置100の他面側では、半導体装置100の一面側にてガイド部150が配置されている1辺と同じ側の1辺に、ガイド部150が配置されている。
In the semiconductor device cooling structure S <b> 3 of the present embodiment, the
図4に示される例では、半導体装置100の上面側では、半導体装置100の紙面垂直方向に沿った右辺にガイド部150が配置されており、半導体装置100の下面側でも、半導体装置100の紙面垂直方向に沿った右辺に、ガイド部150が配置されている。冷却構造におけるガイド部150の配置構成としては、このような構成を採用することもできる。
In the example shown in FIG. 4, the
また、図4には、本実施形態の冷却構造S3を複数個積層した状態において、もう一つの冷却構造S3の上部の一部が、図4中の下方に示されている。 FIG. 4 shows a part of the upper part of another cooling structure S3 in the lower part of FIG. 4 in a state where a plurality of cooling structures S3 of the present embodiment are stacked.
そして、このような積層モジュールに対応して、本実施形態においては、冷却器120の周囲にて半導体装置100から突出する壁状のガイド部150の高さは、絶縁板(絶縁材)110の厚さt2と冷却器120の厚さt1の半分の厚さt1/2との合計厚さ(t1/2+t2)以下の大きさと同じであることが好ましい。
Corresponding to such a laminated module, in this embodiment, the height of the wall-shaped
本実施形態の半導体装置の冷却構造S3おいて、このようにガイド部150の高さを規定すれば、積層されて隣接する冷却構造S3の間において、冷却器120と半導体装置100との間に隙間を生じることがなくなり、冷却器120による冷却を適切に行うことができる。
In the cooling structure S3 of the semiconductor device of the present embodiment, if the height of the
また、本実施形態の冷却構造S3を積層した積層モジュールでは、図4において、図示の状態から、モジュールを反時計回りに90度回転させた状態としても絶縁板110の落下や半導体装置100のずれが生じない。このように、モジュールの取付方向に応じて、ガイド部150の位置は適宜決めることができる。
Further, in the laminated module in which the cooling structure S3 of the present embodiment is laminated, even if the module is rotated 90 degrees counterclockwise from the state shown in FIG. 4, the insulating
(第4実施形態)
図5(a)は、本発明の第4実施形態に係る半導体装置の冷却構造S4を示す概略断面図、図5(b)は、図5(a)中に示される第4実施形態の半導体装置100の斜視図である。
(Fourth embodiment)
FIG. 5A is a schematic sectional view showing a cooling structure S4 of a semiconductor device according to the fourth embodiment of the present invention, and FIG. 5B is a semiconductor of the fourth embodiment shown in FIG. 2 is a perspective view of the
本実施形態では、図5(b)に示されるように、半導体装置100は、その平面形状が矩形状であり、半導体装置100の4辺に対応してガイド部150が設けられている。
In the present embodiment, as shown in FIG. 5B, the
また、このガイド部150は、上記実施形態と同様に、冷却器120の周囲にて半導体装置100から突出する壁状のものであるが、ガイド部150の高さは、絶縁板(絶縁材)110の厚さt2以下の大きさとしている。
In addition, the
上記図1に示される冷却構造においては、絶縁板110は落下のみならず、振動などにより図1中の紙面垂直方向にずれる可能性もある。
In the cooling structure shown in FIG. 1, the insulating
本実施形態では、それを防止するために、図5に示されるように、絶縁板110を4方で固定するように、高さが絶縁板110の厚さt2以下の大きさであるガイド部150を設けている。
In the present embodiment, in order to prevent this, as shown in FIG. 5, the guide portion whose height is equal to or smaller than the thickness t <b> 2 of the insulating
もし、図5において、ガイド部150の高さが絶縁板110の厚さt2よりも大きいと、冷却器120の短手方向に延びる壁上のガイド部150が、冷却器120を持ち上げる形となり、位置する積層されて隣接する冷却構造S4の間で、冷却器120と半導体装置100との間で隙間を生じてしまう。
If the height of the
それに対して、本実施形態のようにガイド部150の高さを絶縁板(絶縁材)110の厚さt2以下の大きさとすれば、積層されて隣接する冷却構造S4の間において、冷却器120と半導体装置100との間に隙間を生じることがなく、冷却器120による冷却を適切に行うことができる。
On the other hand, if the height of the
(他の実施形態)
なお、上記実施形態においては、絶縁板110に代えて、冷却器120の表面を絶縁性の膜でコーティングしてもよい。この場合、当該絶縁性の膜が、本発明でいう絶縁材として構成される。
(Other embodiments)
In the above embodiment, the surface of the cooler 120 may be coated with an insulating film instead of the insulating
また、上記実施形態では、ヒートシンクブロック40が発熱素子10と上側ヒートシンク30との間に介在しているが、このヒートシンクブロックは、発熱素子とヒートシンク(放熱板)とを熱的および電気的に接続するとともに、発熱素子からボンディングワイヤを引き出す際の当該ワイヤの高さを確保する等のために、発熱素子と放熱板との間の高さを確保する役割を有しているものである。
Further, in the above embodiment, the
ここで、ヒートシンクブロックが不要な構成である場合には、もちろんヒートシンクブロックを省略した構成であってもよい。 Here, in the case where the heat sink block is not required, it is of course possible to omit the heat sink block.
また、本発明は、発熱素子の両面に設けられた一対の放熱板とを備えるとともに装置のほぼ全体を樹脂でモールドした半導体装置が、絶縁材を介して冷却器と接触している半導体装置の冷却構造において、半導体装置と冷却器との相対的な位置ずれを防止すべく、半導体装置の外周にガイド部を設けたことを要部とするものであり、その他の部分は、適宜設計変更可能である。 The present invention also provides a semiconductor device comprising a pair of heat sinks provided on both sides of a heat generating element and in which a semiconductor device in which almost the entire device is molded with a resin is in contact with a cooler via an insulating material. In the cooling structure, in order to prevent relative displacement between the semiconductor device and the cooler, the main part is to provide a guide part on the outer periphery of the semiconductor device, and the design of other parts can be changed as appropriate. It is.
10…発熱素子としての半導体チップ、20…放熱板としての下側ヒートシンク、
30…放熱板としての上側ヒートシンク、60…樹脂、100…半導体装置、
110…絶縁材としての絶縁板、120…冷却器、150…ガイド部。
10 ... Semiconductor chip as heating element, 20 ... Lower heat sink as heat sink,
30 ... Upper heat sink as a heat sink, 60 ... Resin, 100 ... Semiconductor device,
DESCRIPTION OF
Claims (8)
前記半導体装置(100)の外周には、前記半導体装置(100)と前記冷却器(120)との相対的な位置関係を規制するためのガイド部(150)が設けられていることを特徴とする半導体装置の冷却構造。 A device comprising a heat generating element (10) and a pair of heat radiating plates (20, 30) for radiating heat from both sides of the heat generating element (10), and a semiconductor in which almost the entire device is molded with a resin (60) In the cooling structure of the semiconductor device, wherein the device (100) is in contact with the cooler (120) via the insulating material (110),
A guide portion (150) for regulating a relative positional relationship between the semiconductor device (100) and the cooler (120) is provided on an outer periphery of the semiconductor device (100). Semiconductor device cooling structure.
前記半導体装置(100)の一面側では、前記半導体装置(100)の1辺に、前記ガイド部(150)が配置されており、
前記半導体装置(100)の他面側では、前記半導体装置(100)の一面側にて前記ガイド部(150)が配置されている1辺とは反対側の1辺に、前記ガイド部(150)が配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の冷却構造。 The guide part (150) is provided on both sides of the semiconductor device (100),
On one side of the semiconductor device (100), the guide portion (150) is disposed on one side of the semiconductor device (100).
On the other surface side of the semiconductor device (100), the guide portion (150) is provided on one side opposite to the one side where the guide portion (150) is disposed on one surface side of the semiconductor device (100). 4. The semiconductor device cooling structure according to claim 1, wherein the semiconductor device cooling structure is disposed.
The guide part (150) has a wall shape protruding from the semiconductor device (100), and the height of the guide part (150) is equal to or smaller than the thickness of the insulating material (110). The semiconductor device cooling structure according to claim 7, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353412A JP4007304B2 (en) | 2003-10-14 | 2003-10-14 | Semiconductor device cooling structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353412A JP4007304B2 (en) | 2003-10-14 | 2003-10-14 | Semiconductor device cooling structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123233A JP2005123233A (en) | 2005-05-12 |
JP4007304B2 true JP4007304B2 (en) | 2007-11-14 |
Family
ID=34611708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003353412A Expired - Fee Related JP4007304B2 (en) | 2003-10-14 | 2003-10-14 | Semiconductor device cooling structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4007304B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563075A (en) * | 2011-06-16 | 2014-02-05 | 富士电机株式会社 | Semiconductor unit and semiconductor device using same |
US9824961B2 (en) | 2013-11-26 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073743A (en) | 2005-09-07 | 2007-03-22 | Denso Corp | Semiconductor device |
JP4702196B2 (en) | 2005-09-12 | 2011-06-15 | 株式会社デンソー | Semiconductor device |
JP2007109857A (en) * | 2005-10-13 | 2007-04-26 | Denso Corp | Insulating structure of semiconductor module |
JP4967447B2 (en) | 2006-05-17 | 2012-07-04 | 株式会社日立製作所 | Power semiconductor module |
JP2007335663A (en) * | 2006-06-15 | 2007-12-27 | Toyota Motor Corp | Semiconductor module |
JP4702279B2 (en) * | 2006-12-27 | 2011-06-15 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP4580997B2 (en) | 2008-03-11 | 2010-11-17 | 日立オートモティブシステムズ株式会社 | Power converter |
DE112009000447B4 (en) * | 2008-04-09 | 2016-07-14 | Fuji Electric Co., Ltd. | Semiconductor device and method for its production |
JP5067267B2 (en) * | 2008-06-05 | 2012-11-07 | 三菱電機株式会社 | Resin-sealed semiconductor device and manufacturing method thereof |
JP5434914B2 (en) | 2008-06-12 | 2014-03-05 | 株式会社安川電機 | Power module and control method thereof |
JP5268660B2 (en) * | 2009-01-08 | 2013-08-21 | 三菱電機株式会社 | Power module and power semiconductor device |
JP2010225720A (en) * | 2009-03-23 | 2010-10-07 | Mitsubishi Electric Corp | Power module |
JP5115595B2 (en) * | 2010-06-23 | 2013-01-09 | 株式会社デンソー | Manufacturing method of semiconductor module |
JP5273101B2 (en) | 2010-06-23 | 2013-08-28 | 株式会社デンソー | Semiconductor module and manufacturing method thereof |
JP5845634B2 (en) * | 2011-05-27 | 2016-01-20 | アイシン精機株式会社 | Semiconductor device |
JP5842411B2 (en) * | 2011-06-30 | 2016-01-13 | 株式会社デンソー | Semiconductor device |
JP2013122993A (en) * | 2011-12-12 | 2013-06-20 | Toyota Motor Corp | Semiconductor device |
JP5747811B2 (en) * | 2011-12-26 | 2015-07-15 | トヨタ自動車株式会社 | Semiconductor resin mold parts |
ITMI20120711A1 (en) * | 2012-04-27 | 2013-10-28 | St Microelectronics Srl | POWER DEVICE |
ITMI20120712A1 (en) | 2012-04-27 | 2013-10-28 | St Microelectronics Srl | ELECTRONIC LOOP-MOUNTED DEVICE WITH DOUBLE HEAT SINK |
ITMI20120713A1 (en) | 2012-04-27 | 2013-10-28 | St Microelectronics Srl | ELECTRONIC ASSEMBLY SYSTEM THROUGH THROUGH HOLES WITH DISSIPATED ELEMENTS CLOSED AMONG THEM AGAINST INSULATING BODY |
KR101459857B1 (en) | 2012-12-27 | 2014-11-07 | 현대자동차주식회사 | Heat sink one body type power module |
US9230880B2 (en) | 2014-01-28 | 2016-01-05 | Infineon Technolgies Ag | Electronic device and method for fabricating an electronic device |
JP6524709B2 (en) * | 2014-06-13 | 2019-06-05 | 日産自動車株式会社 | Semiconductor device |
JP6511506B2 (en) * | 2016-11-18 | 2019-05-15 | 日立オートモティブシステムズ株式会社 | Semiconductor module and power converter provided with the same |
JP6766757B2 (en) * | 2017-06-12 | 2020-10-14 | トヨタ自動車株式会社 | Semiconductor device |
WO2024070883A1 (en) * | 2022-09-30 | 2024-04-04 | ニデック株式会社 | Semiconductor module and semiconductor module unit |
-
2003
- 2003-10-14 JP JP2003353412A patent/JP4007304B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563075A (en) * | 2011-06-16 | 2014-02-05 | 富士电机株式会社 | Semiconductor unit and semiconductor device using same |
CN103563075B (en) * | 2011-06-16 | 2016-05-18 | 富士电机株式会社 | Semiconductor unit and use the semiconductor devices of this unit |
US9824961B2 (en) | 2013-11-26 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US9953905B2 (en) | 2013-11-26 | 2018-04-24 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2005123233A (en) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4007304B2 (en) | Semiconductor device cooling structure | |
JP4438489B2 (en) | Semiconductor device | |
JP4635564B2 (en) | Semiconductor device | |
US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
JP4302607B2 (en) | Semiconductor device | |
JP6743916B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US8610263B2 (en) | Semiconductor device module | |
JP6409690B2 (en) | Cooling module | |
JP4254527B2 (en) | Semiconductor device | |
CN110622627B (en) | Semiconductor device with a plurality of semiconductor chips | |
JPH09139461A (en) | Semiconductor power module | |
JP7004749B2 (en) | Circuit equipment and power conversion equipment | |
JPWO2008142760A1 (en) | Power semiconductor module | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
CN111433909A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2020009989A (en) | Semiconductor device | |
WO2013118275A1 (en) | Semiconductor device | |
JP4046623B2 (en) | Power semiconductor module and fixing method thereof | |
KR20210120355A (en) | Power module of double-faced cooling | |
JP4375299B2 (en) | Power semiconductor device | |
JP4339660B2 (en) | Semiconductor device | |
JP5631100B2 (en) | Electronic component mounting board cooling structure | |
JP2005150419A (en) | Semiconductor device | |
JP2004048084A (en) | Semiconductor power module | |
JP4258391B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4007304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |