JP4258391B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4258391B2
JP4258391B2 JP2004022984A JP2004022984A JP4258391B2 JP 4258391 B2 JP4258391 B2 JP 4258391B2 JP 2004022984 A JP2004022984 A JP 2004022984A JP 2004022984 A JP2004022984 A JP 2004022984A JP 4258391 B2 JP4258391 B2 JP 4258391B2
Authority
JP
Japan
Prior art keywords
metal
heat sink
mold resin
metal body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004022984A
Other languages
Japanese (ja)
Other versions
JP2005217248A (en
Inventor
尚彦 平野
里香 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004022984A priority Critical patent/JP4258391B2/en
Publication of JP2005217248A publication Critical patent/JP2005217248A/en
Application granted granted Critical
Publication of JP4258391B2 publication Critical patent/JP4258391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、半導体素子の両側を一対の金属体で挟んでなり、装置のほぼ全体が樹脂でモールドされてなる半導体装置に関する。   The present invention relates to a semiconductor device in which both sides of a semiconductor element are sandwiched between a pair of metal bodies and almost the entire device is molded with resin.

従来より、この種の半導体装置としては、半導体素子と、半導体素子の一面側に設けられ電極と放熱体とを兼ねる第１の金属体と、半導体素子の他面側に設けられ電極と放熱体とを兼ねる第２の金属体と、半導体素子、第１の金属体および第２の金属体を包み込むように封止するモールド樹脂とを備えた半導体装置が提案されている（たとえば、特許文献１参照）。
特開２００３−１１００６４号公報 Conventionally, as a semiconductor device of this type, a semiconductor element, a first metal body provided on one surface side of the semiconductor element and serving as an electrode and a heat radiator, and an electrode and heat radiator provided on the other surface side of the semiconductor element are provided. And a semiconductor device including a semiconductor element, a first metal body, and a mold resin that seals the second metal body so as to enclose the second metal body (for example, Patent Document 1). reference).
JP 2003-110064 A

図９は、従来のこの種の半導体装置の概略構成を示す斜視図である。   FIG. 9 is a perspective view showing a schematic configuration of this type of conventional semiconductor device.

この図９では、モールド樹脂８０と、このモールド樹脂８０から突出する第１の金属体の端子部２１、第２の金属体３０の端子部３１、半導体素子とつながる信号端子６０といった各信号端子２１、３１、６０と、モールド樹脂８０から露出する第２の金属体３０の放熱面とが表されている。   In FIG. 9, each signal terminal 21 such as a mold resin 80, a terminal portion 21 of a first metal body protruding from the mold resin 80, a terminal portion 31 of a second metal body 30, and a signal terminal 60 connected to a semiconductor element. , 31, 60 and the heat radiating surface of the second metal body 30 exposed from the mold resin 80 are shown.

さらに、図９に示されるように、従来のこの種の半導体装置では、モールド樹脂８０の側面から、上記した信号端子２１、３１、６０および第１および第２の金属体の放熱面以外に金属部２０ａが露出している。   Furthermore, as shown in FIG. 9, in this type of conventional semiconductor device, the metal resin other than the signal terminals 21, 31, 60 and the heat radiation surfaces of the first and second metal bodies described above from the side surface of the mold resin 80 is used. The part 20a is exposed.

この金属部２０ａは、通常、第１の金属体または第２の金属体の吊りピンを切断した部位である。   The metal part 20a is usually a part obtained by cutting a suspension pin of the first metal body or the second metal body.

つまり、半導体素子を第１および第２の金属体で挟んで樹脂の成形型内に設置した段階では、当該金属体は外枠などに吊りピンを介して連結されており、樹脂モールドの後、この吊りピンは切断され、金属部２０ａとして露出するのである。   That is, at the stage where the semiconductor element is sandwiched between the first and second metal bodies and installed in the resin mold, the metal body is connected to the outer frame or the like via the hanging pins, and after the resin mold, This suspension pin is cut and exposed as the metal portion 20a.

そして、このような金属部２０ａがモールド樹脂８０から露出していると、漏電やショート等が発生しやすくなるという問題が生じる。特に、この種の半導体装置では、第１および第２の金属体の端子部２１、３１間に、最大２０００Ｖ超もの電圧が印加されるため、絶縁対策は重要である。   And when such a metal part 20a is exposed from the mold resin 80, the problem that it becomes easy to generate | occur | produce an electric leakage, a short circuit, etc. will arise. In particular, in this type of semiconductor device, since a voltage exceeding 2000 V at the maximum is applied between the terminal portions 21 and 31 of the first and second metal bodies, an insulation measure is important.

本発明は、上記問題に鑑み、半導体素子の両側を一対の金属体で挟んでなり、装置のほぼ全体が樹脂でモールドされてなる半導体装置において、信号端子および金属体の放熱面以外にモールド樹脂から露出する金属部にて漏電やショートが発生するのを極力防止することを目的とする。   In view of the above problems, the present invention provides a semiconductor device in which both sides of a semiconductor element are sandwiched between a pair of metal bodies, and almost the entire device is molded with a resin. The purpose is to prevent the occurrence of electric leakage and short circuit in the metal part exposed from the surface as much as possible.

上記目的を達成するため、請求項１に記載の発明では、半導体素子（１０）と、半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、半導体素子（１０）、第１の金属体（２０）および第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備え、モールド樹脂（８０）からは、信号端子（２１、３１、６０）および第１および第２の金属体（２０、３０）の放熱面以外に金属部（２０ａ）が露出している半導体装置において、モールド樹脂（８０）の表面のうち金属部（２０ａ）の周囲には、金属部（２０ａ）よりもモールド樹脂（８０）の表面からの突出高さが大きい突起部（８４）が設けられており、突起部（８４）は、金属部（２０ａ）の全周に設けられていることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, a semiconductor element (10) and a first metal body (20) provided on one surface side of the semiconductor element (10) and serving as both an electrode and a radiator. A second metal body (30) provided on the other surface side of the semiconductor element (10) and serving as an electrode and a heat dissipator, and the semiconductor element (10), the first metal body (20) and the second metal body A mold resin (80) that encloses the metal body (30) and encloses the signal body (21, 31, 60) and the first and second metal bodies (20, 20) from the mold resin (80). In the semiconductor device in which the metal part (20a) is exposed in addition to the heat radiating surface of 30), the mold resin (80a) has a mold resin (80a) around the metal part (20a) around the metal part (20a). 80) a protrusion with a large protrusion height from the surface (84) Provided, the protrusion (84) is characterized in that provided on the entire periphery of the metal part (20a).

それによれば、金属部（２０ａ）の周囲に、金属部（２０ａ）よりも高い突起部（８４）が設けられているため、金属部（２０ａ）の外部の金属体などへの接触を抑制することができ、漏電やショートが発生するのを極力防止することができる。   According to that, since the protrusion part (84) higher than a metal part (20a) is provided in the circumference | surroundings of a metal part (20a), the contact to the metal body etc. of the exterior of a metal part (20a) is suppressed. It is possible to prevent leakage and short circuit as much as possible.

また、請求項２に記載の発明では、半導体素子（１０）と、半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、半導体素子（１０）、第１の金属体（２０）および第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備え、モールド樹脂（８０）からは、信号端子（２１、３１、６０）および第１および第２の金属体（２０、３０）の放熱面以外に金属部（２０ａ）が露出している半導体装置において、モールド樹脂（８０）の表面のうち金属部（２０ａ）の周囲には、金属部（２０ａ）よりもモールド樹脂（８０）の表面からの突出高さが大きい突起部（８４）が設けられており、突起部（８４）は、金属部（２０ａ）の周囲の１方向に設けられていることを特徴としている。 In the invention according to claim 2 , a semiconductor element (10), a first metal body (20) provided on one surface side of the semiconductor element (10) and serving as an electrode and a radiator, and a semiconductor element ( 10) a second metal body (30) which is provided on the other surface side and serves as both an electrode and a heat radiating body; a semiconductor element (10); a first metal body (20); and a second metal body (30). A mold resin (80) that encloses and seals, and from the mold resin (80), the heat radiation surfaces of the signal terminals (21, 31, 60) and the first and second metal bodies (20, 30) In addition, in the semiconductor device in which the metal part (20a) is exposed, the periphery of the metal part (20a) of the surface of the mold resin (80) is closer to the surface of the mold resin (80) than the metal part (20a). large protrusions protruding height (84) is provided, Raised portion (84) is characterized in that provided in one direction around the metal portion (20a).

モールド樹脂（８０）の表面のうち金属部（２０ａ）の周囲に設ける突起部（８４）の配置形態としては、これら請求項１および請求項２の各形態を採用することができる。特に、突起部（８４）を金属部（２０ａ）の周囲の１方向に設ける場合、金属部（２０ａ）が外部金属体などと近接している部位に設けることが好ましい。 As the arrangement form of the protrusions (84) provided around the metal part (20a) in the surface of the mold resin (80), each form of these claims 1 and 2 can be adopted. In particular, when the protrusion (84) is provided in one direction around the metal part (20a), it is preferable to provide the metal part (20a) at a site close to the external metal body.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。また、以下の各実施形態のうち第1実施形態および第３実施形態は、第２実施形態を説明する上での参考例である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description. Of the following embodiments, the first embodiment and the third embodiment are reference examples for explaining the second embodiment.

（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置Ｓ１の一般的な概略構成を示す図であり、（ａ）はモールド樹脂８０内の各部の平面的な配置を示す図、（ｂ）は概略断面構成を示す図である。 (First embodiment)
1A and 1B are diagrams showing a general schematic configuration of a semiconductor device S1 according to the first embodiment of the present invention. FIG. 1A is a diagram showing a planar arrangement of each part in a mold resin 80, and FIG. It is a figure which shows a general | schematic cross-section structure.

図１に示されるように、本実施形態における半導体装置Ｓ１は、半導体素子としての第１の半導体チップ１０と、第１の金属体としての下側ヒートシンク２０と、第２の金属体としての上側ヒートシンク３０と、ヒートシンクブロック４０と、これらの間に介在する各導電性接合部材５１、５２、５３と、さらに、モールド樹脂８０とを備えて構成されている。   As shown in FIG. 1, the semiconductor device S1 according to the present embodiment includes a first semiconductor chip 10 as a semiconductor element, a lower heat sink 20 as a first metal body, and an upper side as a second metal body. The heat sink 30, the heat sink block 40, the conductive bonding members 51, 52, and 53 interposed therebetween, and a mold resin 80 are included.

ここで、本実施形態では、図１に示されるように、第１の半導体チップ１０と並列に第２の半導体チップ１８が設けられている。   Here, in the present embodiment, as shown in FIG. 1, the second semiconductor chip 18 is provided in parallel with the first semiconductor chip 10.

この構成の場合、両半導体チップ１０、１８の下面と下側ヒートシンク２０の上面との間は、第１の導電性接合部材５１によって接合されている。   In the case of this configuration, the lower surfaces of the two semiconductor chips 10 and 18 and the upper surface of the lower heat sink 20 are bonded by the first conductive bonding member 51.

また、両半導体チップ１０、１８の上面とヒートシンクブロック４０の下面との間は、第２の導電性接合部材５２によって接合されている。   Further, the upper surfaces of both the semiconductor chips 10 and 18 and the lower surface of the heat sink block 40 are bonded by a second conductive bonding member 52.

さらに、ヒートシンクブロック４０の上面と上側ヒートシンク３０の下面との間は、第３の導電性接合部材５３によって接合されている。   Further, the upper surface of the heat sink block 40 and the lower surface of the upper heat sink 30 are bonded by a third conductive bonding member 53.

ここで、これら第１、第２、第３の導電性接合部材５１、５２、５３としては、はんだや導電性接着剤等を採用することができる。具体的に本例の半導体装置においては、これら第１、第２、第３の導電性接合部材５１、５２、５３として、Ｓｎ（すず）系はんだを用いている。   Here, as the first, second, and third conductive bonding members 51, 52, and 53, solder, a conductive adhesive, or the like can be employed. Specifically, in the semiconductor device of this example, Sn (tin) solder is used as the first, second, and third conductive bonding members 51, 52, and 53.

これにより、上記した構成においては、第１および第２の半導体チップ１０、１８の上面では、第２の導電性接合部材５２、ヒートシンクブロック４０、第３の導電性接合部材５３および上側ヒートシンク３０を介して放熱が行われ、第１および第２の半導体チップ１０、１８の下面では、第１の導電性接合部材５１から下側ヒートシンク２０を介して放熱が行われる構成となっている。   Thus, in the above-described configuration, the second conductive bonding member 52, the heat sink block 40, the third conductive bonding member 53, and the upper heat sink 30 are disposed on the upper surfaces of the first and second semiconductor chips 10 and 18. The first and second semiconductor chips 10 and 18 are configured to dissipate heat from the first conductive bonding member 51 via the lower heat sink 20 on the lower surfaces of the first and second semiconductor chips 10 and 18.

ここで、半導体素子１０すなわち第１の半導体チップ１０としては、特に限定されるものではないが、本実施形態において半導体素子として用いられている上記第１の半導体チップ１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成することができる。   Here, the semiconductor element 10, that is, the first semiconductor chip 10 is not particularly limited, but the first semiconductor chip 10 used as the semiconductor element in the present embodiment is, for example, an IGBT (insulated gate). Type bipolar transistor) or a power semiconductor element such as a thyristor.

また、第２の半導体チップ１８は、たとえば、ＦＷＤ（フリーホイールダイオード）等からなるものにできる。   The second semiconductor chip 18 can be made of, for example, an FWD (free wheel diode).

具体的には、上記第１の半導体チップ１０の形状は、たとえば矩形状の薄板状とすることができる。そして、図１（ｂ）において、第１の半導体チップ１０の上面側が素子形成面である主表面、下面側が主裏面である。   Specifically, the shape of the first semiconductor chip 10 can be, for example, a rectangular thin plate. In FIG. 1B, the upper surface side of the first semiconductor chip 10 is a main surface as an element forming surface, and the lower surface side is a main back surface.

また、本実施形態の第１の半導体チップ１０の主表面には、複数個のセルブロックＴｒが配列された形となっている。図示例では７個のセルブロックＴｒが配列している。個々のセルブロックＴｒは、たとえば複数個のトランジスタ等の素子の集合体として構成されている。   In addition, a plurality of cell blocks Tr are arranged on the main surface of the first semiconductor chip 10 of the present embodiment. In the illustrated example, seven cell blocks Tr are arranged. Each cell block Tr is configured as an assembly of elements such as a plurality of transistors, for example.

そして、図示しないが、各セルブロックＴｒの上には、主表面側における主電極が形成されている。また、図示しないが、第１の半導体チップ１０の主裏面側にも主電極が形成されている。   Although not shown, a main electrode on the main surface side is formed on each cell block Tr. Although not shown, a main electrode is also formed on the main back surface side of the first semiconductor chip 10.

ここで、第１の半導体チップ１０の主電極としては、たとえば主表面側の主電極がエミッタ電極、主裏面側の主電極がコレクタ電極とすることができる。   Here, as the main electrode of the first semiconductor chip 10, for example, the main electrode on the main surface side can be an emitter electrode, and the main electrode on the main back surface side can be a collector electrode.

このように、本実施形態においては、第１の半導体チップ１０の主裏面側の主電極は、第１の金属体である下側ヒートシンク２０に対して、第１の導電性接合部材５１を介して電気的に接続され、第１の半導体チップ１０の主表面側の主電極は、第２の導電性接合部材５２を介してヒートシンクブロック４０に対して、電気的に接続されている。   Thus, in the present embodiment, the main electrode on the main back surface side of the first semiconductor chip 10 is connected to the lower heat sink 20 that is the first metal body via the first conductive bonding member 51. The main electrode on the main surface side of the first semiconductor chip 10 is electrically connected to the heat sink block 40 via the second conductive bonding member 52.

さらに、ヒートシンクブロック４０における半導体チップ１０、１８側の面とは反対側の面にて、第３の導電性接合部材５３を介して第２の金属体である上側ヒートシンク３０とヒートシンクブロック４０とが電気的に接続されている。   Further, the upper heat sink 30 and the heat sink block 40 which are the second metal bodies are disposed on the surface of the heat sink block 40 opposite to the surface on the semiconductor chip 10, 18 side via the third conductive bonding member 53. Electrically connected.

ここで、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。   Here, the lower heat sink 20, the upper heat sink 30, and the heat sink block 40 are made of, for example, a metal having good thermal conductivity and electrical conductivity, such as a copper alloy or an aluminum alloy. Further, as the heat sink block 40, a general iron alloy may be used.

また、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が突設されているが、この端子部２１は、半導体チップ１０の主裏面側の主電極であるたとえばコレクタ電極の取り出し電極となっている。   Further, the lower heat sink 20 can be a substantially rectangular plate as a whole, for example. Further, the lower heat sink 20 is provided with a terminal portion 21, which is a main electrode on the main back surface side of the semiconductor chip 10, for example, as an extraction electrode for a collector electrode.

また、ヒートシンクブロック４０は、たとえば、半導体チップ１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。   The heat sink block 40 may be a rectangular plate having a size that is slightly smaller than the semiconductor chip 10, for example.

このヒートシンクブロック４０は、半導体チップ１０、１８と上側ヒートシンク３０との間に介在し、それぞれの半導体チップ１０、１８と上側ヒートシンク３０とを熱的および電気的に接続するとともに、第１の半導体チップ１０から後述するボンディングワイヤ７０を引き出す際の当該ワイヤの高さを確保する等のために、第１の半導体チップ１０と上側ヒートシンク３０との間の高さを確保する役割を有している。   The heat sink block 40 is interposed between the semiconductor chips 10 and 18 and the upper heat sink 30 to thermally and electrically connect each of the semiconductor chips 10 and 18 and the upper heat sink 30, and the first semiconductor chip. In order to secure the height of the wire when a bonding wire 70 to be described later is pulled out from the semiconductor 10, the height between the first semiconductor chip 10 and the upper heat sink 30 is ensured.

さらに、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成することができる。また、この上側ヒートシンク３０にも、端子部３１が突設されているが、この端子部３１は、半導体チップ１０の主表面側の主電極であるたとえばエミッタ電極の取り出し電極となっている。   Furthermore, the upper heat sink 30 can also be constituted of, for example, a substantially rectangular plate material as a whole. Further, the upper heat sink 30 is also provided with a terminal portion 31, and this terminal portion 31 serves as an extraction electrode for an emitter electrode, for example, which is a main electrode on the main surface side of the semiconductor chip 10.

ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれ上述したように、半導体チップ１０の主電極の取り出し電極であり、これら端子部２１、３１は、半導体装置Ｓ１において外部配線部材等との接続を行うために設けられているものである。   Here, the terminal portion 21 of the lower heat sink 20 and the terminal portion 31 of the upper heat sink 30 are the extraction electrodes of the main electrode of the semiconductor chip 10 as described above, and these terminal portions 21 and 31 are the semiconductor device S1. Are provided for connection to an external wiring member or the like.

このように、下側ヒートシンク２０および上側ヒートシンク３０は、それぞれ、電極と放熱体とを兼ねる第１の金属体および第２の金属体として構成されており、半導体装置Ｓ１において半導体チップ１０、１８からの放熱を行う機能を有するとともに半導体チップ１０の電極としての機能も有する。   As described above, the lower heat sink 20 and the upper heat sink 30 are respectively configured as the first metal body and the second metal body that serve as the electrodes and the heat radiating body. And the function as an electrode of the semiconductor chip 10.

また、第１の半導体チップ１０の周囲には、リードフレーム等からなる信号端子６０が設けられている。この信号端子６０は、第１の半導体チップ１０の主表面に設けられている信号電極（たとえばゲート電極）などと導通する端子、あるいは、基準端子となるものである。   A signal terminal 60 made of a lead frame or the like is provided around the first semiconductor chip 10. The signal terminal 60 is a terminal that conducts with a signal electrode (for example, a gate electrode) provided on the main surface of the first semiconductor chip 10 or a reference terminal.

たとえば、図１に示されるように、個々の信号端子６０は、第１の半導体チップ１０の外周部に設けられた各パッド１２とワイヤ７０によって結線され、電気的に接続されている。   For example, as shown in FIG. 1, each signal terminal 60 is connected and electrically connected to each pad 12 provided on the outer peripheral portion of the first semiconductor chip 10 by a wire 70.

このワイヤ７０はワイヤボンディングなどにより形成され、金やアルミニウムなどからなるものである。ここで、各パッド１２は第１の半導体チップ１０の信号電極と導通するものである。   The wire 70 is formed by wire bonding or the like and is made of gold or aluminum. Here, each pad 12 is electrically connected to the signal electrode of the first semiconductor chip 10.

さらに、本実施形態の半導体装置Ｓ１においては、装置Ｓ１のほぼ全体がモールド樹脂８０によりモールドされ封止されている。具体的には、図１に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体チップ１０、１８およびヒートシンクブロック４０の周囲部分には、モールド樹脂８０が充填封止されている。   Furthermore, in the semiconductor device S1 of the present embodiment, almost the entire device S1 is molded and sealed with the mold resin 80. Specifically, as shown in FIG. 1, a mold resin 80 is filled and sealed in the gap between the pair of heat sinks 20 and 30 and the peripheral portions of the semiconductor chips 10 and 18 and the heat sink block 40.

このモールド樹脂８０は、たとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等をモールド樹脂８０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。   As the mold resin 80, for example, a normal mold material such as an epoxy resin can be employed. Further, when the heat sinks 20, 30 and the like are molded with the mold resin 80, a mold (not shown) composed of upper and lower molds is used and can be easily performed by a transfer molding method.

このように、本実施形態の半導体装置Ｓ１は、基本的には、縦型パワー素子である第１の半導体チップ１０の表裏の主面に各金属体２０、３０、４０を導電性接着剤５１〜５３を介して電気的・熱的に接続してなる樹脂モールドタイプの半導体装置として構成されている。   As described above, in the semiconductor device S1 of the present embodiment, the metal bodies 20, 30, 40 are basically disposed on the front and back main surfaces of the first semiconductor chip 10 which is a vertical power element. It is constituted as a resin mold type semiconductor device which is electrically and thermally connected through .about.53.

ここで、図２（ａ）は、本実施形態の半導体装置Ｓ１の斜視図、図２（ｂ）は（ａ）中のコーティング部材８１近傍部の部分断面図である。   Here, FIG. 2A is a perspective view of the semiconductor device S1 of the present embodiment, and FIG. 2B is a partial cross-sectional view of the vicinity of the coating member 81 in FIG.

なお、図２（ａ）では、モールド樹脂８０と、このモールド樹脂８０から突出する第１の金属体２０の端子部２１、第２の金属体３０の端子部３１、半導体チップ１０とつながる信号端子６０といった各信号端子２１、３１、６０と、モールド樹脂８０から露出する第２の金属体３０の放熱面とが表されている。   2A, the mold resin 80, the terminal portion 21 of the first metal body 20 protruding from the mold resin 80, the terminal portion 31 of the second metal body 30, and the signal terminal connected to the semiconductor chip 10 are used. Each signal terminal 21, 31, 60, such as 60, and the heat dissipation surface of the second metal body 30 exposed from the mold resin 80 are shown.

ここにおいて、上記図９に示した従来のものと同様に、本半導体装置Ｓ１では、モールド樹脂８０の側面から、上記した信号端子２１、３１、６０および第１および第２の金属体の放熱面以外に金属部２０ａがわずかに突出している。   Here, as in the conventional device shown in FIG. 9, in the present semiconductor device S <b> 1, the heat radiation surfaces of the signal terminals 21, 31, 60 and the first and second metal bodies described above from the side surface of the mold resin 80. In addition, the metal portion 20a slightly protrudes.

このような金属部２０ａは、通常、第１の金属体２０または第２の金属体３０の吊りピンを切断した部位である。本例では、この金属部２０ａは、第１の金属体２０の吊りピン２０ｂを切断した部位である（図１参照）。   Such a metal part 20 a is usually a part obtained by cutting a suspension pin of the first metal body 20 or the second metal body 30. In this example, the metal part 20a is a part obtained by cutting the suspension pin 20b of the first metal body 20 (see FIG. 1).

そして、本実施形態では、このモールド樹脂８０の側面から突出する金属部２０ａは、樹脂からなる樹脂部材としてのコーティング部材８１により被覆されている。このコーティング部材８１は、エポキシ系樹脂またはシリコーン系樹脂などを金属部２０ａに塗布し硬化してなるものである。   In this embodiment, the metal portion 20a protruding from the side surface of the mold resin 80 is covered with a coating member 81 as a resin member made of resin. The coating member 81 is formed by applying an epoxy resin or a silicone resin to the metal portion 20a and curing it.

次に、上記した構成の半導体装置Ｓ１の製造方法について、図１を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、両半導体チップ１０、１８とヒートシンクブロック４０をはんだ付けする工程を実行する。   Next, a method for manufacturing the semiconductor device S1 having the above-described configuration will be briefly described with reference to FIG. First, a process of soldering both the semiconductor chips 10 and 18 and the heat sink block 40 on the upper surface of the lower heat sink 20 is executed.

この場合、下側ヒートシンク２０の上面に、たとえばＳｎ系はんだからなるはんだ箔を介して両半導体チップ１０、１８を積層するとともに、これら両半導体チップ１０、１８の上に、同じはんだ箔を介して、それぞれヒートシンクブロック４０を積層する。   In this case, both the semiconductor chips 10 and 18 are laminated on the upper surface of the lower heat sink 20 via, for example, a solder foil made of Sn-based solder, and on both the semiconductor chips 10 and 18 via the same solder foil. The heat sink blocks 40 are stacked.

この後、加熱装置（リフロー装置）によって、はんだの融点以上に昇温することにより、上記はんだ箔を溶融させてから、硬化させる。   Thereafter, the solder foil is melted and then cured by heating to a temperature equal to or higher than the melting point of the solder by a heating device (reflow device).

続いて、第１の半導体チップ１０と信号端子６０とをワイヤボンディングする工程を実行する。これにより、ワイヤ７０によって第１の半導体チップ１０と信号端子６０とが結線され電気的に接続される。   Subsequently, a step of wire bonding the first semiconductor chip 10 and the signal terminal 60 is executed. Thereby, the first semiconductor chip 10 and the signal terminal 60 are connected and electrically connected by the wire 70.

次いで、各ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。   Next, a process of soldering the upper heat sink 30 on each heat sink block 40 is performed. In this case, the upper heat sink 30 is placed on the heat sink block 40 via a solder foil. Then, the solder foil is melted by a heating device and then cured.

こうして、溶融した各々のはんだ箔が硬化すれば、硬化したはんだが、第１、第２、第３の導電性接合部材５１、５２、５３として構成されることになる。   Thus, if each molten solder foil hardens | cures, the hardened solder will be comprised as the 1st, 2nd, 3rd electroconductive joining member 51,52,53.

そして、これら導電性接合部材５１〜５３を介して、下側ヒートシンク２０、両半導体チップ１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。   And, through these conductive bonding members 51 to 53, bonding and electrical / thermal connection between the lower heat sink 20, the two semiconductor chips 10, 18, the heat sink block 40, and the upper heat sink 30 can be realized.

なお、第１、第２および第３の導電性接合部材５１、５２、５３として導電性接着剤を用いた場合にも、上記工程において、はんだを導電性接着剤に置き換え、導電性接着剤の塗布や硬化を行うことにより、下側ヒートシンク２０、両半導体チップ１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。   Even when a conductive adhesive is used as the first, second, and third conductive bonding members 51, 52, 53, the solder is replaced with a conductive adhesive in the above process, and the conductive adhesive By applying and curing, bonding between the lower heat sink 20, both semiconductor chips 10 and 18, the heat sink block 40, and the upper heat sink 30 and electrical / thermal connection can be realized.

ここまでの工程では、第１の金属体２０は外枠などに吊りピン２０ｂを介して連結された状態となっている。   In the steps so far, the first metal body 20 is connected to the outer frame or the like via the suspension pins 20b.

しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間および外周部等にモールド樹脂８０を充填する工程を実行する。これによって、図１に示されるように、ヒートシンク２０、３０の隙間および外周部等に、モールド樹脂８０が充填され、封止される。   Thereafter, using a molding die (not shown), a step of filling the gap between the heat sinks 20 and 30 and the outer peripheral portion with the mold resin 80 is performed. As a result, as shown in FIG. 1, the mold resin 80 is filled and sealed in the gaps and the outer periphery of the heat sinks 20 and 30.

そして、モールド樹脂８０が硬化した後、成形型内から半導体装置Ｓ１を取り出し、第１の金属体２０の吊りピン２０ｂのうちモールド樹脂８０から突出している部分を切断する。   Then, after the mold resin 80 is cured, the semiconductor device S1 is taken out from the mold, and a portion of the hanging pin 20b of the first metal body 20 protruding from the mold resin 80 is cut.

続いて、上記吊りピン２０ｂの切断後わずかに突出する金属部２０ａに、コーティング部材８１を構成するエポキシ系樹脂またはシリコーン系樹脂などを塗布し、これを硬化することによって、コーティング部材８１を形成する。こうして、上記半導体装置Ｓ１が完成する。   Subsequently, the coating member 81 is formed by applying an epoxy resin or a silicone resin that constitutes the coating member 81 to the metal portion 20a that slightly protrudes after the suspension pin 20b is cut, and then curing the resin. . Thus, the semiconductor device S1 is completed.

なお、半導体装置Ｓ１においては、上記した構成の場合、下側ヒートシンク２０の下面および上側ヒートシンク３０の上面が、それぞれモールド樹脂８０から露出するようにモールドされた形となっている。これにより、ヒートシンク２０、３０の放熱性が高められている。   In the semiconductor device S1, in the case of the above-described configuration, the lower surface of the lower heat sink 20 and the upper surface of the upper heat sink 30 are molded so as to be exposed from the molding resin 80, respectively. Thereby, the heat dissipation of the heat sinks 20 and 30 is improved.

ところで、本実施形態によれば、半導体素子としての第１の半導体チップ１０と、半導体チップ１０の一面側に設けられ電極と放熱体とを兼ねる第１の金属体としての下側ヒートシンク２０と、半導体チップ１０の他面側に設けられ電極と放熱体とを兼ねる第２の金属体としての上側ヒートシンク３０と、半導体チップ１０、各ヒートシンク２０、３０を包み込むように封止するモールド樹脂８０とを備え、モールド樹脂８０から、信号端子２１、３１、６０および第１および第２の金属体２０、３０の放熱面以外に金属部２０ａが露出している半導体装置において、金属部２０ａは、樹脂からなる樹脂部材８１により被覆されていることを特徴とする半導体装置Ｓ１が提供される。   By the way, according to the present embodiment, the first semiconductor chip 10 as a semiconductor element, the lower heat sink 20 as a first metal body provided on one surface side of the semiconductor chip 10 and serving as both an electrode and a heat sink, An upper heat sink 30 as a second metal body that is provided on the other surface side of the semiconductor chip 10 and serves as both an electrode and a heat dissipating member, and a mold resin 80 that encapsulates the semiconductor chip 10 and the heat sinks 20 and 30 so as to wrap. In the semiconductor device in which the metal part 20a is exposed from the mold resin 80 in addition to the heat radiation surfaces of the signal terminals 21, 31, 60 and the first and second metal bodies 20, 30, the metal part 20a is made of resin. A semiconductor device S1 is provided which is covered with a resin member 81.

それによれば、従来では、モールド樹脂８０から露出する金属部２０ａが、樹脂からなる樹脂部材８１により被覆され露出しない構成となっているため、金属部２０ａの外部の金属体などへの接触を防止でき、漏電やショートが発生するのを極力防止することができる。   According to this, conventionally, the metal portion 20a exposed from the mold resin 80 is covered with the resin member 81 made of resin so as not to be exposed, so that the metal portion 20a is prevented from coming into contact with a metal body or the like. It is possible to prevent leakage and short circuit as much as possible.

また、上記例では、樹脂部材を、金属部２０ａに塗布されてなるコーティング部材８１としたが、それ以外にも、本実施形態の樹脂部材としては、次のようなものを採用することができる。   In the above example, the resin member is the coating member 81 applied to the metal portion 20a. However, other than that, the following can be adopted as the resin member of the present embodiment. .

図３に示される第１の変形例では、本実施形態の樹脂部材として、金属部２０ａに被せられたキャップ部材８２を採用したものである。   In the first modification shown in FIG. 3, a cap member 82 placed on the metal portion 20 a is employed as the resin member of the present embodiment.

このキャップ部材８２は、エポキシ系樹脂またはシリコーン系樹脂などから成形されたキャップ形状をなすものであり、モールド樹脂８０に接着されて、金属部２０ａを被覆している。   The cap member 82 has a cap shape molded from an epoxy resin or a silicone resin, and is bonded to the mold resin 80 to cover the metal portion 20a.

また、図４に示される第２の変形例では、本実施形態の樹脂部材として、金属部２０ａに貼り付けられたシール部材８３を採用したものである。   Further, in the second modification shown in FIG. 4, a seal member 83 attached to the metal portion 20a is employed as the resin member of the present embodiment.

このシール部材８３は、エポキシ系樹脂またはシリコーン系樹脂などから成形されたシート状をなすものであり、接着剤８３ａを介して金属部２０ａに接着されて、金属部２０ａを被覆している。   The seal member 83 is in the form of a sheet molded from an epoxy resin, a silicone resin, or the like, and is bonded to the metal portion 20a via an adhesive 83a to cover the metal portion 20a.

そして、これら変形例に示される樹脂部材８２、８３により金属部２０ａを被覆することによっても、上述したのと同様に、金属部２０ａの外部の金属体などへの接触を防止でき、漏電やショートが発生するのを極力防止することができる。   Further, by covering the metal part 20a with the resin members 82 and 83 shown in these modified examples, as described above, it is possible to prevent the metal part 20a from coming into contact with an external metal body, etc. Can be prevented as much as possible.

（第２実施形態）
図５は、本発明の第２実施形態に係る半導体装置の要部構成を示す図であり、（ａ）は斜視図、（ｂ）は概略断面図である。 (Second Embodiment)
5A and 5B are diagrams showing a configuration of a main part of a semiconductor device according to the second embodiment of the present invention, where FIG. 5A is a perspective view and FIG. 5B is a schematic cross-sectional view.

本実施形態の半導体装置は、上記第１実施形態の半導体装置Ｓ１において、金属部２０ａに対する漏電やショート防止構成を変形したところが相違するものである。この相違点を中心に述べることとする。   The semiconductor device according to the present embodiment is different from the semiconductor device S1 according to the first embodiment described above in that the configuration for preventing leakage and short circuiting with respect to the metal portion 20a is modified. This difference will be mainly described.

本実施形態の半導体装置も、上記第１実施形態と同様に、半導体素子としての第１の半導体チップ１０と、半導体チップ１０の一面側に設けられ電極と放熱体とを兼ねる第１の金属体としての下側ヒートシンク２０と、半導体チップ１０の他面側に設けられ電極と放熱体とを兼ねる第２の金属体としての上側ヒートシンク３０と、半導体チップ１０、各ヒートシンク２０、３０を包み込むように封止するモールド樹脂８０とを備え、モールド樹脂８０から、信号端子２１、３１、６０および第１および第２の金属体２０、３０の放熱面以外に金属部２０ａが露出しているものである（図１参照）。   Similarly to the first embodiment, the semiconductor device of the present embodiment also includes a first semiconductor chip 10 as a semiconductor element, and a first metal body that is provided on one surface side of the semiconductor chip 10 and serves as an electrode and a radiator. The lower heat sink 20, the upper heat sink 30 as a second metal body that is provided on the other surface side of the semiconductor chip 10 and also serves as an electrode and a heat sink, and the semiconductor chip 10 and the heat sinks 20, 30. The mold resin 80 is sealed, and the metal portion 20a is exposed from the mold resin 80 in addition to the signal terminals 21, 31, 60 and the heat radiation surfaces of the first and second metal bodies 20, 30. (See FIG. 1).

このような半導体装置において、本実施形態では、図５に示されるように、モールド樹脂８０の表面のうち金属部２０ａの周囲には、金属部２０ａよりもモールド樹脂８０の表面からの突出高さが大きい突起部８４が設けられている。   In such a semiconductor device, in the present embodiment, as shown in FIG. 5, the protrusion height from the surface of the mold resin 80 to the periphery of the metal portion 20a of the surface of the mold resin 80 is higher than the metal portion 20a. A large protrusion 84 is provided.

図５に示される例では、突起部８４は、金属部２０ａの全周に設けられている。具体的には、四角柱状の金属部２０ａの周囲四方に４つの壁を設けて、金属部２０ａを取り囲んだ形となっている。   In the example shown in FIG. 5, the protrusions 84 are provided on the entire circumference of the metal part 20a. Specifically, four walls are provided around the square columnar metal portion 20a so as to surround the metal portion 20a.

この突起部８４は、モールド樹脂８０を成形する際に、金型に当該突起部８４の形状を設けておけば、容易に作ることができる。また、突起部８４は、モールド樹脂８０の成形後において、後から接着剤などでモールド樹脂８０に固定したものであってもよい。   The projection 84 can be easily formed if the mold is provided with the shape of the projection 84 when the mold resin 80 is molded. The protrusion 84 may be fixed to the mold resin 80 with an adhesive or the like after the molding resin 80 is molded.

本実施形態によれば、金属部２０ａの周囲に、金属部２０ａよりも高い突起部８４が設けられているため、外部の金属体などが金属部２０ａに近接しても、当該外部の金属体は金属部２０ａよりも先に突起部８４に接触する。そのことから、金属部２０ａの外部の金属体などへの接触を抑制することができ、漏電やショートが発生するのを極力防止することができる。   According to the present embodiment, since the protruding portion 84 higher than the metal portion 20a is provided around the metal portion 20a, even if an external metal body or the like is close to the metal portion 20a, the external metal body Contacts the projection 84 before the metal portion 20a. As a result, contact of the metal part 20a with an external metal body or the like can be suppressed, and leakage or short-circuit can be prevented as much as possible.

また、上記図５に示される例では、突起部８４は金属部２０ａの全周に設けられていたが、必ずしも全周に設ける必要はなく、次の図６や図７に示すような配置形態であってもよい。   In the example shown in FIG. 5, the protrusions 84 are provided on the entire circumference of the metal portion 20a. However, the protrusions 84 are not necessarily provided on the entire circumference, and are arranged as shown in FIGS. It may be.

すなわち、図６に示される第１の変形例では、突起部８４は、金属部２０ａの周囲の２方向に設けられている。本例では、金属部２０ａの対向する両側面の外側すなわち四角柱形状の金属部２０ａの対向する２つの側面の外側に、２個の突起部８４が対向した状態で配置されている。   That is, in the first modification shown in FIG. 6, the protrusions 84 are provided in two directions around the metal part 20a. In this example, the two protrusions 84 are arranged in a state of facing each other on the outside of both opposing side surfaces of the metal portion 20a, that is, on the outside of two opposing side surfaces of the square columnar metal portion 20a.

また、図７に示される第２の変形例では、突起部８４は、金属部２０ａの周囲の１方向に設けられている。本例では、四角柱形状の金属部２０ａの１つの側面の外側に、当該側面と対向するように突起部８４が配置されている。この図７に示される例の場合、特に、金属部２０ａが外部金属体などと近接している部位に設けることが好ましい。   Moreover, in the 2nd modification shown by FIG. 7, the protrusion part 84 is provided in 1 direction around the metal part 20a. In this example, the protrusion 84 is disposed on the outer side of one side surface of the square columnar metal portion 20a so as to face the side surface. In the case of the example shown in FIG. 7, it is particularly preferable that the metal portion 20 a is provided at a site close to the external metal body.

そして、これら変形例に示される突起部８４の配置形態によっても、上述したのと同様に、金属部２０ａの外部の金属体などへの接触を抑制することができ、漏電やショートが発生するのを極力防止することができる。   And also with the arrangement | positioning form of the projection part 84 shown by these modifications, the contact to the metal body etc. of the exterior of the metal part 20a can be suppressed similarly to what was mentioned above, and an electric leakage and a short circuit generate | occur | produce. Can be prevented as much as possible.

（第３実施形態）
図８は、本発明の第３実施形態に係る半導体装置の要部構成を示す概略断面図である。 (Third embodiment)
FIG. 8 is a schematic cross-sectional view showing the main configuration of a semiconductor device according to the third embodiment of the present invention.

本実施形態の半導体装置も、上記第１実施形態の半導体装置Ｓ１において、金属部２０ａに対する漏電やショート防止構成を変形したところが相違するものである。この相違点を中心に述べることとする。   The semiconductor device according to the present embodiment is also different from the semiconductor device S1 according to the first embodiment in that the configuration for preventing leakage and short circuit with respect to the metal portion 20a is modified. This difference will be mainly described.

本実施形態の半導体装置も、上記第１実施形態と同様に、半導体素子としての第１の半導体チップ１０と、半導体チップ１０の一面側に設けられ電極と放熱体とを兼ねる第１の金属体としての下側ヒートシンク２０と、半導体チップ１０の他面側に設けられ電極と放熱体とを兼ねる第２の金属体としての上側ヒートシンク３０と、半導体チップ１０、各ヒートシンク２０、３０を包み込むように封止するモールド樹脂８０とを備え、モールド樹脂８０から、信号端子２１、３１、６０および第１および第２の金属体２０、３０の放熱面以外に金属部２０ａが露出しているものである（図１参照）。   Similarly to the first embodiment, the semiconductor device of the present embodiment also includes a first semiconductor chip 10 as a semiconductor element, and a first metal body that is provided on one surface side of the semiconductor chip 10 and serves as an electrode and a radiator. The lower heat sink 20, the upper heat sink 30 as a second metal body provided on the other surface side of the semiconductor chip 10, which serves as both an electrode and a heat sink, and the semiconductor chip 10 and the heat sinks 20, 30. The mold resin 80 is sealed, and the metal portion 20a is exposed from the mold resin 80 in addition to the signal terminals 21, 31, 60 and the heat radiation surfaces of the first and second metal bodies 20, 30. (See FIG. 1).

このような半導体装置において、本実施形態では、図８に示されるように、モールド樹脂８０の表面には、当該表面から凹んだ凹部８５が形成されており、金属部２０ａは、凹部８５から出ないように凹部８５の中に位置している。言い換えれば、金属部２０ａの突出高さよりも、凹部８５の方が深いということである。   In such a semiconductor device, in this embodiment, as shown in FIG. 8, a recess 85 that is recessed from the surface is formed on the surface of the mold resin 80, and the metal portion 20 a protrudes from the recess 85. It is located in the recess 85 so as not to exist. In other words, the recessed portion 85 is deeper than the protruding height of the metal portion 20a.

この凹部８５は、モールド樹脂８０を成形する際に、金型に当該凹部８５の形状を設けておくことにより、容易に作ることができる。   The recess 85 can be easily made by providing the mold with the shape of the recess 85 when the mold resin 80 is molded.

本実施形態によれば、金属部２０ａの周囲に、金属部２０ａが凹部８５の中に入り込んでいるため、金属部２０ａの外部の金属体などへの接触を抑制することができ、漏電やショートが発生するのを極力防止することができる。   According to this embodiment, since the metal part 20a has entered the recess 85 around the metal part 20a, it is possible to suppress contact of the metal part 20a with an external metal body, etc. Can be prevented as much as possible.

なお、この凹部８５は、金属部２０ａの全周に渡って隙間を有するものでなくてもよく、たとえば、上記実施形態に示されるような四角柱状の金属部２０ａにおいて、対向する２つの側面に隙間を有し、残りの対向する２つの側面には、樹脂が密着しているような凹部形状であってもよい。   In addition, this recessed part 85 does not need to have a clearance over the entire circumference of the metal part 20a. For example, in the rectangular columnar metal part 20a as shown in the above-described embodiment, A concave shape in which resin is in close contact may be provided on the two opposing side surfaces having a gap.

（他の実施形態）
なお、金属部２０ａは、第１の金属体２０または第２の金属体３０の吊りピン２０ｂを切断した部位でなくてもよく、信号端子２１、３１、６０および第１および第２の金属体２０、３０の放熱面以外のものであればよい。 (Other embodiments)
In addition, the metal part 20a may not be the site | part which cut | disconnected the suspension pin 20b of the 1st metal body 20 or the 2nd metal body 30, and the signal terminals 21, 31, 60, and the 1st and 2nd metal bodies. What is necessary is just other than the heat dissipation surface of 20 and 30.

また、上述したように、ヒートシンクブロック４０は、半導体チップ１０、１８と上側ヒートシンク３０との間に介在し、第１の半導体チップ１０と上側ヒートシンク３０との間の高さを確保する役割を有するものであるが、可能であるならば、上記各実施形態において、ヒートシンクブロック４０は存在しないものであってもよい。   Further, as described above, the heat sink block 40 is interposed between the semiconductor chips 10 and 18 and the upper heat sink 30 and has a role of ensuring the height between the first semiconductor chip 10 and the upper heat sink 30. However, if possible, in each of the above embodiments, the heat sink block 40 may not exist.

要するに、本発明は、半導体素子１０と、半導体素子１０の一面側に設けられ電極と放熱体とを兼ねる第１の金属体２０と、半導体素子１０の他面側に設けられ電極と放熱体とを兼ねる第２の金属体３０と、装置のほぼ全体がモールド樹脂８０によりモールドされてなり、モールド樹脂８０から、信号端子２１、３１、６０および第１および第２の金属体２０、３０の放熱面以外に金属部２０ａが露出している半導体装置において、上述したような金属部２０ａに対する漏電やショート防止構成を設けたことを要部とするものであり、その他の部分については適宜設計変更が可能である。   In short, the present invention includes the semiconductor element 10, the first metal body 20 provided on one surface side of the semiconductor element 10 that serves as both an electrode and a radiator, and the electrode and heat radiator provided on the other surface side of the semiconductor element 10. The second metal body 30 that also serves as a part and the entire device are molded by the mold resin 80, and the heat radiation of the signal terminals 21, 31, 60 and the first and second metal bodies 20, 30 from the mold resin 80. In the semiconductor device in which the metal part 20a is exposed in addition to the surface, the main part is to provide the above-described configuration for preventing leakage and short circuit for the metal part 20a, and other parts may be appropriately changed in design. Is possible.

本発明の第１実施形態に係る半導体装置の一般的な概略構成を示す図であり、（ａ）は各部の平面的な配置を示す図、（ｂ）は概略断面構成を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the general schematic structure of the semiconductor device which concerns on 1st Embodiment of this invention, (a) is a figure which shows planar arrangement | positioning of each part, (b) is a figure which shows schematic sectional structure. （ａ）は、図１に示される半導体装置の斜視図、（ｂ）は（ａ）中のコーティング部材近傍部の部分断面図である。(A) is a perspective view of the semiconductor device shown in FIG. 1, and (b) is a partial sectional view of the vicinity of a coating member in (a). 第１実施形態の第１の変形例を示す図である。It is a figure which shows the 1st modification of 1st Embodiment. 第１実施形態の第２の変形例を示す図である。It is a figure which shows the 2nd modification of 1st Embodiment. 本発明の第２実施形態に係る半導体装置の要部構成を示す図であり、（ａ）は斜視図、（ｂ）は概略断面図である。It is a figure which shows the principal part structure of the semiconductor device which concerns on 2nd Embodiment of this invention, (a) is a perspective view, (b) is a schematic sectional drawing. 第２実施形態の第１の変形例を示す図である。It is a figure which shows the 1st modification of 2nd Embodiment. 第２実施形態の第２の変形例を示す図である。It is a figure which shows the 2nd modification of 2nd Embodiment. 本発明の第３実施形態に係る半導体装置の要部構成を示す概略断面図である。It is a schematic sectional drawing which shows the principal part structure of the semiconductor device which concerns on 3rd Embodiment of this invention. 従来の半導体装置を示す斜視図である。It is a perspective view which shows the conventional semiconductor device.

符号の説明Explanation of symbols

１０…半導体素子としての第１の半導体チップ、
２０…第１の金属体としての下側ヒートシンク、２０ａ…金属部、
２１…信号端子としての下側ヒートシンクの端子部、
３０…第２の金属体としての上側ヒートシンク、
３１…信号端子としての上側ヒートシンクの端子部、６０…信号端子、
８０…モールド樹脂、８１…樹脂部材としてのコーティング部材、
８２…樹脂部材としてのキャップ部材、８３…樹脂部材としてのシール部材、
８４…突起部、８５…凹部。 10: a first semiconductor chip as a semiconductor element;
20 ... Lower heat sink as a first metal body, 20a ... Metal part,
21 ... Terminal part of lower heat sink as signal terminal,
30 ... Upper heat sink as a second metal body,
31 ... Terminal part of upper heat sink as signal terminal, 60 ... Signal terminal,
80 ... Mold resin, 81 ... Coating member as resin member,
82: Cap member as a resin member, 83 ... Seal member as a resin member,
84 ... protrusion, 85 ... concave.

Claims (2)

半導体素子（１０）と、
前記半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、
前記半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、
前記半導体素子（１０）、前記第１の金属体（２０）および前記第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備え、
前記モールド樹脂（８０）からは、信号端子（２１、３１、６０）および前記第１および第２の金属体（２０、３０）の放熱面以外に金属部（２０ａ）が露出している半導体装置において、
前記モールド樹脂（８０）の表面のうち前記金属部（２０ａ）の周囲には、前記金属部（２０ａ）よりも前記モールド樹脂（８０）の表面からの突出高さが大きい突起部（８４）が設けられており、
前記突起部（８４）は、前記金属部（２０ａ）の全周に設けられていることを特徴とする半導体装置。 A semiconductor element (10);
A first metal body (20) provided on one surface side of the semiconductor element (10) and serving as an electrode and a radiator;
A second metal body (30) provided on the other surface side of the semiconductor element (10) and serving as an electrode and a heat radiator;
A mold resin (80) for sealing the semiconductor element (10), the first metal body (20) and the second metal body (30) so as to wrap;
A semiconductor device in which the metal part (20a) is exposed from the mold resin (80) in addition to the signal terminals (21, 31, 60) and the heat radiation surfaces of the first and second metal bodies (20, 30). In
Around the surface of the mold resin (80) around the metal portion (20a), there is a protrusion (84) having a protruding height from the surface of the mold resin (80) larger than that of the metal portion (20a). Provided ,
The said protrusion part (84) is provided in the perimeter of the said metal part (20a), The semiconductor device characterized by the above-mentioned . 半導体素子（１０）と、
前記半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、
前記半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、
前記半導体素子（１０）、前記第１の金属体（２０）および前記第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備え、
前記モールド樹脂（８０）からは、信号端子（２１、３１、６０）および前記第１および第２の金属体（２０、３０）の放熱面以外に金属部（２０ａ）が露出している半導体装置において、
前記モールド樹脂（８０）の表面のうち前記金属部（２０ａ）の周囲には、前記金属部（２０ａ）よりも前記モールド樹脂（８０）の表面からの突出高さが大きい突起部（８４）が設けられており、
前記突起部（８４）は、前記金属部（２０ａ）の周囲の１方向に設けられていることを特徴とする半導体装置。 A semiconductor element (10);
A first metal body (20) provided on one surface side of the semiconductor element (10) and serving as an electrode and a radiator;
A second metal body (30) provided on the other surface side of the semiconductor element (10) and serving as an electrode and a heat radiator;
A mold resin (80) for sealing the semiconductor element (10), the first metal body (20) and the second metal body (30) so as to wrap;
A semiconductor device in which the metal part (20a) is exposed from the mold resin (80) in addition to the signal terminals (21, 31, 60) and the heat radiation surfaces of the first and second metal bodies (20, 30). In
Around the surface of the mold resin (80) around the metal portion (20a), there is a protrusion (84) having a protruding height from the surface of the mold resin (80) larger than that of the metal portion (20a). Provided,
The protrusion (84) is a semiconductor device you characterized in that provided in one direction around the metal portion (20a).
JP2004022984A 2004-01-30 2004-01-30 Semiconductor device Expired - Fee Related JP4258391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004022984A JP4258391B2 (en) 2004-01-30 2004-01-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004022984A JP4258391B2 (en) 2004-01-30 2004-01-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005217248A JP2005217248A (en) 2005-08-11
JP4258391B2 true JP4258391B2 (en) 2009-04-30

Family

ID=34906155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022984A Expired - Fee Related JP4258391B2 (en) 2004-01-30 2004-01-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4258391B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450230B2 (en) 2005-12-26 2010-04-14 株式会社デンソー Semiconductor device
JP2008218455A (en) * 2007-02-28 2008-09-18 Denso Corp Lead frame and lead frame housing tool
WO2010004609A1 (en) * 2008-07-07 2010-01-14 三菱電機株式会社 Power semiconductor device

Also Published As

Publication number Publication date
JP2005217248A (en) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4302607B2 (en) Semiconductor device
JP4438489B2 (en) Semiconductor device
JP5339800B2 (en) Manufacturing method of semiconductor device
JP3910383B2 (en) Power module and inverter
TWI404177B (en) Electric power semiconductor circuit device and method for making same
JP4254527B2 (en) Semiconductor device
JP4007304B2 (en) Semiconductor device cooling structure
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
JP5017332B2 (en) Inverter
JP2007073743A (en) Semiconductor device
JP2011009410A (en) Semiconductor module
TW201533857A (en) Semiconductor device
JP2005167075A (en) Semiconductor device
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
JPWO2013171946A1 (en) Semiconductor device manufacturing method and semiconductor device
JP4403166B2 (en) Power module and power converter
JP4356494B2 (en) Semiconductor device
JP5895549B2 (en) Semiconductor device and manufacturing method thereof
JP4339660B2 (en) Semiconductor device
JP2006190728A (en) Electric power semiconductor device
JP4258391B2 (en) Semiconductor device
JP2005116963A (en) Semiconductor device
JP4055700B2 (en) Semiconductor device
JP2017028131A (en) Package mounting body
JP4258411B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees