JP2017174927A - Power module and manufacturing method thereof - Google Patents
Power module and manufacturing method thereof Download PDFInfo
- Publication number
- JP2017174927A JP2017174927A JP2016057990A JP2016057990A JP2017174927A JP 2017174927 A JP2017174927 A JP 2017174927A JP 2016057990 A JP2016057990 A JP 2016057990A JP 2016057990 A JP2016057990 A JP 2016057990A JP 2017174927 A JP2017174927 A JP 2017174927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrode
- power module
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Abstract
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール及びその製造方法に関する。 The present invention relates to a power module used in a semiconductor device that controls a large current and a high voltage, and a manufacturing method thereof.
パワーモジュールには、絶縁基板であるセラミックス基板の一方の面に回路層を形成する金属板が接合されたパワーモジュール用基板が用いられる。なお、この種のパワーモジュール用基板としては、セラミックス基板の他方の面にも、熱伝導性に優れた金属板を接合することにより金属層を設け、その金属層を介して放熱板（ヒートシンク）を接合することも行われる。そして、パワーモジュール用基板の回路層の上面に、パワー素子等の半導体素子がはんだ材を介して搭載されることにより、パワーモジュールが製造される。 As the power module, a power module substrate in which a metal plate forming a circuit layer is bonded to one surface of a ceramic substrate which is an insulating substrate is used. In addition, as this kind of power module substrate, a metal layer is provided on the other surface of the ceramic substrate by bonding a metal plate having excellent thermal conductivity, and a heat radiating plate (heat sink) is provided via the metal layer. Is also performed. And a power module is manufactured by mounting semiconductor elements, such as a power element, via a solder material on the upper surface of the circuit layer of the board for power modules.
このようなパワーモジュールでは、特許文献１にも記載されているように、パワー素子と、そのパワー素子を制御する制御素子とを組み合わせるインテリジェントパワーモジュール化が進められている。また、従来のパワーモジュールでは、半導体素子の上部電極とパッケージとの間はアルミニウムや金等のワイヤによる配線がなされていたが、特許文献１にも開示されているように、これらの半導体素子の上部電極の配線をリードフレーム化して大面積化した構造が用いられるようになってきている。 In such a power module, as described in Patent Document 1, an intelligent power module is being combined by combining a power element and a control element that controls the power element. Further, in the conventional power module, wiring between the upper electrode of the semiconductor element and the package is made by a wire such as aluminum or gold, but as disclosed in Patent Document 1, these semiconductor elements have A structure in which the wiring of the upper electrode is formed into a lead frame to increase the area has come to be used.
また、特許文献１では、外部リードフレームと内部リードフレームとを備え、半導体素子の一方の電極と外部リードフレームとの接続を、半導体素子の電極面に形成された半田バンプと外部リードフレームに形成された第一の半田とにより行った後、半導体素子の他方の電極と内部リードフレームとの接続を、シート状の第二の半田を用いて接続するとともに、外部リードフレームに形成された第一の半田により、外部リードフレームと内部リードフレームとを接続しているため、ワイヤーボンディング工程が不要となり、製造工程の短縮化を図ることが記載されている。 In Patent Document 1, an external lead frame and an internal lead frame are provided, and a connection between one electrode of the semiconductor element and the external lead frame is formed on the solder bump formed on the electrode surface of the semiconductor element and the external lead frame. The first solder formed on the external lead frame is connected to the other electrode of the semiconductor element and the internal lead frame using the second solder in sheet form. Since the external lead frame and the internal lead frame are connected by this solder, the wire bonding process is not required, and the manufacturing process is shortened.
ところが、特許文献１のように、はんだ箔（シート状の第二の半田）を用いてはんだ付けを行う場合には、半導体素子と内部リードフレームとはんだ箔とを位置決めしながら搭載して組み立てる必要があり、煩雑な工程や複雑な構成の治具が必要である。また、このような構成では、半導体素子と内部リードフレームとはんだ箔との位置決めを正確に行うことが難しく、半導体素子と内部リードフレームとの接合信頼性が低下し、製品生産性や歩留まりが低下するおそれがある。 However, as in Patent Document 1, when soldering is performed using a solder foil (sheet-like second solder), it is necessary to assemble the semiconductor element, the internal lead frame, and the solder foil while positioning them. Therefore, a complicated process and a jig with a complicated configuration are required. In addition, in such a configuration, it is difficult to accurately position the semiconductor element, the internal lead frame, and the solder foil, the bonding reliability between the semiconductor element and the internal lead frame is reduced, and product productivity and yield are reduced. There is a risk.
本発明は、このような事情に鑑みてなされたもので、組立性と接合信頼性に優れたパワーモジュール及びその製造方法を提供することを目的とする。 This invention is made | formed in view of such a situation, and it aims at providing the power module excellent in assemblability and joining reliability, and its manufacturing method.
本発明のパワーモジュールの製造方法は、セラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板の前記回路層の上面に半導体素子が搭載され、前記回路層の回路電極部と前記半導体素子の上部電極部とを接続状態にするリードフレームが設けられてなるパワーモジュールを製造する方法であって、前記リードフレームに、前記回路電極部と接合される回路接合部と、前記上部電極部と接合される電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とを設けておき、前記回路層の上面に搭載された前記半導体素子の前記上部電極部に前記電極接合部を接触させて付勢した状態で、前記回路電極部に前記回路接合部を接合するリードフレーム接合工程と、前記リードフレーム接合工程後に、前記上部電極部と前記電極接合部との間にはんだ箔を挟み込んで加熱することにより前記上部電極部と前記電極接合部とを接合する配線接続工程とを備える。 In the power module manufacturing method of the present invention, a semiconductor element is mounted on the upper surface of the circuit layer of the power module substrate in which the circuit layer is formed on one surface of the ceramic substrate, and the circuit electrode portion of the circuit layer and the semiconductor A method of manufacturing a power module comprising a lead frame that connects an upper electrode part of an element to a connected state, the circuit joining part being joined to the circuit electrode part on the lead frame, and the upper electrode part And the electrode joint portion in the thickness direction and the length direction of the lead frame by bending the lead frame multiple times in the thickness direction between the circuit joint portion and the electrode joint portion. And a bent portion that allows expansion and contraction of the distance between the circuit junction portion and the upper electrode portion of the semiconductor element mounted on the upper surface of the circuit layer. A lead frame joining step for joining the circuit joint portion to the circuit electrode portion in a state in which the pole joint portion is brought into contact and energized, and after the lead frame joining step, between the upper electrode portion and the electrode joint portion. And a wiring connection step for joining the upper electrode part and the electrode joint part by sandwiching and heating the solder foil.
この製造方法では、リードフレーム接合工程において、最初にリードフレームと回路層とを固定して、回路層及び半導体素子（パワーモジュール用基板）とリードフレームとを位置決めしておき、半導体素子とリードフレームとが位置決めされた状態で、その後の配線接続工程において、半導体素子の上部電極部とリードフレームの電極接合部との接合を行う。そして、配線接続工程では、予めリードフレームの電極接合部が半導体素子の上部電極部に付勢されて位置決めされた状態であるので、この電極接合部と上部電極部との間にはんだ箔を挟み込んで位置決めを行うだけである。したがって、リードフレームの電極接合部とはんだ箔と半導体素子の上部電極部との位置決めを容易に行うことができ、組立性を向上できる。また、はんだ箔を電極接合部と上部電極部との間に挟み込んだ後も、リードフレームによりはんだ箔が半導体素子の上部電極部に接触して付勢された状態が維持されるので、リードフレームの電極接合部と半導体素子の上部電極部との間に確実にはんだ材を介在させた状態ではんだ付けを行うことができ、リードフレームと半導体素子との良好な接合性を確保できる。
また、このようにして製造されたパワーモジュールにおいては、パワーモジュールの使用環境において、パワーモジュール用基板とリードフレームとの線膨張係数の差により、回路層とリードフレームとの間に熱伸縮差が生じても、リードフレームの屈曲部が伸縮して回路接合部と電極接合部との間隔が伸縮可能であるので、その伸縮差を吸収できる。したがって、リードフレームと半導体素子、リードフレームと回路層とのそれぞれに生じる残留応力を低減でき、冷熱サイクルにおける接合信頼性を向上できる。
In this manufacturing method, in the lead frame joining step, the lead frame and the circuit layer are first fixed, the circuit layer, the semiconductor element (power module substrate), and the lead frame are positioned, and the semiconductor element and the lead frame are positioned. In the subsequent wiring connection step, the upper electrode portion of the semiconductor element and the electrode joint portion of the lead frame are joined. In the wiring connection process, since the electrode joint portion of the lead frame is urged and positioned in advance by the upper electrode portion of the semiconductor element, a solder foil is sandwiched between the electrode joint portion and the upper electrode portion. Just do the positioning. Therefore, positioning of the electrode joint portion of the lead frame, the solder foil, and the upper electrode portion of the semiconductor element can be easily performed, and assemblability can be improved. In addition, even after the solder foil is sandwiched between the electrode joint portion and the upper electrode portion, the lead frame maintains the state where the solder foil is in contact with the upper electrode portion of the semiconductor element and is urged. Soldering can be performed in a state in which a solder material is reliably interposed between the electrode joint portion of the semiconductor element and the upper electrode portion of the semiconductor element, and good jointability between the lead frame and the semiconductor element can be ensured.
Further, in the power module manufactured in this way, in the environment where the power module is used, there is a difference in thermal expansion and contraction between the circuit layer and the lead frame due to the difference in coefficient of linear expansion between the power module substrate and the lead frame. Even if it occurs, since the bent portion of the lead frame expands and contracts and the distance between the circuit joint portion and the electrode joint portion can expand and contract, the expansion difference can be absorbed. Therefore, the residual stress generated in each of the lead frame and the semiconductor element, and the lead frame and the circuit layer can be reduced, and the bonding reliability in the thermal cycle can be improved.
本発明のパワーモジュールの製造方法において、前記リードフレームに、前記電極接合部から前記上部電極部側に突出して、前記上部電極部の一部に当接する突起部を設けておくとよい。 In the power module manufacturing method of the present invention, it is preferable that the lead frame is provided with a protrusion that protrudes from the electrode joint portion toward the upper electrode portion and contacts a part of the upper electrode portion.
リードフレームによる付勢力が強すぎると、配線接続工程時においてはんだ箔が溶融した際に、電極接合部と上部電極部との間からはんだ材が流れ出しやすくなるが、突起部を設けておくことで、電極接合部と上部電極部との間にはんだ材を介在させる隙間を確保しておくことができるので、電極接合部と上部電極部との接合を強固に行え、接合信頼性を向上できる。 If the urging force by the lead frame is too strong, when the solder foil melts during the wiring connection process, it will be easier for the solder material to flow out between the electrode joint and the upper electrode part. Since a gap for interposing the solder material between the electrode joint portion and the upper electrode portion can be ensured, the electrode joint portion and the upper electrode portion can be firmly joined, and the joining reliability can be improved.
本発明のパワーモジュールの製造方法において、前記配線接続工程後に、前記半導体素子と前記パワーモジュール用基板とを樹脂モールドにより樹脂封止する封止工程を備える。 The manufacturing method of the power module of the present invention includes a sealing step of resin-sealing the semiconductor element and the power module substrate with a resin mold after the wiring connection step.
本発明のパワーモジュールは、セラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板と、前記回路層の上面に搭載された半導体素子と、前記回路層の回路電極部と前記半導体素子の上部電極部との間を接続するリードフレームとを備え、前記リードフレームには、前記回路電極部と接合された回路接合部と、前記上部電極部と接合された電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とが設けられている。 The power module of the present invention includes a power module substrate in which a circuit layer is formed on one surface of a ceramic substrate, a semiconductor element mounted on the upper surface of the circuit layer, a circuit electrode portion of the circuit layer, and the semiconductor element A lead frame that connects between the upper electrode portion, a circuit joining portion joined to the circuit electrode portion, an electrode joining portion joined to the upper electrode portion, and the circuit The distance between the electrode joint and the circuit joint can be expanded and contracted in the thickness direction and the length direction of the lead frame by bending the lead frame multiple times in the thickness direction between the joint and the electrode joint. And a bent portion.
本発明のパワーモジュールは、前記半導体素子と前記パワーモジュール用基板とを封止する樹脂モールドが設けられている。 The power module of the present invention is provided with a resin mold for sealing the semiconductor element and the power module substrate.
本発明によれば、パワーモジュールの組立性を向上でき、接合信頼性に優れたパワーモジュールが得られる。 ADVANTAGE OF THE INVENTION According to this invention, the assembly property of a power module can be improved and the power module excellent in joining reliability is obtained.
以下、本発明に係るパワーモジュール及びパワーモジュールの製造方法の実施形態について説明する。
図１は、本発明に係る第１実施形態のパワーモジュールの製造方法により製造されるパワーモジュール１０１を示している。この図１に示すパワーモジュール１０１は、パワーモジュール用基板１０と、このパワーモジュール用基板１０に搭載された半導体素子５０と、リードフレーム６０Ａ〜６０Ｂとを備え、半導体素子５０とパワーモジュール用基板１０とが、樹脂モールド７０により樹脂封止されたものである。そして、このパワーモジュール１０１は、例えば図１に示すように、パワーモジュール１０１の露出面（パワーモジュール用基板１０の露出面）をヒートシンク８０の表面に押し付けて固定された状態で使用される。
Hereinafter, embodiments of a power module and a method for manufacturing the power module according to the present invention will be described.
FIG. 1 shows a power module 101 manufactured by the power module manufacturing method according to the first embodiment of the present invention. The power module 101 shown in FIG. 1 includes a power module substrate 10, a semiconductor element 50 mounted on the power module substrate 10, and lead frames 60 </ b> A to 60 </ b> B, and the semiconductor element 50 and the power module substrate 10. Are resin-sealed by the resin mold 70. For example, as shown in FIG. 1, the power module 101 is used in a state where the exposed surface of the power module 101 (the exposed surface of the power module substrate 10) is pressed against the surface of the heat sink 80 and fixed.
パワーモジュール用基板１０は、セラミックス基板１１と、セラミックス基板１１の一方の面に形成された回路層１２と、セラミックス基板１１の他方の面に形成された金属層１３と、金属層１３のセラミックス基板１１とは反対側の面に形成された放熱板３０とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであり、ＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（アルミナ）等のセラミックス材料により形成され、例えば０．２ｍｍ〜１．５ｍｍの厚みとされている。
The power module substrate 10 includes a ceramic substrate 11, a circuit layer 12 formed on one surface of the ceramic substrate 11, a metal layer 13 formed on the other surface of the ceramic substrate 11, and a ceramic substrate of the metal layer 13. 11 and a heat radiating plate 30 formed on a surface opposite to the surface 11.
The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of AlN (aluminum nitride), Si 3 N 4 (silicon nitride), Al 2 O 3 (alumina), or the like. It is formed of a ceramic material and has a thickness of 0.2 mm to 1.5 mm, for example.
回路層１２は、純アルミニウム又はアルミニウム合金、若しくは純銅又は銅合金により形成され、例えば０．３ｍｍ〜５．０ｍｍの厚みとされている。本実施形態では、回路層１２は、図１に示すように、セラミックス基板１１の一方の面に接合されたアルミニウムにより形成された第１層２１と、この第１層２１のセラミックス基板１１とは反対側の面に接合された銅により形成された第２層２２との積層構造とされている。 The circuit layer 12 is made of pure aluminum or an aluminum alloy, or pure copper or a copper alloy, and has a thickness of 0.3 mm to 5.0 mm, for example. In the present embodiment, as shown in FIG. 1, the circuit layer 12 includes a first layer 21 formed of aluminum bonded to one surface of the ceramic substrate 11, and the ceramic substrate 11 of the first layer 21. A laminated structure is formed with the second layer 22 formed of copper bonded to the opposite surface.
第１層２１は、純アルミニウム又はアルミニウム合金からなる厚さ０．１ｍｍ〜２．５ｍｍのアルミニウム板をセラミックス基板１１に接合することにより形成されており、例えばＪＩＳ規格では純度９９．９９質量％以上の純アルミニウム板（いわゆる４Ｎアルミニウム）をセラミックス基板１１にＡｌ‐Ｓｉ系、Ａｌ‐Ｇｅ系、Ａｌ‐Ｃｕ系、Ａｌ‐Ｍｇ系、又はＡｌ‐Ｍｎ系等の合金のろう材により接合されている。また、第２層２２は、純銅又は銅合金からなる厚さ０．１ｍｍ〜３．０ｍｍの銅板を第１層２１に接合することにより形成されており、例えば無酸素銅からなる銅板を第１層２１に固相拡散接合することにより形成されている。なお、第１層２１と第２層２２は、それぞれプレス加工により所望の外形に打ち抜いたものをセラミックス基板１１に接合するか、平板状の板材をセラミックス基板１１に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法により、所望の形状に形成されている。 The first layer 21 is formed by joining an aluminum plate made of pure aluminum or aluminum alloy having a thickness of 0.1 mm to 2.5 mm to the ceramic substrate 11. For example, in the JIS standard, the purity is 99.99 mass% or more. A pure aluminum plate (so-called 4N aluminum) is bonded to the ceramic substrate 11 with a brazing material such as an Al-Si, Al-Ge, Al-Cu, Al-Mg, or Al-Mn alloy. . The second layer 22 is formed by joining a copper plate made of pure copper or a copper alloy having a thickness of 0.1 mm to 3.0 mm to the first layer 21. For example, a first copper plate made of oxygen-free copper is used. The layer 21 is formed by solid phase diffusion bonding. The first layer 21 and the second layer 22 are bonded to the ceramic substrate 11 by stamping into a desired outer shape by pressing, or after joining a flat plate material to the ceramic substrate 11, desired by etching. It is formed in a desired shape by either method.
また、金属層１３は、純アルミニウム又はアルミニウム合金、若しくは純銅又は銅合金により形成され、例えば０．１ｍｍ〜２．５ｍｍの厚みとされている。本実施形態では、金属層１３は、回路層１２の第１層２１と同様に、純度９９．９０質量％以上の純アルミニウム板をセラミックス基板１１にろう材により接合することで形成されている。 The metal layer 13 is made of pure aluminum or an aluminum alloy, or pure copper or a copper alloy, and has a thickness of 0.1 mm to 2.5 mm, for example. In the present embodiment, the metal layer 13 is formed by bonding a pure aluminum plate having a purity of 99.90% by mass or more to the ceramic substrate 11 with a brazing material, like the first layer 21 of the circuit layer 12.
放熱板３０は、純度９９．００質量％以上の純アルミニウム板（２Ｎアルミニウム）、Ａ３００３、Ａ６０６３、Ａ５０５２等のアルミニウム合金板、ＡｌＳｉＣやＭｇＳｉＣ等の低熱膨張材を用いることができる。本実施形態では、放熱板３０は図１に示すように平板状に設けられ、例えばＣ１０２０からなる銅板を金属層１３に固相拡散接合することにより形成されている。 As the heat radiating plate 30, a pure aluminum plate (2N aluminum) having a purity of 99.00% by mass or more, an aluminum alloy plate such as A3003, A6063, and A5052, or a low thermal expansion material such as AlSiC or MgSiC can be used. In the present embodiment, the heat radiating plate 30 is provided in a flat plate shape as shown in FIG. 1 and is formed, for example, by solid-phase diffusion bonding a copper plate made of C1020 to the metal layer 13.
そして、半導体素子５０は半導体を備えた電子部品であり、必要とされる機能に応じて、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の種々の半導体素子が選択される。
このような半導体素子５０には、上部に上部電極部５１が設けられ、下部に下部電極部５２が設けられており、下部電極部５２が回路層１２の第２層２２の上面に銀焼結により接合されることで、半導体素子５０が回路層１２の上面に搭載されている。また、半導体素子５０の上部電極部５１は、リードフレーム６０Ａ，６０Ｂを介して回路層１２の回路電極部１５に接続される。
The semiconductor element 50 is an electronic component including a semiconductor, and an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Field Transistor Transistor), an FWD (FelDW, etc.), depending on the functions required. Various semiconductor elements are selected.
In such a semiconductor element 50, an upper electrode part 51 is provided at the upper part and a lower electrode part 52 is provided at the lower part, and the lower electrode part 52 is sintered on the upper surface of the second layer 22 of the circuit layer 12. Thus, the semiconductor element 50 is mounted on the upper surface of the circuit layer 12. Further, the upper electrode portion 51 of the semiconductor element 50 is connected to the circuit electrode portion 15 of the circuit layer 12 via lead frames 60A and 60B.
リードフレーム６０Ａ〜６０Ｃは、回路層１２と半導体素子５０との間や回路層１２と外部との間を電気的に接続するものであり、純銅又は銅合金により形成されている。なお、本実施形態では、リードフレーム６０Ａ〜６０Ｃは三菱伸銅社製ＴＡＭＡＣ４により形成されている。
リードフレーム６０Ａ〜６０Ｃは全体が帯板状に設けられるが、リードフレーム６０Ａ〜６０Ｃのうち、回路層１２と半導体素子５０との間を接続するリードフレーム６０Ａ，６０Ｂは、回路層１２の回路電極部１５と接合される回路接合部６１と、半導体素子５０の上部電極部５１と接合される電極接合部６２と、これら回路接合部６１と電極接合部６２との間をつないで設けられる屈曲部６３とを備える形状とされている。回路接合部６１と電極接合部６２とは平板状に設けられ、その接合面となる下面は平坦面に形成されるが、屈曲部６３は、図１に示すように、リードフレーム６０Ａ，６０Ｂを厚み方向Ｔに複数回折り返すことによりその厚み方向Ｔとリードフレーム６０Ａ，６０Ｂの長さ方向Ｗにおいて回路接合部６１と電極接合部６２との間隔を伸縮可能に設けられている。すなわち、屈曲部６３は、帯板形状を厚み方向Ｔに複数回折り曲げることにより、長さ方向Ｗに山形状と谷形状とが組み合わされて形成されており、屈曲部６３の山形状と谷形状の幅が縮んだり拡がったりすることで、厚み方向Ｔ及び長さ方向Ｗに伸縮可能に設けられている。
The lead frames 60A to 60C electrically connect between the circuit layer 12 and the semiconductor element 50 and between the circuit layer 12 and the outside, and are formed of pure copper or a copper alloy. In the present embodiment, the lead frames 60A to 60C are formed of TAMAC4 manufactured by Mitsubishi Shindoh Co., Ltd.
The lead frames 60 </ b> A to 60 </ b> C are entirely provided in a band plate shape, but among the lead frames 60 </ b> A to 60 </ b> C, the lead frames 60 </ b> A and 60 </ b> B connecting the circuit layer 12 and the semiconductor element 50 are circuit electrodes of the circuit layer 12. Circuit junction 61 joined to portion 15, electrode joint 62 joined to upper electrode portion 51 of semiconductor element 50, and bent portion provided between circuit junction 61 and electrode joint 62. 63. The circuit bonding portion 61 and the electrode bonding portion 62 are provided in a flat plate shape, and the lower surface serving as the bonding surface is formed as a flat surface. However, as shown in FIG. 1, the bent portion 63 includes lead frames 60A and 60B. By being folded back multiple times in the thickness direction T, the distance between the circuit joining portion 61 and the electrode joining portion 62 can be expanded and contracted in the thickness direction T and the length direction W of the lead frames 60A and 60B. That is, the bent portion 63 is formed by combining a band shape and a valley shape in the length direction W by bending the band plate shape in the thickness direction T, and the bent portion 63 has a mountain shape and a valley shape. The width is reduced or expanded so that it can be expanded and contracted in the thickness direction T and the length direction W.
なお、図１では、回路層１２の回路電極部１５と半導体素子５０の上部電極部５１との間に高低差が設けられていることから、屈曲部６３が回路層１２と接触することを回避するために、屈曲部６３の山形状と谷形状とを予め回路接合部６１から電極接合部６２側に向けて徐々に高い配置となるようにずらした形状に設けているが、屈曲部６３の山形状と谷形状との振幅を一様にして構成しても構わない。 In FIG. 1, since the height difference is provided between the circuit electrode portion 15 of the circuit layer 12 and the upper electrode portion 51 of the semiconductor element 50, the bent portion 63 is prevented from contacting the circuit layer 12. In order to achieve this, the peak shape and the valley shape of the bent portion 63 are provided in a shape that is shifted in advance so as to gradually increase from the circuit joint portion 61 toward the electrode joint portion 62 side. The amplitude of the peak shape and the valley shape may be uniform.
そして、このように設けられたリードフレーム６０Ａ，６０Ｂの回路接合部６１が、回路層１２の回路電極部１５に超音波接合により接合されている。また、リードフレーム６０Ａ，６０Ｂの電極接合部６２は、半導体素子５０の上部電極部５１にはんだ材４１を介して接合されており、リードフレーム６０Ａ，６０Ｂにより、回路層１２の回路電極部１５と半導体素子５０の上部電極部５１との間が接続されている。
また、パワーモジュール１０１には、半導体素子５０とパワーモジュール用基板１０とが、放熱板３０の裏面３０ｃ側を除いて樹脂モールド７０により樹脂封止されることにより一体化されている。なお、リードフレーム６０Ａ〜６０Ｃのうち、外部接続用のリードフレーム６０Ａ，６０Ｃは、その一部が樹脂モールド７０の外部へと突出するように設けられている。樹脂モールド７０としては、例えばＳｉＯ２フィラー入りのエポキシ系樹脂等を用いることができ、例えばトランスファーモールドにより成形される。
The circuit joining portions 61 of the lead frames 60A and 60B thus provided are joined to the circuit electrode portion 15 of the circuit layer 12 by ultrasonic joining. The electrode joints 62 of the lead frames 60A and 60B are joined to the upper electrode part 51 of the semiconductor element 50 via the solder material 41. The lead frames 60A and 60B are connected to the circuit electrode part 15 of the circuit layer 12 by the lead frames 60A and 60B. The upper electrode portion 51 of the semiconductor element 50 is connected.
The power module 101 is integrated with the semiconductor element 50 and the power module substrate 10 by resin sealing with a resin mold 70 except for the back surface 30c side of the heat dissipation plate 30. Of the lead frames 60 </ b> A to 60 </ b> C, lead frames 60 </ b> A and 60 </ b> C for external connection are provided so that a part thereof protrudes to the outside of the resin mold 70. As the resin mold 70, for example, an epoxy resin containing a SiO 2 filler can be used, and the resin mold 70 is formed by, for example, transfer molding.
また、このように構成されるパワーモジュール１０１は、図１に示すように、ヒートシンク８０に固定された状態で使用される。このヒートシンク８０は、パワーモジュール１０１が固定される天板部８１と、冷却媒体（例えば、冷却水）を流通するための流路８３が設けられた冷却部８２とからなる。そして、パワーモジュール１０１は、放熱板３０の裏面３０ｃとヒートシンク８０の天板部８１の表面との間に、例えばグリース（図示略）を介在させ、これらパワーモジュール１０１とヒートシンク８０とをバネ等により押し付けて固定された状態で使用される。 The power module 101 configured as described above is used in a state of being fixed to a heat sink 80 as shown in FIG. The heat sink 80 includes a top plate portion 81 to which the power module 101 is fixed, and a cooling portion 82 provided with a flow path 83 for circulating a cooling medium (for example, cooling water). In the power module 101, for example, grease (not shown) is interposed between the back surface 30c of the heat radiating plate 30 and the surface of the top plate portion 81 of the heat sink 80, and the power module 101 and the heat sink 80 are connected by a spring or the like. Used in a state of being pressed and fixed.
なお、ヒートシンク８０は、熱伝導性が良好な材料で構成されることが望ましく、本実施形態においては、アルミニウム合金（Ａ６０６３合金）により形成されている。また、パワーモジュール１０１が固定されるヒートシンク８０としては、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用できる。なお、アルミニウム又は銅で形成されたヒートシンクについては、パワーモジュールをはんだ材により接合して固定することも可能である。 The heat sink 80 is preferably made of a material having good thermal conductivity, and is formed of an aluminum alloy (A6063 alloy) in the present embodiment. In addition, as the heat sink 80 to which the power module 101 is fixed, a flat plate, one in which a large number of pin-shaped fins are integrally formed by hot forging or the like, and strip-shaped fins parallel to each other are integrally formed by extrusion molding. The thing of suitable shape, such as a thing, is employable. In addition, about the heat sink formed with aluminum or copper, it is also possible to join and fix a power module with a solder material.
次に、このように構成されたパワーモジュール１０１を製造する方法について、図３に示すように、工程順に説明する。
（基板形成工程（Ｓ１１））
セラミックス基板１１の各面にろう材を介して回路層１２の第１層２１となるアルミニウム板と金属層１３となるアルミニウム板とを積層し、これらの積層体を積層方向に加圧した状態で加熱することにより、セラミックス基板１１の一方の面に第１層２１を形成するとともに、セラミックス基板１１の他方の面に金属層１３を形成する。次いで、第１層２１に第２層となる銅板を積層し、金属層１３に放熱板３０となる銅板を積層し、これらの積層体を積層方向に加圧した状態で加熱することにより、第１層２１に重ねて第２層２２を形成するとともに、金属層１３に重ねて放熱板３０を形成して、第１層２１と第２層２２、金属層１３と放熱板３０とが一体に接合されたパワーモジュール用基板１０を形成する。
Next, a method for manufacturing the power module 101 configured as described above will be described in the order of steps as shown in FIG.
(Substrate formation step (S11))
In the state which laminated | stacked the aluminum plate used as the 1st layer 21 of the circuit layer 12, and the aluminum plate used as the metal layer 13 on each surface of the ceramic substrate 11 via the brazing material, and pressed these laminated bodies in the lamination direction. By heating, the first layer 21 is formed on one surface of the ceramic substrate 11 and the metal layer 13 is formed on the other surface of the ceramic substrate 11. Next, a copper plate to be the second layer is laminated on the first layer 21, a copper plate to be the heat radiating plate 30 is laminated to the metal layer 13, and these laminated bodies are heated in a state of being pressurized in the laminating direction. The second layer 22 is formed on the first layer 21 and the heat sink 30 is formed on the metal layer 13 so that the first layer 21 and the second layer 22, the metal layer 13 and the heat sink 30 are integrated. The bonded power module substrate 10 is formed.
（半導体素子搭載工程（Ｓ１２））
そして、このようにして製造されたパワーモジュール用基板１０に、図２（ａ）に示すように、半導体素子５０を搭載する。半導体素子５０は、回路層１２の第２層２２の上面に銀焼結により接合する。
(Semiconductor element mounting step (S12))
Then, the semiconductor element 50 is mounted on the power module substrate 10 manufactured as described above, as shown in FIG. The semiconductor element 50 is bonded to the upper surface of the second layer 22 of the circuit layer 12 by silver sintering.
（リードフレーム接合工程（Ｓ１３））
次いで、図２（ｂ）に示すように、半導体素子５０が搭載されたパワーモジュール用基板１０の回路層１２の回路電極部１５にリードフレーム６０Ａ，６０Ｂの回路接合部６１を超音波接合により接合する。この際、リードフレーム６０Ａ，６０Ｂは、屈曲部６３を撓ませた状態として半導体素子５０の上部電極部５１にリードフレーム６０Ａ，６０Ｂの電極接合部６２を重ねて配置し、電極接合部６２を半導体素子５０の上部電極部５１に向けて付勢し、電極接合部６２と上部電極部５１とを接触させた状態で、回路電極部１５と回路接合部６１との接合を行う。
(Lead frame joining step (S13))
Next, as shown in FIG. 2 (b), the circuit joining portion 61 of the lead frames 60A and 60B is joined to the circuit electrode portion 15 of the circuit layer 12 of the power module substrate 10 on which the semiconductor element 50 is mounted by ultrasonic joining. To do. At this time, the lead frames 60A and 60B are arranged with the electrode joints 62 of the lead frames 60A and 60B overlaid on the upper electrode part 51 of the semiconductor element 50 with the bent part 63 being bent, and the electrode joints 62 are disposed in the semiconductor. The circuit electrode portion 15 and the circuit junction portion 61 are joined in a state in which the electrode joint portion 62 and the upper electrode portion 51 are brought into contact with each other while being biased toward the upper electrode portion 51 of the element 50.
（配線接続工程（Ｓ１４））
リードフレーム接合工程（Ｓ１４）後においては、リードフレーム６０Ａ，６０Ｂの回路接合部６１は回路層１２の回路電極部１５に接合されているが、電極接合部６２は半導体素子５０の上部電極部５１に向けて付勢されているだけであるので、電極接合部６２を上部電極部５１よりも上側に持ち上げることができ、屈曲部６３が撓むことで、上部電極部５１に向けて付勢された状態の電極接合部６２を容易に持ち上げることができる。
そこで、まず図２（ｃ）に示すように、電極接合部６２と上部電極部５１との間に隙間をあけて、上部電極部５１と電極接合部６２との間にはんだ箔４２を挟み込む。そして、はんだ箔４２を上部電極部５１と電極接合部６２との間に挟み込だ状態で加熱することにより、上部電極部５１と電極接合部６２とをはんだ材４１を介して接合し、回路層１２の回路電極部１５と半導体素子５０の上部電極部５１との間をリードフレーム６０Ａ，６０Ｂにより電気的に接続して、パワーモジュール１０１を製造する。
なお、図示は省略するが、半導体素子５０のゲート端子等の配線は、ワイヤーボンディング等により行う。
(Wiring connection step (S14))
After the lead frame joining step (S14), the circuit joining portion 61 of the lead frames 60A and 60B is joined to the circuit electrode portion 15 of the circuit layer 12, while the electrode joining portion 62 is the upper electrode portion 51 of the semiconductor element 50. Therefore, the electrode joint portion 62 can be lifted above the upper electrode portion 51, and the bent portion 63 is bent to be urged toward the upper electrode portion 51. It is possible to easily lift the electrode joint portion 62 in the state of being damaged.
Therefore, first, as shown in FIG. 2C, a gap is formed between the electrode joint portion 62 and the upper electrode portion 51, and the solder foil 42 is sandwiched between the upper electrode portion 51 and the electrode joint portion 62. Then, by heating the solder foil 42 while being sandwiched between the upper electrode part 51 and the electrode joint part 62, the upper electrode part 51 and the electrode joint part 62 are joined via the solder material 41, The power module 101 is manufactured by electrically connecting the circuit electrode portion 15 of the layer 12 and the upper electrode portion 51 of the semiconductor element 50 by the lead frames 60A and 60B.
Although illustration is omitted, wiring such as a gate terminal of the semiconductor element 50 is performed by wire bonding or the like.
（封止工程（Ｓ１５））
そして、このようにして製造されたパワーモジュール１０１に、樹脂を流し込むことにより、半導体素子５０とパワーモジュール用基板１０とを樹脂モールド７０により樹脂封止する。
(Sealing process (S15))
Then, the semiconductor element 50 and the power module substrate 10 are resin-sealed by the resin mold 70 by pouring resin into the power module 101 thus manufactured.
上述したように、本実施形態のパワーモジュールの製造方法では、リードフレーム接合工程（Ｓ１３）において、最初にリードフレーム６０Ａ，６０Ｂと回路層１２とを固定して、回路層１２及び半導体素子５０（パワーモジュール用基板１０）とリードフレーム６０Ａ，６０Ｂとを位置決めしておき、半導体素子５０とリードフレーム６０Ａ，６０Ｂとが位置決めされた状態で、その後の配線接続工程（Ｓ１４）において、半導体素子５０の上部電極部５１とリードフレーム６０Ａ，６０Ｂの電極接合部６２との接合を行う。そして、配線接続工程（Ｓ１４）では、予めリードフレーム６０Ａ，６０Ｂの電極接合部６２が半導体素子５０の上部電極部５１に付勢されて位置決めされた状態であるので、この電極接合部６２と上部電極部５１との間にはんだ箔４２を挟み込んで位置決めを行うだけである。したがって、リードフレーム６０Ａ，６０Ｂの電極接合部６２とはんだ箔４２と半導体素子５０の上部電極部５１との位置決めを容易に行うことができ、パワーモジュール１０１の組立性を向上できる。 As described above, in the power module manufacturing method of the present embodiment, in the lead frame joining step (S13), the lead frames 60A and 60B and the circuit layer 12 are first fixed, and the circuit layer 12 and the semiconductor element 50 ( The power module substrate 10) and the lead frames 60A and 60B are positioned. With the semiconductor element 50 and the lead frames 60A and 60B positioned, in the subsequent wiring connection step (S14), the semiconductor element 50 The upper electrode part 51 and the electrode joint part 62 of the lead frames 60A and 60B are joined. In the wiring connection step (S14), since the electrode joints 62 of the lead frames 60A and 60B are previously urged and positioned by the upper electrode part 51 of the semiconductor element 50, the electrode joints 62 and the upper parts It is only necessary to perform positioning by sandwiching the solder foil 42 between the electrode part 51 and the electrode part 51. Therefore, the electrode joining portion 62 of the lead frames 60A and 60B, the solder foil 42, and the upper electrode portion 51 of the semiconductor element 50 can be easily positioned, and the assemblability of the power module 101 can be improved.
また、はんだ箔４２を電極接合部６２と上部電極部５１との間に挟み込んだ後も、屈曲部６３を有するリードフレーム６０Ａ，６０Ｂにより、はんだ箔４２が半導体素子５０の上部電極部５１に接触して付勢された状態が維持されるので、リードフレーム６０Ａ，６０Ｂの電極接合部６２と半導体素子５０の上部電極部５１との間に確実にはんだ材を介在させた状態ではんだ付けを行うことができ、リードフレーム６０Ａ，６０Ｂと半導体素子５０との良好な接合性を確保できる。 Further, even after the solder foil 42 is sandwiched between the electrode joint portion 62 and the upper electrode portion 51, the solder foil 42 contacts the upper electrode portion 51 of the semiconductor element 50 by the lead frames 60 </ b> A and 60 </ b> B having the bent portions 63. Since the energized state is maintained, soldering is performed in a state in which a solder material is reliably interposed between the electrode joint portions 62 of the lead frames 60A and 60B and the upper electrode portion 51 of the semiconductor element 50. Therefore, it is possible to ensure good bonding between the lead frames 60A and 60B and the semiconductor element 50.
そして、このようにして製造されるパワーモジュール１０１においては、パワーモジュール１０１の使用環境において、パワーモジュール用基板１０とリードフレーム６０Ａ，６０Ｂとの線膨張係数の差により、回路層１２とリードフレーム６０Ａ，６０Ｂとの間に熱伸縮差が生じても、リードフレーム６０Ａ，６０Ｂの屈曲部６３が伸縮して回路接合部６１と電極接合部６２との間隔が伸縮可能であるので、その伸縮差を吸収できる。したがって、リードフレーム６０Ａ，６０Ｂと半導体素子５０、リードフレーム６０Ａ，６０Ｂと回路層１２とのそれぞれに生じる残留応力を低減でき、冷熱サイクルにおける接合信頼性を向上できる。 In the power module 101 manufactured in this manner, the circuit layer 12 and the lead frame 60A are caused by the difference in linear expansion coefficient between the power module substrate 10 and the lead frames 60A and 60B in the environment where the power module 101 is used. , 60B, even if a thermal expansion / contraction difference occurs, the bent portion 63 of the lead frames 60A, 60B expands / contracts, and the distance between the circuit joint portion 61 and the electrode joint portion 62 can be expanded / contracted. Can absorb. Therefore, the residual stress generated in each of the lead frames 60A and 60B and the semiconductor element 50, the lead frames 60A and 60B and the circuit layer 12 can be reduced, and the bonding reliability in the thermal cycle can be improved.
また、上記の第１実施形態では、リードフレーム６０Ａ，６０Ｂの電極接合部６２を平板状に設けて、半導体素子５０の上部電極部５１との接合面を平坦面で形成していたが、図４に示すリードフレーム６０Ｄのように、電極接合部６２の下面の平坦面から半導体素子５０の上部電極部５１側に突出して、上部電極部５１の一部に当接する突起部６４を設けておくこともできる。
リードフレームによる付勢力が強すぎると、配線接続工程（Ｓ１４）時においてはんだ箔が溶融した際に、電極接合部６２と上部電極部５１との間からはんだ材４１が流れ出しやすくなるが、図４に示すように、突起部６４を設けておくことで、電極接合部６２と上部電極部５１との間にはんだ材４１を介在させる隙間を確保しておくことができる。したがって、はんだ材４１が流れ出すことを防止でき、電極接合部６２と上部電極部５１との接合を強固に行うことができ、パワーモジュールの接合信頼性を向上できる。
In the first embodiment, the electrode joint portions 62 of the lead frames 60A and 60B are provided in a flat plate shape, and the joint surface with the upper electrode portion 51 of the semiconductor element 50 is formed as a flat surface. As shown in the lead frame 60 </ b> D shown in FIG. 4, a protruding portion 64 that protrudes from the flat surface of the lower surface of the electrode bonding portion 62 toward the upper electrode portion 51 side of the semiconductor element 50 and contacts a part of the upper electrode portion 51 is provided. You can also.
If the urging force by the lead frame is too strong, the solder material 41 tends to flow out between the electrode joint portion 62 and the upper electrode portion 51 when the solder foil is melted in the wiring connection step (S14). As shown in FIG. 5, by providing the protrusion 64, a gap for interposing the solder material 41 between the electrode joint 62 and the upper electrode 51 can be secured. Accordingly, it is possible to prevent the solder material 41 from flowing out, to firmly bond the electrode bonding portion 62 and the upper electrode portion 51, and to improve the bonding reliability of the power module.
また、上記実施形態では、半導体素子５０のゲート端子の配線にワイヤーボンディングを用いることとしていたが、本実施形態のリードフレームの構造を利用して、ゲート端子の配線を行うこともできる。例えば、図５（ａ）及び（ｂ）に二点鎖線で示すように、リードフレーム６０Ｅとなる部分とリードフレーム９０となる部分とを連結部９５で一体に連結したフレーム部材を形成しておき、この連結されたリードフレーム６０Ｅ部分の電極接合部６２を上部電極部５１に接合し、リードフレーム９０部分のゲート接合部９２とゲート端子５５とを接合した後、連結部９５を切除することで、リードフレーム６０Ｅの接続と同様に、配線が細く取扱いにくいゲート端子５５の配線もリードフレーム９０で形成することができる。
なお、図５に示すリードフレーム６０Ｅのように、リブ形状部６５を設けることで、リードフレームの補強を行うこともできる。
In the above embodiment, the wire bonding is used for the wiring of the gate terminal of the semiconductor element 50. However, the wiring of the gate terminal can also be performed using the structure of the lead frame of the present embodiment. For example, as shown by a two-dot chain line in FIGS. 5A and 5B, a frame member is formed in which a portion to be the lead frame 60E and a portion to be the lead frame 90 are integrally connected by a connecting portion 95. By joining the electrode joining portion 62 of the connected lead frame 60E portion to the upper electrode portion 51 and joining the gate joining portion 92 and the gate terminal 55 of the lead frame 90 portion, the connecting portion 95 is cut off. Similarly to the connection of the lead frame 60E, the wiring of the gate terminal 55 which is thin and difficult to handle can be formed by the lead frame 90.
Note that the lead frame can be reinforced by providing the rib-shaped portion 65 as in the lead frame 60E shown in FIG.
なお、本発明は、上記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態のパワーモジュール１０１では、パワーモジュール用基板１０に平板状の放熱板３０を備えており、放熱板３０を介してヒートシンク８０に固定される構成とされていたが、放熱板３０を設けることなく、金属層１３とヒートシンク８０とを直接固定する構成とすることもできる。
In addition, this invention is not limited to the thing of the structure of the said embodiment, In a detailed structure, it is possible to add a various change in the range which does not deviate from the meaning of this invention.
For example, in the power module 101 of the above embodiment, the power module substrate 10 includes the flat heat sink 30 and is fixed to the heat sink 80 via the heat sink 30. The metal layer 13 and the heat sink 80 can also be directly fixed without providing.
また、樹脂モールド７０との密着性を高めるために、予め回路層１２の表面やリードフレーム６０Ａ〜６０Ｃの表面を粗面化する粗化処理を施しておくこともできる。 Moreover, in order to improve the adhesiveness with the resin mold 70, a roughening process for roughening the surface of the circuit layer 12 and the surfaces of the lead frames 60A to 60C can be performed in advance.
さらに、上記実施形態では、半導体素子５０の片面（下部電極部５２）をパワーモジュール用基板１０の回路層に搭載していたが、本発明のパワーモジュールの構造を用いれば、図６に示すパワーモジュール１０３のように、半導体素子５０の両面にパワーモジュール用基板１０をそれぞれ配置する構成とすることにより、両面冷却構造とすることも可能である。 Further, in the above embodiment, one side (lower electrode portion 52) of the semiconductor element 50 is mounted on the circuit layer of the power module substrate 10. However, if the structure of the power module of the present invention is used, the power shown in FIG. A double-sided cooling structure can be obtained by arranging the power module substrates 10 on both sides of the semiconductor element 50 as in the module 103.
また、上記実施形態では、パワーモジュール用基板１０に、２つの回路を搭載した、いわゆる２ｉｎ１構造のパワーモジュールについて説明を行ったが、本発明のパワーモジュールの構造を用いれば、３つの回路を搭載した３ｉｎ１構造や、６つの回路を搭載した６ｉｎ１構造への展開を容易に行うことが可能である。 In the above embodiment, a power module having a so-called 2-in-1 structure in which two circuits are mounted on the power module substrate 10 has been described. However, if the power module structure of the present invention is used, three circuits are mounted. It is possible to easily expand to the 3 in 1 structure and the 6 in 1 structure in which six circuits are mounted.
１０ パワーモジュール用基板
１１ セラミックス基板
１２ 回路層
１３ 金属層
２１ 第１層
２２ 第２層
３０ 放熱板
４１ はんだ材
４２ はんだ箔
５０ 半導体素子
５１ 上部電極部
５５ ゲート端子
６０Ａ〜６０Ｅ，９０ リードフレーム
６１ 回路接合部
６２ 電極接合部
６３ 屈曲部
６４ 突起部
６５ リブ形状部
７０ 樹脂モールド
８０ ヒートシンク
１０１，１０３ パワーモジュール
DESCRIPTION OF SYMBOLS 10 Power module substrate 11 Ceramic substrate 12 Circuit layer 13 Metal layer 21 First layer 22 Second layer 30 Heat sink 41 Solder material 42 Solder foil 50 Semiconductor element 51 Upper electrode portion 55 Gate terminals 60A to 60E, 90 Lead frame 61 Circuit Joint part 62 Electrode joint part 63 Bent part 64 Projection part 65 Rib-shaped part 70 Resin mold 80 Heat sink 101, 103 Power module
Claims (5)
前記リードフレームに、前記回路電極部と接合される回路接合部と、前記上部電極部と接合される電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とを設けておき、
前記回路層の上面に搭載された前記半導体素子の前記上部電極部に前記電極接合部を接触させて付勢した状態で、前記回路電極部に前記回路接合部を接合するリードフレーム接合工程と、
前記リードフレーム接合工程後に、前記上部電極部と前記電極接合部との間にはんだ箔を挟み込んで加熱することにより前記上部電極部と前記電極接合部とを接合する配線接続工程とを備えるパワーモジュールの製造方法。 A semiconductor element is mounted on the upper surface of the circuit layer of the power module substrate having a circuit layer formed on one surface of the ceramic substrate, and the circuit electrode portion of the circuit layer and the upper electrode portion of the semiconductor element are connected to each other. A method for manufacturing a power module provided with a lead frame,
A thickness of the lead frame between the circuit joint portion and the electrode joint portion; a circuit joint portion joined to the circuit electrode portion; an electrode joint portion joined to the upper electrode portion; and the circuit joint portion and the electrode joint portion. A bending portion that allows expansion and contraction of the gap between the electrode joint portion and the circuit joint portion in the thickness direction and the length direction of the lead frame by being folded back multiple times,
A lead frame bonding step of bonding the circuit bonding portion to the circuit electrode portion in a state where the electrode bonding portion is brought into contact with and energized with the upper electrode portion of the semiconductor element mounted on the upper surface of the circuit layer;
A power module comprising a wiring connection step for joining the upper electrode portion and the electrode joint portion by sandwiching and heating a solder foil between the upper electrode portion and the electrode joint portion after the lead frame joining step. Manufacturing method.
前記回路層の上面に搭載された半導体素子と、
前記回路層の回路電極部と前記半導体素子の上部電極部との間を接続するリードフレームとを備え、
前記リードフレームには、前記回路電極部と接合された回路接合部と、前記上部電極部と接合された電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とが設けられていることを特徴とするパワーモジュール。 A power module substrate having a circuit layer formed on one surface of the ceramic substrate;
A semiconductor element mounted on the upper surface of the circuit layer;
A lead frame connecting the circuit electrode portion of the circuit layer and the upper electrode portion of the semiconductor element;
The lead frame has a thickness of the lead frame between the circuit joint portion joined to the circuit electrode portion, the electrode joint portion joined to the upper electrode portion, and the circuit joint portion and the electrode joint portion. A power is provided that has a bent portion capable of expanding and contracting the distance between the electrode joint portion and the circuit joint portion in the thickness direction and the length direction of the lead frame by turning back and forth in a direction. module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016057990A JP6627600B2 (en) | 2016-03-23 | 2016-03-23 | Power module manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016057990A JP6627600B2 (en) | 2016-03-23 | 2016-03-23 | Power module manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017174927A true JP2017174927A (en) | 2017-09-28 |
| JP6627600B2 JP6627600B2 (en) | 2020-01-08 |
Family
ID=59973179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016057990A Active JP6627600B2 (en) | 2016-03-23 | 2016-03-23 | Power module manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6627600B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019082344A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Method for manufacturing semiconductor device |
| WO2019082346A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| WO2019082343A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Semiconductor device |
| WO2020027183A1 (en) * | 2018-07-31 | 2020-02-06 | 京セラ株式会社 | Electric circuit board and power module |
| WO2020096040A1 (en) * | 2018-11-08 | 2020-05-14 | 三菱マテリアル株式会社 | Bonded body, insulated circuit board with heat sink, and heat sink |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032617A (en) * | 2004-07-15 | 2006-02-02 | Hitachi Ltd | Semiconductor power module |
| JP2009070863A (en) * | 2007-09-11 | 2009-04-02 | Hitachi Ltd | Semiconductor power module |
| WO2015107871A1 (en) * | 2014-01-15 | 2015-07-23 | パナソニックＩｐマネジメント株式会社 | Semiconductor device |
| JP2015233036A (en) * | 2014-06-09 | 2015-12-24 | 三菱電機株式会社 | Semiconductor device |
-
2016
- 2016-03-23 JP JP2016057990A patent/JP6627600B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032617A (en) * | 2004-07-15 | 2006-02-02 | Hitachi Ltd | Semiconductor power module |
| JP2009070863A (en) * | 2007-09-11 | 2009-04-02 | Hitachi Ltd | Semiconductor power module |
| WO2015107871A1 (en) * | 2014-01-15 | 2015-07-23 | パナソニックＩｐマネジメント株式会社 | Semiconductor device |
| JP2015233036A (en) * | 2014-06-09 | 2015-12-24 | 三菱電機株式会社 | Semiconductor device |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111316429A (en) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | Semiconductor device with a plurality of semiconductor chips |
| EP3703118A4 (en) * | 2017-10-26 | 2020-09-02 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| WO2019082343A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Semiconductor device |
| US11309232B2 (en) | 2017-10-26 | 2022-04-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| JPWO2019082346A1 (en) * | 2017-10-26 | 2020-04-09 | 新電元工業株式会社 | Semiconductor device and method of manufacturing semiconductor device |
| JPWO2019082344A1 (en) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | Method for manufacturing semiconductor device |
| WO2019082346A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| US11075091B2 (en) | 2017-10-26 | 2021-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing semiconductor device |
| JPWO2019082343A1 (en) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | Semiconductor device |
| WO2019082344A1 (en) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | Method for manufacturing semiconductor device |
| US11069538B2 (en) | 2017-10-26 | 2021-07-20 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2020027183A1 (en) * | 2018-07-31 | 2020-02-06 | 京セラ株式会社 | Electric circuit board and power module |
| WO2020096040A1 (en) * | 2018-11-08 | 2020-05-14 | 三菱マテリアル株式会社 | Bonded body, insulated circuit board with heat sink, and heat sink |
| JP2020077789A (en) * | 2018-11-08 | 2020-05-21 | 三菱マテリアル株式会社 | Bonded body, insulation circuit board having heat sink and heat sink |
| JP7167642B2 (en) | 2018-11-08 | 2022-11-09 | 三菱マテリアル株式会社 | Joined body, insulated circuit board with heat sink, and heat sink |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6627600B2 (en) | 2020-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4635564B2 (en) | Semiconductor device | |
| JP4438489B2 (en) | Semiconductor device | |
| US10727163B2 (en) | Semiconductor device | |
| KR102300972B1 (en) | Substrate unit for power modules, and power module | |
| JP5572678B2 (en) | Semiconductor device including a clad base plate | |
| US8963321B2 (en) | Semiconductor device including cladded base plate | |
| JP6627600B2 (en) | Power module manufacturing method | |
| US20100078807A1 (en) | Power semiconductor module assembly with heat dissipating element | |
| CN108735692B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| US10461012B2 (en) | Semiconductor module with reinforcing board | |
| JP2014063984A (en) | Substrate for power module and power module | |
| WO2011040313A1 (en) | Semiconductor module, process for production thereof | |
| WO2021210402A1 (en) | Semiconductor device | |
| JP5091459B2 (en) | Manufacturing method of high heat radiation type electronic component storage package | |
| JP7196047B2 (en) | ELECTRICAL CIRCUIT, POWER CONVERTER, AND METHOD OF MANUFACTURING ELECTRICAL CIRCUIT | |
| JP2005094842A (en) | Inverter arrangement and manufacturing method thereof | |
| JP2008258547A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2009076592A (en) | Method of crimping electrode of semiconductor device and heat slinger | |
| JP4096741B2 (en) | Semiconductor device | |
| JP5899952B2 (en) | Semiconductor module | |
| JP2004134623A (en) | Semiconductor device | |
| JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
| CN114586151A (en) | Semiconductor device, power conversion device, and method for manufacturing semiconductor device | |
| JPWO2018020640A1 (en) | Semiconductor device | |
| JPH10144967A (en) | Thermoelectric element module for cooling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6627600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |