JP2009076592A - Method of crimping electrode of semiconductor device and heat slinger - Google Patents
Method of crimping electrode of semiconductor device and heat slinger Download PDFInfo
- Publication number
- JP2009076592A JP2009076592A JP2007242718A JP2007242718A JP2009076592A JP 2009076592 A JP2009076592 A JP 2009076592A JP 2007242718 A JP2007242718 A JP 2007242718A JP 2007242718 A JP2007242718 A JP 2007242718A JP 2009076592 A JP2009076592 A JP 2009076592A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- crimping
- jig
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、複数の半導体素子を上部電極と下部電極とにより挟持し、上部電極および下部電極のうち何れか一方の電極を放熱板へ圧着する半導体素子の電極と放熱板との圧着方法に関する。 The present invention relates to a method for crimping a semiconductor element electrode and a radiator plate, wherein a plurality of semiconductor elements are sandwiched between an upper electrode and a lower electrode, and one of the upper electrode and the lower electrode is crimped to a radiator plate.
従来から、IGBT等のパワー半導体素子の上下に放熱板を配置して放熱性を向上させると共に、上下の放熱板の間にスペーサを設置してモールド型の型締めによる半導体素子の損傷を防止する半導体装置が知られている(例えば、特許文献1)。 2. Description of the Related Art Conventionally, a semiconductor device has been disclosed in which a heat sink is disposed above and below a power semiconductor element such as an IGBT to improve heat dissipation, and a spacer is provided between the upper and lower heat sinks to prevent damage to the semiconductor element due to mold clamping. Is known (for example, Patent Document 1).
図5は、従来の半導体装置の構成の一例を示した断面図である。この半導体装置1では、平行に配置した下側放熱板5および上側放熱板8の間に、半導体素子2および半導体素子3のそれぞれに近接して干渉しない位置に、円柱状等のスペーサ9を複数設けている。これらのスペーサ9は、下側および上側放熱板5、8の間に半導体素子2および3を挟んだ状態で、これらを樹脂モールドする際にそのモールド型の型締め力(圧縮力)を半導体素子2、3に代わって受けとめる受圧部(抵抗部)としての機能をなし、これによって半導体素子2、3の損傷を防ぎつつ、十分な型締め力を加えることができる。尚、図5において、6、7は電極ブロック、4は半田である。
しかしながら、上記従来の半導体装置は、上下の放熱板5、8の間隙に複数のスペーサ9を挿入すると共に、上下の放熱板5、8にスペーサ9を嵌合して位置決めする穴(凹部)10、11を複数設置する必要がある。このため、再利用不可能な複数のスペーサ9と、上下の放熱板5、8の穴加工とが必要なる。したがって、上記従来の半導体装置の製造方法を、本発明の半導体素子の電極と放熱板との圧着方法に適用しようとすると、再利用不可能な複数のスペーサと、上部電極および下部電極の穴加工とが必要になり、作業が繁雑になると共に、コストが増加する。
However, in the above conventional semiconductor device, a plurality of
本発明は、上記の点に鑑みてなされたものであって、複数の半導体素子を上部電極と下部電極により挟持し、上部電極および下部電極のうち何れか一方の電極を放熱板へ圧着する際、スペーサや穴を用いることなく、半導体素子の損傷を防止できると共に、半導体素子の一方の電極と放熱板とを均一に圧着できる圧着方法を提供することを目的とする。 The present invention has been made in view of the above points. When a plurality of semiconductor elements are sandwiched between an upper electrode and a lower electrode, and one of the upper electrode and the lower electrode is pressure-bonded to a heat radiating plate. An object of the present invention is to provide a crimping method that can prevent damage to a semiconductor element without using a spacer or a hole, and that can uniformly crimp one electrode of the semiconductor element and a heat sink.
前記目的を達成するため、本発明は、複数の半導体素子を上部電極と下部電極とにより挟持し、前記上部電極および前記下部電極のうち何れか一方の電極を放熱板へ圧着する半導体素子の電極と放熱板との圧着方法において、
前記複数の半導体素子間に補助圧着治具を挿入し、前記複数の半導体素子および他方の電極と間隙を形成すると共に前記一方の電極の周縁および前記補助圧着治具に係合する圧着治具を装着し、前記圧着治具を押圧して前記一方の電極を前記放熱板へ圧着する。
In order to achieve the above object, the present invention provides an electrode of a semiconductor element in which a plurality of semiconductor elements are sandwiched between an upper electrode and a lower electrode, and one of the upper electrode and the lower electrode is crimped to a heat sink. In the method of crimping the heat sink and
An auxiliary crimping jig is inserted between the plurality of semiconductor elements to form a gap with the plurality of semiconductor elements and the other electrode, and a crimping jig is engaged with the peripheral edge of the one electrode and the auxiliary crimping jig. Attach and press the crimping jig to crimp the one electrode to the heat sink.
本発明によれば、複数の半導体素子および他方の電極と間隙を形成しつつ囲繞すると共に一方の電極の周縁および補助圧着治具に係合する圧着治具を押圧して、複数の半導体素子および他方の電極を押圧することなく、一方の電極の周縁および複数の半導体素子間を押圧することができる。これにより、スペーサや穴を用いることなく、半導体素子の損傷を防止できると共に、半導体素子の一方の電極と放熱板とを均一に圧着することができる。尚、補助圧着治具、圧着治具は、再利用できる。 According to the present invention, a plurality of semiconductor elements and a plurality of semiconductor elements and the other electrode are surrounded by forming a gap and pressing a crimping jig engaging with a peripheral edge of one electrode and an auxiliary crimping jig. Without pressing the other electrode, it is possible to press the periphery of one electrode and between a plurality of semiconductor elements. Accordingly, damage to the semiconductor element can be prevented without using a spacer or a hole, and one electrode of the semiconductor element and the heat radiating plate can be uniformly bonded. The auxiliary crimping jig and the crimping jig can be reused.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、半導体装置の基本構成の一例を示した断面図である。 FIG. 1 is a cross-sectional view illustrating an example of a basic configuration of a semiconductor device.
この半導体装置の基本構成は、図1に示すように、放熱板21上に、絶縁シート22、下部電極23、第1半田層24a、第1半導体素子25(第2半導体素子26)、第2半田層24b、上部電極27を積層して構成される。つまり、第1半導体素子25、および第2半導体素子26(以下、半導体素子25、26)は、第1半田層24aおよび第2半田層24b(以下、半田層24a、24b)を介して、下部電極23と上部電極27とにより挟持されている。
As shown in FIG. 1, the basic configuration of this semiconductor device includes an
第1半導体素子25は、例えば、IGBT、パワーMOSFET等のパワー半導体素子である。第1半導体素子25は、IGBTの場合、下面にコレクタ電極(図示せず)を備え、上面にエミッタ電極(図示せず)、及びゲート電極(図示せず)を備える。
The
エミッタ電極及びゲート電極は、IGBT25の上面の互いに隔離された領域に、Alを積層して形成される。エミッタ電極は、第2半田層24bを介して上部電極27へ電気的に接続されており、ゲート電極は、ボンディングワイヤ(図示せず)を介して外部電極(図示せず)へ電気的に接続されている。
The emitter electrode and the gate electrode are formed by laminating Al in regions isolated from each other on the upper surface of the
コレクタ電極は、IGBT25の下面の全面にAlを積層して形成され、第1半田層24aを介して、下部電極23へ電気的に接続されている。
The collector electrode is formed by laminating Al on the entire lower surface of the
IGBT25は、ゲート電極の電圧を制御することで、コレクタ電極からエミッタ電極へ流れる電流のオン、オフを制御することができる。
The
第2半導体素子26は、例えば、逆起電力による第1半導体素子(IGBT)25の損傷を防止する還流ダイオード素子である。第2半導体素子26の上面は、第2半田層24b、上部電極27、第2半田層24bを介して、第1半導体素子25のエミッタ電極へ電気的に接続されている。他方、第2半導体素子26の下面は、第1半田層24a、下部電極23、第1半田層24aを介して、第1半導体素子25のコレクタ電極へ電気的に接続されている。
The
上部電極27、下部電極23は、導電性、放熱性に優れたAl又はCuで形成されている。
The
この半導体装置は、上述した基本構成を6組備え、後述の電気回路を形成している。 This semiconductor device has six sets of the basic configuration described above and forms an electric circuit described later.
図2は、半導体装置の電気回路の一例を示した図である。この半導体装置は、6組のIGBT25、還流ダイオード26を3相ブリッジ結線して、直流電流を3相交流電流に変換する3相交流インバータ回路30を構成している。この3相交流インバータ回路30の出力部は、3相モータ31に結線されている。このため、IGBT25のオン、オフのスイッチング周波数を変更することで、3相モータ31の回転速度、出力トルクを容易に変更することができる。
FIG. 2 is a diagram illustrating an example of an electric circuit of the semiconductor device. This semiconductor device constitutes a three-phase
3相モータ31を駆動すべく、3相交流インバータ回路30に電流が流れると、半導体素子25、26で熱が発生する。半導体素子25、26は、過熱すると正常に作動しなくなるので、放熱板21が設置されている。
When a current flows through the three-phase
放熱板21は、高熱伝導のAl又はCuで形成される。半導体素子25、26で発生した熱は、後述の絶縁シート22を経由して、放熱板21で放熱される。これにより、半導体素子25、26の過熱を防止し、半導体素子25、26の熱破壊を防止している。
The
絶縁シート22は、例えば、柔軟性、絶縁性に優れたエポキシ樹脂で形成される。この絶縁シート22の表面には、放熱板21との密着性を高め、放熱性を高めるべく、シリコングリスが塗布されてよい。シリコングリスは、下部電極23および放熱板21の微小な凹凸の隙間を充填し、下部電極23からの熱を素早く放熱板21に伝導する。
The
エポキシ樹脂は、放熱板21に比べて放熱性が低く、厚くなりすぎると、半導体素子25、26の熱が放熱板21に伝導し難くなるので、下部電極23と放熱板21との絶縁性を確保できる限り、薄くされる。
Epoxy resin has low heat dissipation compared to the
このように絶縁シート22を下部電極23と放熱板21との間に挿入することにより、1つの下部電極23と、他の5つの下部電極23との絶縁性を確保している。下部電極23と放熱板21との圧着方法の詳細については後述する。
As described above, the
図3、図4は、本発明の圧着方法の一実施例を示した図であり、(a)は概略斜視図で、(b)は(a)のA−Aに沿った断面図である。本実施例の圧着方法は、下部電極23、半導体素子25、26、上部電極27を半田付けして積層する1工程(図3参照)と、絶縁シート22を介して、下部電極23と放熱板21とを圧着する第2工程(図4参照)とからなる。
3 and 4 are views showing an embodiment of the pressure-bonding method of the present invention, where (a) is a schematic perspective view, and (b) is a cross-sectional view taken along line AA of (a). . The crimping method of the present embodiment is such that the
第1工程では、まず、図3(a)に示すように、下部電極23上に、柱状の補助位置決め治具41を設置する。
In the first step, first, a columnar
続いて、図3(b)に示すように、補助位置決め治具41を挟むように、下部電極23上に2枚の第1半田箔24aを配置し、それぞれの第1半田箔24a上に第1半導体素子25および第2半導体素子26のいずれか一方を載せる。つまり、柱状の補助位置決め治具41を挟むように、下部電極23上に矩形状の第1半導体素子25および第2半導体素子26が配置されている。
Subsequently, as shown in FIG. 3B, two first solder foils 24a are arranged on the
続いて、半導体素子25、26上に、第2半田箔24bを介して、上部電極27を設置する。
Subsequently, the
尚、補助位置決め治具41の高さ方向寸法は、第1半田箔24a、半導体素子25、26、第2半田箔24bの総高さ方向寸法より小さく、下部電極23と上部電極27との間隙より小さくなっている。
The height-direction dimension of the
続いて、枠形状の位置決め治具42を装着する。位置決め治具42の開口部43は、平面視四角形の形状であって、高さ方向に沿って下から上に行くほど面積が3段階で小さくなる構造を有する。各段階の開口部43a、43b、43cは、それぞれ、下部電極23、半導体素子25、26、上部電極27の外周面が略反転された形状の中空を形成している。
Subsequently, a frame-shaped
この位置決め治具42を下側の開口部43aから装着させていくと、開口部43aは、上部電極27、半導体素子25、26、下部電極23を順次内側に収納していく。また、開口部43aに続く開口部43bは、上部電極27、半導体素子25、26を順次内側に収納していく。最終的に位置決め治具42の装着が完了すると、大きな開口部43aで下部電極23を、小さな開口部43bで半導体素子25、26を、さらに小さな開口部43cで上部電極27を所定の位置に位置決めすることができる。また、位置決めが完了した状態で、補助位置決め治具41は、位置決め治具42の左右一対の側面に形成された溝部44a、44bに係合され、第1半導体素子25と第2半導体素子26とを所定間隔で保持している。このようにして、下部電極23、半導体素子25、26、上部電極27は、位置決めされる。
When the
最後に、補助位置決め治具41、位置決め治具42を装着したまま雰囲気炉で加熱処理し、第1半田箔24a、第2半田箔24bを溶融して、下部電極23、半導体素子25、26、上部電極27を半田付けする。半田付けは、半導体素子25、26が熱破壊されない比較的低温で行われ、例えば、180℃〜300℃で行われる。
Finally, heat treatment is performed in an atmospheric furnace with the
半田箔24a、24aには、例えば、Sn−Pb合金、Sn−Ag−Cu合金、Sn−Zn−Bi合金、Sn−Zn−Al合金を用いることができる。 For the solder foils 24a and 24a, for example, a Sn—Pb alloy, a Sn—Ag—Cu alloy, a Sn—Zn—Bi alloy, or a Sn—Zn—Al alloy can be used.
半田付けして金属接合することにより、第1半田層24a、上部電極27、第1半田層24aを介して、第1半導体素子(IGBT)25のエミッタ電極と、第2半導体素子(還流ダイオード)26のアノード側とが導通される。また、第2半田層24b、下部電極23、第2半田層24bを介して、第1半導体素子(IGBT)25のコレクタ電極と、第2半導体素子(還流ダイオード)26のカソード側とが導通される。
By soldering and metal bonding, the emitter electrode of the first semiconductor element (IGBT) 25 and the second semiconductor element (freewheeling diode) via the
第1の工程で用いられる、補助位置決め治具41、位置決め治具42は、溶融半田との濡れ性が悪く、耐熱性が高いセラミックスで形成される。これにより、補助位置決め治具41および位置決め治具42と溶融半田との融着を防止することができ、半田付け後であっても、補助位置決め治具41および位置決め治具42を取り外し、再利用することができる。尚、補助位置決め治具41、位置決め治具42は、金属で形成して、金属の表面にセラミックスの微粒子を塗布することにより、離型性を確保しても良い。
The
また、補助位置決め治具41、位置決め治具42を形成するセラミックスには、安価なAl2O3を用いても良いが、Al2O3より熱伝導率の高いAlN、Si3N4、SiCを用いてもよい。補助位置決め治具41、位置決め治具42の熱伝導率を高くすることで、半田付けのための熱処理をする際、昇温時間の短縮化および均熱化を図ることができ、熱処理時間を短縮化することができると共に、良好な半田付けを行うことができる。
In addition, although inexpensive Al 2 O 3 may be used for the ceramic forming the
また、補助位置決め治具41、位置決め治具42は、熱膨張係数の比較的小さなセラミックスで形成されるため、熱膨張係数の比較的大きなAl又はCuで形成される上部電極27、下部電極23との熱膨張差が大きい。したがって、半田付けの際、補助位置決め治具41、位置決め治具42が上部電極27、半導体素子25、26、下部電極23の熱膨張を抑圧して損傷させないように、十分なクリアランスが設定されている。
Further, since the
第2工程では、第1工程で半田付けされた下部電極23、半導体素子25、26、上部電極27を、絶縁シート22を介して、放熱板21に圧着する。
In the second step, the
第2工程では、まず、図4(a)に示すように、第1工程で半田付けされた下部電極23、半導体素子25、26、上部電極27の下部電極23側に、絶縁シート22を介して放熱板21を配置する。
In the second step, first, as shown in FIG. 4A, an insulating
続いて、図4(b)に示すように、下部電極23、半導体素子25、26、および上部電極27で囲まれた断面四角形状の中空部に断面四角形の柱状の補助圧着治具51を挿入する。補助圧着治具51は、補助位置決め治具41と兼用して良い。補助位置決め治具41と兼用する場合、第1工程後に補助位置決め治具41を取り外すことなく、そのまま第2工程に着手でき、作業を簡略化できるだけでなく、補助圧着治具51の挿入による半導体素子25、26、半田層24a、24bの損傷を防止できる。
Subsequently, as shown in FIG. 4B, a columnar
この補助圧着治具51は、セラミックスで形成しても、金属で形成しても良いが、破壊靱性の高い金属が好ましく、例えば、鋳鉄、ステンレス鋼で形成される。
The auxiliary crimping
また、補助圧着治具51は、下面に突起(図示せず)を備えてよい。後述の圧着治具52が押圧されると、下面の突起で下部電極23を放熱板21へ圧着できる。
Further, the
続いて、枠形状の圧着治具52を装着する。圧着治具52は、位置決め治具42と兼用して良い。位置決め治具42と兼用する場合、第1工程後に位置決め治具42を取り外すことなく、第2工程に着手でき、作業を簡略化できる。
Subsequently, a frame-shaped crimping
この圧着治具52は、セラミックスで形成しても、金属で形成しても良いが、破壊靱性の高い金属が好ましく、例えば、鋳鉄、ステンレス鋼で形成される。
The crimping
これらの補助圧着治具51、圧着治具52は、圧着時の弾性変形により、上部電極27、半導体素子25、26、下部電極23を圧迫して損傷しないように、十分なクリアランスが設定されている。
The auxiliary crimping
この圧着治具52を下側の開口部53aから装着させていくと、位置決め治具42と同様に、開口部53aは、上部電極27、半導体素子25、26、下部電極23を順次内側に収納していく。また、開口部53aに続く開口部53bは、上部電極27、半導体素子25、26を順次内側に収納していく。圧着治具52の装着が完了すると、大きな開口部53aで下部電極23を、小さな開口部53bで半導体素子25、26を、さらに小さな開口部53cで上部電極27を収納する。
When the crimping
圧着治具52の装着完了の状態で、圧着治具52は、大きな開口部53aと小さな開口部53bとの段差部55で、下部電極23の上面の周縁と当接すると共に、半導体素子25、26、上部電極27と間隙を形成しつつ、囲繞している。
When the crimping
また、この状態で、補助圧着治具51は、圧着治具52の側面に形成された左右一対の溝部54a、54bの上端部と下部電極23とで挟持されている。つまり、補助圧着治具51は、その上面が圧着治具52の溝部54a、54bの上端部に当接すると共に、その下面が下部電極23に当接している。
Further, in this state, the
続いて、圧着治具52を押圧すると、圧着治具52の段差部55で下部電極23の周縁を押圧することができると共に、半導体素子25、26間に配置された補助圧着治具51で下部電極23の中央付近を押圧することができる。これにより、下部電極23の周縁と中央付近を押圧することができ、下部電極23と放熱板21とを均一に圧着することができる。
Subsequently, when the crimping
ここで、圧着治具52は、半導体素子25、26と間隙を形成しているため、押圧されても、半導体素子25、26を直接圧迫しない。また、圧着治具52は、上部電極27とも間隙を形成しているため、押圧されても、上部電極27を介して半導体素子25、26を圧迫しない。したがって、半導体素子25、26の損傷を防止することができる。
Here, since the crimping
続いて、下部電極23、絶縁シート22、放熱板21を圧着した状態で、下部電極23と放熱板21とをネジ締結することにより、下部電極23、絶縁シート22、放熱板21の圧着状態を維持することができる。ネジ締結後、補助圧着治具51、圧着治具52は、取り外され、再利用される。
Subsequently, the
このように形成された半導体装置の基本構成6組を絶縁性のゲルと共に1つの樹脂パッケージ(図示せず)の内部に封止することにより、図2の電気回路を有する半導体装置が製造される。この樹脂パッケージは、周囲が放熱板21と接着されており、外部に入出力端子を備える。
A semiconductor device having the electric circuit of FIG. 2 is manufactured by sealing six basic configurations of the semiconductor device thus formed together with an insulating gel in one resin package (not shown). . The periphery of the resin package is bonded to the
このように、本実施例の圧着方法によれば、圧着治具52を押圧して、圧着治具52の段差部55で下部電極23の周縁を押圧することができると共に、半導体素子25、26間に挿入された補助圧着治具51で下部電極23の中央付近を押圧することができ、下部電極23と放熱板21とを均一に圧着することができる。また、圧着治具52を押圧しても、半導体素子25、26および上部電極27を押圧することがなく、上部電極27と下部電極23とで挟持された半導体素子25、26の損傷を防ぐことができる。また、再使用可能な補助圧着治具51および圧着治具52を用いて、上部電極27および下部電極23に穴加工することなく、下部電極23を放熱板21に圧着することができる。
As described above, according to the crimping method of this embodiment, the crimping
尚、仮に、本実施例の第2工程後に、本実施例の第1工程を行うとすると、下部電極23の全面を押圧することができ、下部電極23と放熱板21とを均一に圧着できる。しかしながら、第2工程で下部電極23と放熱板21との間に配置された樹脂製の絶縁シート22が、第1工程の熱処理によって損傷されることになり、絶縁性を確保できなくなる。したがって、本実施例の第2工程後に、本実施例の第1工程を行うことはできない。
If the first step of the present embodiment is performed after the second step of the present embodiment, the entire surface of the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
例えば、本実施例の半導体素子25、26は、第1半導体素子25と第2半導体素子26とからなるとしたが、複数の半導体素子間に補助圧着治具51を挿入して下部電極23を押圧できる限り、下部電極23と上部電極27との間に配置される半導体素子の数に制限はない。
For example, although the
また、本実施例では、半導体素子25、26の下部電極23と放熱板21とを圧着するとしたが、放熱板21が上部電極27側に配置される場合には、半導体素子25、26の上部電極27と放熱板21とを圧着しても良い。半導体素子25、26の上部電極27であっても、下部電極23の場合と同様に放熱板21と圧着することができる。
In the present embodiment, the
また、本実施例では、絶縁シート22を下部電極23と放熱板21との間に挿入することにより、1つの下部電極23と、他の5つの下部電極23との絶縁性を確保するとしたが、複数の下部電極23の電位を常に同一に制御する限り、複数の下部電極23を互いに連結して導通させても良い。例えば、図2の3相交流インバータ回路では、3つの下部電極23を互いに連結して導通させることができる。
Further, in this embodiment, the insulating
また、本実施例では、下部電極23と放熱板21とを絶縁シート22を介してネジ締結したが、粘着性の絶縁シート22を用いて、下部電極23と放熱板21とを粘着固定しても良い。いずれの場合であっても、補助圧着治具51、圧着治具52を用いて、半導体素子25、26を損傷することなく、均一に下部電極23と放熱板21とを圧着できる。粘着性の絶縁シート22は、例えば、感圧接着剤又はホットメルト形接着剤を含有する樹脂で形成される。
Further, in this embodiment, the
21 放熱板
22 絶縁シート
23 下部電極
25 第1半導体素子
26 第2半導体素子
27 上部電極
41 補助位置決め治具
42 位置決め治具
51 補助圧着治具
52 圧着治具
21
Claims (1)
前記複数の半導体素子間に補助圧着治具を挿入し、前記複数の半導体素子および他方の電極と間隙を形成しつつ囲繞すると共に前記一方の電極の周縁および前記補助圧着治具に係合する圧着治具を装着し、前記圧着治具を押圧して前記一方の電極を前記放熱板へ圧着する半導体素子の電極と放熱板との圧着方法。 In a method of crimping a semiconductor element electrode and a heat sink plate, sandwiching a plurality of semiconductor elements between an upper electrode and a lower electrode, and crimping one of the upper electrode and the lower electrode to a heat sink plate,
A pressure bonding jig is inserted between the plurality of semiconductor elements, and is surrounded by forming a gap with the plurality of semiconductor elements and the other electrode, and is bonded to the peripheral edge of the one electrode and the auxiliary pressure bonding jig. A method of crimping a semiconductor element electrode and a radiator plate, wherein a jig is attached and the crimping jig is pressed to crimp the one electrode to the radiator plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007242718A JP2009076592A (en) | 2007-09-19 | 2007-09-19 | Method of crimping electrode of semiconductor device and heat slinger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007242718A JP2009076592A (en) | 2007-09-19 | 2007-09-19 | Method of crimping electrode of semiconductor device and heat slinger |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009076592A true JP2009076592A (en) | 2009-04-09 |
Family
ID=40611314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007242718A Pending JP2009076592A (en) | 2007-09-19 | 2007-09-19 | Method of crimping electrode of semiconductor device and heat slinger |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009076592A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021145A (en) * | 2011-07-12 | 2013-01-31 | Fuji Electric Co Ltd | Semiconductor device assembly jig and method of manufacturing semiconductor device using the same |
JP2013058645A (en) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | Semiconductor device and semiconductor device manufacturing method |
JP2020188203A (en) * | 2019-05-16 | 2020-11-19 | 三菱電機株式会社 | Positioning jig for soldering |
CN112701103A (en) * | 2020-12-07 | 2021-04-23 | 杰群电子科技(东莞)有限公司 | Combined packaging structure and combined packaging process |
CN113053831A (en) * | 2019-12-27 | 2021-06-29 | 株洲中车时代半导体有限公司 | Crimping type IGBT module and power semiconductor device |
US11063495B2 (en) | 2019-07-01 | 2021-07-13 | Nidec Motor Corporation | Heatsink clamp for multiple electronic components |
US11133644B2 (en) | 2017-07-07 | 2021-09-28 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor laser device |
-
2007
- 2007-09-19 JP JP2007242718A patent/JP2009076592A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021145A (en) * | 2011-07-12 | 2013-01-31 | Fuji Electric Co Ltd | Semiconductor device assembly jig and method of manufacturing semiconductor device using the same |
JP2013058645A (en) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | Semiconductor device and semiconductor device manufacturing method |
US11133644B2 (en) | 2017-07-07 | 2021-09-28 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor laser device |
JP2020188203A (en) * | 2019-05-16 | 2020-11-19 | 三菱電機株式会社 | Positioning jig for soldering |
US11063495B2 (en) | 2019-07-01 | 2021-07-13 | Nidec Motor Corporation | Heatsink clamp for multiple electronic components |
CN113053831A (en) * | 2019-12-27 | 2021-06-29 | 株洲中车时代半导体有限公司 | Crimping type IGBT module and power semiconductor device |
CN113053831B (en) * | 2019-12-27 | 2023-09-05 | 株洲中车时代半导体有限公司 | Crimping IGBT module and power semiconductor device |
CN112701103A (en) * | 2020-12-07 | 2021-04-23 | 杰群电子科技(东莞)有限公司 | Combined packaging structure and combined packaging process |
CN112701103B (en) * | 2020-12-07 | 2023-02-10 | 杰群电子科技(东莞)有限公司 | Combined packaging structure and combined packaging process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635564B2 (en) | Semiconductor device | |
JP7535606B2 (en) | Power semiconductor device and its manufacturing method | |
JP7204770B2 (en) | Double-sided cooling power module and manufacturing method thereof | |
JP4438489B2 (en) | Semiconductor device | |
JP6210818B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4613077B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
JP2009076592A (en) | Method of crimping electrode of semiconductor device and heat slinger | |
JP7196047B2 (en) | ELECTRICAL CIRCUIT, POWER CONVERTER, AND METHOD OF MANUFACTURING ELECTRICAL CIRCUIT | |
JP5895220B2 (en) | Manufacturing method of semiconductor device | |
WO2007080785A1 (en) | Resin sealed semiconductor device whose upper portion is provided with heat dissipating body exposed to external and method for manufacturing such resin sealed semiconductor device | |
CN109698179B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6627600B2 (en) | Power module manufacturing method | |
JP2010192591A (en) | Power semiconductor device and method of manufacturing the same | |
JP2004134623A (en) | Semiconductor device | |
JP2013149762A (en) | Semiconductor module | |
JP4096741B2 (en) | Semiconductor device | |
JP2019083292A (en) | Semiconductor device | |
JP7413668B2 (en) | Semiconductor device and its manufacturing method | |
JP7176397B2 (en) | Semiconductor device and its manufacturing method | |
JP5619232B2 (en) | Semiconductor device and method for manufacturing electrode member | |
JP4339660B2 (en) | Semiconductor device | |
JP5840102B2 (en) | Power semiconductor device | |
JP2000323630A (en) | Semiconductor device | |
JP2002329804A (en) | Semiconductor device | |
JP2004296837A (en) | Semiconductor device |