JP2015233036A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2015233036A
JP2015233036A JP2014118527A JP2014118527A JP2015233036A JP 2015233036 A JP2015233036 A JP 2015233036A JP 2014118527 A JP2014118527 A JP 2014118527A JP 2014118527 A JP2014118527 A JP 2014118527A JP 2015233036 A JP2015233036 A JP 2015233036A
Authority
JP
Japan
Prior art keywords
frame
spring structure
semiconductor chip
chip
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014118527A
Other languages
Japanese (ja)
Other versions
JP6133238B2 (en
Inventor
浩明 前田
Hiroaki Maeda
浩明 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014118527A priority Critical patent/JP6133238B2/en
Publication of JP2015233036A publication Critical patent/JP2015233036A/en
Application granted granted Critical
Publication of JP6133238B2 publication Critical patent/JP6133238B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce electrical resistance among a plurality of chips.SOLUTION: A semiconductor device comprises a frame 1, first and second semiconductor chips 2, 3 and a conductive member 4. The frame 1 is bent in a manner such that the first semiconductor chip 2 and the second semiconductor chip 3 are arranged opposite to each other across the conductive member 4. The conductive member 4 is electrically connected to both of the first and second semiconductor chips 2, 3 by coming into contact with both of the first and second semiconductor chips 2, 3.

Description

本発明は半導体装置に関し、特にパワー半導体素子を有する半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a power semiconductor element.

パワーモジュールなどの半導体装置は、通常の半導体装置よりも大きな電力を出力するため、その駆動時に発生する熱による不具合を起こす可能性が高い。そこで以下に示すように様々な対策がなされている。たとえば特開2005−142189号公報(特許文献1)においては、金属導体と半導体素子との間の電流経路の配線長が短くなるように、金属導体と半導体素子とが配置された半導体装置が開示されている。配線長を短くすることにより、当該配線にドレイン電流などが流れたときの温度上昇が抑えられる。   Since a semiconductor device such as a power module outputs a larger electric power than a normal semiconductor device, there is a high possibility of causing a malfunction due to heat generated during driving. Therefore, various countermeasures are taken as shown below. For example, Japanese Patent Laying-Open No. 2005-142189 (Patent Document 1) discloses a semiconductor device in which a metal conductor and a semiconductor element are arranged so that a wiring length of a current path between the metal conductor and the semiconductor element is shortened. Has been. By shortening the wiring length, temperature rise when a drain current or the like flows through the wiring can be suppressed.

その他、たとえば特開2012−191167号公報(特許文献2)においては、パワーモジュールの放熱性を高める観点から、パワー半導体素子から発する熱を冷却するための放熱板が屈曲されることによりパワー半導体素子を囲むように配置される。   In addition, for example, in Japanese Patent Application Laid-Open No. 2012-191167 (Patent Document 2), a power semiconductor element is formed by bending a heat radiating plate for cooling heat generated from the power semiconductor element from the viewpoint of improving heat dissipation of the power module. It is arranged so that it surrounds.

またたとえば特開2004−22601号公報(特許文献3)においては、第1の半導体チップを載置した第1の回路と、第2の半導体チップを載置した第2の回路とがオーバーラップされることにより、半導体装置の小型化に対応されている。   Further, for example, in Japanese Patent Application Laid-Open No. 2004-22601 (Patent Document 3), a first circuit on which a first semiconductor chip is placed and a second circuit on which a second semiconductor chip is placed are overlapped. Thus, the semiconductor device can be reduced in size.

特開2005−142189号公報JP 2005-142189 A 特開2012−191167号公報JP 2012-191167 A 特開2004−22601号公報JP 2004-22601 A

特許文献1の半導体装置は、レイアウトの調整により金属導体と半導体素子との間の距離が短くなるように形成されている。このため半導体装置の構成が複雑になれば、そのようなレイアウトの調整が困難になり、金属導体と半導体素子との間隔を短くすることが困難になる可能性がある。   The semiconductor device of Patent Document 1 is formed such that the distance between the metal conductor and the semiconductor element is shortened by adjusting the layout. For this reason, if the configuration of the semiconductor device is complicated, it is difficult to adjust such a layout, and it may be difficult to shorten the interval between the metal conductor and the semiconductor element.

特許文献2の半導体装置は、放熱効果は高められるが、パワー半導体素子が発する熱自体を小さくするための工夫がなされていないため、将来的に発熱量が増大すれば放熱効果が弱くなる可能性がある。   Although the semiconductor device of Patent Document 2 can improve the heat dissipation effect, it has not been devised to reduce the heat itself generated by the power semiconductor element, so that the heat dissipation effect may be weakened if the heat generation amount increases in the future. There is.

特許文献3の半導体装置は、屈曲されたリードフレームにより外形サイズを小さくし、配線インダクタンスを小さくしているが、当該リードフレームに搭載される2つの半導体チップ同士が電気的に接続されていない。複数の半導体チップの間の配線を短くしたり抵抗を小さくしたりすることについて考慮されていないため、これらの半導体チップの間で抵抗が増加し発熱量が増加する可能性がある。   In the semiconductor device of Patent Document 3, the outer size is reduced by the bent lead frame and the wiring inductance is reduced, but the two semiconductor chips mounted on the lead frame are not electrically connected to each other. Since no consideration is given to shortening the wiring between the plurality of semiconductor chips or reducing the resistance, there is a possibility that the resistance increases between these semiconductor chips and the amount of heat generation increases.

本発明は、上記の課題に鑑みてなされたものであり、その目的は、複数のチップ間の電気抵抗を低減することが可能な半導体装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of reducing electrical resistance between a plurality of chips.

本発明の半導体装置は、フレームと、第1および第2の半導体チップと、導電性部材とを備えている。第1の半導体チップと第2の半導体チップとが互いに対向して導電性部材を挟むように配置されるようにフレームが屈曲されている。導電性部材は第1および第2の半導体チップの双方と接触することにより第1および第2の半導体チップの双方と電気的に接続されている。   The semiconductor device of the present invention includes a frame, first and second semiconductor chips, and a conductive member. The frame is bent so that the first semiconductor chip and the second semiconductor chip are disposed so as to face each other and sandwich the conductive member. The conductive member is electrically connected to both the first and second semiconductor chips by contacting both the first and second semiconductor chips.

本発明によれば、互いに対向する第1および第2の半導体チップの間に挟まれた導電性部材により、第1の半導体チップと第2の半導体チップとが短い距離で電気的に接続される。このため、第1の半導体チップと第2の半導体チップとの間の電気抵抗の値および発熱量を低減することができる。   According to the present invention, the first semiconductor chip and the second semiconductor chip are electrically connected at a short distance by the conductive member sandwiched between the first and second semiconductor chips facing each other. . For this reason, the value of electrical resistance and the amount of heat generated between the first semiconductor chip and the second semiconductor chip can be reduced.

実施の形態1における半導体装置の概略斜視図である。1 is a schematic perspective view of a semiconductor device in a first embodiment. 図1のフレームを屈曲する前の、フレームおよびこれの主表面上に配置される半導体チップとの態様を示す概略斜視図である。It is a schematic perspective view which shows the aspect with the semiconductor chip arrange | positioned on the main surface of a flame | frame before bending the flame | frame of FIG. 図1のバネ構造体が外部導通部材に接続された態様を示す概略斜視図である。It is a schematic perspective view which shows the aspect by which the spring structure of FIG. 1 was connected to the external conduction member. 図1のA−A線に沿う、実施の形態1の第1例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect connected with the spring structure of the 1st example of Embodiment 1, and a semiconductor chip along the AA line of FIG. 図1のB−B線に沿う、実施の形態1の第1例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect to which the spring structure of the 1st example of Embodiment 1 and a semiconductor chip are connected along the BB line of FIG. 図1のA−A線に沿う、実施の形態1の第2例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect with which the spring structure of the 2nd example of Embodiment 1 and a semiconductor chip are connected along the AA line of FIG. 図1のB−B線に沿う、実施の形態1の第2例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect with which the spring structure of the 2nd example of Embodiment 1 and a semiconductor chip are connected along the BB line of FIG. 実施の形態2における半導体装置の概略斜視図である。FIG. 6 is a schematic perspective view of a semiconductor device in a second embodiment. 図8の導電性平板が外部導通部材に接続された態様を示す概略斜視図である。It is a schematic perspective view which shows the aspect by which the electroconductive flat plate of FIG. 8 was connected to the external conduction member. 図8のフレームを屈曲する前の、フレームおよびこれの主表面上に配置される半導体チップとの態様を示す概略斜視図である。It is a schematic perspective view which shows the aspect with the semiconductor chip arrange | positioned on the flame | frame and its main surface before bending the flame | frame of FIG. 図8のC−C線に沿う、実施の形態2の第1例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect connected with the spring structure of the 1st example of Embodiment 2, and a semiconductor chip along CC line of FIG. 図8のD−D線に沿う、実施の形態2の第1例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect connected with the spring structure of the 1st example of Embodiment 2, and a semiconductor chip along the DD line of FIG. 図8のC−C線に沿う、実施の形態2の第2例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect connected with the spring structure of the 2nd example of Embodiment 2, and a semiconductor chip along the CC line of FIG. 図8のD−D線に沿う、実施の形態2の第2例のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing an aspect in which the spring structure of the second example of the second embodiment and the semiconductor chip are connected along line DD in FIG. 8. 実施の形態3における半導体装置の概略斜視図である。FIG. 6 is a schematic perspective view of a semiconductor device in a third embodiment. 図15のフレームを屈曲する前の、フレームおよびこれの主表面上に配置される半導体チップとの態様を示す概略斜視図である。FIG. 16 is a schematic perspective view showing an aspect of the frame and a semiconductor chip disposed on the main surface of the frame before bending the frame of FIG. 15. 実施の形態4における半導体装置の概略斜視図である。FIG. 10 is a schematic perspective view of a semiconductor device in a fourth embodiment. 図17のフレームを屈曲する前の、フレームおよびこれの主表面上に配置される半導体チップとの態様を示す概略展開図である。FIG. 18 is a schematic development view showing an aspect of the frame and a semiconductor chip disposed on the main surface of the frame before bending the frame of FIG. 17. 図17のXIX−XIX線に沿う、実施の形態4のバネ構造体と半導体チップとの接続される態様を示す概略断面図である。It is a schematic sectional drawing which shows the aspect to which the spring structure of Embodiment 4 and a semiconductor chip are connected along the XIX-XIX line | wire of FIG.

以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
図1を参照して、本実施の形態のパワーモジュール10は、パワー半導体素子を備える半導体装置である。パワーモジュール10は、フレーム1と、パワー半導体チップ2(第1の半導体チップ)および駆動素子用チップ3(第2の半導体チップ)と、バネ構造体4(導電性部材)とを主に有している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
Referring to FIG. 1, a power module 10 according to the present embodiment is a semiconductor device including a power semiconductor element. The power module 10 mainly includes a frame 1, a power semiconductor chip 2 (first semiconductor chip), a driving element chip 3 (second semiconductor chip), and a spring structure 4 (conductive member). ing.

図2を参照して、フレーム1は、屈曲可能なたとえば銅から形成されており、屈曲する前の状態においてたとえば矩形の平面形状を有し、かつある大きさの厚みを有する平板状の部材である。フレーム1の平板形状は一の方向(図2における左右方向)において当該一の方向に交差する他の方向(図2における奥行き方向)よりも大幅に寸法が大きくなっている(たとえば図2の左右方向において図2の奥行き方向の2〜4倍程度の長さを有する)。   Referring to FIG. 2, frame 1 is formed of, for example, copper that can be bent, and is a flat plate-like member that has, for example, a rectangular planar shape and has a certain thickness before bending. is there. The flat shape of the frame 1 is significantly larger in one direction (left-right direction in FIG. 2) than in the other direction (depth direction in FIG. 2) intersecting the one direction (for example, left and right in FIG. 2). 2 to 4 times as long as the depth direction in FIG. 2).

パワー半導体チップ2は、たとえばIGBT(Insulated Gate Bipolar Transistor)のようなパワー半導体素子を有している。駆動素子用チップ3は、たとえば平滑コンデンサのような駆動素子を有している。パワー半導体チップ2および駆動素子用チップ3は、フレーム1の一方の主表面上に、互いに間隔をあけて配置されている。具体的には、パワー半導体チップ2および駆動素子用チップ3は、フレーム1のなす平板の長手方向(図2の左右方向)に関して互いに間隔をあけて配置されている。   The power semiconductor chip 2 has a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor). The drive element chip 3 has a drive element such as a smoothing capacitor. The power semiconductor chip 2 and the driving element chip 3 are arranged on one main surface of the frame 1 at a distance from each other. Specifically, the power semiconductor chip 2 and the drive element chip 3 are arranged with a space therebetween in the longitudinal direction of the flat plate formed by the frame 1 (left and right direction in FIG. 2).

パワー半導体チップ2の表面上にはたとえば外部と接続するための3つの端子2a,2b,2cが互いに間隔をあけて形成されており、駆動素子用チップ3の表面上にはたとえば外部と接続するための3つの端子3a,3b,3cが互いに間隔をあけて形成されている。これらの端子はたとえばパワー半導体チップ2、駆動素子用チップ3に形成された半導体素子と電気的に接続するための電極パッドに相当する。ここでは説明の都合上、パワー半導体チップ2、駆動素子用チップ3のそれぞれに3つずつの端子が形成された構成を示しているが、当該端子の数は任意である。   On the surface of the power semiconductor chip 2, for example, three terminals 2a, 2b, 2c for connecting to the outside are formed at intervals, and on the surface of the driving element chip 3, for example, connecting to the outside. Three terminals 3a, 3b, 3c are formed at intervals. These terminals correspond to, for example, electrode pads for electrical connection with semiconductor elements formed on the power semiconductor chip 2 and the drive element chip 3. Here, for convenience of explanation, a configuration in which three terminals are formed on each of the power semiconductor chip 2 and the drive element chip 3 is shown, but the number of the terminals is arbitrary.

図2においてはパワー半導体チップ2が図の左右方向に関する中央部に、駆動素子用チップ3が図の左右方向に関する一方(左側)の端部にそれぞれ1つずつ配置されているが、パワー半導体チップ2と駆動素子用チップ3との配置は上記と逆であってもよい。   In FIG. 2, the power semiconductor chip 2 is arranged at the center in the horizontal direction in the figure, and the drive element chip 3 is arranged at one end (left side) in the horizontal direction in the figure. The arrangement of 2 and the drive element chip 3 may be reversed.

図3を参照して、バネ構造体4は、外部導通部材5に取り付けられている。外部導通部材5はたとえば銅からなる平板状の部材であるがこれに限られない。図3においては外部導通部材5を構成する平板の一方の主表面上(のたとえば比較的下方)に3つのバネ構造体4(バネ構造体4a,4b,4c)が取り付けられているが、外部導通部材5に取り付けることが可能なバネ構造体4の数は任意である。バネ構造体4(4a,4b,4c)は、たとえば銅からなり、その延在する方向に交差する幅方向の長さがwである長尺形状の板状部材を、その延在する方向に関してある間隔ごとに交互に反対方向(図3の上方と下方とを交互)に湾曲した部分(すなわち波状に湾曲した部分)を複数有する構成となっている。この波状に湾曲した部分により、バネ構造体4は、その板状部材がその延在方向に関してバネのように伸縮可能な構造となっている。   With reference to FIG. 3, the spring structure 4 is attached to the external conducting member 5. The external conducting member 5 is a flat plate member made of copper, for example, but is not limited thereto. In FIG. 3, three spring structures 4 (spring structures 4a, 4b, 4c) are attached on one main surface (for example, relatively below) of a flat plate constituting the external conducting member 5. The number of spring structures 4 that can be attached to the conducting member 5 is arbitrary. The spring structure 4 (4a, 4b, 4c) is made of, for example, copper, and an elongated plate-like member having a length in the width direction intersecting the extending direction is w with respect to the extending direction. It is configured to have a plurality of portions (that is, portions that are curved in a wave shape) that are alternately curved at opposite intervals in the opposite direction (the upper portion and the lower portion in FIG. 3 alternate). Due to the wavyly curved portion, the spring structure 4 has a structure in which the plate-like member can expand and contract like a spring in the extending direction.

外部導通部材5は、たとえば銅からなり矩形の平面形状を有する板状部材である。外部導通部材5とバネ構造体4とは、たとえばはんだにより互いに接続されている。図3においてはバネ構造体4が延在する方向に交差する幅方向に関して互いに間隔をあけて、複数のバネ構造体4a,4b,4cが外部導通部材5に接続されている。   The external conducting member 5 is a plate-like member made of, for example, copper and having a rectangular planar shape. The external conducting member 5 and the spring structure 4 are connected to each other by, for example, solder. In FIG. 3, a plurality of spring structures 4 a, 4 b, 4 c are connected to the external conducting member 5 at intervals with respect to the width direction intersecting the direction in which the spring structure 4 extends.

再度図1および図2を参照して、フレーム1は、屈曲部1a,1b,1cにおいて、その平板の長手方向の延在方向が互いに約90°変更するように屈曲されている。この屈曲は、たとえば金型を用いて曲げるなどの一般公知の方法を用いることによりなされる。   Referring to FIGS. 1 and 2 again, the frame 1 is bent at the bent portions 1a, 1b, and 1c so that the extending directions in the longitudinal direction of the flat plate are changed by about 90 °. This bending is performed by using a generally known method such as bending using a mold.

これにより、たとえば屈曲部1bと屈曲部1cとの間の領域に配置されたパワー半導体チップ2と、屈曲部1aよりも図の左側の領域に配置された駆動素子用チップ3とが、互いに対向する配置となる。このとき、屈曲部1bと屈曲部1cとの間の領域の主表面と、屈曲部1aよりも図の左側の領域の主表面とが互いにほぼ平行になるように配置されることにより、パワー半導体チップ2の表面と駆動素子用チップ3の表面とがほぼ平行になるように対向する。   Thereby, for example, the power semiconductor chip 2 disposed in the region between the bent portion 1b and the bent portion 1c and the drive element chip 3 disposed in the region on the left side of the bent portion 1a are opposed to each other. It becomes arrangement to do. At this time, the main surface of the region between the bent portion 1b and the bent portion 1c and the main surface of the region on the left side of the drawing with respect to the bent portion 1a are arranged so as to be substantially parallel to each other. The surface of the chip 2 and the surface of the driving element chip 3 face each other so as to be substantially parallel.

図1においてはパワー半導体チップ2と間隔をあけてその上側(特に真上)に駆動素子用チップ3が配置されている。なおパワー半導体チップ2と駆動素子用チップ3とは平面視において完全に重なってもよいが、少なくとも平面視における一部において互いに重なる構成であってもよい。   In FIG. 1, a driving element chip 3 is arranged on the upper side (particularly right above) with a gap from the power semiconductor chip 2. The power semiconductor chip 2 and the driving element chip 3 may be completely overlapped in plan view, but may be configured to overlap each other at least partially in plan view.

互いに対向するパワー半導体チップ2と駆動素子用チップ3とが、バネ構造体4を挟むように配置されている。すなわち図4を参照して、図の上下方向に関して互いに対向するパワー半導体チップ2と駆動素子用チップ3との間には導電性部材としてのバネ構造体4が、パワー半導体チップ2と駆動素子用チップ3との双方と電気的に接続するように配置される。   The power semiconductor chip 2 and the drive element chip 3 facing each other are arranged so as to sandwich the spring structure 4. That is, referring to FIG. 4, a spring structure 4 as a conductive member is provided between the power semiconductor chip 2 and the drive element chip 3 facing each other in the vertical direction of the figure. It arrange | positions so that it may electrically connect with both of the chip | tips 3.

ここでは特に、たとえば図4および図5に示すように、パワー半導体チップ2に形成された端子2bと駆動素子用チップ3に形成された端子3bとが、図4の上下方向に関してこれらの間に挟まれるバネ構造体4bにより接続される態様となる。同様に、端子2aと端子3aとがバネ構造体4aにより、端子2cと端子3cとがバネ構造体4cにより、それぞれ接続されている。バネ構造体4a,4b,4cはチップ2,3のそれぞれと平面視において少なくとも一部が重なるように配置されるが、チップ2,3の双方の全面と平面視において重なるように配置されてもよい。   Here, in particular, as shown in FIGS. 4 and 5, for example, a terminal 2b formed on the power semiconductor chip 2 and a terminal 3b formed on the drive element chip 3 are interposed between them in the vertical direction of FIG. It becomes the aspect connected by the spring structure 4b pinched | interposed. Similarly, the terminal 2a and the terminal 3a are connected by the spring structure 4a, and the terminal 2c and the terminal 3c are connected by the spring structure 4c, respectively. The spring structures 4a, 4b, and 4c are arranged so as to at least partially overlap each of the chips 2 and 3 in a plan view, but may be arranged so as to overlap the entire surfaces of both the chips 2 and 3 in a plan view. Good.

本実施の形態の第1例においては、パワー半導体チップ2および駆動素子用チップ3と、バネ構造体4とが、いわゆる圧接により互いに接続されている。つまり、たとえば図4の断面図においてはパワー半導体チップ2(端子2b)と駆動素子用チップ3(端子3b)との双方が、バネ構造体4(4b)を挟みながら接触するように接続されている。ここでパワー半導体チップ2(の端子2b)と駆動素子用チップ3(の端子3b)とは、いずれもバネ構造体4側に応力を加えた状態でバネ構造体4と接続される。この応力は、熱による応力であってもよいが、熱を加えず圧力のみを加えることによる応力であってもよい。   In the first example of the present embodiment, the power semiconductor chip 2 and the driving element chip 3 and the spring structure 4 are connected to each other by so-called pressure contact. That is, for example, in the cross-sectional view of FIG. 4, both the power semiconductor chip 2 (terminal 2b) and the drive element chip 3 (terminal 3b) are connected so as to contact each other with the spring structure 4 (4b) interposed therebetween. Yes. Here, both the power semiconductor chip 2 (the terminal 2b) and the drive element chip 3 (the terminal 3b) are connected to the spring structure 4 in a state where stress is applied to the spring structure 4 side. This stress may be a stress caused by heat, or may be a stress caused by applying only pressure without applying heat.

フレーム1には一方の主表面から他方の主表面までこれを貫通するように貫通穴1dが形成されていてもよい。また外部導通部材5にも同様の貫通穴5aが形成されていてもよい。フレーム1の貫通穴1dには、たとえばフレーム1およびこれに搭載されるパワー半導体チップ2、駆動素子用チップ3に外部から電気信号を入力するための、図示されない外部配線が接続されている。同様に外部導通部材5の貫通穴5aにも、たとえばパワー半導体チップ2、駆動素子用チップ3から出力される電気信号を出力するための図示されない外部配線が接続されている。上記と逆に貫通穴1dに出力側、貫通穴5aに入力側の外部配線が接続されてもよい。   A through hole 1d may be formed in the frame 1 so as to penetrate from one main surface to the other main surface. A similar through hole 5 a may be formed in the external conducting member 5. For example, external wiring (not shown) for inputting an electric signal from the outside to the frame 1, the power semiconductor chip 2 mounted on the frame 1, and the driving element chip 3 is connected to the through hole 1 d of the frame 1. Similarly, an external wiring (not shown) for outputting an electrical signal output from, for example, the power semiconductor chip 2 and the drive element chip 3 is connected to the through hole 5a of the external conducting member 5. In contrast to the above, external wiring on the output side may be connected to the through hole 1d, and external wiring on the input side may be connected to the through hole 5a.

外部導通部材5は直接、パワーモジュール10の外部と接続するための電線などにより当該外部と接続されてもよいし、フレーム1とは別の半導体チップなどに電気的に接続されてもよい。   The external conducting member 5 may be directly connected to the outside by an electric wire or the like for connecting to the outside of the power module 10, or may be electrically connected to a semiconductor chip or the like different from the frame 1.

フレーム1に屈曲部1cを設け、図2におけるフレーム1の少なくとも一部の領域(すなわち屈曲部1cよりも右側の領域)の主表面が外部導通部材5の主表面と同じ方向に沿う(鉛直方向に延びる)ことが好ましい。このようにすれば、パワーモジュール10の駆動時に電流が流れたときに、外部導通部材5とフレーム1との間で磁界を打ち消しあい、インダクタンスを低減することができる。   A bent portion 1c is provided in the frame 1, and the main surface of at least a part of the frame 1 in FIG. 2 (that is, the region on the right side of the bent portion 1c) is along the same direction as the main surface of the external conducting member 5 (vertical direction Preferably). In this way, when a current flows during driving of the power module 10, the magnetic field is canceled between the external conducting member 5 and the frame 1, and the inductance can be reduced.

次に、本実施の形態のパワーモジュール10の製造方法について説明する。
まず図2に示すように屈曲部1a,1b,1c(屈曲すべき部分)を有するフレーム1に、パワー半導体チップ2および駆動素子用チップ3が配置および固定される。次に、たとえば屈曲部1bと屈曲部1cとの間の領域に配置されたパワー半導体チップ2上(パワー半導体チップ2の端子2a〜2c上)の少なくとも一部に接するようにバネ構造体4が載置される。これにより、外部導通部材5がフレーム1の一方の主表面上に載置される。
Next, the manufacturing method of the power module 10 of this Embodiment is demonstrated.
First, as shown in FIG. 2, the power semiconductor chip 2 and the driving element chip 3 are arranged and fixed on the frame 1 having the bent portions 1a, 1b, and 1c (portions to be bent). Next, for example, the spring structure 4 is in contact with at least part of the power semiconductor chip 2 (on the terminals 2a to 2c of the power semiconductor chip 2) disposed in the region between the bent portion 1b and the bent portion 1c. Placed. Thereby, the external conducting member 5 is placed on one main surface of the frame 1.

次に、たとえば金型を用いてフレーム1が屈曲される。これにより、バネ構造体4の少なくとも一部に、たとえば駆動素子用チップ3(駆動素子用チップ3の端子3a〜3c)が接触するように設置される。   Next, the frame 1 is bent using, for example, a mold. Thereby, for example, the drive element chip 3 (terminals 3 a to 3 c of the drive element chip 3) is placed in contact with at least a part of the spring structure 4.

次にこの状態で、たとえば熱またはフレーム1の上方からの圧力が加えられる工程(圧接)がなされる。これにより、パワー半導体チップ2(端子2a〜2c)および駆動素子用チップ3(端子3a〜3c)が、バネ構造体4側に応力を加えた状態で、バネ構造体4と接合される。   Next, in this state, for example, a step (pressure contact) is performed in which heat or pressure from above the frame 1 is applied. Thereby, the power semiconductor chip 2 (terminals 2a to 2c) and the driving element chip 3 (terminals 3a to 3c) are joined to the spring structure 4 in a state where stress is applied to the spring structure 4 side.

次に、本実施の形態の作用効果について説明する。
まず図2のようにフレーム1の一方の主表面上に、フレーム1の平面視における長手方向に関して間隔をあけてパワー半導体チップ2と駆動素子用チップ3とが配置され、フレーム1が折り曲げられることなくパワー半導体チップ2と駆動素子用チップ3とを電気的に接続する場合を考える。この場合、パワー半導体チップ2の端子と駆動素子用チップ3の端子とがワイヤまたは銅リードフレームなどにより接続される。このとき、パワー半導体チップ2と駆動素子用チップ3との間隔が大きければ、当該ワイヤなどの配線が長くなり、配線による電気抵抗およびインダクタンスの値が大きくなる。配線の電気抵抗などの値が大きくなれば、配線の発熱量が大きくなる。
Next, the effect of this Embodiment is demonstrated.
First, as shown in FIG. 2, the power semiconductor chip 2 and the driving element chip 3 are arranged on one main surface of the frame 1 at an interval in the longitudinal direction of the frame 1 in plan view, and the frame 1 is bent. Consider the case where the power semiconductor chip 2 and the driving element chip 3 are electrically connected. In this case, the terminal of the power semiconductor chip 2 and the terminal of the driving element chip 3 are connected by a wire or a copper lead frame. At this time, if the distance between the power semiconductor chip 2 and the driving element chip 3 is large, the wiring such as the wire becomes long, and the electric resistance and the inductance due to the wiring become large. If the value of the electrical resistance of the wiring increases, the amount of heat generated by the wiring increases.

そこで本実施の形態においては、図1に示すようにパワー半導体チップ2と駆動素子用チップ3とが互いに対向するように配置され、これら双方のチップの端子と接触するように導電性のバネ構造体4が挟まれる。これにより、パワー半導体チップ2のたとえば端子2bと駆動素子用チップ3のたとえば端子3bとを結ぶ配線(バネ構造体4b)上での(バネ構造体4bに沿う方向での)最短距離は、図4における点P1と点P2との距離となる。ここで点P1は端子3bとバネ構造体4bとの交点の1つであり、点P2は端子2bとバネ構造体4bとの交点の1つである。   Therefore, in the present embodiment, as shown in FIG. 1, the power semiconductor chip 2 and the driving element chip 3 are arranged so as to face each other, and the conductive spring structure is in contact with the terminals of both chips. The body 4 is sandwiched. Thus, the shortest distance (in the direction along the spring structure 4b) on the wiring (spring structure 4b) connecting, for example, the terminal 2b of the power semiconductor chip 2 and the terminal 3b of the drive element chip 3, for example, is as shown in FIG. 4 is the distance between the point P1 and the point P2. Here, the point P1 is one of the intersections of the terminal 3b and the spring structure 4b, and the point P2 is one of the intersections of the terminal 2b and the spring structure 4b.

このように本実施の形態によれば、パワー半導体チップ2と駆動素子用チップ3との距離を近づけることができるため、端子2bと端子3bとを結ぶバネ構造体4bの長さは、フレーム1が屈曲されない場合の端子2bと端子3bとを結ぶ配線よりも短くなる。このため、端子2bと端子3bとの間の配線の電気抵抗およびインダクタンスの値を小さくすることができる。具体的には、フレーム1の主表面に沿う方向に関するパワー半導体チップ2と駆動素子用チップ3との間隔を変更しなくても、本実施の形態のようにフレーム1を屈曲させれば、フレーム1を屈曲させない場合に比べて、端子2bと端子3bとを結ぶ導電性部材の最短距離を1/2以下にすることができる。   As described above, according to the present embodiment, the distance between the power semiconductor chip 2 and the drive element chip 3 can be reduced, so that the length of the spring structure 4b connecting the terminal 2b and the terminal 3b is set to the frame 1 Is shorter than the wiring connecting the terminal 2b and the terminal 3b when not bent. For this reason, the value of the electrical resistance and inductance of the wiring between the terminal 2b and the terminal 3b can be reduced. Specifically, if the frame 1 is bent as in the present embodiment without changing the distance between the power semiconductor chip 2 and the drive element chip 3 in the direction along the main surface of the frame 1, the frame Compared to the case where 1 is not bent, the shortest distance of the conductive member connecting the terminal 2b and the terminal 3b can be ½ or less.

またパワー半導体チップ2と駆動素子用チップ3との間に挟まれる導電性部材が、その延在する方向に関して伸縮可能なバネ構造を有することから、当該バネ構造体4はパワー半導体チップ2と駆動素子用チップ3とがたとえば圧接により接続された際に、チップ2,3がバネ構造体4に加える応力を緩和させることができる。   Further, since the conductive member sandwiched between the power semiconductor chip 2 and the driving element chip 3 has a spring structure that can expand and contract in the extending direction, the spring structure 4 is driven by the power semiconductor chip 2 and the driving element chip 3. When the element chip 3 is connected by, for example, pressure contact, the stress applied by the chips 2 and 3 to the spring structure 4 can be relaxed.

したがって、熱によりパワー半導体チップ2と駆動素子用チップ3とが圧接される場合には、熱応力による端子2bなどの伸縮が、バネ構造体4の伸縮により緩和される。圧力によりパワー半導体チップ2と駆動素子用チップ3とが圧接される場合においても同様に、各チップ2,3がバネ構造体4に加える応力による端子2bなどの伸縮が、バネ構造体4の伸縮により緩和される。各チップ2,3に加わる応力が緩和されることにより、各チップ2,3の寿命を延ばすことができる。   Therefore, when the power semiconductor chip 2 and the driving element chip 3 are pressed against each other by heat, expansion and contraction of the terminals 2 b and the like due to thermal stress are alleviated by expansion and contraction of the spring structure 4. Similarly, when the power semiconductor chip 2 and the driving element chip 3 are pressed against each other by pressure, the expansion and contraction of the terminals 2b and the like due to the stress applied by the chips 2 and 3 to the spring structure 4 is similar to the expansion and contraction of the spring structure 4. Is alleviated by Since the stress applied to each chip 2 and 3 is relaxed, the life of each chip 2 and 3 can be extended.

また本実施の形態においては圧接によりチップ2,3とバネ構造体4とが接続されるため、たとえば熱を加えずに、またはんだなどの接合材を用いずに、圧力を用いてチップ2,3とバネ構造体4とを接続することができる。このため、チップ2,3とバネ構造体4との接続箇所において熱疲労または熱劣化による損傷の発生が排除されることにより、各チップ2,3の寿命を延ばすことができる。さらにチップ2,3とバネ構造体4との接続にはんだを用いないことにより、パワーモジュール10の製造コストを削減することができる。   In this embodiment, since the chips 2 and 3 and the spring structure 4 are connected by pressure contact, for example, without applying heat or using a bonding material such as solder, the chips 2 and 3 3 and the spring structure 4 can be connected. For this reason, it is possible to extend the life of each of the chips 2 and 3 by eliminating the occurrence of damage due to thermal fatigue or thermal deterioration at the connection portion between the chips 2 and 3 and the spring structure 4. Furthermore, the manufacturing cost of the power module 10 can be reduced by not using solder for the connection between the chips 2 and 3 and the spring structure 4.

ただし図6および図7を参照して、本実施の形態の変形例(第2例)として、チップ2,3とバネ構造体4とが圧接の代わりにはんだ6により接続されてもよい。はんだ6は、端子2b,3bとバネ構造体4bとの間に挟まれ、端子2b,3bとバネ構造体4bとの少なくとも一部に接するように配置される。なおはんだ6は端子2b,3bの表面(側面を含む)の全面を覆い端子2b,3bを埋めるように配置されてもよい。このはんだ6により端子2b,3bとバネ構造体4bとが電気的に接続されている。図7に示すように、はんだ6はバネ構造体4と同じ幅方向の長さwを有することが好ましいが、このような態様を有していなくてもよい。なお端子2a,3aとバネ構造体4aとの間、および端子2c,3cとバネ構造体4cとの間についても同様にはんだ6により接続されてもよい。   However, referring to FIGS. 6 and 7, as a modification (second example) of the present embodiment, chips 2 and 3 and spring structure 4 may be connected by solder 6 instead of press contact. The solder 6 is sandwiched between the terminals 2b and 3b and the spring structure 4b, and is disposed so as to contact at least a part of the terminals 2b and 3b and the spring structure 4b. The solder 6 may be arranged so as to cover the entire surface (including side surfaces) of the terminals 2b and 3b and fill the terminals 2b and 3b. The terminals 2b and 3b and the spring structure 4b are electrically connected by the solder 6. As shown in FIG. 7, the solder 6 preferably has the same length w in the width direction as the spring structure 4, but may not have such an aspect. The terminals 2a and 3a and the spring structure 4a, and the terminals 2c and 3c and the spring structure 4c may be similarly connected by the solder 6.

図6および図7の第2例の構成は、はんだ6が配置される点を除き、図4および図5の第1例の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。   The configuration of the second example of FIGS. 6 and 7 is substantially the same as the configuration of the first example of FIGS. 4 and 5 except that the solder 6 is disposed. The description will not be repeated.

はんだ6を用いれば、端子2b,3bとバネ構造体4bとが接合される面積が広くなる。これにより、端子2b,3bとバネ構造体4bとの伝導性が良好になり両者間の電気抵抗および発熱量を低減することができる。   If the solder 6 is used, the area where the terminals 2b and 3b and the spring structure 4b are joined increases. Thereby, the conductivity between the terminals 2b and 3b and the spring structure 4b is improved, and the electrical resistance and the amount of heat generated between them can be reduced.

はんだ6を用いる場合のパワーモジュール10の製造方法は、基本的に圧接によるパワーモジュール10の製造方法と同様であるが、フレーム1が屈曲された後にパワー半導体チップ2(端子2a〜2c)とバネ構造体4との間、および駆動素子用チップ3(端子3a〜3c)とバネ構造体4との間にはんだ6が挟まれる。この状態で形成物が炉に投入され、加熱によりはんだ6が溶融することにより、パワー半導体チップ2(端子2a〜2c)および駆動素子用チップ3(端子3a〜3c)がバネ構造体4と電気的に接続するように接合される。   The method of manufacturing the power module 10 when using the solder 6 is basically the same as the method of manufacturing the power module 10 by pressure welding, but after the frame 1 is bent, the power semiconductor chip 2 (terminals 2a to 2c) and the spring Solder 6 is sandwiched between the structure 4 and between the driving element chip 3 (terminals 3 a to 3 c) and the spring structure 4. In this state, the formed product is put into a furnace, and the solder 6 is melted by heating, whereby the power semiconductor chip 2 (terminals 2a to 2c) and the driving element chip 3 (terminals 3a to 3c) are electrically connected to the spring structure 4. Are joined together.

(実施の形態2)
図8を参照して、本実施の形態のパワーモジュール20は、外部導通部材5に、導電性部材として、バネ構造体4の代わりに平板形状を有する導電性平板7が1枚取り付けられている。導電性平板7は、銅などの摺動性が高い導電性の材質からなる、平面視において矩形状の平板である。
(Embodiment 2)
Referring to FIG. 8, in power module 20 of the present embodiment, one conductive flat plate 7 having a flat plate shape is attached to external conductive member 5 as a conductive member instead of spring structure 4. . The conductive flat plate 7 is a rectangular flat plate made of a conductive material having high slidability such as copper in a plan view.

図9を参照して、導電性平板7は、外部導通部材5を構成する平板の一方の主表面上(のたとえば比較的下方)に、外部導通部材5の主表面と導電性平板7の主表面とが互いに交差(直交)するように固定されている。外部導通部材5は導電性平板7と、たとえばはんだにより互いに接続されている。   Referring to FIG. 9, conductive flat plate 7 has a main surface of external conductive member 5 and a main surface of conductive flat plate 7 on one main surface (for example, relatively below) of the flat plate constituting external conductive member 5. The surface is fixed so as to intersect (orthogonal) each other. The external conducting member 5 is connected to the conductive flat plate 7 by, for example, solder.

図10を参照して、本実施の形態においてもフレーム1は、実施の形態1の図2のフレーム1と同様に屈曲部1a,1b,1cを有しており、その一方の主表面上にパワー半導体チップ2および駆動素子用チップ3が、上記屈曲部で屈曲することにより互いに対向するように配置されている。   Referring to FIG. 10, also in the present embodiment, frame 1 has bent portions 1 a, 1 b, and 1 c, similar to frame 1 of FIG. 2 of the first embodiment, on one main surface thereof. The power semiconductor chip 2 and the drive element chip 3 are arranged to face each other by being bent at the bent portion.

図8においては、互いに対向するパワー半導体チップ2と駆動素子用チップ3とが、導電性平板7を挟むように配置されている。すなわち図11を参照して、図の上下方向に関して互いに対向するパワー半導体チップ2と駆動素子用チップ3との間には導電性部材としての導電性平板7が、パワー半導体チップ2と駆動素子用チップ3との双方と電気的に接続するように配置される。   In FIG. 8, the power semiconductor chip 2 and the driving element chip 3 facing each other are arranged so as to sandwich the conductive flat plate 7. That is, referring to FIG. 11, a conductive flat plate 7 as a conductive member is provided between power semiconductor chip 2 and drive element chip 3 facing each other in the vertical direction of the figure, and power semiconductor chip 2 and drive element chip are used. It arrange | positions so that it may electrically connect with both of the chip | tips 3.

本実施の形態の第1例においては、たとえば図11および図12に示すように、パワー半導体チップ2に形成された端子2dと駆動素子用チップ3に形成された端子3dとが、図11の上下方向に関してこれらの間に挟まれる導電性平板7により接続される態様となる。端子2d,3dと導電性平板7との接続は、実施の形態1の第1例と同様に圧接によりなされる。   In the first example of the present embodiment, as shown in FIGS. 11 and 12, for example, a terminal 2d formed on the power semiconductor chip 2 and a terminal 3d formed on the drive element chip 3 are shown in FIG. It becomes the aspect connected by the electroconductive flat plate 7 pinched | interposed between these regarding the up-down direction. The terminals 2d and 3d and the conductive flat plate 7 are connected by pressure welding as in the first example of the first embodiment.

なおここでは単一の導電性平板7が配置されるため、チップ2,3のそれぞれには単一の端子2d,3dのみが形成され、これが導電性平板7に接続されているが、導電性平板7が複数配置される場合には、チップ2,3のそれぞれに複数の、すなわち導電性平板7の数に等しい数の端子が形成されてもよい。   Here, since the single conductive flat plate 7 is arranged, only the single terminals 2d and 3d are formed on each of the chips 2 and 3, and this is connected to the conductive flat plate 7. When a plurality of flat plates 7 are arranged, a plurality of terminals, that is, the number of terminals equal to the number of conductive flat plates 7 may be formed on each of the chips 2 and 3.

導電性平板7は、パワー半導体チップ2と駆動素子用チップ3との少なくとも一部において平面視において重なるように配置されるが、パワー半導体チップ2と駆動素子用チップ3との双方の全面と平面視において重なるように配置されてもよい。   The conductive flat plate 7 is disposed so as to overlap in at least a part of the power semiconductor chip 2 and the driving element chip 3 in plan view, but the entire surface and the plane of both the power semiconductor chip 2 and the driving element chip 3 are flat. You may arrange | position so that it may overlap in view.

図12を参照して、導電性平板7の幅方向の長さwは、たとえば実施の形態1のバネ構造体4の幅方向の長さwよりも長いことが好ましく、たとえば外部導通部材5および導電性平板7の幅方向の長さwが、フレーム1の延在方向に交差する幅方向の長さとほぼ同じであってもよい。   12, length w in the width direction of conductive flat plate 7 is preferably longer than, for example, length w in the width direction of spring structure 4 of the first embodiment. The length w in the width direction of the conductive flat plate 7 may be substantially the same as the length in the width direction intersecting the extending direction of the frame 1.

実施の形態2の構成は、上記のように導電性平板7が配置される点を除き、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。   Since the configuration of the second embodiment is substantially the same as the configuration of the first embodiment except that the conductive flat plate 7 is arranged as described above, the same elements are denoted by the same reference numerals, and the description thereof is omitted. Does not repeat.

次に、本実施の形態の作用効果について説明する。
本実施の形態のパワーモジュール20のように、導電性部材としてバネ構造体4の代わりに導電性平板7が用いられた場合、導電性平板7が、互いに対向するパワー半導体チップ2と駆動素子用チップ3と(特に端子2dと端子3dと)を接続する。これにより、パワー半導体チップ2のたとえば端子2dと駆動素子用チップ3のたとえば端子3dとの(導電性平板7内における)最短距離は図4における点P3と点P4との距離となる。特に端子2dと端子3dとが平面視において少なくとも部分的に重なれば、点P3とP4との最短距離は導電性平板7の(図11および図12における上下方向の)厚みに等しくなる。
Next, the effect of this Embodiment is demonstrated.
When the conductive flat plate 7 is used instead of the spring structure 4 as the conductive member as in the power module 20 of the present embodiment, the conductive flat plate 7 is for the power semiconductor chip 2 and the drive element facing each other. The chip 3 is connected (particularly, the terminal 2d and the terminal 3d). As a result, the shortest distance (within the conductive flat plate 7) between, for example, the terminal 2d of the power semiconductor chip 2 and the terminal 3d of the driving element chip 3, for example, is the distance between the point P3 and the point P4 in FIG. In particular, if the terminal 2d and the terminal 3d are at least partially overlapped in plan view, the shortest distance between the points P3 and P4 is equal to the thickness of the conductive flat plate 7 (in the vertical direction in FIGS. 11 and 12).

したがって本実施の形態においても、実施の形態1と同様に、フレーム1を屈曲させてパワー半導体チップ2と駆動素子用チップ3とを対向させ、両者間の距離を近づけることにより、端子2dと端子3dとの距離は、フレーム1が屈曲されない場合に端子2bと端子3bとを結ぶ配線よりも短くなる。このため、端子2dと端子3dとの間の電気抵抗およびインダクタンスの値を小さくすることができる。   Therefore, also in the present embodiment, as in the first embodiment, the terminal 1d and the terminal 2 are connected to each other by bending the frame 1 so that the power semiconductor chip 2 and the driving element chip 3 face each other, and the distance between the two is reduced. The distance to 3d is shorter than the wiring connecting the terminal 2b and the terminal 3b when the frame 1 is not bent. For this reason, the value of the electrical resistance and inductance between the terminal 2d and the terminal 3d can be reduced.

なお本実施の形態の導電性平板7は、通常は幅方向の長さwがバネ構造体4に比べて長いため、電流が流れる方向に交差する断面の面積が大きくなる。このため導電性平板7はバネ構造体4よりも電気抵抗の値が小さくなり、電流が流れたときの発熱量が低減される。また導電性平板7は、バネ構造体4のように波状に湾曲した形状の部分を有さない。この観点からも導電性平板7は、バネ構造体4よりも電気抵抗の値が小さくなり、電流が流れたときの発熱量が低減される。   Note that the conductive flat plate 7 of the present embodiment usually has a longer length w in the width direction than the spring structure 4, so that the cross-sectional area that intersects the direction in which the current flows increases. For this reason, the conductive plate 7 has a smaller electrical resistance value than the spring structure 4, and the amount of heat generated when a current flows is reduced. Further, the conductive flat plate 7 does not have a wave-shaped curved portion like the spring structure 4. Also from this point of view, the conductive flat plate 7 has a smaller electrical resistance value than the spring structure 4, and the amount of heat generated when a current flows is reduced.

また導電性平板7として銅からなる平板を用いることにより、他の金属材料を用いた場合よりも導電性平板7の電気抵抗の値をいっそう低減させることができる。   Further, by using a flat plate made of copper as the conductive flat plate 7, the value of the electric resistance of the conductive flat plate 7 can be further reduced as compared with the case of using another metal material.

図13および図14を参照して、本実施の形態の変形例(第2例)として、実施の形態1の第2例と同様に、端子2d,3dと導電性平板7とが圧接の代わりにはんだ6により接続されてもよい。本実施の形態においても、はんだ6は端子2b,3bの表面(側面を含む)の全面を覆い端子2b,3bを埋めるように配置されてもよい。   Referring to FIGS. 13 and 14, as a modification (second example) of the present embodiment, terminals 2 d and 3 d and conductive flat plate 7 are replaced by press-contact as in the second example of the first embodiment. May be connected by solder 6. Also in the present embodiment, the solder 6 may be disposed so as to cover the entire surface (including side surfaces) of the terminals 2b and 3b and fill the terminals 2b and 3b.

(実施の形態3)
図15および図16を参照して、本実施の形態のパワーモジュール30は、フレーム1の一方の主表面上にパワー半導体チップ2と駆動素子用チップ3とがそれぞれ複数(たとえば2つ)ずつ、平面視において互いに間隔をあけて配置されている。
(Embodiment 3)
Referring to FIGS. 15 and 16, power module 30 of the present embodiment includes a plurality of (for example, two) power semiconductor chips 2 and drive element chips 3 on one main surface of frame 1, respectively. They are spaced apart from each other in plan view.

具体的には、図16に示すように、屈曲部1bと屈曲部1cとの間の領域には2つのパワー半導体チップ2が、屈曲部1aよりも図の左側の領域には2つの駆動素子用チップ3が、それぞれ配置されている。ただしパワー半導体チップ2と駆動素子用チップ3との配置は上記と逆であってもよい。   Specifically, as shown in FIG. 16, two power semiconductor chips 2 are provided in the region between the bent portion 1b and the bent portion 1c, and two drive elements are provided in the region on the left side of the bent portion 1a. Each chip 3 is arranged. However, the arrangement of the power semiconductor chip 2 and the drive element chip 3 may be reversed.

図15を参照して、本実施の形態においては、図の奥行き方向に関して互いに間隔をあけて2つの外部導通部材5およびバネ構造体4が配置されている。具体的には、図16の奥行き方向の手前側のチップ2,3に挟まれるように図15の手前側のバネ構造体4が、図16の奥行き方向の奥側のチップ2,3に挟まれるように図15の奥側のバネ構造体4が配置され、バネ構造体4がチップ2,3(の端子)に接続される。なお図15においては外部導通部材5にバネ構造体4が固定されているが、バネ構造体4の代わりに導電性平板7が固定されてもよい。また導電性部材(バネ構造体4または導電性平板7)とチップ2,3とは圧接により接続されてもよいし、はんだ6により接続されてもよい。   Referring to FIG. 15, in the present embodiment, two external conducting members 5 and spring structure 4 are arranged at a distance from each other in the depth direction of the figure. Specifically, the spring structure 4 on the near side in FIG. 15 is sandwiched between the chips 2 and 3 on the far side in the depth direction of FIG. 16 so as to be sandwiched between the chips 2 and 3 on the near side in the depth direction in FIG. 15 is arranged so that the spring structure 4 is connected to the chips 2 and 3 (terminals thereof). In FIG. 15, the spring structure 4 is fixed to the external conducting member 5, but the conductive flat plate 7 may be fixed instead of the spring structure 4. Further, the conductive member (spring structure 4 or conductive flat plate 7) and the chips 2 and 3 may be connected by pressure contact or may be connected by solder 6.

パワーモジュール30に示すように、本実施の形態の適用にあたっては、パワー半導体チップ2と駆動素子用チップ3の数については不問である。   As shown in the power module 30, in the application of the present embodiment, the number of power semiconductor chips 2 and drive element chips 3 is not questioned.

(実施の形態4)
図17〜図19を参照して、本実施の形態のパワーモジュール40は、フレーム1が、平面視における長手方向に交差する短手方向に関して、当該短手方向の延在方向が約90°変更するように屈曲する屈曲部1eを有し、かつ屈曲部1eにより形成される曲げ戻り防止部1fを有している。この点においてパワーモジュール40は、実施の形態1のパワーモジュール10などとは異なっている。
(Embodiment 4)
Referring to FIGS. 17 to 19, in the power module 40 of the present embodiment, the extending direction of the short direction is changed by about 90 ° with respect to the short direction in which the frame 1 intersects the long direction in plan view. The bent portion 1e is bent and the bent back preventing portion 1f is formed by the bent portion 1e. In this respect, the power module 40 is different from the power module 10 of the first embodiment.

曲げ戻り防止部1fは、たとえば図18の屈曲部1aよりも左側の駆動素子用チップ3が配置される領域の、図17の奥行き方向に関する一方および他方の端部1gから延びている。ただしこれに限らず、曲げ戻り防止部1fは、たとえば図18の屈曲部1bと屈曲部1cとの間の領域の、図17の奥行き方向に関する一方および他方の端部から延びていてもよい。   For example, the bending back preventing portion 1f extends from one end and the other end 1g in the depth direction of FIG. 17 in the region where the driving element chip 3 on the left side of the bent portion 1a of FIG. 18 is disposed. However, the present invention is not limited to this, and the bending back prevention portion 1f may extend from one end and the other end in the depth direction of FIG. 17 in the region between the bent portion 1b and the bent portion 1c of FIG.

図18の屈曲部1aよりも左側の駆動素子用チップ3が配置される領域の1対の端部1gから延びる曲げ戻り防止部1fは、屈曲部1bと屈曲部1cとの間の領域の1対の端部1gにまで延びている。図19に示すように、曲げ戻り防止部1fは、たとえば屈曲部1bと屈曲部1cとの間の領域の1対の端部1gに接触するように固定されている。この固定は、たとえばはんだによりなされてもよいし、フレーム1の端部1gに形成された浅い凹部に曲げ戻り防止部1fが嵌合するようになされてもよい。あるいはフレーム1の端部1gに達した曲げ戻り防止部1fがそこでさらに屈曲され、図17において図示されない底部に回り込む態様を有することにより固定されてもよい。さらにたとえば曲げ戻り防止部1fの表面に図示されない孔を設け、端部1gの表面に図示されない突起を設け、当該孔に突起が嵌合することにより曲げ戻り防止部1fが屈曲された状態を維持するよう固定されてもよい。   The bending back preventing portion 1f extending from the pair of end portions 1g in the region where the driving element chip 3 on the left side of the bent portion 1a in FIG. 18 is disposed is 1 in the region between the bent portion 1b and the bent portion 1c. It extends to the end 1g of the pair. As shown in FIG. 19, the bending back prevention portion 1f is fixed so as to contact a pair of end portions 1g in a region between the bent portion 1b and the bent portion 1c, for example. This fixing may be performed by, for example, solder, or the bending back prevention portion 1f may be fitted into a shallow concave portion formed in the end portion 1g of the frame 1. Alternatively, the anti-bending portion 1f that reaches the end 1g of the frame 1 may be further bent there and fixed by having a form that wraps around the bottom not shown in FIG. Further, for example, a hole (not shown) is provided on the surface of the bending back prevention portion 1f, a protrusion (not shown) is provided on the surface of the end 1g, and the bending back prevention portion 1f is kept bent by fitting the protrusion into the hole. May be fixed.

図17および図18における曲げ戻り防止部1fは、平面視において矩形状を有しているが、これに限らずたとえば台形状など任意の形状とすることができる。   17 and 18 has a rectangular shape in plan view, but is not limited to this, and may have any shape such as a trapezoidal shape.

なお図17においては導電性部材としてバネ構造体4が用いられ、図19においてはバネ構造体4a,4b,4cとチップ2,3とは圧接により接続されている。しかし本実施の形態においても他の実施の形態と同様に、導電性部材として導電性平板7が用いられてもよいし、導電性部材とチップ2,3とがはんだにより接続されてもよい。   In FIG. 17, the spring structure 4 is used as a conductive member. In FIG. 19, the spring structures 4a, 4b, 4c and the chips 2, 3 are connected by pressure contact. However, also in the present embodiment, the conductive plate 7 may be used as the conductive member as in the other embodiments, or the conductive member and the chips 2 and 3 may be connected by solder.

実施の形態4の構成は、上記のように曲げ戻り防止部1fが配置される点を除き、実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。   The configuration of the fourth embodiment is substantially the same as the configuration of the first embodiment except that the bending back prevention portion 1f is arranged as described above, and therefore the same elements are denoted by the same reference numerals, The explanation will not be repeated.

次に、本実施の形態の作用効果について説明する。
仮に実施の形態1のようにフレーム1に曲げ戻り防止部1fが配置されない場合、屈曲部1a,1bにおいて図1の態様となるようにフレーム1が折り曲げられても、パワーモジュール10の駆動時の発熱による熱応力に起因して、屈曲部1a,1bが屈曲された状態を保てなくなり、再度屈曲されない展開された状態となる可能性がある。つまりたとえばフレーム1の図18における左側の(駆動素子用チップ3が形成された)領域が、図17における上側に浮き上がろうとする。このようになれば、たとえばパワー半導体チップ2と駆動素子用チップ3とを接続するバネ構造体4が大きな応力を受けて切断されるなどの不具合が発生する可能性がある。
Next, the effect of this Embodiment is demonstrated.
If the bending back preventing portion 1f is not disposed on the frame 1 as in the first embodiment, even when the frame 1 is bent as shown in FIG. 1 at the bent portions 1a and 1b, the power module 10 is not driven. Due to thermal stress due to heat generation, the bent portions 1a and 1b may not be kept bent and may be unfolded again. That is, for example, the left region (where the drive element chip 3 is formed) in FIG. 18 of the frame 1 tends to float upward in FIG. In this case, there is a possibility that the spring structure 4 that connects the power semiconductor chip 2 and the driving element chip 3 receives a large stress and is broken, for example.

そこで本実施の形態のパワーモジュール40においては、フレーム1に曲げ戻り防止部1fが形成され、これがフレーム1の屈曲時に曲げ戻り防止部1fが形成される部分に対向する部分に固定される。これにより、たとえ駆動時にフレーム1に屈曲部1a,1bが屈曲されない状態に戻ろうとする熱応力が加わったとしても、フレーム1のパワー半導体チップ2が形成される領域と駆動素子用チップ3が形成される領域とが対向した状態を維持することができ、フレーム1が屈曲部1a,1bにおいて屈曲された状態を維持することができる。   Therefore, in the power module 40 according to the present embodiment, the frame 1 is provided with a bending back prevention portion 1f, which is fixed to a portion facing the portion where the bending back prevention portion 1f is formed when the frame 1 is bent. As a result, even if thermal stress is applied to the frame 1 to return to the state in which the bent portions 1a and 1b are not bent during driving, the region where the power semiconductor chip 2 of the frame 1 is formed and the driving element chip 3 are formed. It is possible to maintain a state in which the region is opposed to each other, and it is possible to maintain a state in which the frame 1 is bent at the bent portions 1a and 1b.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 フレーム、1a,1b,1c,1e 屈曲部、1d,5a 貫通穴、1f 曲げ戻り防止部、1g 端部、2 パワー半導体チップ、2a,2b,2c,2d,3a,3b,3c,3d 端子、3 駆動素子用チップ、4,4a,4b,4c バネ構造体、5 外部導通部材、6 はんだ、7 導電性平板、10,20,30,40 パワーモジュール。   1 frame, 1a, 1b, 1c, 1e bent part, 1d, 5a through hole, 1f bending return preventing part, 1g end part, 2 power semiconductor chip, 2a, 2b, 2c, 2d, 3a, 3b, 3c, 3d terminal 3 Drive element chip, 4, 4a, 4b, 4c Spring structure, 5 External conducting member, 6 Solder, 7 Conductive flat plate 10, 20, 30, 40 Power module.

Claims (6)

屈曲可能な材質からなる平板状のフレームと、
前記フレームの一方の主表面上に、互いに間隔をあけて配置された第1および第2の半導体チップと、
導電性部材とを備え、
前記第1の半導体チップと前記第2の半導体チップとが互いに対向して前記導電性部材を挟むように配置されるように前記フレームが屈曲され、
前記導電性部材は前記第1および第2の半導体チップの双方と接触することにより前記第1および第2の半導体チップの双方と電気的に接続される、半導体装置。
A flat frame made of a bendable material;
First and second semiconductor chips spaced apart from each other on one main surface of the frame;
A conductive member,
The frame is bent so that the first semiconductor chip and the second semiconductor chip are arranged to face each other and sandwich the conductive member;
The semiconductor device, wherein the conductive member is electrically connected to both the first and second semiconductor chips by contacting both the first and second semiconductor chips.
前記導電性部材はバネ構造を有する、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive member has a spring structure. 前記導電性部材は平板形状を有する、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive member has a flat plate shape. 前記第1および第2の半導体チップが前記導電性部材側に応力を加えた状態で前記導電性部材と接合される、請求項1〜請求項3のいずれか1項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the first and second semiconductor chips are joined to the conductive member in a state where stress is applied to the conductive member side. 5. 前記第1および第2の半導体チップと前記導電性部材とははんだにより互いに接合される、請求項1〜3のいずれか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first and second semiconductor chips and the conductive member are joined to each other by solder. 前記フレームは、屈曲された状態を維持するための曲げ戻り防止部を含む、請求項1〜請求項5のいずれか1項に記載の半導体装置。   6. The semiconductor device according to claim 1, wherein the frame includes a bend return prevention unit for maintaining a bent state. 7.
JP2014118527A 2014-06-09 2014-06-09 Semiconductor device Active JP6133238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014118527A JP6133238B2 (en) 2014-06-09 2014-06-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118527A JP6133238B2 (en) 2014-06-09 2014-06-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015233036A true JP2015233036A (en) 2015-12-24
JP6133238B2 JP6133238B2 (en) 2017-05-24

Family

ID=54934346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118527A Active JP6133238B2 (en) 2014-06-09 2014-06-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6133238B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174927A (en) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 Power module and manufacturing method thereof
WO2019012677A1 (en) * 2017-07-14 2019-01-17 新電元工業株式会社 Electronic module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200597A (en) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd Flexible wiring board, semiconductor device using the same, and its packaged apparatus
JP2006294882A (en) * 2005-04-12 2006-10-26 Fuji Electric Holdings Co Ltd Semiconductor device
JP2009071059A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Semiconductor device
JP2013219268A (en) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200597A (en) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd Flexible wiring board, semiconductor device using the same, and its packaged apparatus
JP2006294882A (en) * 2005-04-12 2006-10-26 Fuji Electric Holdings Co Ltd Semiconductor device
JP2009071059A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Semiconductor device
JP2013219268A (en) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174927A (en) * 2016-03-23 2017-09-28 三菱マテリアル株式会社 Power module and manufacturing method thereof
WO2019012677A1 (en) * 2017-07-14 2019-01-17 新電元工業株式会社 Electronic module
JP6522243B1 (en) * 2017-07-14 2019-05-29 新電元工業株式会社 Electronic module
US10510636B2 (en) 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
JP6133238B2 (en) 2017-05-24

Similar Documents

Publication Publication Date Title
KR102067443B1 (en) Thermoelectric power generation module
JP6166701B2 (en) Semiconductor device
JP5672707B2 (en) Manufacturing method of semiconductor device
JP2015142018A (en) power semiconductor device
JP6133238B2 (en) Semiconductor device
JPWO2010004609A1 (en) Power semiconductor device
JP6165689B2 (en) Power semiconductor module
JP2011018933A (en) Semiconductor device, and method of manufacturing the same
JP5409551B2 (en) Semiconductor device
JP4485995B2 (en) Power semiconductor module
JP5544767B2 (en) Semiconductor device
JP6598740B2 (en) Semiconductor device
JP5793295B2 (en) Semiconductor device
JP5602703B2 (en) Power semiconductor module
JP6032914B2 (en) Semiconductor module fixing structure
JP4870204B2 (en) Power semiconductor module
JP5217014B2 (en) Power conversion device and manufacturing method thereof
JP5703008B2 (en) Frame assembly, semiconductor device and manufacturing method thereof
JP6546016B2 (en) Flexible wiring board
JP5564367B2 (en) Semiconductor device and lead frame
JP2018046125A (en) Semiconductor module
JP4864990B2 (en) Semiconductor device
JP6808849B2 (en) Semiconductor device
TWI603553B (en) Electrical connectors
JP2014216458A (en) Beam lead and power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R150 Certificate of patent or registration of utility model

Ref document number: 6133238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250