JP2006115413A

JP2006115413A - 撮像装置と撮像方法

Info

Publication number: JP2006115413A
Application number: JP2004303256A
Authority: JP
Inventors: Yoshihiro Egashira; 義広江頭; Masayoshi Sato; 正吉佐藤; Hiroyuki Ishino; 弘之石野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-10-18
Filing date: 2004-10-18
Publication date: 2006-04-27
Also published as: US7548265B2; US20060087575A1

Abstract

【課題】ＣＣＤ駆動周波数や、発振器、電気フィルタの部品や回路を変更することなく、容易にフレームレートを切り替えるＣＣＤ固体撮像素子を用いた撮像装置を提供。
【解決手段】タイミング信号に応じて電荷信号を出力する固体撮像素子と、電荷信号をタイミング信号に応じてサンプリングするサンプリング部と、サンプル信号をタイミング信号に応じてデジタル信号に変換するＡ／Ｄ変換部と、第１フレームレート（６０ｆｐｓ）で映像信号を出力する際のタイミング信号の水平期間の第１クロック数に対して、これより低い第２フレームレート（５０ｆｐｓ）の際には、第１クロック数よりも高い水平期間のクロック数のタイミング信号を生成しこれに基づくタイミング信号を、固体撮像素子とサンプリング部とＡ／Ｄ変換部とに供給するタイミング部とをもつ撮像装置。
【選択図】図１

Description

この発明は、ＣＣＤ（Charge Coupled Device）等の固体撮像素子を用いた撮像装置に関し、特に、フレームレートを変換する撮像装置及び撮像方法に関する。

映像光を受け、これに応じた映像信号を出力する撮像装置として、例えば、ＣＣＤ等の固体撮像素子を用いたものが知られている。このような撮像装置においては、複数種類の解像度で映像信号を出力することも可能となる。

特許文献１には、複数の解像度による映像信号を切り換えるＣＣＤ撮像装置が示されており、ユーザは、任意の解像度による映像信号を必要に応じて選択することができる。
特開２０００−２３００７号公報。

しかし、特許文献１の従来技術においては、撮像装置のフレームレートを変更したい場合について、どのようにすればよいかを知ることができない。すなわち、一般に、ＣＣＤ撮像装置においては、５０ｆｐｓのフレームレートや６０ｆｐｓのフレームレートが知られているが、例えば、フレームレート６０ｆｐｓ用に設計された撮像装置は、フレームレート５０ｆｐｓでの映像出力を得るようには、容易に変更することができないという問題がある。

本発明は、ＣＣＤ駆動周波数や、発振器、電気フィルタの部品や回路を変更することなく、容易にフレームレートを切り替えることが可能なＣＣＤ固体撮像素子を用いた撮像装置及び撮像方法を提供することを目的とする。

映像光を受光しこれに応じた電荷信号を、与えられるタイミング信号に応じて出力する固体撮像素子と、前記固体撮像素子からの電荷信号を、与えられるタイミング信号に応じてサンプリングしサンプリング結果に応じたサンプル信号を出力するサンプリング部と、前記サンプリング部からのサンプル信号を、与えられるタイミング信号に応じてデジタル信号に変換するＡ／Ｄ変換部と、前記デジタル信号について、所定処理を施して出力するデジタル処理部と、前記所定処理を施したデジタル信号をアナログ信号に変換した映像信号を出力するＤ／Ａ変換部と、第１フレームレート（６０ｆｐｓ）の映像信号を前記Ｄ／Ａ変換部から得る場合に供給する前記タイミング信号の水平期間の第１クロック数に対して、前記第１フレームレートよりも低い第２フレームレート（５０ｆｐｓ）の映像信号を得る場合に、前記第１クロック数よりも高い水平期間のクロック数のタイミング信号を生成しこれに基づくタイミング信号を、前記固体撮像素子と前記サンプリング部と前記Ａ／Ｄ変換部との内の少なくとも一つに供給するタイミング部とを具備することを特徴とする撮像装置である。

上述した撮像装置においては、フレームレートを変更する際に、ＣＣＤ駆動周波数を変更することなく、水平期間のクロック数を高めることにより、フレームレートを変更するものである。

これにより、例えば、フレームレートを変更するべく、ＣＣＤ駆動周波数を変更した場合と比較すると、発振器の周波数変更・電気フィルタの特性変更や、回路のトータル遅延量に対する高速パルス（ＣＤＳ用Ｓ／Ｈパルス、Ａ／Ｄクロック）の位相変更のリスク等がなくなる。従って、本発明によれば、容易な方法により、フレームレートを変更することができる、固体撮像素子等を用いた撮像装置を提供することができる。

以下、この発明の実施の形態について図面を参照して詳細に説明する。
本発明に係る撮像装置は、ＣＣＤ素子等の固体撮像素子を用いる撮影装置である。図１は、本発明の一実施形態に係る撮像装置の構成の一例を示すブロック図、図２は、同じく撮像装置のＣＣＤ素子の構成の一例を示す平面図、図３は、同じく撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を説明する説明図、図４は、同じく撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を示すタイミングチャート、図５は、同じく撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を示すタイミングチャート、図６は、同じく撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換を水平期間クロック数を増加させることで行った場合を示す説明図、図７は、同じく撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換を水平期間クロック数を増加させることで行った場合を示すタイミングチャート、図８は、同じく撮像装置において、フレームレート５０ｆｐｓから６０ｆｐｓへの変換を水平期間クロック数を減少させることで行った場合を示す説明図、図９は、同じく撮像装置において、フレームレート５０ｆｐｓから６０ｆｐｓへの変換を水平期間クロック数を減少させることで行った場合を示すタイミングチャートである。

＜本発明に係る撮像装置の構成＞
本発明に係る撮像装置Ｍは、図１に示すように、固体撮像素子であるＣＣＤ１１と、この出力である電荷信号を受けるアナログ回路であるＣＤＳ（Correlate Double Sample）回路（相関二重サンプリング回路）１２と、この出力を高周波につきフィルタリングするフィルタ１３と、フィルタの出力につき、色補正、ガンマ補正を行う信号処理部１４と、この出力をＡ／Ｄ変換するＡ／Ｄ変換器１５と、変換されたデジタル信号について、例えば、Ｇチャンネル画素の補正処理や、スケーリング処理、ＩＰ変換等を行うデジタル信号処理部１６と、この出力をＤ／Ａ変換するＤ／Ａ変換器１７とを有している。

ここで、撮像装置ＭのこのＣＣＤ１１、ＣＤＳ回路１２、フィルタ１３、信号処理部１４、Ａ／Ｄ変換器１５、デジタル信号処理部１６、Ｄ／Ａ変換器１７等は、撮像装置Ｍが、例えば、ＲＧＢ毎の画像信号を出力するものであれば、Ｒチャネル、Ｇチャネル、Ｂチャネル毎に３系列が平行して構成されるものである。

一方、撮像装置Ｍは、これらの構成とは異なり、クリスタル発振等による発振器２０と、ここから発振クロックを受けて、所望のタイミング信号をＣＣＤ１１、ＣＤＳ１２、Ａ／Ｄ変換器１５等に供給するタイミングジェネレータ１８と、タイミングジェネレータ１８にプログラムや設定値を供給するＲＯＭ２１と、タイミングジェネレータ１８から、所望のタイミング信号を受けて、垂直駆動パルスをＣＣＤ１１に供給するＶドライバ１９とを有している。

又、固体撮像素子であるＣＣＤ素子１１は、一例として、図２に示されるように、約１センチ四方程度の基板上に、縦方向７６８行、横方向１０２４列の素子が並んで設けられている。ＲＧＢ信号の仕様であれば、このようなＣＣＤ素子１１が３つ設けられている。

本発明に係る撮像装置Ｍは、上記の構成において、以下のように映像信号を出力する。すなわち、一例として、Ｒチャネル、Ｇチャネル、Ｂチャネル毎に構成されたＣＣＤ素子１１から、一例として、約５００ｍＶ程度の電荷信号がＣＤＳ回路１２に出力される。

このとき、動作タイミングとして、クリスタルの発信器２０からのクロックに基づき、
ＲＯＭ２１等から与えられた値に基づいて、タイミングジェネレータ１８から、ＣＣＤ駆動パルス（水平駆動パルス）としてのタイミング信号がＣＣＤ素子１１に与えられ、ＣＣＤ素子１１上の各画素毎の出力タイミングを提供している。同時に、タイミングジェネレータ１８からタイミング信号がＶドライバ１９に供給され、Ｖドライバ１９からは、１ライン分の１０２４個の素子のＣＣＤ駆動パルスの後に、次のラインに移動するタイミングである垂直駆動パルスがＣＣＤ素子１１に供給されている。これら二つのタイミング信号により、フレーム毎の検出信号がＣＤＳ回路１２に供給される。

ここで、一例として、フレームレート６０ｆｐｓの撮像装置Ｍの場合は、ＣＣＤ駆動パルスのＣＣＤ駆動周波数は、３３．５３６３９ＭＨｚであり、水平期間クロック数は、１４１１ｃｋであり、垂直期間ライン数は、３９６ラインである。

次に、ＣＤＳ回路１２では、ＣＣＤ素子１１から与えられた電荷信号を、タイミングジェネレータ１８からのタイミング信号であるサンプリングホールドパルスに応じて、サンプリングし、サンプリングされた電荷信号は、フィルタ１３で高周波ノイズを除去され、信号処理部１４に供給される。信号処理部１４においては、高周波ノイズを除去された画像信号について、例えば、色補正処理、ガンマ補正処理が施される。

更に、信号処理部１４からの出力を、タイミングジェネレータ１８からのタイミング信号であるＡ／Ｄクロック信号に応じて、Ａ／Ｄ変換を行って、デジタル信号をデジタル信号処理部１６に供給する。デジタル信号処理部１６においては、デジタル信号について、スケーリング処理や、ＩＰ変換等をおこなう。

スケーリング処理とは、見かけ上の解像度を向上させるべく、先のＣＣＤ素子１１において、Ｇチャネルにつき、ＲチャネルとＢチャネルに対して半画素分だけずらして設定し、後に、デジタル信号ｓｙロイブ１６等において、このずれ分を戻すべく処理を行うことで、２０４８画素分の信号とするものである。又、ＩＰ変換とは、インターレース画像信号をプログレッシブ画像信号に順番を変更する処理である。

その後、このデジタル画像信号をＤ／Ａ変換器１７においてＤ／Ａ変換し、コンポジットのビデオ出力信号等のアナログの色画像信号として出力する。

＜フレームレートの変更＞
（ＣＣＤ駆動周波数の変更による対応）
一般に、ＣＣＤ素子等を利用した撮像装置においては、６０ｆｐｓ（frame per second）又は５０ｆｐｓのフレームレートを取ることが多い。ここで、例えば、図３に示すように、ケースＡの撮像装置Ｍにおいては、フレームレート６０の場合、ＣＣＤ駆動周波数を３３．５３６３９ＭＨｚ、水平期間クロック数１４１１ｃｋ、垂直期間ライン数３９６ラインにより、タイミングジェネレータ１８の設定、及び、ＣＤＳ回路１２及びＡ／Ｄ変換器１５等の回路定数が決められている。

これを、フレームレート６０ｆｐｓから５０ｆｐｓに変換して使用したい場合、一般的には図３及び図４のケースＢに示すように、発振器２０を交換し、ＣＣＤ駆動周波数を２７．９３７８ＭＨｚに変更し、これに応じて周辺回路の回路定数等も変更して対応する方法が考えられる。

しかし、この方法をとると、発振器２０、フィルタ１３等の部品の変更が必要となる。更に、図５のＢの場合における矢印に示すように、Ａ／Ｄクロックの立ち上がりタイミングとＣＣＤ出力のタイミングとが最適な値にて合致しなくなる（位相ずれ）。すなわち、Ａ／Ｄクロックの立ち上がりタイミングは、『Ａの場合』のように、ＣＣＤ出力の各センターに合致することが安定した信号を検出するために必要である。しかし、『Ｂの場合』では、Ａ／Ｄクロックの立ち上がりタイミングは、ＣＣＤ出力の各センターからはずれたタイミングとなっており、これでは、ＣＣＤ出力の値が後段に正確に伝わらないという不具合がある。

（水平期間クロック数の変更による対応：６０→５０）
次に、タイミングジェネレータ１８において、図６に示すように、水平期間クロック数を変更することによりフレームレートを変更する方法を示す。すなわち、ケースＡのフレームレート６０ｆｐｓに対して、ケースＣのフレームレート５０ｆｐｓとするとき、ＣＣＤ駆動周波数は、３３．５３６３９ＭＨｚのままで変更することなく、水平期間クロック数を１６９４ｃｋに変更することにより、フレームレートの変更を実現するものである。

これは、図６に示す式１で明らかである。すなわち、フレームレートは、
（フレームレート）
＝１／（（１／ＣＣＤ駆動周波数）×（水平期間クロック数）×（垂直期間ライン数））
により定義される値である。

ここで、タイミングジェネレータ１８をＰＬＤで構成することで、ＰＬＤのＲＯＭ２１の内容を書き換えることにより、水平駆動停止期間を変更することができるので、回路の変更は不要となる。

このような方法により、発振器、電気フィルタ、高速パルス（ＣＤＳ用Ｓ／Ｈパルス、Ａ／Ｄクロック）位相等、信号処理回路を変更することなくフレームレートを変換することが可能となる。

（水平期間クロック数の変更による対応：５０→６０）
又、更に、フレームレートを大きくする場合も、水平期間クロック数を変更することにより可能となる。すなわち、図８の説明図が示すように、ケースＤのフレームレート５０ｆｐｓに対して、ケースＥのフレームレート６０ｆｐｓへの変更が可能である。この際に、ＣＣＤ駆動周波数は、２７．９３７８ＭＨｚから変更することなく、式１に基づいて、水平期間クロック数を１４１１ｃｋから１１７８ｃｋへと変更することで可能となる。この時、図９に示すように、水平駆動停止期間は、「３０５」から「７０」となり、式１を満たすものである。

これにより、撮像装置Ｍにおいて、ＲＯＭ２１等の定数等を変更するだけで、フレームレート５０をフレームレート６０に上げることが可能となり、発振器２０の変更や、フィルタ１３の変更等の作業も不要となるものである。

又、ここでは、フレームレート５０ｆｐｓと６０ｆｐｓとの場合を代表に説明したが、他の値のフレームレートの場合でも、同様の趣旨で容易なフレームレートの変更が可能となるものである。

以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。

本発明の一実施形態に係る撮像装置の構成の一例を示すブロック図。本発明の一実施形態に係る撮像装置のＣＣＤ素子の構成の一例を示す平面図。本発明の一実施形態に係る撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を説明する説明図。本発明の一実施形態に係る撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を示すタイミングチャート。本発明の一実施形態に係る撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換をＣＣＤ駆動周波数を減少させることで行った場合を示すタイミングチャート。本発明の一実施形態に係る撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換を水平期間クロック数を増加させることで行った場合を示す説明図。本発明の一実施形態に係る撮像装置において、フレームレート６０ｆｐｓから５０ｆｐｓへの変換を水平期間クロック数を増加させることで行った場合を示すタイミングチャート。本発明の一実施形態に係る撮像装置において、フレームレート５０ｆｐｓから６０ｆｐｓへの変換を水平期間クロック数を減少させることで行った場合を示す説明図。本発明の一実施形態に係る撮像装置において、フレームレート５０ｆｐｓから６０ｆｐｓへの変換を水平期間クロック数を減少させることで行った場合を示すタイミングチャート。

符号の説明

１１…ＣＣＤ、１２…ＣＳＤ、１３…フィルタ、１４…信号処理部、１５…Ａ／Ｄ変換部、１６…デジタル信号処理部、１７…Ｄ／Ａ変換部、１８…タイミングジェネレータ、１９…Ｖドライバ、２０…発振器、２１…ＲＯＭ。

Claims

映像光を受光しこれに応じた電荷信号を、与えられるタイミング信号に応じて出力する固体撮像素子と、
前記固体撮像素子からの電荷信号を、与えられるタイミング信号に応じてサンプリングしサンプリング結果に応じたサンプル信号を出力するサンプリング部と、
前記サンプリング部からのサンプル信号を、与えられるタイミング信号に応じてデジタル信号に変換するＡ／Ｄ変換部と、
前記デジタル信号について、所定処理を施して出力するデジタル処理部と、
前記所定処理を施したデジタル信号をアナログ信号に変換した映像信号を出力するＤ／Ａ変換部と、
第１フレームレートの映像信号を前記Ｄ／Ａ変換部から得る場合に供給する前記タイミング信号の水平期間の第１クロック数に対して、前記第１フレームレートよりも低い第２フレームレートの映像信号を得る場合に、前記第１クロック数よりも水平期間のクロック数のタイミング信号を生成しこれに基づくタイミング信号を、前記固体撮像素子と前記サンプリング部と前記Ａ／Ｄ変換部との内の少なくとも一つに供給するタイミング部と、
を具備することを特徴とする撮像装置。
前記第１フレームレートの映像信号を出力する際も、前記第２レームレートの映像信号を出力する際も、同一のクロック数のクロック信号を前記タイミング部に供給する発振部を更に有することを特徴とする請求項１記載の撮像装置。
前記固体撮像素子は、Ｒ信号、Ｇ信号、Ｂ信号についての三種類の固体撮像素子を設け、各固体撮像素子からの電荷信号を各色信号毎に処理することで、色映像信号を出力することを特徴とする請求項１記載の撮像装置。
前記Ｇ信号についての固体撮像素子は、前記Ｒ信号及びＢ信号に応じる固体撮像素子に対して半画素分ずれた位置に配置されており、前記デジタル処理部のデジタル信号においてこのずれ分を戻した上で出力することを特徴とする請求項３記載の撮像装置。
前記第１フレームレートは、６０ｆｐｓであり、前記第２フレームレートは、５０ｆｐｓであることを特徴とする請求項１記載の撮像装置。
前記第１フレームレートのための前記タイミング信号のクロック数が１４１１クロックであり、前記第２フレームレートのための前記タイミング信号のクロック数が１６９４クロックであることを特徴とする請求項５記載の撮像装置。
前記タイミング部は、第１フレームレートの映像信号を前記Ｄ／Ａ変換部から得る場合に供給する前記タイミング信号の水平期間の第１クロック数に対して、前記第１フレームレートよりも高い第３フレームレートの映像信号を得る場合に、前記第１クロック数よりも低いクロック数のタイミング信号を生成し、前記固体撮像素子と前記サンプリング部と前記Ａ／Ｄ変換部との内の少なくとも一つに供給することを特徴とする請求項１記載の撮像装置。
前記第１フレームレートのための前記タイミング信号のクロック数が１４１１クロックであり、前記第３フレームレートのための前記タイミング信号のクロック数が１１７６クロックであることを特徴とする請求項７記載の撮像装置。
映像光を受光しこれに応じた電荷信号を、与えられるタイミング信号に応じて出力する固体撮像素子と、前記固体撮像素子からの電荷信号を、与えられるタイミング信号に応じてサンプリングしサンプリング結果に応じたサンプル信号を出力するサンプリング部と、前記サンプリング部からのサンプル信号を、与えられるタイミング信号に応じてデジタル信号に変換するＡ／Ｄ変換部と、前記デジタル信号について、所定処理を施して出力するデジタル処理部とを有する撮像装置を用いて、
第１フレームレートの映像信号を前記Ｄ／Ａ変換部から得る場合に供給する前記タイミング信号の水平期間の第１クロック数に対して、前記第１フレームレートよりも低い第２フレームレートの映像信号を得る場合に、前記第１クロック数よりも高いクロック数のタイミング信号を生成ししこれに基づくタイミング信号を、前記固体撮像素子と前記サンプリング部と前記Ａ／Ｄ変換部との内の少なくとも一つに供給することで撮像を行う撮像方法。
前記第１フレームレートの映像信号を出力する際も、前記第２レームレートの映像信号を出力する際も、同一のクロック数のクロック信号を前記タイミング部に供給することを特徴とする請求項９記載の撮像方法。
前記固体撮像素子は、Ｒ信号、Ｇ信号、Ｂ信号についての三種類の固体撮像素子を設け、各固体撮像素子からの電荷信号を各色信号毎に処理することで、色映像信号を出力することを特徴とする請求項９記載の撮像方法。
前記Ｇ信号についての固体撮像素子は、前記Ｒ信号及びＢ信号に応じる固体撮像素子に対して半画素分ずれた位置に配置されており、前記デジタル処理部のデジタル信号においてこのずれ分を戻した上で出力することを特徴とする請求項１１記載の撮像方法。
前記第１フレームレートは、６０ｆｐｓであり、前記第２フレームレートは、５０ｆｐｓであることを特徴とする請求項９記載の撮像方法。
前記第１フレームレートのための前記タイミング信号のクロック数が１４１１クロックであり、前記第２フレームレートのための前記タイミング信号のクロック数が１６９４クロックであることを特徴とする請求項１３記載の撮像方法。
前記タイミング部は、第１フレームレートの映像信号を前記Ｄ／Ａ変換部から得る場合に供給する前記タイミング信号の水平期間の第１クロック数に対して、前記第１フレームレートよりも高い第３フレームレートの映像信号を得る場合に、前記第１クロック数よりも低いクロック数のタイミング信号を生成し、前記固体撮像素子と前記サンプリング部と前記Ａ／Ｄ変換部との内の少なくとも一つに供給することを特徴とする請求項９記載の撮像方法。
前記第１フレームレートのための前記タイミング信号のクロック数が１４１１クロックであり、前記第３フレームレートのための前記タイミング信号のクロック数が１１７６クロックであることを特徴とする請求項１５記載の撮像方法。