JP2003101890A - 画像撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 動画像および静止画像の表示品質の向上を低
コストで実現可能な画像撮像装置を提供する。 【解決手段】 動画撮像期間では、データ処理部１４に
おいて画像データを表示部１２の画面サイズに合わせた
データ量に縮小し、データ処理部１４からメモリ１３へ
の転送データ量を減らすことで動画像表示の１フレーム
分のデータ転送に必要な時間を短縮し、タイミング制御
部１８からの分周クロックに基づいてフレーム信号１０
０およびＣＣＤ駆動パルス１０２の周期を短くすること
でフレームレートを上げる。静止画撮像期間では、タイ
ミング制御部１８は、予めレジスタ設定に分周クロック
１０５の分周率を設定しておき、シャッターポイント後
のフレーム信号１００がアクティブになるタイミングで
分周クロック１０５を切替え、フレーム信号１００およ
びＣＣＤ駆動パルス１０２の周波数を遅くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像素子によって
取り込んだ画像データの表示および記録などを行う画像
撮像装置に関する。

【０００２】

【従来技術】画像撮像装置を安価に実現する方法とし
て、固体撮像素子にフレームメモリを持たない逐次デー
タ読み出し式のインターラインＣＣＤ（Charge Coupled
Diode, 以下「ＣＣＤ」と略称する）を用い、デジタル
処理によりＲＧＢ（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブ
ルー）のデジタル画像データに変換し、システムメモリ
（以下「メモリ」と略称する）に画像データを格納する
方法がある。ＣＣＤを用いた画像撮像装置の従来例につ
いて図６を用いて説明する。

【０００３】図６は、ＣＣＤを備える従来の画像撮像装
置４０の構成を示すブロック図である。画像撮像装置４
０はディジタルカメラなどで実現され、ＣＰＵ（中央演
算処理装置）４１、表示部４２、メモリ４３、データ処
理部４４、クロック発生器４５、ＣＣＤ４６および光学
機構を持ったカメラ機構部４７から構成される。ＣＰＵ
４１は、クロック発生器４５に対してメインクロック１
０４を出力し、装置を構成する各部位の動作を制御す
る。ＣＣＤ４６は、カメラ機構部４７からの受光信号を
ＣＣＤ読み出しアナログデータ信号１０１に変換し、ク
ロック発生器４５からのフレーム信号１００およびＣＣ
Ｄ駆動パルス１０２を使って１画素ごとにアナログ信号
をデータ処理部４４に出力する。データ処理部４４は、
１画素毎にアナログ−デジタル変換を行い、ＣＰＵ４１
は、データ処理部４４で逐次変換された画像データをメ
モリ４３に１画面分（以下「フレーム」とする）格納す
る。また、ＣＰＵ４１はメモリ４３から逐次表示部４２
にデータ転送することで画像データを表示する。以上の
処理を１フレーム毎に連続して行うことで表示部４２に
おいて動画表示を実現する。この状態を以下動画撮像期
間と呼ぶ。ＣＰＵ４１は１フレーム毎にメモリ４３の内
容を更新し続け、カメラのシャッターが押された場合、
シャッター割り込み信号１０３をＣＰＵ４１が検出する
ことでシャッターが押された時点でのフレームデータま
たは１フレーム後のデータを静止画としてメモリ４３に
格納し、データ処理部４４からのデータ読み出しを停止
する。ＣＰＵ４１はメモリ４３に記録された画像データ
を表示部４２へ逐次転送するが、繰返し同じ内容を転送
することになるので静止画表示となる。この状態を静止
画撮像期間と呼ぶ。

【０００４】図７は、従来の画像撮像装置４０のデータ
読み出しタイムチャートである。Ｔ１はフレーム信号周
期である動画撮像期間、Ｔ２はＣＣＤ４６の静止画像デ
ータ出力期間、Ｔ３はＣＰＵ４１によるデータ処理部４
４からの画像データ読み出し開始からメモリ４３へ画像
データ格納、Ｔ３はメモリ４３から表示部４２への画像
データの転送終了までの時間（以下「ＣＰＵ静止画像デ
ータ転送期間」とする）、Ｔ４は１フレーム分の静止画
像データを転送するのに必要な時間（以下「静止画像フ
レームデータ読み出し期間」とする）、Ｔ５は静止画撮
像期間である。シャッターポイントＳ後の静止画撮像期
間Ｔ５において、フレーム信号１００がアクティブ（Ｌ
ｏｗ）になってからＣＣＤ４６は静止画像データの出力
を開始する。データ処理部４４はこの画像データを用い
てデータ変換を行うので、ＣＰＵ静止画像データ転送期
間Ｔ３は、ＣＣＤ４６の静止画像データ出力期間Ｔ２よ
りも遅れて開始する。ここで静止画撮像期間Ｔ５は、１
フレーム分の画像データの転送に必要な時間Ｔ４よりも
長くする必要がある。

【０００５】

【発明が解決しようとする課題】ディジタルカメラや携
帯電話に搭載されたモバイルカメラなどでは、シャッタ
ーを押して静止画像を記録するまでは、小さな液晶表示
部などに動画像を表示しており、シャッターが押される
と予め定める大きさの静止画像が記録される。記録が終
了すると再び液晶表示部に動画像を表示する。従来の低
コストな画像撮像装置では、ＣＣＤ４６からの画像デー
タの読み出しは、表示画面サイズおよびメモリ４３に格
納する画像データ量の最大値に合わせて動画撮像期間Ｔ
１と静止画撮像期間Ｔ５の区別なくフレーム信号１００
およびＣＣＤ駆動パルス１０２の周期を固定している。
この場合、フレーム信号１００およびＣＣＤ駆動パルス
１０２はＣＣＤ４６が逐次転送方式であるためにＣＰＵ
４１のデータ転送能力とメモリ４３の読み出し、書込み
能力とメモリ４３に格納する画像データ量に見合った周
期にする必要がある。したがって、動画撮像期間Ｔ１に
おいても静止画撮像期間Ｔ５と同じ低フレーム数でしか
表示ができない。逆に、動画表示を高フレームレートに
対応するためには、静止画像のデータ量に合わせた高速
なＣＰＵやメモリを使用する必要があるためコスト高に
なってしまう。また、ＣＣＤ４６のある画素に対して局
所的に高輝度な光が当り続ける場合、その画素の前後の
ラインすべてが露光してしまい縦縞状のノイズになるス
ミアノイズは、露光時間が長い低フレーム数のときによ
り顕著になってくる。スミアノイズの対策としては露光
時間を短くし、露光後は遮光するためにＣＣＤ４６の内
部で１画面分のフレームメモリを持たせたり、カメラ機
構部４７においてメカニカルシャッターなどを搭載する
必要があるためコスト高になってしまう。

【０００６】本発明の目的は、動画像および静止画像の
表示品質の向上を低コストで実現可能な画像撮像装置を
提供することである。

【０００７】

【課題を解決するための手段】本発明は、光学機構を有
するカメラ機構部と、カメラ機構部からの受光信号をア
ナログ画像データ信号に変換する撮像素子と、撮像素子
を駆動するためのクロック発生器と、撮像素子からの画
像データを処理するデータ処理部と、処理された画像デ
ータを格納するメモリ部と、処理された画像データを表
示する表示部と、これらを制御するＣＰＵとからなる画
像撮像装置において、画像データ量に応じて撮像素子か
らのデータ読み出し時間を制御するタイミング制御部を
有することを特徴とする画像撮像装置である。

【０００８】本発明に従えば、タイミング制御部が画像
データ量に応じて撮像素子からのデータ読み出し時間を
制御するので、動画像および静止画像の表示品質の向上
を低コストで実現することができる。

【０００９】また本発明は、前記タイミング制御部は、
データ読み出し速度を可変とすることを特徴とする。

【００１０】本発明に従えば、タイミング制御部がデー
タ読み出し速度を可変とすることで、データ読み出し時
間を制御することができる。

【００１１】また本発明は、前記データ処理部は、局所
的に高輝度の光を受光する画素を前後のラインと周辺画
素との相関を取って補正することでスミアノイズを低減
することを特徴とする。

【００１２】本発明に従えば、データ処理部が局所的に
高輝度の光を受光する画素を前後のラインと周辺画素と
の相関を取って補正することでスミアノイズを低減する
ので、画像の表示品質をさらに向上させることができ
る。

【００１３】また本発明は、１画面分のフレームメモリ
を持たず、表示部に応じたデータ量の小さい小画面用動
画像を表示する機能と、データ量の大きい大画面用静止
画像を記録する機能とを有することを特徴とする。

【００１４】本発明に従えば、１画面分のフレームメモ
リを持たず、従来と同等のシステムコストでデータ量の
小さい表示部に応じた小画面用動画像を表示する機能
と、データ量の大きい大画面用静止画像を記録する機能
とを有することができる。

【００１５】

【発明の実施の形態】図１は、本発明の実施の一形態で
ある画像撮像装置１０の構成を示すブロック図である。
画像撮像装置１０は、ディジタルカメラおよび携帯電話
に搭載されたモバイルカメラなどで実現され、ＣＰＵ１
１、表示部１２、メモリ１３、データ処理部１４、クロ
ック発生器１５、インターラインＣＣＤ１６、カメラ機
構部１７およびタイミング制御部１８を有する。ＣＰＵ
１１は、タイミング制御部１８にメインクロック１０４
を出力し、データ処理部１４から出力される画像データ
をメモリ１３に格納、表示部１２に画像データを転送し
て表示するなど装置を構成する各部位を制御する。ＣＣ
Ｄ１６は、カメラ機構部１７からの受光信号をＣＣＤ読
み出しアナログデータ信号１０１に変換する撮像素子で
ある。クロック発生器１５は、フレーム信号１００およ
びＣＣＤ駆動パルス１０２をＣＣＤ１６に対して出力
し、１画素ごとにアナログ信号をデータ処理部１４に出
力させる。データ処理部１４は、１画素毎にアナログ−
デジタル変換を行い、画像データを出力する。ＣＰＵ１
１は、データ処理部１４から出力された画像データをメ
モリ１３に１フレーム分格納する。また、ＣＰＵ１１は
メモリ１３から表示部１２にデータ転送することで画像
データを表示する。この処理を１フレーム毎に連続して
行うことで表示部１２において動画表示を実現する。

【００１６】シャッター割り込み信号１０３を受けたＣ
ＰＵ１１は、タイミング制御部１８に対し出力クロック
周波数を変更することをレジスタアクセスによって通知
する。周波数の変更通知を受け取ったタイミング制御部
１８は、現在のフレームが終了するまで現状周波数のＣ
ＣＤ駆動パルス生成用マスタークロック（以下分周クロ
ックとする）１０５をクロック発生器１５に出力し続
け、次のフレーム開始と同時にクロック発生器１５への
出力クロック周波数をレジスタ設定値に基づいた分周率
で変換して出力する。

【００１７】データ処理部１４は、ＣＣＤ１６からのＣ
ＣＤ読み出しアナログデータ信号１０１から、局所的に
高輝度の光を受光する画素を前後のラインと周辺画素と
の相関を取って補正することでスミアノイズを低減する
機能を持つ。また、ラインデータのうち任意のライン数
になるようデータの間引き機能を持つ。変換され、間引
き処理された画像データは、ＣＰＵ１１によってメモリ
１３に格納される。通常は、格納された画像データを１
フレームごとに更新しながら表示部１２に転送して動画
表示を行う。

【００１８】図２は、本発明の画像撮像装置１０のデー
タ読み出しタイミングチャートである。Ｔ６はＣＣＤ動
画像データ出力期間、Ｔ７はＣＰＵ４１によるデータ処
理部１４からの画像データ読み出し開始からメモリ１３
へ画像データ格納、メモリ１３から表示部１２への画像
データの転送終了までの時間（以下「ＣＰＵ動画像デー
タ転送期間」とする）、Ｔ８は動画像１フレーム分のデ
ータ転送に必要な時間（以下「動画像フレームデータ読
み出し期間」とする）である。従来技術では静止画像の
データ量に合った転送処理時間を確保するために、フレ
ーム信号１００およびＣＣＤ駆動パルス１０２を一定周
期（静止画撮像期間Ｔ５）以上にする必要があり、フレ
ーム信号１００およびＣＣＤ駆動パルス１０２の周期を
変更することがなかったため動画撮像期間でも同じ時間
でデータ読み出しを行っていた。したがって、動画像を
表示する表示部１２の画面サイズは、記録するための静
止画像のサイズに比べて小さいので、動画像を読み出す
には、図に示す動画像フレームデータ読み出し期間Ｔ８
で画像データの読み出しが可能であるにもかかわらず静
止画像フレームデータ読み出し期間Ｔ４と同じ周期でし
か画像データを読み出すことができなかった。

【００１９】本発明では、図２に示すように動画撮像期
間では、データ処理部１４において画像データを表示部
１２の画面サイズに合わせたデータ量に縮小し、データ
処理部１４からメモリ１３への転送データ量を減らすこ
とで動画像表示の１フレーム分のデータ転送に必要な時
間Ｔ８を短縮し、一方タイミング制御部１８からの分周
クロックに基づいてフレーム信号１００およびＣＣＤ駆
動パルス１０２の周期を短くすることでＣＣＤ１６から
の読み出し速度を大きくし、表示部１２で表示する動画
像のフレームレートを上げる。静止画撮像期間では、タ
イミング制御部１８は、予めレジスタ設定に分周クロッ
ク１０５の分周率を設定しておき、シャッターポイント
Ｓ後のフレーム信号１００がアクティブになるタイミン
グで分周クロック１０５を切替え、フレーム信号１００
およびＣＣＤ駆動パルス１０２の周波数を遅くする。

【００２０】したがって、動画像表示のようにデータ量
の小さな画像データを処理するときは、データ読み出し
時間であるフレーム周期を短くして表示し、静止画像記
録のようにデータ量の大きな画像データを処理するとき
は、フレーム周期を長くして画像データを記録する。こ
れにより、フレーム周期を短くすることで、フレームレ
ートを速くして動画像を滑らかに表示するとともに、フ
レーム周期を長くすることで、高画質の画像データを記
録することができる。

【００２１】また、動画撮像期間を短くすることで、Ｃ
ＣＤ１６の露光時間が短くなり、データ処理部１４によ
ってスミアノイズの補正が可能となっている。

【００２２】以上のように本発明では、処理能力の高い
ＣＰＵ、フレームメモリを有するＣＣＤ、過度な露光を
防ぐためのメカニカルシャッターなどを必要とせず、従
来と同等のコストで動画像および静止画像の表示品質を
向上させることができる。

【００２３】図３は、本発明の実施例である画像撮像装
置２０の構成を示すブロック図である。以下に説明する
実施例では、表示装置として、表示領域が水平方向１６
０ドット、垂直方向１２０ラインの解像度を持つＱＱＶ
ＧＡのカラー液晶表示装置（ＬＣＤ）２３を用い、静止
画像撮像時の画像サイズは水平方向６４０ドット、垂直
方向４８０ドットのＶＧＡとした場合を例として説明す
る。画像撮像装置２０は、ＣＰＵ１１、クロック発生器
１５、インターラインＣＣＤ１６、カメラ機構部１７、
タイミング制御部１８、ＤＳＰ（Digital Signal Proce
ssor）２１、ＬＣＤコントローラ２２、ＬＣＤ２３、Ｓ
ＲＡＭ（Static Random Access Memory）２４およびＲ
ＯＭ（Read Only Memory）２５を有する。ＤＳＰ２１
は、アナログ画像データからデジタル画像データへの変
換、スミアノイズの補正などを行うデータ処理部であ
る。ＬＣＤコントローラ２２は、表示部であるＬＣＤ２
３に画像を表示するために画像データの転送タイミング
などを制御する。ＳＲＡＭ２４は、メインメモリおよび
ビデオメモリとして動作し、装置の動作に必要なデータ
および画像データを記憶するメモリ部である。ＲＯＭ２
５は、装置を動作させるためのプログラムを格納してい
る。図１で示した画像撮像装置と同じ動作を行う部位に
ついては同じ符号を付し、説明は省略する。ＣＰＵ１１
は、タイミング制御部１８に対し、レジスタアクセスに
より動画像表示の画像データのサイズと、フレームレー
トに応じた分周値と、静止画像表示の画像データのサイ
ズに応じた分周値を予め設定しておく。また、ＤＳＰ２
１に対してもＣＰＵ１１は、１フレーム中の必要な画像
データのサイズを動画像表示と静止画像表示とでそれぞ
れ設定することでＤＳＰ２１からの読み出しデータ量を
予め指定しておく。ＤＳＰ２１はＣＰＵ１１に対し、１
ライン毎にデータが貯まったことを通知するデータレデ
ィ割り込み信号１０７を出力し、ＣＰＵ１１は、この割
り込み信号を元に１ライン分のデータをＤＳＰ２１から
ＳＲＡＭ２４に転送し、１フレーム分のデータ転送を終
えるとＳＲＡＭ２４からＬＣＤコントローラ２２へデー
タを転送する。

【００２４】まず、動画像を表示する場合は、カメラ機
構部１７から得られたデータのうちＱＱＶＧＡサイズ分
だけのデータ量になるようＤＳＰ１５内部で間引き処理
を行い、ＣＰＵ１１はＤＳＰ２１からの画像データをＳ
ＲＡＭ２４に格納しつつ、ＳＲＡＭ２４からＬＣＤコン
トローラ２２に画像データを転送してＬＣＤ２３に表示
する。これを１フレームごとに更新しながら行うこと
で、ＬＣＤ２３に動画像が表示される。

【００２５】次に、シャッターが押されて、シャッター
割り込み信号１０３をＣＰＵ１１が検出すると、ＣＰＵ
１１はタイミング制御部１８に対してクロックの変更を
イネーブルするようレジスタアクセスにより通知する。
タイミング制御部１８は、クロック変更イネーブルを受
けた次のフレーム開始時点から分周クロック１０５の周
期を長い周期に切り替えるとともに、ＤＳＰ２１に対し
てクロックパルスセレクト信号１０６を出力してクロッ
クの変更を通知する。ＤＳＰ２１は、次のフレーム開始
時点から画像データの読み出しサイズを、動画像用のＱ
ＱＶＧＡサイズから予めレジスタ指定した静止画像用の
ＶＧＡサイズに変更する。

【００２６】これにより、ＣＣＤ６の読み出しクロック
速度を低速にし、ＣＰＵ１１はＶＧＡサイズの画像デー
タをＳＲＡＭ２４に転送して記録する。タイミング制御
部１８は、ＣＰＵ１１がシャッター割り込み信号１０３
を受け取った時点のフレームが終了するまで現在のクロ
ック周波数を保持し、次のフレームが開始すると同時に
レジスタ設定による低速クロックを出力する。

【００２７】図４は、タイミング制御部１８の構成を示
すブロック図である。タイミング制御部１８は、周波数
変更レジスタ３１、同期化回路３２、分周回路３３およ
びセレクタ３４から構成される。周波数変更レジスタ３
１は、シャッター割り込み信号を検出したＣＰＵ１１か
らの通知に応じて周波数切替えイネーブル信号１０８を
出力する。同期化回路３２は、周波数変更レジスタ３１
からの周波数切替えイネーブル信号１０８をクロックパ
ルスセレクト信号１０６にするためにフレーム信号１０
０と同期化するための回路である。同期化回路３２によ
って同期化したクロックパルスセレクト信号１０６をＤ
ＳＰ２１に出力することでＤＳＰ２１は、データ読み出
しサイズが変更されたことを検出し、読み出すデータ量
をＱＱＶＧＡサイズからＶＧＡサイズに間引き処理量を
変更することができる。分周回路３３は、ＬＣＤ２３の
表示サイズであるＱＱＶＧＡサイズと静止画像撮像時の
画像サイズであるＶＧＡサイズとのデータ量比率が１：
１６となることから、メインクロック１０４の１／１６
分周クロック１０９を出力する。セレクタ３４は、クロ
ックパルスセレクト信号１０６の状態によって出力する
クロックを選択する。ここで使用する周波数変更レジス
タ３１、同期化回路３２、分周回路３３およびセレクタ
３４は、フリップフロップとＮＡＮＤゲートとを用いて
容易に実現できる。

【００２８】図５は、本発明の画像撮像装置２０におけ
るタイミング制御部１８の動作を示すタイミングチャー
トである。図５（ｂ）は、図５（ａ）のフレーム切り替
わり時点を拡大した図である。シャッター割り込み信号
１０３がアクティブになると、ＣＰＵ１１はタイミング
制御部１８に対して周波数変更通知をレジスタアクセス
により行い、周波数切替えイネーブル信号１０８をアク
ティブにする。タイミング制御部１８は、フレーム信号
１００がアクティブになるタイミングで周波数切替えイ
ネーブル信号１０８をラッチし、フレーム信号１００に
同期したクロックパルスセレクト信号１０６を生成す
る。タイミング制御部１８内の分周回路３２では予め１
／１６分周クロック１０９を生成しておき、クロックパ
ルスセレクト信号１０６に応じてセレクタ３４がメイン
クロック１０４と１／１６分周クロック１０９とから選
択してクロック周期を可変する。

【００２９】上記のタイミング制御部１８は、分周クロ
ックを１／１分周（メインクロックと同速）と１／１６
分周に固定したが、レジスタ設定値を用い、分周回路を
複数設けることによって２種類以上の分周比から選択す
ることも可能である。

【００３０】また、本発明ではインターライン方式ＣＣ
Ｄを実施例として用いたが、フレームインターライン方
式ＣＣＤ、フレームトランスファ方式ＣＣＤおよびＣＭ
ＯＳセンサを用いてもよい。

【００３１】

【発明の効果】以上のように本発明によれば、動画像お
よび静止画像の表示品質の向上を低コストで実現するこ
とができる。

【００３２】また本発明によれば、データ読み出し速度
を可変とすることでデータ読み出し時間を制御すること
ができる。

【００３３】また本発明によれば、スミアノイズを低減
して、画像の表示品質をさらに向上させることができ
る。

【００３４】また本発明によれば、１画面分のフレーム
メモリを持たず、従来と同等のシステムコストでデータ
量の小さい表示部に応じた小画面用動画像を表示する機
能と、データ量の大きい大画面用静止画像を記録する機
能とを有することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態である画像撮像装置１０
の構成を示すブロック図である。

【図２】本発明の画像撮像装置１０のデータ読み出しタ
イミングチャートである。

【図３】本発明の実施例である画像撮像装置２０の構成
を示すブロック図である。

【図４】タイミング制御部１８の構成を示すブロック図
である。

【図５】本発明の画像撮像装置２０におけるタイミング
制御部１８の動作を示すタイミングチャートである。

【図６】ＣＣＤを備える従来の画像撮像装置４０の構成
を示すブロック図である。

【図７】従来の画像撮像装置４０のデータ読み出しタイ
ムチャートである。

【符号の説明】

１０，２０，４０ 画像撮像装置 １１，４１ ＣＰＵ １２，４２ 表示部 １３，４３ メモリ １４，４４ データ処理部 １５，４５ クロック発生器 １６，４６ インターラインＣＣＤ １７，４７ カメラ機構部 １８ タイミング制御部 ２１ ＤＳＰ ２２ ＬＣＤコントローラ ２３ ＬＣＤ ２４ ＳＲＡＭ ２５ ＲＯＭ ３１ 周波数変更レジスタ ３２ 同期化回路 ３３ 分周回路 ３４ セレクタ １００ フレーム信号 １０１ ＣＣＤ読み出しアナログデータ信号 １０２ ＣＣＤ駆動パルス １０３ シャッター割り込み信号 １０４ メインクロック １０５ 分周クロック １０６ クロックパルスセレクト信号 １０７ データレディ割り込み信号 １０８ 周波数切替えイネーブル信号 １０９ １／１６分周クロック Ｓ シャッターポイント Ｔ１ 動画撮像期間 Ｔ２ 静止画像データ出力期間 Ｔ３ ＣＰＵ静止画像データ転送期間 Ｔ４ 静止画像フレームデータ読み出し期間 Ｔ５ 静止画撮像期間 Ｔ６ ＣＣＤ動画像データ出力期間 Ｔ７ ＣＰＵ動画像データ転送期間 Ｔ８ 動画像フレームデータ読み出し期間

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 隆 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5C022 AA13 AB31 AB52 AC69 5C024 AX01 BX01 CX13 CY16 CY37 GY04 JX35

Claims (4)

【特許請求の範囲】
1. 【請求項１】 光学機構を有するカメラ機構部と、カメ
   ラ機構部からの受光信号をアナログ画像データ信号に変
   換する撮像素子と、撮像素子を駆動するためのクロック
   発生器と、撮像素子からの画像データを処理するデータ
   処理部と、処理された画像データを格納するメモリ部
   と、処理された画像データを表示する表示部と、これら
   を制御するＣＰＵとからなる画像撮像装置において、 画像データ量に応じて撮像素子からのデータ読み出し時
   間を制御するタイミング制御部を有することを特徴とす
   る画像撮像装置。
2. 【請求項２】 前記タイミング制御部は、データ読み出
   し速度を可変とすることを特徴とする請求項１記載の画
   像撮像装置。
3. 【請求項３】 前記データ処理部は、局所的に高輝度の
   光を受光する画素を前後のラインと周辺画素との相関を
   取って補正することでスミアノイズを低減することを特
   徴とする請求項１または２記載の画像撮像装置。
4. 【請求項４】 １画面分のフレームメモリを持たず、表
   示部に応じたデータ量の小さい小画面用動画像を表示す
   る機能と、データ量の大きい大画面用静止画像を記録す
   る機能とを有することを特徴とする請求項１〜３のいず
   れか１つに記載の画像撮像装置。