CN111179874A - 显示面板的驱动方法及驱动系统 - Google Patents

显示面板的驱动方法及驱动系统 Download PDF

Info

Publication number
CN111179874A
CN111179874A CN202010111792.5A CN202010111792A CN111179874A CN 111179874 A CN111179874 A CN 111179874A CN 202010111792 A CN202010111792 A CN 202010111792A CN 111179874 A CN111179874 A CN 111179874A
Authority
CN
China
Prior art keywords
data
total
frame rate
control module
data packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010111792.5A
Other languages
English (en)
Other versions
CN111179874B (zh
Inventor
肖光星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010111792.5A priority Critical patent/CN111179874B/zh
Publication of CN111179874A publication Critical patent/CN111179874A/zh
Application granted granted Critical
Publication of CN111179874B publication Critical patent/CN111179874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种显示面板的驱动方法及驱动系统，该方法包括：接收视频源信号；确定所述视频源信号的实时帧率是否大于设定帧率；若是，则向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，所述第一数据包包括第一垂直方向的总行数数据；若否，则向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号；所述第二数据包包括第二垂直方向的总行数数据。本申请通过根据不同的帧率，配置不同的V_total数据，即当视频源的帧率低于或等于设定帧率时，配置第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。

Description

显示面板的驱动方法及驱动系统
技术领域
本申请涉及一种显示技术领域，特别涉及一种显示面板的驱动方法及驱动系统。
背景技术
现行的时序控制芯片很多是级联的，例如UD--120Hz的VRR，通常采用两颗UD—60Hz时序控制芯片。这样的话，在帧率变成60Hz以下时，如果还是保持原来VBO(VertexBuffer Object，顶点缓冲区对象)的输入数目，就要增加时序控制芯片内部V_total(在垂直方向子像素的中行数)的位宽，从而导致资源上升以及时序收敛困难，位宽越大的加法，其就越难收敛。
发明内容
本申请实施例提供一种显示面板的驱动方法和驱动系统，以解决现有的显示面板的驱动系统中当帧率低于跳变点时，在维持原来的VBO的输入数目的条件下，会增加时序控制芯片内部V_total的位宽，导致资源上升以及时序收敛困难的技术问题。
本申请实施例提供一种显示面板的驱动方法，所述显示面板包括时序控制模块，所述驱动方法包括以下步骤：
接收视频源信号；
确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率，所述设定帧率为所述最小预设帧率至所述最大预设帧率之间的跳变点；
若是，则向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，所述第一数据包包括第一像素时钟信号频率数据和第一垂直方向的总行数数据；
若否，则向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号，所述第二数据包包括第二像素时钟信号频率数据和第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半。
在本申请实施例的所述显示面板的驱动方法中，所述确定所述视频源信号的实时帧率是否大于设定帧率之后，所述方法还包括以下步骤：
若是，获取预设水平方向每行的总像素数据和所述第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出所述第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；
若否，获取所述预设水平方向每行的总像素数据和所述第二像素时钟信号频率数据，并根据所述公式运算出所述第二垂直方向的总行数数据。
在本申请实施例的所述显示面板的驱动方法中，所述第一数据包还包括第一时序信号和所述预设水平方向每行的总像素数据，所述第一时序信号根据所述预设水平方向每行的总像素数据、所述第一像素时钟信号频率数据和所述第一垂直方向的总行数数据得到；
所述第二数据包还包括第二时序信号和所述预设水平方向每行的总像素数据，所述第二时序信号根据所述预设水平方向每行的总像素数据、所述第二像素时钟信号频率数据和所述第二垂直方向的总行数数据得到。
在本申请实施例的所述显示面板的驱动方法中，所述若是，则向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，包括；
若是，则向所述时序控制模块发送所述第一数据包，所述时序控制模块根据所述第一时序信号发送第一驱动信号；
所述若否，则向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号，包括：
若否，则向所述时序控制模块发送所述第二数据包，所述时序控制模块根据所述第二时序信号发送第二驱动信号。
在本申请实施例的所述显示面板的驱动方法中，所述第一数据包和所述第二数据包还均包括相同的传输通道数数据。
在本申请实施例的所述显示面板的驱动方法中，所述第一数据包和所述第二数据包均通过顶点缓冲对象管理的方式发送给所述时序控制模块。
在本申请实施例的所述显示面板的驱动方法中，所述第一驱动信号的周期短于所述第二驱动信号的周期。
本申请还涉及一种显示面板的驱动系统，其包括：
接收模块，所述接收模块用于接收视频源信号；
确认模块，所述确认模块用于确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率，所述设定帧率为所述最小预设帧率至所述最大预设帧率之间的跳变点；
处理模块，所述处理模块用于根据所述确认模块的确认结果，发送第一数据包或第二数据包，所述第一数据包包括第一像素时钟信号频率数据和第一垂直方向的总行数数据，所述第二数据包包括第二像素时钟信号频率数据和第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半；
时序控制模块，所述时序控制模块用于接收所述第一数据包并发送第一驱动信号，以及用于接收第二数据包并发送第二驱动信号；以及
电平转换模块，所述电平转换模块用于接收和处理所述第一驱动信号和所述第二驱动信号。
在本申请实施例的所述显示面板的驱动系统中，所述处理模块还用于获取预设水平方向每行的总像素数据和所述第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出所述第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；以及
获取所述预设水平方向每行的总像素数据和所述第二像素时钟信号频率数据，并根据所述公式运算出所述第二垂直方向的总行数数据。
在本申请实施例的所述显示面板的驱动系统中，所述第一数据包还包括所述预设水平方向每行的总像素数据、第一时序信号和传输通道数数据；所述第二数据包还包括所述预设水平方向每行的总像素数据、第二时序信号和所述传输通道数数据。
在本申请实施例的所述显示面板的驱动系统中，所述第一驱动信号的周期短于所述第二驱动信号的周期。
本申请的显示面板的驱动方法及驱动系统通过根据不同的帧率，配置不同的V_total数据，即当视频源的帧率低于或等于设定帧率时，配置第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的显示面板的驱动方法的流程示意图；
图2为本申请实施例的显示面板的驱动系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参照图1，图1为本申请实施例的显示面板的驱动方法的流程示意图。
本申请实施例提供一种显示面板的驱动方法，所述显示面板包括时序控制模块，所述驱动方法包括以下步骤：
步骤S1：接收视频源信号；
步骤S2：确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率；所述设定帧率为所述最小预设帧率至所述最大预设帧率之间的跳变点；
步骤S3：若是，获取预设水平方向每行的总像素数据和第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；
步骤S4：向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，所述第一数据包包括所述第一像素时钟信号频率数据和所述第一垂直方向的总行数数据；
步骤S5：若否，获取所述预设水平方向每行的总像素数据和第二像素时钟信号频率数据，并根据所述公式运算出第二垂直方向的总行数数据；
步骤S6：向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号，所述第二数据包包括所述第二像素时钟信号频率数据和所述第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半。
本实施例的显示面板的驱动方法通过根据不同的帧率，配置不同的V_total数据，即当视频源的帧率低于或等于设定帧率时，配置第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。
下面对本申请实施例的显示面板的驱动方法进行阐述。
在步骤S1中，接收视频源信号。
随后转入步骤S2。
在步骤S2中，确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率。所述设定帧率为所述最小预设帧率至所述最大预设帧率之间的跳变点。
具体的，在接收视频源信号，并根据所述视频源信号除了确认视频源的实时帧率外，还可以确定所述视频源的预设水平方向每行的总像素(H_total)数据、第一像素时钟信号频率(pixel_clock_Frequency)数据和传输通道(Lane)数数据。
根据液晶显示器的时序控制模块的规格可确定最小帧率、设定帧率和最大帧率，其中帧率也叫刷新频率。不同规格的时序控制模块对应的各个参数不同。举个例子，最小帧率选为60MHz(兆赫)、设定帧率选为80MHz和最大帧率选为120MHz。此时，则需要确定实时帧率是否大于80MHz即可。
随后转入步骤S3或步骤S5。
在步骤S3中，若是，获取预设水平方向每行的总像素数据和第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素。
具体的，若所述实时帧率大于所述设定帧率，则获取预设水平方向每行的总像素数据和第一像素时钟信号频率数据，并根据上述公式计算出第一垂直方向的总行数数据，并将第一垂直方向的总行数数据和第一像素时钟信号频率数据加入第一数据包。
当然，所述第一数据包还包括第一时序信号、所述预设水平方向每行的总像素数据和传输通道数数据。所述第一时序信号根据所述预设水平方向每行的总像素数据、所述第一像素时钟信号频率数据和所述第一垂直方向的总行数数据得到。
随后转入步骤S4。
在步骤S4中，向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，所述第一数据包包括所述第一像素时钟信号频率数据和所述第一垂直方向的总行数数据。
具体的，若所述实时帧率大于所述设定帧率，则向所述时序控制模块发送所述第一数据包，所述时序控制模块根据所述第一时序信号发送第一驱动信号。
其中，所述第一数据包通过顶点缓冲对象管理的方式发送给所述时序控制模块。而时序控制模块通过解码获取对应的数据，并发送第一驱动信号至显示面板内的电平转换模块，电平转换模块将第一驱动信号转换为时钟信号发送至栅极驱动电路单元。
在步骤S5中，若否，获取所述预设水平方向每行的总像素数据和第二像素时钟信号频率数据，并根据所述公式运算出第二垂直方向的总行数数据。
具体的，若所述实时帧率小于或等于所述设定帧率，则获取预设水平方向每行的总像素数据和第二像素时钟信号频率数据，并根据上述公式计算出第二垂直方向的总行数数据，并将第二垂直方向的总行数数据和第二像素时钟信号频率数据加入第二数据包，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半。
当然，所述第二数据包还包括第二时序信号、所述预设水平方向每行的总像素数据和所述传输通道数数据。所述第二时序信号根据所述预设水平方向每行的总像素数据、所述第二像素时钟信号频率数据和所述第二垂直方向的总行数数据得到。
随后转入步骤S6。
在步骤S6中，向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号；所述第二数据包包括所述第二像素时钟信号频率数据和所述第二垂直方向的总行数数据。
具体的，若所述实时帧率小于或等于所述设定帧率，则向所述时序控制模块发送所述第二数据包，所述时序控制模块根据所述第二时序信号发送第二驱动信号。
所述第二数据包通过顶点缓冲对象管理的方式发送给所述时序控制模块。而时序控制模块通过解码获取对应的数据，并发送第二驱动信号至显示面板内的电平转换模块，电平转换模块将第二驱动信号转换为时钟信号发送至栅极驱动电路单元。
其中，在现有的技术中，当视频源的帧率降低时，在预设水平方向每行的总像素数据和像素时钟信号频率不变的情况下，垂直方向的总行数数据就会相应的增加，此时时序控制模块便需要增加内部计数的位宽，从而导致资源的上升。但在本实施例中，当视频源的帧率低于或等于设定帧率时，配置第二像素时钟频率和第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。
另外，在本实施例中，设定所述第一驱动信号的周期短于所述第二驱动信号的周期，这样的设置保证无论实时帧率是否大于设定帧率，同时保持充电时间不变。
这样便完成了本实施例的显示面板的驱动方法的过程。
请参照图2，本申请还涉及一种显示面板的驱动系统100，其包括接收模块11、确认模块12、处理模块13、时序控制模块14和电平转换模块15。
具体的，所述接收模块11用于接收视频源信号。
所述确认模块12用于确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率，所述设定帧率为所述最小预设帧率至所述最大预设帧率之间的跳变点。
处理模块13用于根据所述确认模块12的确认结果，发送第一数据包或第二数据包，所述第一数据包包括第一像素时钟信号频率数据和第一垂直方向的总行数数据；所述第二数据包包括第二像素时钟信号频率数据和第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半；
时序控制模块14用于接收所述第一数据包并发送第一驱动信号，以及用于接收第二数据包并发送第二驱动信号；以及
电平转换模块15用于接收和处理所述第一驱动信号和所述第二驱动信号。
本申请的显示面板的驱动系统100通过根据不同的帧率，配置不同的V_total数据，即当视频源的帧率低于或等于设定帧率时，配置第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。
在本实施例的显示面板的驱动系统100中，处理模块13还用于获取预设水平方向每行的总像素数据和所述第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出所述第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；以及获取所述预设水平方向每行的总像素数据和所述第二像素时钟信号频率数据，并根据所述公式运算出所述第二垂直方向的总行数数据。
其中，所述第一数据包还包括所述预设水平方向每行的总像素数据、第一时序信号和传输通道数数据；所述第二数据包还包括所述预设水平方向每行的总像素数据、第二时序信号和所述传输通道数数据。
另外，第一驱动信号的周期短于所述第二驱动信号的周期。这样的设置保证无论实时帧率是否大于设定帧率，同时保持充电时间不变。
本申请的显示面板的驱动方法及驱动系统通过根据不同的帧率，配置不同的V_total数据，即当视频源的帧率低于或等于设定帧率时，配置第二V_total数据，从而无需增加时序控制模块的内部计数的位宽，节省了相应的硬件设计资源。
以上对本申请实施例所提供的一种显示面板的驱动方法及驱动系统进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种显示面板的驱动方法，所述显示面板包括时序控制模块，其特征在于，所述显示面板的驱动方法包括以下步骤：
接收视频源信号；
确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率；
若是，则向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，所述第一数据包包括第一像素时钟信号频率数据和第一垂直方向的总行数数据；
若否，则向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号，所述第二数据包包括第二像素时钟信号频率数据和第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半。
2.根据权利要求1所述的显示面板的驱动方法，其特征在于，在所述确定所述视频源信号的实时帧率是否大于设定帧率之后，所述方法还包括以下步骤：
若是，获取预设水平方向每行的总像素数据和所述第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出所述第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；
若否，获取所述预设水平方向每行的总像素数据和所述第二像素时钟信号频率数据，并根据所述公式运算出所述第二垂直方向的总行数数据。
3.根据权利要求2所述的显示面板的驱动方法，其特征在于，所述第一数据包还包括第一时序信号和所述预设水平方向每行的总像素数据，所述第一时序信号根据所述预设水平方向每行的总像素数据、所述第一像素时钟信号频率数据和所述第一垂直方向的总行数数据得到；
所述第二数据包还包括第二时序信号和所述预设水平方向每行的总像素数据，所述第二时序信号根据所述预设水平方向每行的总像素数据、所述第二像素时钟信号频率数据和所述第二垂直方向的总行数数据得到。
4.根据权利要求3所述的显示面板的驱动方法，其特征在于，所述若是，则向所述时序控制模块发送第一数据包，以使所述时序控制模块发送第一驱动信号，包括；
若是，则向所述时序控制模块发送所述第一数据包，所述时序控制模块根据所述第一时序信号发送第一驱动信号；
所述若否，则向所述时序控制模块发送第二数据包，以使所述时序控制模块发送第二驱动信号，包括：
若否，则向所述时序控制模块发送所述第二数据包，所述时序控制模块根据所述第二时序信号发送第二驱动信号。
5.根据权利要求4所述的显示面板的驱动方法，其特征在于，所述第一数据包和所述第二数据包还均包括相同的传输通道数数据。
6.根据权利要求1至5任一项所述的显示面板的驱动方法，其特征在于，所述第一数据包和所述第二数据包均通过顶点缓冲对象管理的方式发送给所述时序控制模块。
7.根据权利要求1所述的显示面板的驱动方法，其特征在于，所述第一驱动信号的周期短于所述第二驱动信号的周期。
8.一种显示面板的驱动系统，其特征在于，包括：
接收模块，所述接收模块用于接收视频源信号；
确认模块，所述确认模块用于确定所述视频源信号的实时帧率是否大于设定帧率，所述设定帧率大于最小预设帧率且小于最大预设帧率；
处理模块，所述处理模块用于根据所述确认模块的确认结果，发送第一数据包或第二数据包，所述第一数据包包括第一像素时钟信号频率数据和第一垂直方向的总行数数据，所述第二数据包包括第二像素时钟信号频率数据和第二垂直方向的总行数数据，所述第二像素时钟信号频率为所述第一像素时钟信号频率的一半；
时序控制模块，所述时序控制模块用于接收所述第一数据包并发送第一驱动信号，以及用于接收第二数据包并发送第二驱动信号；以及
电平转换模块，所述电平转换模块用于接收和处理所述第一驱动信号和所述第二驱动信号。
9.根据权利要求8所述的显示面板的驱动系统，其特征在于，所述处理模块还用于获取预设水平方向每行的总像素数据和所述第一像素时钟信号频率数据，并根据公式：V_total＝pixel_clock_Frequency/(Frame_Rate*H_total)，运算出所述第一垂直方向的总行数数据，V_total为垂直方向的总行数，pixel_clock_Frequency为像素时钟频率，Frame_Rate为帧率，H_total为预设水平方向每行的总像素；以及
获取所述预设水平方向每行的总像素数据和所述第二像素时钟信号频率数据，并根据所述公式运算出所述第二垂直方向的总行数数据。
10.根据权利要求9所述的显示面板的驱动系统，其特征在于，所述第一数据包还包括所述预设水平方向每行的总像素数据、第一时序信号和传输通道数数据；所述第二数据包还包括所述预设水平方向每行的总像素数据、第二时序信号和所述传输通道数数据。
11.根据权利要求8所述的显示面板的驱动系统，其特征在于，所述第一驱动信号的周期短于所述第二驱动信号的周期。
CN202010111792.5A 2020-02-24 2020-02-24 显示面板的驱动方法及驱动系统 Active CN111179874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010111792.5A CN111179874B (zh) 2020-02-24 2020-02-24 显示面板的驱动方法及驱动系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010111792.5A CN111179874B (zh) 2020-02-24 2020-02-24 显示面板的驱动方法及驱动系统

Publications (2)

Publication Number Publication Date
CN111179874A true CN111179874A (zh) 2020-05-19
CN111179874B CN111179874B (zh) 2021-07-23

Family

ID=70653170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010111792.5A Active CN111179874B (zh) 2020-02-24 2020-02-24 显示面板的驱动方法及驱动系统

Country Status (1)

Country Link
CN (1) CN111179874B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101890A (ja) * 2001-09-25 2003-04-04 Sharp Corp 画像撮像装置
US20120026156A1 (en) * 2010-07-27 2012-02-02 Mstar Semiconductor, Inc. Display Timing Control Circuit and Method Thereof
CN102543023A (zh) * 2012-01-10 2012-07-04 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
CN105427785A (zh) * 2014-09-17 2016-03-23 联发科技股份有限公司 用于动态刷新率切换的处理器与相关电子装置及方法
CN106205460A (zh) * 2016-09-29 2016-12-07 京东方科技集团股份有限公司 显示装置的驱动方法、时序控制器和显示装置
CN107919098A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 可改变帧率的显示装置
CN108665840A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 显示器驱动设备
CN109830204A (zh) * 2019-03-25 2019-05-31 京东方科技集团股份有限公司 一种时序控制器、显示驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101890A (ja) * 2001-09-25 2003-04-04 Sharp Corp 画像撮像装置
US20120026156A1 (en) * 2010-07-27 2012-02-02 Mstar Semiconductor, Inc. Display Timing Control Circuit and Method Thereof
CN102543023A (zh) * 2012-01-10 2012-07-04 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
CN105427785A (zh) * 2014-09-17 2016-03-23 联发科技股份有限公司 用于动态刷新率切换的处理器与相关电子装置及方法
CN106205460A (zh) * 2016-09-29 2016-12-07 京东方科技集团股份有限公司 显示装置的驱动方法、时序控制器和显示装置
CN107919098A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 可改变帧率的显示装置
CN108665840A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 显示器驱动设备
CN109830204A (zh) * 2019-03-25 2019-05-31 京东方科技集团股份有限公司 一种时序控制器、显示驱动方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985223A (zh) * 2023-03-21 2023-04-18 惠科股份有限公司 显示设备及其驱动方法
CN115985223B (zh) * 2023-03-21 2023-08-25 惠科股份有限公司 显示设备及其驱动方法

Also Published As

Publication number Publication date
CN111179874B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
KR100552343B1 (ko) 세그먼트프레임을사용하는비디오코딩및채널에러를극복하기위한재전송
US10038904B2 (en) Method and apparatus for controlling transmission of compressed picture according to transmission synchronization events
US8345681B2 (en) Method and system for wireless communication of audio in wireless networks
EP1475922B1 (en) Data processing device, data processing system, data processing method, data processing program and recording medium storing the program
CN109830204A (zh) 一种时序控制器、显示驱动方法、显示装置
CN111179874B (zh) 显示面板的驱动方法及驱动系统
CN106057159A (zh) 液晶显示装置、移动终端及驱动液晶显示装置的方法
US20130187832A1 (en) Display apparatus and method for controlling the same
CN104135695A (zh) 图像发送设备、图像接收设备及其控制方法
US8793410B2 (en) Data rate throttling in an internal packet-based interface
US10515578B2 (en) Electrical circuit and display apparatus
US20090303217A1 (en) Transmission interface for reducing power consumption and electromagnetic interference and method thereof
US8384636B2 (en) Overdriving apparatus and method thereof
CN114267293A (zh) 显示装置及其显示方法
US20190089759A1 (en) Video encoding circuit and wireless video transmission apparatus and method
US20110242411A1 (en) Method And System For Minimizing Signals For Video Data Communication
US9865205B2 (en) Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN105989789B (zh) 自时序控制器传送数据的方法以及时序控制器与显示系统
CN108881829B (zh) 一种视频传输的方法及系统
US20140028656A1 (en) Display control apparatus, display control method, and program
WO2021042341A1 (zh) 视频显示方法、接收端、系统及存储介质
GB2505225A (en) Retransmission of video packets at time-varying compression levels
CN111489680A (zh) 显示装置中信号的传输方法及装置以及电子设备
CN113489745B (zh) 视频数据发送方法、装置、设备和存储介质
WO2015088407A1 (en) Method and a network node for video communication services

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210629

Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Applicant after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: TCL Huaxing Photoelectric Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant