JP2006135719A - 表示装置及び表示方法 - Google Patents
表示装置及び表示方法 Download PDFInfo
- Publication number
- JP2006135719A JP2006135719A JP2004323327A JP2004323327A JP2006135719A JP 2006135719 A JP2006135719 A JP 2006135719A JP 2004323327 A JP2004323327 A JP 2004323327A JP 2004323327 A JP2004323327 A JP 2004323327A JP 2006135719 A JP2006135719 A JP 2006135719A
- Authority
- JP
- Japan
- Prior art keywords
- image
- area
- memory
- screen
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】多画面表示において画像メモリの容量を削減しながら画像の追い越し防止を実現して画質を改善することができる表示装置を提供すること。
【解決手段】表示装置において、第1の選択手段の出力画像を画像メモリの第1の領域に保存し、第2の選択手段の出力画像を縮小してラインメモリに保存し、第2の選択手段の出力画像1ライン分のデータ保存が完了したとき、次の第1の選択手段の出力画像の水平ブランキング期間に前記ラインメモリに保存されたデータを画像メモリの第2の領域に書き込み、画像メモリの第2の領域に第2の選択手段の出力画像の1フレーム分のデータの書き込みが完了したとき、ラインメモリから画像メモリの第2の領域への書き込みを停止し、画像メモリからの画像出力に対する、画像メモリの第2の領域から画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行う。
【選択図】図1
【解決手段】表示装置において、第1の選択手段の出力画像を画像メモリの第1の領域に保存し、第2の選択手段の出力画像を縮小してラインメモリに保存し、第2の選択手段の出力画像1ライン分のデータ保存が完了したとき、次の第1の選択手段の出力画像の水平ブランキング期間に前記ラインメモリに保存されたデータを画像メモリの第2の領域に書き込み、画像メモリの第2の領域に第2の選択手段の出力画像の1フレーム分のデータの書き込みが完了したとき、ラインメモリから画像メモリの第2の領域への書き込みを停止し、画像メモリからの画像出力に対する、画像メモリの第2の領域から画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行う。
【選択図】図1
Description
本発明は、表示装置及び表示方法に関し、特に、複数の画像入力のうち1つを親画面として、他の画像入力を子画面として画面内に縮小表示する多画面表示を行う表示装置及び表示方法に関するものである。
従来、テレビジョン放送受信機やディスプレイモニタ等の表示装置において、複数の画像入力のうち1つを親画面として画面全体に表示し、他の画像入力のうち1つ以上を子画面として画面内の一部に縮小表示する多画面表示機能がある。
ここで、多画面表示機能について簡単に説明する。
ディスプレイモニタは複数の画像入力端子を備え、各画像入力端子には、テレビチューナー、DVDプレイヤー、テレビゲーム機等が接続されてそれぞれの画像が入力される。テレビジョン放送受信機の場合には、放送を受信するチューナーを2つ以上内蔵して、ユーザーの設定等によりそれぞれにチャンネルが選択されており、それぞれ放送を受信し画像信号を生成して出力する。
そして、複数の画像のうち1つを画面の全体に表示される親画面用、他の入力画像を画面内の一部に縮小表示される子画面用として設定する。次に、親画面画像はA/D変換器によりデジタルデータに変換されたのち画像メモリに保存される。他の子画面画像は、A/D変換器によりデジタルデータに変換された後、子画面の大きさに従って縮小処理が施されて個別の画像メモリに保存される。そして、テレビジョンの走査タイミングに合わせて親画面及び子画面データが各画像メモリから読み出されて、子画面の表示位置に合わせて親画面データ及び子画面データを合成することで合成画像が画面上に表示されることになる。
多画面表示機能については、その性能を改善するための様々な技術が開発されている。例えば、特許文献1に開示された技術においては、従来親画面及び子画面のためにそれぞれ必要だった画像メモリの容量を削減してコストダウンを実現している。又、特許文献2に開示された技術においては、多画面表示で画質劣化の原因となる複数画像間の画像の追い越しに関する問題を改善し、高画質化を実現している。
複数の入力画像の多画面表示を行う場合の画像の追い越し防止に関しては、前記特許文献2(特開2001−218128号公報)等に提案がなされている。しかし、これまでは、画像の追い越し防止を実現するために多くの画像メモリを必要としていた。
本発明は上記問題に鑑みてなされたもので、その目的とする処は、多画面表示において画像メモリの容量を削減しながら画像の追い越し防止を実現して画質を改善することができる表示装置及び表示方法を提供することにある。
上記目的を達成するため、本発明は、第1の画像と第2の画像を入力して何れか一方を選択して出力する第1の選択手段及び第2の選択手段と、表示装置の画面上に表示する画像を保存するための画像メモリと、前記第2の選択手段の出力画像を保存するためのラインメモリとを備え、前記第1の画像と前記第2の画像を画面上に重ね合わせて表示する多画面表示を行う表示装置において、
前記第1の選択手段の出力画像を前記画像メモリの第1の領域に保存し、前記第2の選択手段の出力画像を縮小して前記ラインメモリに保存し、
前記第2の選択手段の出力画像1ライン分のデータ保存が完了したとき、次の前記第1の選択手段の出力画像の水平ブランキング期間に前記ラインメモリに保存されたデータを前記画像メモリの第2の領域に書き込み、
前記画像メモリの第2の領域に前記第2の選択手段の出力画像の1フレーム分のデータの書き込みが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを停止し、前記画像メモリからの画像出力に対する、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行い、
追い越しが発生する場合は、追い越しが発生しなくなる時点まで時間待ちを行い、追い越しが発生しない場合は、前記第1の選択手段の出力画像の水平ブランキング期間に前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーを実行し、
データのコピーが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを開始することを特徴とする。
前記第1の選択手段の出力画像を前記画像メモリの第1の領域に保存し、前記第2の選択手段の出力画像を縮小して前記ラインメモリに保存し、
前記第2の選択手段の出力画像1ライン分のデータ保存が完了したとき、次の前記第1の選択手段の出力画像の水平ブランキング期間に前記ラインメモリに保存されたデータを前記画像メモリの第2の領域に書き込み、
前記画像メモリの第2の領域に前記第2の選択手段の出力画像の1フレーム分のデータの書き込みが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを停止し、前記画像メモリからの画像出力に対する、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行い、
追い越しが発生する場合は、追い越しが発生しなくなる時点まで時間待ちを行い、追い越しが発生しない場合は、前記第1の選択手段の出力画像の水平ブランキング期間に前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーを実行し、
データのコピーが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを開始することを特徴とする。
本発明によれば、多画面表示機能において従来多く使用していた画像メモリを削減して回路構成を簡略化し、このとき、画像メモリに対する各画像の書き込み及び読み出しのタイミング制御を適切に行うことによって、画像の追い越しを完全に防止し、尚且つ、コマ落ちを最小限に抑えた多画面表示機能を実現することができる。
従って、これまでの多画面表示機能に対してより低コスト化、回路面積の削減、低消費電力化の効果を得ながら、多画面表示機能をより高画質化することができる。
以下に本発明の実施の形態を添付図面に基づいて説明する。
<実施の形態1>
本発明の実施の形態1に係る表示装置について図面を用いて説明する。
本発明の実施の形態1に係る表示装置について図面を用いて説明する。
表示装置の例としてリアプロジェクションディスプレイを挙げる。リアプロジェクションディスプレイは、その内部に光源ランプ、光学レンズ、ミラー、カラーフィルタ、液晶パネル等から成る光学系が構成されている。光源ランプが発生した光は、カラーフィルタ等によりRGBの3色に分離され、それぞれ液晶パネルに照射される。液晶パネルにより変調された光は、投影光学系によりリアプロジェクションディスプレイの画面上に拡大投影されて画像が表示される。又、リアプロジェクションディスプレイ内部には、パーソナルコンピュータ等から入力された画像を処理してRGBそれぞれの液晶パネル上に適切な画像を形成するための電気回路が内蔵されている。
図1はリアプロジェクションディスプレイ内部の電気的構成の一部を示すブロック図である。図1では例としてRGB各色のうちの1系統のみについて図示しており、リアプロジェクションディスプレイにはRGB3系統の同等のブロックが備えられている。以下では簡単のため1系統についてその動作を説明する。
リアプロジェクションディスプレイは、画像入力端子を2系統備えている。ここでは2台のパーソナルコンピュータが接続されているものとする。各パーソナルコンピュータから入力された画像A及びBはそれぞれA/Dコンバーター4及びA/Dコンバーター5に入力される。
A/Dコンバータでは、入力されたアナログ信号をデジタル信号に変換する。デジタル化されたデジタル画像信号は、信号処理部1内のスイッチ8及びスイッチ9に入力される。スイッチ8及びスイッチ9のうち一方が画像Aの信号を選択して出力し、もう一方は画像Bの信号を選択して出力する。スイッチの切り換えはユーザーからの要求により行う。システムコントロール部2は、例えばシステムのパワーオン処理やパワーオフ処理、入力系統の切り換え、信号処理部1に対する画像調整量の設定等、リアプロジェクションディスプレイシステムの全般的な制御を行っている。
リアプロジェクションディスプレイの画質や音質の調整を画面上で行うためのOSD(On Screen Display)メニューの処理やリモコンからのコマンド処理等も同時に行っている。ユーザーは、OSDメニューの操作或はリアプロジェクションディスプレイに付属するリモートコントローラーからの操作等によって、多画面表示を行うかどうかを設定する。多画面表示を設定したときは、子画面の位置及びサイズの設定や、2系統の入力のうちどちらを親画面としてどちらを子画面とするか等の設定を行う。システムコントロール部2は、設定に従って信号処理部1内部のシステムコントロールインタフェース15のレジスタに対してスイッチ8及びスイッチ9の選択状態を設定する。ここでは、画像Aを親画面、画像Bを子画面として設定されたとする。システムコントロールインタフェース15は、レジスタに書き込まれた設定に応じて信号処理部1内部のハードウェアを変更する。ここでは、スイッチ8は画像Aを選択、スイッチ9は画像Bを選択するように各スイッチ状態が設定される。
スイッチ8から出力された画像Aの信号は、スイッチ11に入力される。信号処理部1は画像Aの入力レベルを検査することで有効画像範囲を検出している。
信号処理部1内部の信号処理のタイミングチャートを図2に示す。
画像Aは、横方向に1024画素、縦方向に768画素から成る画像であって、画素周波数が64MHzであるものとする。図2に示すように、各ラインの画像Aの有効画像データは横方向に1024画素分並び、その他に信号が存在しない水平ブランキング期間と呼ばれる部分が存在する。又、ラインはライン1からライン768まであり、画像Aの縦方向の有効画像領域に対応している。尚、実際にはこの他に、数ラインから数十ラインの垂直ブランキング期間のラインがライン768とライン1の間に存在するが、ここでは省略している。
検出した有効画素範囲から、タイミング制御部14は画像Aの有効画素範囲のときに、スイッチ8から入力される信号、つまり画像Aのデータをスイッチ11の出力とする。スイッチ11から出力された画像Aのデータはメモリインタフェース12に入力される。タイミング制御部14は、メモリインタフェース12に入力された画像データをSDRAM3に保存するため、メモリインタフェース12に対して適切にタイミング制御を行う。図2に示すように、画像Aのライン1のデータが順次入力されると、先ず、メモリインタフェース12に備えられたFIFOにデータを書き込んでいき、図2中のライン1書き込みの部分で、今度はFIFOからデータを読み出してSDRAM3に保存する。
本システムでは画像Aの1画面分のデータを一旦SDRAM3へ書き込み、その後、SDRAM3から読み出すという処理を時間分割しながら行うために、入力画像データを画素周波数64MHzでFIFOへ書き込んだ後、その2倍の速度である128MHzの速度でFIFOからSDRAM3へのデータ転送を行うという処理を行っている。
このとき、タイミング制御部14は、SDRAM3の領域のうち子画面となる領域に対してはSDRAM3の書き込みを禁止し、SDRAM3内の子画面領域が親画面画像によって上書きされることを防止する。
SDRAM3内部のアドレスの概念図を図3に示す。
親画面領域の一部に子画面領域が設定される。子画面領域は、ユーザーによる子画面の位置及びサイズの設定によって変化し、随時システムコントロール部2から信号処理部1に対して設定が行われる。
次に、スイッチ9から出力される画像Bのデータは一旦ラインメモリ10に保存される。このとき、タイミング制御部14によりラインメモリ10への書き込みを制御することで子画面の生成に必要なデータのみ保存を行う。
ここでは、画像Bが横方向に800画素、縦方向に600画素から成る画像であって、又、子画面のサイズが横方向200画素、縦方向150画素であるものとする。すると、画像Bを子画面に変換するためには1/4に縮小することが必要である。タイミング制御部14は、スイッチ9からの画像Bのデータを4ラインごとにサンプリングし、又、1ラインの中で4画素ごとにサンプリングを行うようにラインメモリ10の制御を行う。ここでは、画素を1/4に間引くという簡単な方法で縮小を行っているが、例えば隣り合う4画素にそれぞれ係数を掛けてから各信号成分を足し合わせて1つの画素信号を生成する等の補間処理を行うようにしても勿論良い。
ラインメモリ10に子画面1ライン分のデータが書き込まれると、次の画像Aの水平ブランキング期間にラインメモリ10からSDRAM3の子画面用データを一時保存するための子画面用バッファ領域に書き込む。子画面用バッファ領域は、図3に示すように、SDRAM3内の親画面領域と重ならないようなアドレスに設定され、又、子画面用バッファ領域の容量は子画面のサイズによって決められる。
画像Aと画像Bは非同期であるから、子画面1ライン分のデータが揃うタイミングは画像Aのタイミングとは非同期である。ここでは、画像Aのライン2が入力されているときに子画面1ライン分のデータが揃ったものとする。タイミング制御部14は、画像Aの次の水平ブランキング期間、即ち画像Aのライン2の有効画像領域が終了してライン2のデータをSDRAM3に書き込む作業が終了した後、ラインメモリ10に保存されている子画面1ライン分のデータをSDRAM3の子画面用バッファ領域に書き込む。200画素分であるから、SDRAM3への書き込み速度を128MHzとすると、1.6μS程度の時間が必要である。画像Aの水平ブランキング期間の時間は5μS程度であるので、1ラインの水平ブランキング期間の間に書き込むことができる。
尚、パーソナルコンピュータで一般的に多く使われている解像度としては、低い解像度では横640画素、縦480画素から成るVGAと呼ばれるもの、高い解像度では横1600画素、縦1200画素から成るUXGAと呼ばれる解像度までの範囲である。これらの解像度の水平ブランキング期間の時間は解像度によって異なるが、およそ2.5μS〜7μS程度である。もし、子画面のサイズをより大きく設定した場合等には、1ライン分の水平ブランキング期間でラインメモリ10からSDRAM3への書き込みが終了しないことも考えられる。その場合には、SDRAM3に対する書き込み周波数をより高速にしたり、又は数ラインの水平ブランキング期間を利用して書き込みを分割しても良い。或は子画面の最大サイズを制限するようにしても良い。
以降同じようにして、画像Bについては4ライン毎にサンプリングされラインメモリ10に書き込まれ、サンプリングが終了すると次のブランキング期間でSDRAM3への書き込みが行われるという処理が繰り返される。
そして、図2のラインnにおいて、子画面用バッファ領域に画像Bの1画面分のデータが揃ったとする。このとき、タイミング制御部14は、SDRAM3内部の子画面用バッファ領域から子画面領域へのデータコピーに必要となる時間を算出する。データのコピーは、SDRAM3内部の子画面用バッファ領域のデータを読み出して一旦メモリインタフェース12内部のFIFOに書き込んだ後、FIFOからSDRAM3内部の子画面領域に書き込むという手順となる。ここでは、横200画素、縦150画素、読み出し及び書き込み速度が128MHzであるとすると、データコピーに必要となる時間は、
200×150/128×2≒468[μS] …(1)
となる。
200×150/128×2≒468[μS] …(1)
となる。
ここで、画像Aの水平ブランキング期間の時間である5μSのうち、SDRAM3のアドレッシング等の時間を除いたデータコピーに利用できる有効な時間を例えば4.5μSとすると、タイミング調整部コピーに必要となるライン数は、
468÷4.5=104[ライン] …(2)
となる。尚、ここでは読み出し及び書き込み速度を128MHzとしたが、データコピーの時間短縮のために、より高い周波数を使用しても良い。より高い周波数を使用することで、データコピーをより少ないライン数で完了させることができる。
468÷4.5=104[ライン] …(2)
となる。尚、ここでは読み出し及び書き込み速度を128MHzとしたが、データコピーの時間短縮のために、より高い周波数を使用しても良い。より高い周波数を使用することで、データコピーをより少ないライン数で完了させることができる。
又、画像Aの垂直ブランキング期間は全てデータコピーに利用できるとする。画像Aの垂直ブランキング期間は27ライン、1ラインの時間は約21μSである。垂直ブランキング期間のトータル時間は、
27×21=567[μS] …(3)
である。
27×21=567[μS] …(3)
である。
従って、1回の垂直ブランキング期間があれば、データコピーは必ず完了する。
次に、タイミング制御部14は、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファから子画面領域へのデータコピーによる追い越しが発生するかどうかを判定する。
ここで、子画面の画面上における縦方向の開始座標及び終了座標をそれぞれYS、YE[ライン]とすると、現在読み出しているラインnがYSより後で、且つ、データコピー完了時に読み出すラインであるn+104がYEより前であると、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファ領域から子画面領域へのデータコピーによる追い越しが発生する。即ち、
n>YS 且つ n+104<YE …(4)
が成り立つとき、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファ領域から子画面領域へのデータコピーによる追い越しが発生し、もし、このままデータコピーを開始してしまうと、2フレームの画像が途中で切り替わった子画面の画像が読み出されてしまう。ここでは一例として、
n=400
YS=500
YE=649 …(5)
であったものとする。式(5)は式(4)を満たさないから、追い越しが発生しない。この場合にはタイミング制御部14は子画面用バッファ領域から子画面領域へのデータコピーを開始する。
n>YS 且つ n+104<YE …(4)
が成り立つとき、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファ領域から子画面領域へのデータコピーによる追い越しが発生し、もし、このままデータコピーを開始してしまうと、2フレームの画像が途中で切り替わった子画面の画像が読み出されてしまう。ここでは一例として、
n=400
YS=500
YE=649 …(5)
であったものとする。式(5)は式(4)を満たさないから、追い越しが発生しない。この場合にはタイミング制御部14は子画面用バッファ領域から子画面領域へのデータコピーを開始する。
図2に示すように、ラインn+1からデータコピーが開始されて、ラインn+104でデータコピーが完了する。この時点で、SDRAM3内の子画面領域には画像Bの縮小画像が形成される。
一方、もう1つの例として、
n=520
YS=500
YE=649 …(6)
の場合を考える。
n=520
YS=500
YE=649 …(6)
の場合を考える。
式(6)は式(4)を満たすから、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファ領域から子画面領域へのデータコピーによる追い越しが発生する。この場合には、式(4)を満たさなくなるラインまで時間待ちを行う。ラインn=545で、式(4)は成立しなくなる。ここで、時間待ちを終了し、データコピーを開始する。
SDRAM3からは、液晶パネル7に表示するための画像を、液晶パネル7の駆動タイミングに合わせて出力する。図2に示すように、前ラインの画像AのデータをSDRAM3へ書き込んだ次のラインの前半部分で、一旦メモリインタフェース12のFIFOに読み出す。タイミング調整部14は、液晶パネル7の駆動タイミングに合わせてメモリインタフェース12から画像調整部13へ画像データ出力を行うようにタイミングを管理する。
画像調整部13では、コントラスト、ブライトやガンマ調整等の各種の画質調整を行う。設定値の調整は、例えばOSDメニューからユーザーによって行われる。画像調整部13で各種画像調整を施された画像データは、D/Aコンバーター6に入力される。D/Aコンバーター6では、受け取ったデジタル画像データを液晶パネル7へ与えるべき適正なアナログ電圧に変換する。同時に信号処理部1からは画像データの他、液晶パネル7を適切に駆動するための各種タイミングパルスを生成して液晶パネル7へ出力している。そして、液晶パネル7にはアナログ画像信号と駆動パルスが入力されて、液晶パネル7上に画像が形成される。その画像は、拡大投影されてリアプロジェクションディスプレイの画面上に表示される。
以上に述べた処理によって、追い越しの発生しない2画面表示が実現できる。
<実施の形態2>
本発明の実施の形態2として、ソフトウェアによる処理を行う例についてフローチャートを用いて説明する。
本発明の実施の形態2として、ソフトウェアによる処理を行う例についてフローチャートを用いて説明する。
構成は前記実施の形態1と同様である。図1の信号処理部1内部のシステムコントロールインタフェース15は、マイクロコントロールユニットを内蔵しており、ソフトウェア処理によって信号処理部1内部の制御及びディスプレイの全般的な制御を行うシステムコントロール部2とのインタフェースを行っている。
外部の2台のパーソナルコンピュータからの出力画像が、それぞれ画像A及び画像Bとして接続されており、それぞれA/Dコンバーター4及びA/Dコンバーター5に入力される。各A/Dコンバーターによりデジタル信号に変換されたデジタル画像信号は、信号処理部1内のスイッチ8及びスイッチ9に入力される。システムコントロール部2は、ユーザーの設定等により2画面表示の要求を受けると、システムコントロールインタフェース15に対し2画面表示開始コマンド、親画面と子画面の選択、子画面の位置及びサイズを送信する。ここでは、画像Aを親画面、画像Bを子画面として指定したものとする。このとき、システムコントロールインタフェース15が行う2画面表示処理のフローチャートを図4に示し、処理の手順を説明する。
システムコントロールインタフェース15は、先ずS402で、受信した子画面の位置及びサイズを基にしてSDRAM3の親画像領域中の子画面の位置に対応するアドレス部分を子画面領域に設定し、又、画像領域以外の空き領域に入力画像から子画面を生成し一時的に保存するための子画面用バッファ領域を設定する。図3に示したSDRAM3内部のアドレスの概念図のように、親画面領域の一部に子画面領域が設定され、又、画像領域外に子画面用バッファ領域が設定される。
次に、S403で、スイッチ8及びスイッチ9の選択状態を指示する。画像Aを親画面、画像Bを子画面に設定されたから、スイッチ8は画像Aを選択し、スイッチ9は画像Bを選択するように設定する。
信号処理部1は、画像A及びBの水平同期信号、垂直同期信号の周波数及び極性、画像信号の入力レベルを検査することで、各画像の解像度及び有効画像範囲を判定している。システムコントロールインタフェース15は、S404で、判定結果からタイミング制御部14に対して各画像の取り込み周波数や位置、子画面のサンプリングタイミング等の設定を行う。
次に、システムコントロールインタフェース15は、S405で、子画面のサイズから、子画面用バッファ領域から子画面領域へのデータコピーに必要となる時間を算出する。
データのコピーは、SDRAM3内部の子画面用バッファ領域のデータを読み出して一旦メモリインタフェース12内部のFIFOに書き込んだ後、FIFOからSDRAM3内部の子画面領域に書き込むという手順となる。ここで、子画面のサイズを横200画素、縦150画素、メモリの読み出し及び書き込み速度が200MHzであるとすると、データコピーに必要となる時間は、
200×150/200×2≒300[μS] …(7)
となる。
200×150/200×2≒300[μS] …(7)
となる。
次に、システムコントロールインタフェース15は、S406へ進み、子画面用バッファ領域内に子画面画像が完成するまで時間待ちを行う。
画像Aの解像度は、横1024画素、縦768画素で、画素周波数64MHzであるとする。タイミング制御部14は画像Aの有効画素範囲のとき、スイッチ8から入力される信号、つまり画像Aのデータをスイッチ11の出力とし、画像Aのデータをメモリインタフェース12に入力する。
図2に示すように、画像Aの各ラインのデータが入力されると、メモリインタフェース12に備えられたFIFOにデータを書き込んでいき、図2中のライン1書き込みの部分で、今度はFIFOからデータを読み出してSDRAM3に保存する。画像Aの1画面分のデータを一旦SDRAM3へ書き込み、その後、SDRAM3から読み出すという処理を時間分割しながら行うために、入力画像データを画素周波数64MHzでFIFOへ書き込んだ後、その2倍の速度である128MHzの速度でFIFOからSDRAM3へのデータ転送を行うという処理を行っている。このとき、タイミング制御部14はSDRAM3の領域のうち子画面となる領域に対してはSDRAM3の書き込みを禁止し、SDRAM3内の子画面領域が上書きされることを防止する。
次に、スイッチ9から出力される画像Bのデータはラインメモリ10に保存される。このとき、タイミング制御部14によりラインメモリ10への書き込みを制御することで子画面の生成に必要なデータのみ保存を行う。ここでは、画像Bが横方向に640画素、縦方向に480画素から成る画像であって、又、子画面のサイズが横方向200画素、縦方向150画素であるものとする。すると、画像Bを子画面に変換するためには200/640に縮小することが必要である。
タイミング制御部14は、スイッチ9からの画像Bのデータを200/640=5/16の比率でサンプリングを行うようにラインメモリ10の制御を行う。つまり、水平方向は16画素から5画素、垂直方向は16ラインから5ラインのサンプリングを行う。ラインメモリ10に子画面1ライン分のデータが書き込まれると、次の画像Aのブランキング期間にラインメモリ10からSDRAM3の子画面用データを一時保存するための子画面用バッファ領域に書き込む。
以上の処理を繰り返し、図2に示すように、ラインnにおいて子画面用バッファに画像Bの1画面分のデータが揃ったとする。このとき、タイミング制御部14は、子画面用バッファ領域の画像の完成をシステムコントロールインタフェース15に対して通知する。
システムコントロールインタフェース15は、子画面用バッファ画像の完成を検出するとS407に進み、タイミング制御部14に対して子画面の取り込みを禁止する設定を行う。
次に、S408で、子画面用バッファ領域から子画面領域へのデータコピーの実行時に、SDRAM3からの出力画像データの読み出しに対してデータコピーによる追い越しが発生するかどうかを判定する。画像Aのブランキング期間の時間である5μSのうち、データコピーに利用できる有効な時間を4.5μSとすると、データコピーに必要となるライン数は、
300÷4.5≒67[ライン] …(8)
となる。
300÷4.5≒67[ライン] …(8)
となる。
又、画像Aの垂直ブランキング期間は全てデータコピーに利用できるとする。画像Aの垂直ブランキング期間は27ライン、1ラインの時間は約21μSである。垂直ブランキング期間のトータル時間は、
27×21=567[μS] …(9)
である。
27×21=567[μS] …(9)
である。
一方、データコピーに必要となる時間は式(7)のように300μSであるから、1回の垂直ブランキング期間があれば、データコピーは必ず完了する。
子画面の画面上における縦方向の開始座標および終了座標をそれぞれYS、YE[ライン]とすると、現在読み出しているラインnがYSより後で、且つ、データコピー完了時に読み出すラインであるn+104がYEより前であると、SDRAM3からの出力画像データの読み出しに対して、子画面用バッファ領域から子画面領域へのデータコピーによる追い越しが発生する。即ち、
n>YS 且つ n+67<YE …(10)
が成り立つとき、画像の追い越しが発生する。システムコントロールインタフェース15は式(10)を用いて追い越し判定を行う。一例として、
n=410
YS=400
YE=549 …(11)
であったものとする。
n>YS 且つ n+67<YE …(10)
が成り立つとき、画像の追い越しが発生する。システムコントロールインタフェース15は式(10)を用いて追い越し判定を行う。一例として、
n=410
YS=400
YE=549 …(11)
であったものとする。
式(11)は式(10)を満たすから追い越しが発生する。この場合には、式(10)を満たさなくなるラインまで時間待ちを行う。ラインn=482で、式(10)は成立しなくなる。ここで、システムコントロールインタフェース15は、時間待ちを終了してS409へ進み、タイミング制御部14に対してデータコピーの開始を指示し、次にS410でデータコピーの完了まで時間待ちを行う。
ライン549の時点でデータコピーが完了すると、タイミング制御部14は、システムコントロールインタフェース15へデータコピー完了の通知を行う。
システムコントロールインタフェース15は、データコピー完了を検知するとS411へ進み、タイミング制御部14に対して次の子画面の取り込み再開を指示する。
又、システムコントロールインタフェース15は、システムコントロール部2から2画面表示終了の指示を受信した場合、子画面の取り込みの終了、子画面領域の解除、子画面用バッファ領域の開放等の設定を行って2画面表示処理を終了する。
1 信号処理部
2 システムコントロール部
3 SDRAM
4 A/Dコンバーター
5 A/Dコンバーター
6 D/Aコンバーター
7 液晶パネル
8 スイッチ
9 スイッチ
10 ラインメモリ
11 スイッチ
12 メモリインタフェース
13 画像調整部
14 タイミング制御部
2 システムコントロール部
3 SDRAM
4 A/Dコンバーター
5 A/Dコンバーター
6 D/Aコンバーター
7 液晶パネル
8 スイッチ
9 スイッチ
10 ラインメモリ
11 スイッチ
12 メモリインタフェース
13 画像調整部
14 タイミング制御部
Claims (4)
- 第1の画像と第2の画像を入力して何れか一方を選択して出力する第1の選択手段及び第2の選択手段と、表示装置の画面上に表示する画像を保存するための画像メモリと、前記第2の選択手段の出力画像を保存するためのラインメモリとを備え、前記第1の画像と前記第2の画像を画面上に重ね合わせて表示する多画面表示を行う表示装置において、
前記第1の選択手段の出力画像を前記画像メモリの第1の領域に保存し、前記第2の選択手段の出力画像を縮小して前記ラインメモリに保存し、
前記第2の選択手段の出力画像1ライン分のデータ保存が完了したとき、次の前記第1の選択手段の出力画像の水平ブランキング期間に前記ラインメモリに保存されたデータを前記画像メモリの第2の領域に書き込み、
前記画像メモリの第2の領域に前記第2の選択手段の出力画像の1フレーム分のデータの書き込みが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを停止し、前記画像メモリからの画像出力に対する、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行い、
追い越しが発生する場合は、追い越しが発生しなくなる時点まで時間待ちを行い、追い越しが発生しない場合は、前記第1の選択手段の出力画像の水平ブランキング期間に前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーを実行し、
データのコピーが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを開始することを特徴とする表示装置。 - 前記画像メモリから読み出しを行っているラインをN、子画面の縦方向の開始座標をYS、終了座標をYE、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーに必要となるライン数をMとすると、前記追い越し発生の判定は、
N>YS 且つ N+M<YE
が成り立つ場合に追い越しが発生すると判定することを特徴とする請求項1記載の表示装置。 - 第1の画像と第2の画像を入力して何れか一方を選択して出力する第1の選択手段及び第2の選択手段と、表示装置の画面上に表示する画像を保存するための画像メモリと、前記第2の選択手段の出力画像を保存するためのラインメモリとを備え、前記第1の画像と前記第2の画像を画面上に重ね合わせて表示する多画面表示を行う表示方法であって、
前記第1の選択手段の出力画像を保存するための前記画像メモリの第1の領域と、前記第1の領域内の子画面領域及び前記第2の選択手段の出力画像を縮小して保存するための前記画像メモリの第2の領域を設定するステップと、
前記第1の選択手段及び前記第2の選択手段の選択状態を設定するステップと、
前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーに必要となる時間を算出するステップと、
前記画像メモリの第2の領域に前記第2の選択手段の出力画像の1フレーム分のデータの書き込み完了を検出するステップと、
書き込み完了を検出したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを停止するステップと、
前記画像メモリからの画像出力に対する、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーの追い越し発生の判定を行い、追い越しが発生する場合は追い越しが発生しなくなる時点まで時間待ちを行うステップと、
追い越しが発生しない場合は、前記第1の選択手段の出力画像の水平ブランキング期間に前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーを実行するステップと、
データのコピーが完了したとき、前記ラインメモリから前記画像メモリの第2の領域への書き込みを再開するステップとを有することを特徴とする表示方法。 - 前記画像メモリから読み出しを行っているラインをN、子画面の縦方向の開始座標をYS、終了座標をYE、前記画像メモリの第2の領域から前記画像メモリの第1の領域内の子画面領域へのデータのコピーに必要となるライン数をMとすると、前記追い越し発生の判定は、
N>YS 且つ N+M<YE
が成り立つ場合に追い越しが発生すると判定することを特徴とする請求項3記載の表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323327A JP2006135719A (ja) | 2004-11-08 | 2004-11-08 | 表示装置及び表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323327A JP2006135719A (ja) | 2004-11-08 | 2004-11-08 | 表示装置及び表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006135719A true JP2006135719A (ja) | 2006-05-25 |
Family
ID=36728831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004323327A Withdrawn JP2006135719A (ja) | 2004-11-08 | 2004-11-08 | 表示装置及び表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006135719A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042466A (ja) * | 2006-08-04 | 2008-02-21 | Sharp Corp | 子画面表示装置 |
-
2004
- 2004-11-08 JP JP2004323327A patent/JP2006135719A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042466A (ja) * | 2006-08-04 | 2008-02-21 | Sharp Corp | 子画面表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10104296B2 (en) | Image-displaying device and display control circuit | |
US8026919B2 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
KR100642505B1 (ko) | 멀티스크린 디스플레이 시스템 및 그 제어방법 | |
JP2006135719A (ja) | 表示装置及び表示方法 | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
US8531350B2 (en) | Display control apparatus, and setting method and program for display control apparatus | |
JP2011259107A (ja) | 投影装置及びその制御方法 | |
JP2007251723A (ja) | 投写型映像表示装置 | |
JP2001136412A (ja) | 複数映像表示装置のガンマ補正回路 | |
JP2004184457A (ja) | 画像処理装置及び画像表示装置 | |
JP4211572B2 (ja) | 撮像装置 | |
JP4525382B2 (ja) | 表示装置及び撮像装置 | |
JPH1188806A (ja) | 書画用カメラ付き液晶プロジェクタ | |
JP3037193B2 (ja) | 映像信号処理装置 | |
JP2005258237A (ja) | 書画カメラ付き液晶プロジェクタの走査変換回路 | |
JPH11225306A (ja) | 画像処理装置及びコンピュータ読み取り可能な記憶媒体 | |
JP2003101890A (ja) | 画像撮像装置 | |
JP4419506B2 (ja) | 撮像装置 | |
JP2004289204A (ja) | 画像処理装置および方法、記録媒体、並びにプログラム | |
JP2006071912A (ja) | 画像出力装置及び画像表示装置 | |
JP2000244895A (ja) | 監視用カメラシステム | |
JP2000270270A (ja) | 欠陥画素データ作成装置および方法 | |
JPH08111795A (ja) | 液晶表示装置付きビデオカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |