JP2006094461A - 積層型バルントランス - Google Patents

積層型バルントランス Download PDF

Info

Publication number
JP2006094461A
JP2006094461A JP2005069220A JP2005069220A JP2006094461A JP 2006094461 A JP2006094461 A JP 2006094461A JP 2005069220 A JP2005069220 A JP 2005069220A JP 2005069220 A JP2005069220 A JP 2005069220A JP 2006094461 A JP2006094461 A JP 2006094461A
Authority
JP
Japan
Prior art keywords
electrode
strip line
external electrode
balun transformer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005069220A
Other languages
English (en)
Other versions
JP4034787B2 (ja
Inventor
Byoung Hwa Lee
炳 華 李
Dong-Seok Park
東 錫 朴
Min Cheol Park
▲民▼ 哲 朴
Sang Soo Park
祥 秀 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006094461A publication Critical patent/JP2006094461A/ja
Application granted granted Critical
Publication of JP4034787B2 publication Critical patent/JP4034787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

【課題】本発明は通過帯域における挿入損失特性を改善させながら、より小型化させられる積層型バルントランスに関するものである。
【解決手段】第1、第3ストリップラインをカップラーで結合し、第2、第4ストリップラインをカップラーで結合し、第3、4ストリップラインから位相が互いに逆になる第1、2平衡信号を引き出すバルントランスを積層型で具現するに、上記第3、第4ストリップラインの中間位置に導電性の無接地電極を形成し、上記第3、第4ストリップラインの磁気的結合による上記無接地電極がグラウンドを形成し、動作帯域における挿入損失を改善し、上記第1〜第4ストリップラインの上下部に位置し外部との電磁気的遮蔽を具現する接地電極中、下部面の内部接地電極を別途に形成せず実装面のグラウンドパターンを利用しインピーダンス具現及び遮蔽機能を具現し、特性の低下無く素子の厚さを減少させる。
【選択図】図6

Description

本発明は積層型バルントランスに関するもので、より詳しくは通過帯域における挿入損失特性を改善しながら、より小型化できる積層型バルントランスに関する。
バルントランスのバルン(balun)はBalance to Unbalanceの略として、上記素子は平衡信号(balanced signal)を不平衡信号(unbalanced signal)に変換したり、逆に不平衡信号を平衡信号に変換する回路または構造物から成る素子をいう。これは、例えば混合器(mixer)、増幅器(amplifier)などのような平衡入出力端を具備した素子とアンテナのような不平衡入出力端を有する素子とを連結する場合、上記平衡信号と不平衡信号間の変換を行うために必要となる。
こうしたバルントランスはR、L、C素子のような集中定数素子(lumped element)の組合により具現されることもでき、あるいはマイクロストリップ、ストリップライン、伝送線路(transmission line)などのような分布定数素子(Distributed element)で具現されることもでき、最近には上記バルントランスが主に利用される無線通信製品の小型化が要求されながら、素子の寸法を縮減できるようLTCCなどの工法を適用した積層型バルントランスが広く使用されている。
図1はMarchandが提案した一般的なバルントランスの基本構成を示した等価回路図として、バルントランスはλ/4(ここで、λは「1/fc(fcは入出力信号の中心周波数)」である)長さを有する4個の導電性の信号ライン(14〜17)(以下、第1〜第4ラインという)から成るが、所定周波数の不平衡信号が入力または出力される不平衡ポート(11)に第1ライン(14)を連結し、上記第1ライン(14)の他端に第2ライン(15)を連結した後、上記第2ライン(15)の他端はオープンさせる。そして、各々一端が接地された第3ライン(16)と第4ライン(17)を各々上記第1ライン(14)と第2ライン(15)と電気的カップリングを形成するよう平行に配し、上記第3、4ライン(16、17)の他端を平衡信号が入力または出力される平衡ポート(12、13)に連結する。
上記構成において、第1ライン(14)と第3ライン(16)、第2ライン(15)と第4ライン(17)が各々一つのカップラー(coupler)を構成する。これにより、上記不平衡ポート(11)へ所定周波数の不平衡信号を印加すると、各ライン(14〜17)間に電磁気的結合が発生し、平衡ポート(12、13)を通して上記入力された不平衡信号と同一周波数の大きさが等しく180度の位相差を有する平衡信号が出力される。 逆に、大きさが等しく180度の位相差を有する所定周波数の平衡信号を平衡ポート(12、13)に印加すると、不平衡ポート(11)から平衡信号と同一周波数の不平衡信号が出力される。
こうした等価回路を有する従来の積層型バルントランスは図2の ような外形と図3に示した内部構造で具現されていた。
即ち、従来の積層型バルントランス(20)は直方体形状から成る誘電体ブロック(21)と、上記誘電体ブロック(21)の対向する両側面上に各々形成され、不平衡端子、平衡端子、接地端子などに各々設定される多数の外部電極(23〜28)から成る。上記例の場合、外部電極(23)は非接続用(non connection)、外部電極(24、27)は接地用、外部電極(25、28)は平衡信号の入出力用、外部電極(26)は不平衡信号の入出力用に設定される。
そして、上記誘電体ブロック(21)は多数の誘電体シートを多層でLTCC工法などにより積層形成したものであって、上記積層された多数の誘電体シートには、上部から下部方向の順で上記接地用外部電極(24、27)に連結された第1接地電極(30)、一端が上記不平衡信号用外部電極(26)に連結されるλ/4長さの第1ストリップライン(32)と、上記第1ストリップライン(32)と平行に形成され両端が各々平衡信号用外部電極(25)と接地用外部電極(27)に連結されるλ/4長さの第3ストリップライン(33)と、上記接地用外部電極(24、27)に連結された第2接地電極(35)と、一端が外部電極(23)を通して上記第1ストリップライン(32)と連結され他端はオープンされたλ/4長さの第2ストリップライン(37)と、上記第2ストリップライン(37)と対称になるよう配され両端が接地用外部電極(27)と平衡信号用外部電極(28)に各々連結される第4ストリップライン(38)と、上記接地用外部電極(24、27)に連結される第3接地電極(40)とが形成される。
上記未説明符合31、34、36、39 は上記第1〜第4ストリップライン(32、33、37、38)を各々の外部電極(23〜28)に連結するためのリード電極である。
以上のように、積層型バルントランスは4個のλ/4のストリップラインを垂直方向に積層することにより小型化を図っているが、最近超小型のバルントランス素子に対するニーズが増加するにつれて、バルントランスの基本特性を維持または改善しながら素子をより小型化するため様々な研究が行われている。
本発明は上述した従来の問題点を解決するために提案されたものであって、その目的は通過帯域における挿入損失特性を改善しながら、より小型化できる積層型バルントランスを提供するものである。
上述した目的を成し遂げるための構成手段として、本発明は多数の誘電体シートが積層された誘電体ブロックと、上記誘電体ブロックの外側面に接地用、不平衡信号用、第1、2平衡信号用、及び非接続用の多数の外部電極を具備し、平衡信号を不平衡信号に相互変換するバルントランスにおいて、上記誘電体ブロックの上部面から所定距離の内部面に形成され上記接地用外部電極と連結される内部接地電極と、上記内部接地電極の下層に位置し一方の端部が上記不平衡信号用外部電極に連結される第1ストリップラインと、上記接地電極の下層に位置し上記第1ストリップラインの残りの端部にその一端が連結され他方の端部はオープン状態で形成された第2ストリップラインと、上記内部接地電極の下層に上記第1ストリップラインと平行に形成され一方の端部は上記接地用外部電極に連結され他方の端部は上記第1平衡信号用外部電極に連結される第3ストリップラインと、上記内部接地電極の下層に上記第2ストリップラインと平行に形成され、一方の端部は接地用外部電極に連結され他方の端部は上記第2平衡信号用外部電極に連結される第4ストリップラインとを具備し、上記誘電体ブロックの下部面は基板のグラウンドパターン上に実装することを特徴とする。
さらに、本発明による積層型バルントランスにおいて、上記第1ストリップラインと第2ストリップラインが同一層上に形成され、第3ストリップラインと第4ストリップラインが上記第1、2ストリップラインの上層または下層の同一平面状に形成されることができる。
さらに、本発明による積層型バルントランスにおいて、上記第1〜第4ストリップラインは螺旋状あるいはメアンダーライン状に形成し、素子の寸法を縮減することができる。
さらに、本発明による積層型バルントランスにおいて、上記第1ストリップラインないし第4ストリップラインは誘電体ブロック内部の相異する層に各々形成することができ、この際上記相互平行な第1、3ストリップラインと、第2、4ストリップラインの間を電気的に遮蔽するよう、上記第1、3ストリップラインと第2、4ストリップラインの中間層に導電性金属物質で形成される無接地電極をさらに含むことが好ましい。
さらに、上記目的を成し遂げるための他の構成手段として、本発明は多数の誘電体シートが積層された誘電体ブロックと、上記誘電体ブロックの外側面に接地用、不平衡信号用、第1、2平衡信号用、及び非接続用の多数の外部電極を具備する積層型バルントランスにおいて、上記誘電体ブロックの上部表面から所定間隔下方に位置した下部層上に上記接地用外部電極に連結され上部方向への電気的結合を遮蔽するよう形成された内部接地電極と、上記内部接地電極の下部層に両端が上記非接続用外部電極と不平衡信号用外部電極に各々連結されるよう形成される第1ストリップラインと、上記内部接地電極の下部方向の第1ストリップラインの上部あるいは下部に隣接した層上に上記第1ストリップラインと平行し、両端部が上記接地用外部電極と第1平衡信号用外部電極に各々連結されるよう形成される第3ストリップラインと、上記誘電体ブロックの内部接地電極下部の所定の層上に一端は上記非接続用外部電極に連結され他端はオープン状態となるよう形成された第2ストリップラインと、上記誘電体ブロックの内部接地電極下部に位置し上記第2ストリップラインに隣接した所定の層上に上記第2ストリップラインと平行しその両端が接地用外部電極と第2平衡信号用外部電極に各々連結されるよう形成される第4ストリップラインと、上記第1、2ストリップラインと第2、4ストリップライン間の電気的結合を遮蔽するようその間の所定誘電体シート上に形成される無接地電極を含んで成る。
さらに、上記本発明の積層型バルントランスにおいて、上記誘電体ブロックの内部所定層に一方の端部が上記非接続用外部電極に連結され他方の端部はバイヤホールを通して上記第1ストリップラインの一方の端部まで電気的に連結されるよう形成され、上記第1ストリップラインを非接続用外部電極に連結される第1リード電極と、上記誘電体ブロックの内部所定層に一方の端部は上記第3ストリップラインにバイヤホールを通して電気的に連結され、他方の端部は上記平衡信号用外部電極に連結されるよう形成され、上記第3ストリップラインを平衡信号用外部電極に電気的に連結する第2リード電極と、上記誘電体ブロックの内部所定層に一方の端部はバイヤホールを通して上記第2ストリップラインに電気的に連結され他方の端部は上記平衡信号用外部電極に連結されるよう形成され、上記第2ストリップラインを非接続用外部電極に連結させる第3リード電極と、上記誘電体ブロックの内部所定層に一方の端部はバイヤホールを通して第4ストリップラインに電気的に連結され他方の端部は上記第2平衡信号用外部電極に連結されるよう形成され、上記第4ストリップラインを第2平衡信号用外部電極に連結させる第4リード電極とをさらに含む。
さらに、本発明の積層型バルントランスは所定基板のグラウンドパターン上に上記誘電体ブロックの下部面がボンディングされ、上記基板のグラウンドパターンを下部接地電極に利用することを特徴とする。
上述したように、本発明の積層型バルントランスは積層数や工程数の増加無しで動作特性、とりわけ挿入損失を改善でき、さらに特性の低下無しで素子の厚さを減らす効果を奏する。
以下、本発明の好ましき実施例を添付した図を参照しながら詳しく説明する。下記説明及び添付の図において本発明の旨を不要に曇らしかねない公知の機能及び構成に対する詳細な説明は省くことにする。
上述したように、本発明は積層型バルントランスにおいて、信号ラインの連結構造または配置の変更に特徴があるものではなく、上記信号ライン間の遮蔽及びインピーダンスマッチングのために形成される接地電極の変形により素子の寸法の縮減と共に特性改善効果を図るものであって、その基本的な等価回路は上記図1に示すように具現することもでき、従来に周知される他回路構成で連結することもできる。
以下の実施例においては、上記図1に示したような等価回路で表されるバルントランスを例に挙げる。
図4は本発明による積層型バルントランスの外形を示した斜視図である。
上記図4に示したように、本発明の積層型バルントランス(40)は多数の誘電体シートをLTCC工法で積層して成る直方体状の誘電体ブロック(41)と、上記誘電体ブロック(41)の対向する両側面上に形成され接地、不平衡信号の入出力、平衡信号の入出力などのために設定された多数の外部電極(42〜47)とで成る。こうした外部形態は一般の積層型バルントランスと同一な構造である。したがって、本発明の積層型バルントランスは外部電極の増加あるいは配置や構造の変更無く、一般に利用される積層型バルントランスと同一な外形から成ることで、設計及び配置の面において使用者の便宜を図れる。 上記実施例において、外部電極(42)は非接続(non-connected)用、外部電極(43、46)は接地用、外部電極(44、47)は第1、2平衡信号の入出力用、外部電極(45)は不平衡信号の入出力用に設定する。
次に、図5及び図6は本発明による積層型バルントランスの実施形態を具体的に示した分解斜視図である。
先ず、本発明による積層型バルントランスの第1実施形態は4個のλ/4ストリップラインを積層形成する際、カップラーを成す両ストリップライン対の間に、電気的遮蔽のために無接地電極パターンを形成する方式で具現される。
図5を参照しながらより具体的に説明すると、本発明の第1実施形態による積層型バルントランス(50)は上部から下部方向の順で下記のような導電性パターンを具備する。
積層型バルントランス(50)の上部層に該当する第1層の誘電体シートには如何なる導電性パターンも形成されない。
次いで、その下部に位置した第2層の誘電体シートには上記接地用外部電極(43、46)に連結され、直方形状から成り上部方向へ電気的遮蔽及びインピーダンスの基準線を提供する第1接地電極(51)が形成される。
次いで、その下部に位置する第3層の誘電体シートには、一方の端部が上記非接続用外部電極(42)に連結され他方の端部には電気的連結のためのバイヤホール(52a)が形成された第1リード電極(52)が形成される。
第4層の誘電体シートには、上記第1リード電極(52)のバイヤホール(52a)に一方の端部が接続され他方の端部は上記不平衡信号用外部電極(45)に連結される螺旋状あるいはメアンダーライン形態から成る第1ストリップライン(53)が印刷される。
さらに、第5層の誘電体シートには上記第1ストリップライン(53)と平行に螺旋状あるいはメアンダーライン形状から成り一方の端部が上記接地用外部電極(46)に連結され他方の端部には下部層に連結されるバイヤホール(54a)が形成された第3ストリップライン(54)が形成される。
次に、第6層の誘電体シートには上記バイヤホール(54a)にその一方の端部が接し、他方の端部は平衡信号用外部電極(44)に連結されるよう形成され、上記第3ストリップライン(54)の他端を平衡信号用外部電極(44)に電気的に連結する第2リード電極(55)が形成される。
第7層の誘電体シートには上記第1、3ストリップライン(53、54)と下部層との電気的遮蔽を行うよう誘電体シートの全表面をカバーする直方形状から成る無接地電極(56)が形成される。
第8層の誘電体シートには一方の端部に下部層と連結されるバイヤホール(57a)が形成され、他方の端部は上記平衡信号用外部電極(47)に連結される第3リード電極(57)が形成され、第9層の誘電体シートには一方の端部が上記バイヤホール(57a)と接続され他方の端部は接地用外部電極(46)に連結される螺旋またはメアンダーライン形態の第4ストリップライン(58)が形成され、その下部の第10層には一方の端部にバイヤホール(59a)が形成され他方の端部はオープン状態で上記第4ストリップライン(58)と平行な螺旋状あるいはメアンダーライン形態から成る第2ストリップライン(59)が形成され、その下部の第11層誘電体シートには上記第2ストリップライン(59)のバイヤホール(59a)に一方の端部が接し、他方の端部は上記非接続用外部電極(42)に連結される第4リード電極(60)が形成され、その下部の第12層誘電体シートには上記接地用外部電極(43、46)に接続される直方形状の第3接地電極(61)が形成され、第13層には導電性パターンが形成されない誘電体シートが配される。
上記構成された積層型バルントランスにおいて、第1ストリップライン(53)は図1に示す等価回路の符合14の信号ライン、第2ストリップライン(59)は符合15の信号ライン、第3ストリップライン(54)は符合16の信号ライン、第4ストリップライン(58)は符合17の信号ラインに各々対応する。
したがって、上記説明したように、第1ストリップライン(53)と第3ストリップライン(54)、第2ストリップライン(59)と第4ストリップライン(58)が各々カップラーのように作用する。この際、上記無接地電極(56)は上記第1、3ストリップライン(53、54)によるカップラーと、上記第2、4ストリップライン(59、58)によるカップラー間の電磁気的結合を防止しようとその間を遮蔽する。同時に、第1接地電極(51)と第2接地電極(61)は各々誘電体ブロック(41)の上下部に位置して内部ストリップライン(53、54、58、59)が一定のインピーダンスで動作するようにする。
上記第1ストリップライン(53)と第3ストリップライン(54)は第1接地電極(51)と無接地電極(56)の 間に平行に配して、第2ストリップライン(59)と第4ストリップライン(58)は無接地電極(56)と第2接地電極(61)の間に平行に配する。この際、無接地電極(56)を挟んで第3ストリップライン(54)と第4ストリップライン(59)がその上下に配されなければならない。
こうして、上記無接地電極(56)は接地されてはいないが、上記位相が逆となる信号を発生させる第3ストリップライン(54)と第4ストリップライン(58)の中間位置に所定の導電性金属で形成されることにより、上記無接地電極(56)は0電位を有する。 したがって、上記無接地電極(56)は接地用外部電極(43、46)に連結させ強制的に0電位を形成しなくても、接地電極のように機能する。
同時に、上記無接地電極(56)を第3、4ストリップライン(54、58)の間に形成することにより、動作周波数帯域における挿入損失をより減少させられる。実際図3に示した従来の構造と対比してみると、0.5dB以上の挿入損失改善効果を奏した。
したがって、上記本発明による積層型バルントランスは工程数、または積層数を増加すること無く、バルントランスの動作特性を改善させられる。
さらに、本発明の第2実施形態は、上記誘電体ブロックの内部に形成された接地電極中下部、即ち実装方向に位置する接地電極を除去し、バルントランスの実装面に位置する基板のグラウンドパターンを上記第2接地電極(61)に代用することで、特性の低下なくバルントランスの厚さを減らせる効果を得ようとするものである。
図6は上記本発明の第2実施形態による積層型バルントランスを示した誘電体ブロックの分解斜視図である。
上記図6に示す積層型バルントランスは図5の実施形態に対比してみると、実装方向に対応する下部層に形成された第2接地電極(61)が除去された点を除いては、その他の構成は同一である。
より具体的に説明すれば、上記第2実施形態の積層型バルントランス(60)は上記接地用外部電極(43、46)に連結され直方形状で成り上部方向へ電気的遮蔽及びインピーダンスの基準線を提供する第1接地電極(51)と、その下部に位置し一方の端部が上記非接続用外部電極(42)に連結され他方の端部には電気的連結のためのバイヤホール(52a)が形成された第1リード電極(52)と、上記第1リード電極(52)のバイヤホール(52a)に一方の端部が接続され他方の端部は上記不平衡信号用外部電極(45)に連結される螺旋状あるいはメアンダーライン形態で成る第1ストリップライン(53)と、上記第1ストリップライン(53)と平行に螺旋状あるいはメアンダーライン形態で成り一方の端部が上記接地用外部電極(46)に連結され他方の端部には下部層へ連結されるバイヤホール(54a)が形成された第3ストリップライン(54)と、上記バイヤホール(54a)にその一方の端部が接し、残りの端部は平衡信号用外部電極(44)に連結されるよう形成され、上記第3ストリップライン(54)の他端を平衡信号用外部電極(44)に電気的に連結する第2リード電極(55)と、上記第3ストリップライン(54)の下部所定位置に該当する誘電体シートの全表面をカバーし外部電極(42〜47)とは連結されないよう形成された無接地電極(56)と、上記無接地電極(56)の下部方向に位置し一方の端部に下部層と連結されるバイヤホール(57a)が形成され、他方の端部は上記平衡信号用外部電極(47)に連結される第3リード電極(57)と、上記無接地電極(56)の所定間隔下方に位置し一方の端部が上記バイヤホール(57a)と接続され他方の端部は接地用外部電極(46)に連結される第4ストリップライン(58)と、一方の端部にバイヤホール(59a)が形成され他方の端部はオープン状態で上記上記第4ストリップライン(58)と平行な螺旋状あるいはメアンダーライン形態で成る第2ストリップライン(59)と、上記第2ストリップライン(59)のバイヤホール(59a)に一方の端部が接し、他方の端部は上記非接続用外部電極(42)に連結される第4リード電極(60)を具備する。
上記第2実施形態の積層型バルントランスは下部の第2接地電極(61)が除去されることにより、上記第2接地電極(61)から下部面までの高さに該当するだけの厚さが減少する。より具体的に、誘電体ブロック(41)内に導電性パターンを積層形成する際、上下に隣接した導電性パターン間には所定間隔が維持されなければならない。したがって、上記第2ストリップライン(59)と第2接地電極(61)間には所定間隔が必要で、第2接地電極(61)もやはり実装面から所定間隔離れなければならない。この際、上記第2接地電極(61)を除去することにより、上記第2接地電極(61)から誘電体ブロックの下部表面までの厚さが除去されるのである。
この際、上記誘電体ブロック(60)の下部面は実装面であって、所定印刷回路基板上にボンディングされるが、この際、通常の実装面にはグラウンドパターンが形成される。したがって、本発明による積層型バルントランスをそのまま所定回路基板の実装位置に装着する場合、該実装面のグラウンドパターンが接地電極として機能し、第2接地電極(61)無しでも一定のインピーダンス特性を示し、その結果、所定の動作特性が維持される。以上に説明したように、第2実施形態の積層型バルントランス(60)を基板に実装後、動作特性を測定したところ、従来に比して大差がなく、しかも図3の従来の構造に比して、0.5(dB)ほど挿入損失が改善された。
したがって、上記図6に示すように、積層型バルントランスを具現しても、動作特性の変化が無いことが分かる。
一方、上述した本発明の説明においては具体的な実施例に関して説明したが、上記に限らず様々な変形が本発明の範囲を外れることなく可能である。
一般的なバルントランスの等価回路図である。 従来の積層型バルントランスの外形図である。 図2に示した従来の積層型バルントランスの内部構造を示した分解斜視図である。 本発明による積層型バルントランスの外形を示した斜視図?である。 本発明による積層型バルントランスの第1実施形態を示した分解斜視図である。 本発明による積層型バルントランスの第3実施形態を示した分解斜視図である。
符号の説明
50、60 積層型バルントランス
51、61 第1、第2接地電極
56 無接地電極
52、55、57、60 第1〜第4リード電極
52a、54a、57a、59a バイヤホール
53、54、58、59 ストリップライン

Claims (10)

  1. 多数の誘電体シートが積層された誘電体ブロックと、上記誘電体ブロックの外側面に接地用、不平衡信号用、第1、2平衡信号用、及び非接続用の多数、外部電極を具備して、平衡信号を不平衡信号に相互変換するバルントランスにおいて、
    上記誘電体ブロックの上部面から所定距離の内部面に形成され上記接地用外部電極と連結される内部接地電極と、
    上記内部接地電極の下層に位置し一方の端部が上記不平衡信号用外部電極に連結される第1ストリップラインと、
    上記接地電極の下層に位置し上記第1ストリップラインの残りの端部にその一端が連結され他方の端部はオープン状態で形成された第2ストリップラインと、
    上記内部接地電極の下層に上記第1ストリップラインと平行に形成され一方の端部は上記接地用外部電極に連結され他方の端部は上記第1平衡信号用外部電極に連結される第3ストリップラインと、
    上記内部接地電極の下層に上記第2ストリップラインと平行に形成され、一方の端部は接地用外部電極に連結され他方の端部は上記第2平衡信号用外部電極に連結される第4ストリップラインとが誘電体ブロックの内部に所定間隔で積層されて成り、
    上記誘電体ブロックの下部面を基板のグラウンドパターン上に実装する形態で具現されることを特徴とする積層型バルントランス。
  2. 上記第1ストリップラインと第2ストリップラインが同一層上に形成され、第3ストリップラインと第4ストリップラインが上記第1、2ストリップラインの上層または下層の同一平面状に形成されることを特徴とする請求項1に記載の積層型バルントランス。
  3. 上記第1〜第4ストリップラインは螺旋状あるいはメアンダーライン状であることを特徴とする請求項1に記載の積層型バルントランス。
  4. 上記第1ストリップラインないし第4ストリップラインは誘電体ブロック内部の相異する層に各々形成されることを特徴とする請求項1に記載の積層型バルントランス。
  5. 上記第3ストリップラインと、第4ストリップラインの間を電気的に遮蔽するよう、上記第3ストリップラインと第4ストリップラインの中間層に導電性金属物質から成る無接地電極をさらに含むことを特徴とする請求項4に記載の積層型バルントランス。
  6. 上記第1ストリップラインと第2ストリップラインは上記非接続用外部電極を通して相互電気的に連結されることを特徴とする請求項4に記載の積層型バルントランス。
  7. 多数の誘電体シートが積層された誘電体ブロックと、上記誘電体ブロックの外側面に接地用、不平衡信号用、第1、2平衡信号用、及び非接続用の多数の外部電極を具備する積層型バルントランスにおいて、
    上記誘電体ブロックの上部表面から所定間隔下方に位置した下部層上の上記接地用外部電極に連結され上部方向への電気的結合を遮蔽するよう形成された内部接地電極と、
    上記内部接地電極の下部層に両端が上記非接続用外部電極と不平衡信号用外部電極に各々連結されるよう形成される第1ストリップラインと、
    上記内部接地電極の下部方向の第1ストリップラインの上部あるいは下部に隣接した層上に上記第1ストリップラインと平行し、両端部が上記接地用外部電極と第1平衡信号用外部電極に各々連結されるよう形成される第3ストリップラインと、
    上記誘電体ブロックの内部接地電極下部に位置しその両端が接地用外部電極と第2平衡信号用外部電極に各々連結されるよう形成される第4ストリップラインと、
    上記誘電体ブロックの内部接地電極下部の所定の層上に上記第4ストリップラインと平行し一端は上記非接続用外部電極に連結され他端はオープン状態となるよう形成された第2ストリップラインと、
    上記第3ストリップラインと第4ストリップラインとの中間層上に導電性金属物質で形成される無接地電極と、
    を含むことを特徴とする積層型バルントランス。
  8. 上記誘電体ブロックの内部所定層に一方の端部が上記非接続用外部電極に連結され他方の端部はバイヤホールを通して上記第1ストリップラインの一方の端部まで電気的に連結されるよう形成され、上記第1ストリップラインを非接続用外部電極に連結第1リード電極と、
    上記誘電体ブロックの内部所定層に一方の端部は上記第3ストリップラインにバイヤホールを通して電気的に連結され、他方の端部は上記平衡信号用外部電極に連結されるよう形成され、上記第3ストリップラインを平衡信号用外部電極に電気的に連結する第2リード電極と、
    上記誘電体ブロックの内部所定層に一方の端部はバイヤホールを通して第4ストリップラインに電気的に連結され他方の端部は上記第2平衡信号用外部電極に連結されるよう形成され、上記第4ストリップラインを第2平衡信号用外部電極に連結させる第3リード電極と、
    上記誘電体ブロックの内部所定層に一方の端部はバイヤホールを通して上記第2ストリップラインに電気的に連結され他方の端部は上記平衡信号用外部電極に連結されるよう形成され、該第2ストリップラインを非接続用外部電極に連結させる第4リード電極と、
    をさらに含むことを特徴とする請求項7に記載の積層型バルントランス。
  9. 上記第1ストリップラインないし第4ストリップラインは螺旋状あるいはメアンダーライン形態から成ることを特徴とする請求項7に記載の積層型バルントランス。
  10. 上記積層型バルントランスは、所定基板のグラウンドパターン上に上記誘電体ブロックの下部面が接するよう実装され、上記基板のグラウンドパターンを下部接地電極に用いることを特徴とする請求項7に記載の積層型バルントランス。
JP2005069220A 2004-09-23 2005-03-11 積層型バルントランス Expired - Fee Related JP4034787B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076302A KR100568312B1 (ko) 2004-09-23 2004-09-23 적층형 발룬 트랜스포머

Publications (2)

Publication Number Publication Date
JP2006094461A true JP2006094461A (ja) 2006-04-06
JP4034787B2 JP4034787B2 (ja) 2008-01-16

Family

ID=36073347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005069220A Expired - Fee Related JP4034787B2 (ja) 2004-09-23 2005-03-11 積層型バルントランス

Country Status (5)

Country Link
US (1) US7236064B2 (ja)
JP (1) JP4034787B2 (ja)
KR (1) KR100568312B1 (ja)
CN (1) CN100502144C (ja)
TW (1) TWI294719B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7434948B2 (ja) 2020-01-31 2024-02-21 Tdk株式会社 積層型バラン

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009650B1 (ko) * 2007-12-13 2011-01-19 주식회사 웰드라인 집약형 평면 트랜스포머
CN102290627B (zh) * 2011-06-17 2013-09-18 东南大学 一种叠层蜿蜒结构的宽带低损耗片上无源巴伦
KR101348267B1 (ko) * 2012-10-09 2014-01-09 주식회사 아이엠텍 초소형 cmos 전력 증폭기
WO2014139169A1 (en) * 2013-03-15 2014-09-18 Laird Technologies, Inc. Laminated high bias retention ferrite suppressors and methods of making the same
KR102203090B1 (ko) 2013-12-20 2021-01-14 주식회사 솔루엠 변압기 및 어댑터
CN104241753B (zh) * 2014-09-03 2017-01-25 华南理工大学 一种采用两路反相滤波电路的ltcc滤波巴伦
KR101590131B1 (ko) 2014-12-30 2016-02-01 삼성전기주식회사 변압기 및 어댑터
JP6885016B2 (ja) 2016-10-28 2021-06-09 Tdk株式会社 バラン
JP2018098701A (ja) * 2016-12-15 2018-06-21 Tdk株式会社 平衡不平衡変換器
KR102586887B1 (ko) * 2018-05-28 2023-10-06 삼성전기주식회사 코일 부품

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511645A (ja) 1991-06-28 1993-01-22 Canon Inc 画像形成装置
JPH0521986A (ja) 1991-07-11 1993-01-29 Matsushita Electric Ind Co Ltd テープフイーダの駆動装置
JPH05323101A (ja) 1992-05-22 1993-12-07 Kuraray Co Ltd 反射防止性を有する電磁波シールドフィルムおよびその製造方法
JPH0943285A (ja) 1995-07-26 1997-02-14 Aloka Co Ltd 振動容量型電位計の直交変換器
JPH11219824A (ja) 1998-02-03 1999-08-10 Ngk Spark Plug Co Ltd 表面実装型バラントランス
WO2001033631A1 (en) 1999-10-29 2001-05-10 Nikko Company Package for high-frequency device
JP2002190413A (ja) 2000-12-22 2002-07-05 Kyocera Corp 積層型バラントランス
JP3780414B2 (ja) 2001-04-19 2006-05-31 株式会社村田製作所 積層型バラントランス
JP3658350B2 (ja) * 2001-09-26 2005-06-08 Fdk株式会社 積層チップバラン素子の製造方法
JP2003198221A (ja) 2001-12-25 2003-07-11 Fdk Corp チップ型積層バラン素子
JP2004274715A (ja) * 2003-02-20 2004-09-30 Murata Mfg Co Ltd 平衡不平衡変換回路および積層型平衡不平衡変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7434948B2 (ja) 2020-01-31 2024-02-21 Tdk株式会社 積層型バラン

Also Published As

Publication number Publication date
KR100568312B1 (ko) 2006-04-05
TWI294719B (en) 2008-03-11
CN100502144C (zh) 2009-06-17
KR20060027505A (ko) 2006-03-28
JP4034787B2 (ja) 2008-01-16
US7236064B2 (en) 2007-06-26
CN1753245A (zh) 2006-03-29
TW200611491A (en) 2006-04-01
US20060061430A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4034787B2 (ja) 積層型バルントランス
JP3780414B2 (ja) 積層型バラントランス
JP4500840B2 (ja) 積層型バラン及び混成集積回路モジュール並びに積層基板
US6285273B1 (en) Laminated balun transformer
JP2006094462A (ja) 積層型バルントランス
US6628189B2 (en) Laminated balun transformer
WO2005076404A1 (ja) 平衡型分配器
JPH07106815A (ja) ストリップライン共振器
JPH0621701A (ja) 誘電体共振器を含むフィルタ装置
JP2002271111A (ja) 積層バラン素子
JP2004304615A (ja) 高周波複合部品
JPH11219824A (ja) 表面実装型バラントランス
KR100476561B1 (ko) 적층형 발룬 트랜스포머
US8324981B2 (en) Composite balun
JP2840814B2 (ja) チップ型トランス
JP2002329611A (ja) 積層型複合バラントランス
US20130069736A1 (en) Baluns with imaginary commond-mode impedance
JP4245265B2 (ja) 複数のフィルタを有する多層配線基板
US8497748B2 (en) Bandpass filter, wireless communication module and wireless communication device
JPH1197962A (ja) 高周波部品
JP2008289113A (ja) バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器
CN113285198B (zh) 层叠型平衡-不平衡转换器
JP2023147842A (ja) 積層型フィルタ装置
JP2003298317A (ja) 積層型共用器
JP2004328337A (ja) 複合フィルタ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees