JP2006093341A - 固体電解コンデンサ - Google Patents

固体電解コンデンサ Download PDF

Info

Publication number
JP2006093341A
JP2006093341A JP2004275765A JP2004275765A JP2006093341A JP 2006093341 A JP2006093341 A JP 2006093341A JP 2004275765 A JP2004275765 A JP 2004275765A JP 2004275765 A JP2004275765 A JP 2004275765A JP 2006093341 A JP2006093341 A JP 2006093341A
Authority
JP
Japan
Prior art keywords
anode
cathode
substrate
terminal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004275765A
Other languages
English (en)
Other versions
JP4854945B2 (ja
Inventor
Masaaki Kobayashi
正明 小林
Masaaki Togashi
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004275765A priority Critical patent/JP4854945B2/ja
Publication of JP2006093341A publication Critical patent/JP2006093341A/ja
Application granted granted Critical
Publication of JP4854945B2 publication Critical patent/JP4854945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 等価直列インダクタンスの低減化を図りつつ、多端子用のコンデンサ素子を別の端子型構造のものに適用することができる固体電解コンデンサを提供する。
【解決手段】 固体電解コンデンサ1は、コンデンサ素子2と基板3とを備えている。コンデンサ素子2は、アルミニウム基体8上に電解質層及び導電体層を積層して形成される陰極部5と、陰極部5を挟むように形成され、アルミニウム基体8の一部領域で形成される複数の陽極部6とを有している。基板3の上面3aには、所定方向に延在し各陽極部6と接続される陽極固定部15A,15Bを有する陽極配線パターン13と、陰極部5と接続される陰極配線パターン14とが設けられている。基板3の下面には、スルーホール20を介して陽極配線パターン13と接続される陽極端子パターンと、スルーホール21を介して陰極端子パターン19と接続される陰極端子パターンとが設けられている。
【選択図】 図1

Description

本発明は、複数の陽極部と陰極部とを有するコンデンサ素子を備えた固体電解コンデンサに関するものである。
従来の固体電解コンデンサとしては、例えば特許文献1に記載されているような多端子型コンデンサが知られている。この固体電解コンデンサは、コンデンサ素子に陰極端子を導電性接着剤で接続すると共に、コンデンサ素子から導出された陽極リードに陽極端子を溶接し、その状態で、陰極端子の陰極用外部端子部と陽極端子の陽極用外部端子部とが露出するようにコンデンサ素子を外装樹脂で絶縁外装したものである。
特開平7−45480号公報
しかしながら、上記従来技術の固体電解コンデンサは、外装樹脂から露出させた陰極用外部端子部及び陽極用外部端子部を折り曲げて形成されるので、これらの外部端子部が長くならざるを得ない。このため、固体電解コンデンサの電流経路が長くなるので、固体電解コンデンサの等価直列インダクタンス(ESL)が高くなる。
また、近年では、多端子型の固体電解コンデンサが数多く提案・開発されているが、2端子型の固体電解コンデンサに対応した設計を行っているユーザも未だに多く、この場合には多端子型の固体電解コンデンサが使用できなくなる。そのような事から、例えば既にある多端子用のコンデンサ素子を使って2端子型の固体電解コンデンサ等を構成することが強く望まれている。
本発明の目的は、等価直列インダクタンスの低減化を図りつつ、多端子用のコンデンサ素子を別の端子型構造のものに適用することができる固体電解コンデンサを提供することである。
本発明の固体電解コンデンサは、コンデンサ素子と、コンデンサ素子が載置される基板とを備え、コンデンサ素子は、弁金属基体の一部領域で形成される複数の陽極部と、弁金属基体における陽極部を除く領域の表面上に固体電解質層及び導電体層を積層して形成される陰極部とを有し、陽極部は、陰極部を挟むように陰極部の両側に形成されており、基板の一面には、所定方向に延在し陽極部と接続される2つの陽極固定部を有する陽極配線パターンと、2つの陽極固定部に挟まれる領域を有し、陰極部と接続される陰極配線パターンとが設けられ、基板の他面には、基板を貫通する陽極用スルーホールを介して陽極配線パターンと接続された陽極端子パターンと、基板を貫通する陰極用スルーホールを介して陰極配線パターンと接続された陰極端子パターンとが設けられていることを特徴とするものである。
このように本発明の固体電解コンデンサにおいては、コンデンサ素子は基板の一面に載置・固定される。基板の一面には、コンデンサ素子の陽極部及び陰極部と接続される陽極配線パターン及び陰極配線パターンが設けられ、基板の他面には、他の電子回路基板等に接続される陽極端子パターン及び陰極端子パターンが設けられている。陽極配線パターンと陽極端子パターンとは、基板を貫通する陽極用スルーホールを介して接続され、陰極配線パターンとは、基板を貫通する陰極用スルーホールを介して接続されている。これにより、外部端子部を折り曲げる必要があるリードフレームを使用する場合に比べて、コンデンサ素子から外部端子部(陽極端子パターン及び陰極端子パターン)までの距離が短くなる。従って、固体電解コンデンサの電流経路が短くなるので、固体電解コンデンサの等価直列インダクタンス(ESL)を低減することができる。また、陽極配線パターンの2つの陽極固定部は所定方向に延在しているので、例えば陰極部の両側に陽極部が複数ずつ形成されてなる多端子用のコンデンサ素子を使用する場合でも、全ての陽極部を陽極固定部に接続・固定することが可能である。従って、そのような多端子用のコンデンサ素子を使用しても、陽極端子パターンの数と陰極端子パターンの数との合計が2つである2端子型の固体電解コンデンサや、陽極端子パターンの数と陰極端子パターンの数との合計が3つである3端子型の固体電解コンデンサを構成することができる。
好ましくは、陽極配線パターンは、2つの陽極固定部同士をつなぐ配線接続部を更に有し、陽極用スルーホールは、陽極配線パターンにおける配線接続部を含む領域に形成されており、陽極端子パターン及び陰極端子パターンは、基板の他面に1つずつ設けられている。
これにより、2つ以上の陽極部を有する多端子用のコンデンサ素子を使って簡単かつ確実に2端子型の固体電解コンデンサを構成することができる。また、陽極配線パターンにおける配線接続部を含む領域に陽極用スルーホールを形成することにより、2つの陽極固定部に均等に効率良く電流を流すことができる。
このとき、陰極用スルーホールは、陰極配線パターンにおける配線接続部側の領域に形成されていることが好ましい。
この場合には、陽極固定部の延在方向に対して、陽極配線パターンを流れる電流の向きと陰極配線パターンを流れる電流の向きとが互いに逆になるため、陽極配線パターン及び陰極配線パターンを流れる電流によって形成される磁界を相殺させる効果が発生する。また、陽極用スルーホールを流れる電流の向きと陰極用スルーホールを流れる電流の向きとが基板の厚さ方向に対して逆向きとなるため、陽極用スルーホールと陰極用スルーホールとを近接させた場合には、陽極用スルーホール及び陰極用スルーホールを流れる電流によって形成される磁界を相殺させる効果も発生する。これにより、固体電解コンデンサの等価直列インダクタンス(ESL)を更に低減することができる。
また、好ましくは、陰極用スルーホールは、陰極配線パターンにおける陽極固定部の延在方向の一端側領域に形成された第1スルーホールと、陰極配線パターンにおける陽極固定部の延在方向の他端側領域に形成された第2スルーホールとを含み、陽極用スルーホールは、各陽極固定部における第1スルーホールと第2スルーホールとの間に挟まれた領域に形成されており、陽極端子パターンは、基板の他面に1つ設けられ、陰極端子パターンは、陽極端子パターンを挟むように基板の他面に2つ設けられている。
これにより、3つ以上の陽極部を有する多端子用のコンデンサ素子を使って簡単かつ確実に3端子型の固体電解コンデンサを構成することができる。また、基板は、2つの陰極端子パターンの間に陽極端子パターンが形成された3端子構造を有しているため、固体電解コンデンサを電子回路基板等に実装する際に、固体電解コンデンサの極性を誤って実装することが防止される。
また、陽極用スルーホールは、各陽極固定部に形成され、陰極用スルーホールは、陰極配線パターンにおける各陽極固定部に挟まれた領域に形成されており、陰極端子パターンは、基板の他面に1つ設けられ、陽極端子パターンは、陰極端子パターンを挟むように基板の他面に2つ設けられている構成であってもよい。
これにより、3つ以上の陽極部を有する多端子用のコンデンサ素子を使って簡単かつ確実に3端子型の固体電解コンデンサを構成することができる。また、基板は、2つの陽極端子パターンの間に陰極端子パターンが形成された3端子構造を有しているため、固体電解コンデンサを電子回路基板等に実装する際に、固体電解コンデンサの極性を誤って実装することが防止される。
本発明によれば、等価直列インダクタンス(ESL)の低減化が図られるため、固体電解コンデンサの低インピーダンス化を図ることができる。また、製造工程の大幅な変更を伴うことなく、多端子用のコンデンサ素子を2端子型の固体電解コンデンサ等に適用することができる。これにより、ユーザに対し、多端子型の固体電解コンデンサに対応させるべく設計変更を強要しなくて済む。
以下、本発明に係わる固体電解コンデンサの好適な実施形態について、図面を参照して詳細に説明する。
図1は、本発明に係わる固体電解コンデンサの第1の実施形態を示す斜視図である。同図において、本実施形態の固体電解コンデンサ1は、コンデンサ素子2と、このコンデンサ素子2が載置される矩形状の基板3と、コンデンサ素子2をモールドする樹脂モールド部4とを備えている。
コンデンサ素子2は、陰極部5と、この陰極部5を挟むように形成された4つの陽極部6と、陰極部5と各陽極部6との間に形成された4つの絶縁部7とを有している。陽極部6は、陰極部5の両側に2つずつ互い違いに配置されている。
図2は、コンデンサ素子2の一部構造を詳細に示した拡大断面図である。図1及び図2において、陽極部6は、箔状のアルミニウム基体8の一部領域で形成されている。アルミニウム基体8の表面は、表面積を増やすべく粗面化(拡面化)されている。また、アルミニウム基体8の表面には、化成処理(陽極酸化)によって絶縁性の酸化アルミニウム皮膜(誘電体層)9が形成されている。なお、陽極部6の厚さは、例えば90〜100μm程度であり、そのうち酸化アルミニウム皮膜9の厚さは、例えば数nm〜数十nm程度である。
化成処理されたアルミニウム基体8は、例えば打ち抜き加工によって、図1に示すようなコンデンサ素子形状となるように形成されている。具体的には、アルミニウム基体8は、長方形状の基体部の両側面から2対の突出部8aが延びるような形状を有している。各突出部8aにおける根元部を除く領域は、表面の粗面化構造が破壊されている。その粗面化破壊部分の一部には、コンデンサ素子2の絶縁部7を形成するエポキシ樹脂等が塗布されている。そして、各突出部8aにおける絶縁部7よりも先端側部分がコンデンサ素子2の陽極部6を形成している。
化成処理されたアルミニウム基体8における陽極部6及び絶縁層7を除く領域(陰極形成領域)の表面上には、導電性高分子化合物を含む固体電解質層10が形成されている。この固体電解質層10は、アルミニウム基体8の粗面化によって形成された微細穴8bに入り込むように形成されている。固体電解質層10は、例えばモノマーの状態で微細穴8bに含漬させた後、化学酸化重合または電解酸化重合して形成される。固体電解質層10上には、グラファイトペースト層11及び銀ペースト層12が順に形成されている。これらのペースト層11,12の形成は、例えばスクリーン印刷法、浸漬法(ディップ法)及びスプレー塗布法のいずれかによって行われる。これにより、コンデンサ素子2の陰極部5が形成される。陰極部5と陽極部6とは、絶縁部7によって電気的に絶縁されている。
このようなコンデンサ素子2が載置される基板3は、例えばエポキシ樹脂製のプリント基板である。図3は、基板3の上面(コンデンサ素子2が載置される面)側から基板3を見た時の図であり、図4は、基板3の下面(外部端子面)側から基板3を見た時の図であり、図5は図3のV−V線断面図である。
各図において、基板3の上面3aには、コンデンサ素子2の各陽極部6と電気的に接続される陽極配線パターン13と、コンデンサ素子2の陰極部5と電気的に接続される陰極配線パターン14とが設けられている。これらの配線パターン13,14は、例えば銅で形成されている。
陽極配線パターン13は、基板3の側面3b近傍から側面3cに向けて平行に延在する2つの陽極固定部15A,15Bと、基板3の側面3b側において陽極固定部15A,15B同士をつなぐ配線接続部16とを有している。陰極配線パターン14は、陽極固定部部15A,15Bに挟まれた領域を有している。
コンデンサ素子2の各陽極部6は、陽極固定部15A,15Bに接続・固定されている。これらの陽極固定部15A,15Bは、コンデンサ素子3の全ての陽極部6が接続可能となるような長さを有している。
また、コンデンサ素子2の陰極部5の最外層である銀ペースト層12と配線接続部16との電気的絶縁を確保すべく、配線接続部16上には、エポキシ樹脂等からなるレジスト層17が形成されている。これにより、陰極部5と陽極部6とのショートが防止される。なお、コンデンサ素子2の陰極部5が配線接続部16と重ならない場合には、特にレジスト層17を形成しなくても良い。
基板3の下面3dには、陽極端子パターン18と陰極端子パターン19とが1つずつ設けられている。これらの端子パターン18,19は、電子回路基板等(図示せず)に実装される部分であり、配線パターン13,14と同様の材料(銅等)で形成されている。陽極端子パターン18は、基板3の側面3b側において陽極固定部15A,15Bに垂直な方向に延在している。陰極端子パターン19は、基板3の側面3c側において陽極端子パターン18に対して平行に延在している。
また、基板3には、陽極配線パターン13と陽極端子パターン18とを電気的に接続する複数の陽極用スルーホール20と、陰極配線パターン14と陰極端子パターン19とを電気的に接続する複数の陰極用スルーホール21とが設けられている。これらのスルーホール20,21は、例えばドリル加工により基板3に貫通孔22を形成した後、その貫通孔22を形成する基板3の内壁面に金属メッキ23を施して形成される。陽極用スルーホール20は、陽極配線パターン13の配線接続部16に対応する基板3の側面3b側に並んで形成されている。陰極用スルーホール21は、配線接続部16の反対側である基板3の側面3c側に並んで形成されている。
以上のような固体電解コンデンサ1を作製する場合は、まず基板3の上面3aにコンデンサ素子2を載置し、コンデンサ素子2の各陽極部6を陽極配線パターン13に接続し、コンデンサ素子2の陰極部5を陰極配線パターン14に接続する。このとき、YAGレーザスポット溶接等の溶接手段によって各陽極部6のアルミニウム基体8を陽極配線パターン13の陽極固定部15A,15Bに溶接し、導電性接着剤によって陰極部5の最外層の銀ペースト層12を陰極配線パターン14に接着する。そして、キャスティングモールド、インジェクション、トランスモールド等によって樹脂モールド層4を形成する。
以上のように本実施形態の固体電解コンデンサ1にあっては、陽極用スルーホール20を介して陽極配線パターン13と陽極端子パターン18とを接続し、陰極用スルーホール21を介して陰極配線パターン14と陰極端子パターン19とを接続するようにしたので、電極端子部に屈曲部分が形成されるリードフレームを用いる場合に比べて、電極端子部(端子パターン18,19に相当)からコンデンサ素子2までの電流経路が短縮される。これにより、固体電解コンデンサ1の等価直列インダクタンス(ESL)が低減されるため、固体電解コンデンサ1の低インピーダンス化を図ることができる。従って、電源回路等の高周波化に十分に対処できると共に、電流容量の増大や発熱量の抑制を図ることが可能となる。
また、基板3の上面3aには、陰極配線パターン14を挟むように互いに平行に延びる陽極固定部15A,15Bを有する陽極配線パターン13が設けられているので、陰極部5の両側に陽極部6を複数ずつ有する多端子(例えば8端子)用のコンデンサ素子2を、陽極端子パターン18及び陰極端子パターン19を1つずつ有する2端子用の基板3にそのまま使用することができる。これにより、多端子用のコンデンサ素子2を2端子型の固体電解コンデンサに適用することが可能となる。従って、ユーザ側に対して、多端子型の固体電解コンデンサに対応すべく大きな設計変更を強いる必要がなくなる。また、使用する基板3が1枚だけという簡易な構造で、多端子用のコンデンサ素子2を2端子型の固体電解コンデンサとして使用可能となるので、コスト的にも有利である。
図6は、本発明に係わる固体電解コンデンサの第2の実施形態を示す斜視図である。図中、第1の実施形態と同一または同等の部材には同じ符号を付し、その説明を省略する。
同図において、本実施形態の固体電解コンデンサ30は、第1の実施形態における基板3に代えて、基板31を備えている。基板31の上面31aには、図7及び図9に示すように、コンデンサ素子2の各陽極部6と電気的に接続される陽極配線パターン32と、コンデンサ素子2の陰極部5と電気的に接続される陰極配線パターン33とが設けられている。陽極配線パターン32は、第1の実施形態における陽極配線パターン13とほぼ同様に、2つの陽極固定部34A,34Bと、これらの陽極固定部34A,34B同士をつなぐ配線接続部35とを有している。配線接続部35上には、陰極部5と電気的に絶縁するためのレジスト層36が形成されている。陰極配線パターン33は、陽極固定部34A,34Bに挟まれている。
基板31の下面31dには、図8及び図9に示すように、陽極端子パターン37と陰極端子パターン38とが1つずつ設けられている。陽極端子パターン37は、基板31の側面31b側(配線接続部35と同じ側)において、陽極固定部34A,34Bに対して垂直な方向に延在している。陰極端子パターン38は、陽極端子パターン37に隣接して基板31の側面31cの近傍付近まで形成されている。
陰極端子パターン38上には、基板31の側面31c側の領域を除いて、陽極端子パターン37とのショートを防止するためのレジスト層41が形成されている。つまり、陰極端子パターン38は、基板31の側面31c側の領域のみが露出している。これは、一般的な2端子型の固体電解コンデンサでは、陽極端子と陰極端子とがある程度離れていることを考慮したものである。
また、基板31には、陽極配線パターン32と陽極端子パターン37とを電気的に接続する複数の陽極用スルーホール39と、陰極配線パターン33と陰極端子パターン38とを電気的に接続する複数の陰極用スルーホール40とが形成されている。陽極用スルーホール39は、陽極配線パターン32の配線接続部35に対応する基板31の側面3b側に並んで形成されている。陰極用スルーホール40は、陰極配線パターン33における配線接続部35に隣接した領域に並んで形成されている。なお、スルーホール39,40は、第1実施形態におけるスルーホール20,21と同様の構造を有している。
このように陰極用スルーホール40を基板31の中心に対して陽極用スルーホール39と同じ側に形成することにより、固体電解コンデンサ30の充放電時に固体電解コンデンサ30に電流が流れるときには、陽極配線パターン32を流れる電流の向きと陰極配線パターン33を流れる電流の向きとが陽極固定部34A,34Bの延在方向に対して逆となる。例えば、固体電解コンデンサ30の充電時には、陽極端子パターン37から陽極用スルーホール39及び陽極配線パターン32を通ってコンデンサ素子3の各陽極部6に電流が流れると共に、コンデンサ素子3の陰極部5から陰極配線パターン33及び陰極用スルーホール40を通って陰極端子パターン38に電流が流れる。このため、陽極配線パターン32及び陰極配線パターン33を流れる電流の向きは、図7に示すように、陽極固定部34A,34Bの延在方向に対して逆向きになる。この場合には、陽極配線パターン32に電流が流れることで発生する磁界と陰極配線パターン33に電流が流れることで発生する磁界とが相殺される。
また、陽極用スルーホール39内を流れる電流の向きと陰極用スルーホール40内を流れる電流の向きとは基板31の厚さ方向に対して逆向きになる(図9参照)が、陽極用スルーホール39と陰極用スルーホール40とは近接して形成されている。このため、陽極用スルーホール39内に電流が流れることで発生する磁界と陰極用スルーホール40内に電流が流れることで発生する磁界との相殺効果も生まれる。さらに、陰極用スルーホール40が陽極用スルーホール39に近接して形成されているため、陰極配線パターン33及び陰極端子パターン38を流れる電流の経路が多少長くなるが、陰極配線パターン33を流れる電流の向きと陰極端子パターン38を流れる電流の向きとは逆向きである(図9参照)。このため、陰極配線パターン33に電流が流れることで発生する磁界と陰極端子パターン38に電流が流れることで発生する磁界との相殺効果も生まれる。
以上のように本実施形態によれば、第1実施形態と同様に、多端子用のコンデンサ素子2をそのまま2端子型の固体電解コンデンサに適用することが可能となる。また、上記のような電流経路に形成される磁界の相殺効果によって、固体電解コンデンサ30のESLが十分に低減される。これにより、固体電解コンデンサ30の低インピーダンス化を図ることができる。
図10は、本発明に係わる固体電解コンデンサの第3の実施形態を示す斜視図である。図中、第1の実施形態と同一または同等の部材には同じ符号を付し、その説明を省略する。
同図において、本実施形態の固体電解コンデンサ50は、第1の実施形態における基板3に代えて、基板51を備えている。また、基板51の上面51aには、コンデンサ素子2が載置されている。なお、コンデンサ素子2は、図1で示したものをひっくり返した状態で基板51上に置かれている。
基板51の上面51aには、図11に示すように、コンデンサ素子2の各陽極部6と電気的に接続される2つの陽極固定部52A,52Bからなる陽極配線パターン53と、コンデンサ素子2の陰極部5と電気的に接続される陰極配線パターン54とが設けられている。陽極固定部52Aは、基板51の側面51b近傍から側面51cに向けて延在し、陽極固定部52Bは、基板51の側面51c近傍から側面51bに向けて延在している。陰極配線パターン54は、陽極固定部52A,52Bに挟まれた領域を有している。
基板51の下面51dには、図12に示すように、1つの陽極端子パターン55と2つの陰極端子パターン56A,56Bとが設けられている。陰極端子パターン56A,56Bは、各々基板51の側面51b,51c側において、陽極固定部52A,52Bに対して垂直な方向に延在している。陽極端子パターン55は、2つの陰極端子パターン56A,56Bに挟まれるように形成されている。
また、基板51には、陽極配線パターン53と陽極端子パターン55とを電気的に接続する複数の陽極用スルーホール57と、陰極配線パターン54と陰極端子パターン56Aとを電気的に接続する複数の陰極用スルーホール58Aと、陰極配線パターン54と陰極用端子パターン56Bとを電気的に接続する複数の陰極用スルーホール58Bとが設けられている。陰極用スルーホール58Aは、基板51の側面51b側に並んで形成され、陰極用スルーホール58Bは、基板51の側面51c側に並んで形成されている。陽極用スルーホール57は、陰極用スルーホール58A,58Bに挟まれるように、陽極固定部52A,52Bに沿って並んで形成されている。
このように本実施形態にあっては、スルーホール57,58A,58Bを有する基板51を使用するので、第1の実施形態と同様に、固体電解コンデンサ50の電流経路が短くなる。これにより、固体電解コンデンサ50のESLが低減される。また、陽極用スルーホール57は陽極固定部52A,52Bに対して複数ずつ設けられているので、その分だけ陽極固定部52A,52Bを流れる電流の経路が更に短くなる。これにより、固体電解コンデンサ50の等価直列抵抗(ESR)が小さくなる。その結果、固体電解コンデンサ50の低インピーダンス化を図ることができる。
また、基板51の上面51aに、陰極配線パターン54を挟むように互いに平行に延びる陽極固定部52A,52B(陽極配線パターン53)を設けたので、陰極部5の両側に陽極部6を複数ずつ有する多端子(例えば8端子)用のコンデンサ素子2を、1つの陽極端子パターン55と2つの陰極端子パターン56A,56Bを有する3端子用の基板51にそのまま使用することができる。これにより、1枚の基板51を使って、多端子用のコンデンサ素子2を3端子型の固体電解コンデンサに適用することが可能となる。
さらに、基板51を3端子型構造としたので、固体電解コンデンサ50を電子回路基板等(図示せず)に実装する際に、固体電解コンデンサ50の極性を気にする必要がない。つまり、2つの陰極端子パターン56A,56Bを逆にした状態で電子回路基板等に実装しても、両者の極性は一致するので、固体電解コンデンサ50の極性を誤って実装することが防止される。
図13は、本発明に係わる固体電解コンデンサの第4の実施形態を示す斜視図である。図中、第3の実施形態と同一または同等の部材には同じ符号を付し、その説明を省略する。
同図において、本実施形態の固体電解コンデンサ60は、第3の実施形態における基板51に代えて、基板61を備えている。基板61の上面61aには、図14に示すように、コンデンサ素子2の各陽極部6と電気的に接続される2つの陽極固定部62A,62Bからなる陽極配線パターン63と、コンデンサ素子2の陰極部5と電気的に接続される陰極配線パターン64とが形成されている。陽極固定部62A,62Bは、基板61の側面61b近傍から側面61c近傍まで延在している。陰極配線パターン64は、陽極固定部62A,62Bに挟まれている。
基板61の下面61dには、図15に示すように、2つの陽極端子パターン65A,65Bと1つの陰極端子パターン66とが設けられている。陽極端子パターン65A,65Bは、各陽極固定部62A,62Bに対応する位置に形成され、陰極端子パターン66は、陰極配線パターン64に対応する位置に形成されている。つまり、陽極端子パターン65A,65Bは、陰極端子パターン66を挟むように陽極固定部62A,62Bと同じ方向に延在している。
また、基板61には、陽極固定部62A,62Bと陽極端子パターン65A,65Bとをそれぞれ電気的に接続する複数の陽極用スルーホール67A,67Bと、陰極配線パターン64と陰極端子パターン66とを電気的に接続する複数の陰極用スルーホール68とが設けられている。陽極用スルーホール67A,67Bは、陽極固定部62A,62Bに沿って並んで形成されている。陰極用スルーホール68は、陽極固定部62A,62Bの近傍において陽極用スルーホール67A,67Bに対応して並んで形成されている。
このような本実施形態において、陽極用スルーホール67A,67B内を流れる電流の向きと陰極用スルーホール68内を流れる電流の向きとが基板61の厚さ方向に対して逆向きになる。このとき、陽極用スルーホール67A,67Bと陰極用スルーホール68とは近接しているため、陽極用スルーホール67A,67B内に電流が流れることで発生する磁界と陰極用スルーホール68内に電流が流れることで発生する磁界とが相殺される。これにより、固体電解コンデンサ60のESLを十分に低減することができる。また、陽極用スルーホール67A,67Bは陽極固定部62A,62Bに対して複数ずつ設けられているので、その分だけ陽極固定部62A,62Bを流れる電流の経路が短くなる。これにより、固体電解コンデンサ60のESRも低減することができる。従って、固体電解コンデンサ60の低インピーダンス化を図ることが可能となる。
また、基板61は、2つの陽極端子パターン65A,65Bと1つの陰極端子パターン66とを有する3端子構造であるため、第3の実施形態と同様に、例えば8端子用のコンデンサ素子2をそのまま3端子型の固体電解コンデンサとして適用することが可能となる。さらに、固体電解コンデンサ60を電子回路基板等(図示せず)に実装する際に、固体電解コンデンサ60の極性を気にしなくて済み、固体電解コンデンサ60の誤接続を確実に防止することができる。
なお、本発明は、上記実施形態に限定されるものではない。例えば、基板に形成される配線パターン及び端子パターンの形状は、特に上記実施形態のものに限られず、本発明の趣旨を逸脱しない範囲で種々変形可能である。例えば陽極配線パターンの陽極固定部が湾曲状に延在するものであったり、陰極配線パターンが円形状や三角形状等を有していても良い。また、基板に形成される陽極用スルーホールや陰極用スルーホールの構成や数等についても、特に上記実施形態のものには限られない。
また、上記実施形態では、4つの陽極部6を有するコンデンサ素子2を使用したが、陽極部の数は、特に4つには限られず、陰極部5を挟むように複数形成されていれば良い。また、上記実施形態では、多端子用のコンデンサ素子2を2端子構造や3端子構造を有する基板に対して適用するものとしたが、本発明は、端子パターンの総数が4つ以上ある基板に対しても適用可能である。
さらに、上記実施形態では、基板上にコンデンサ素子2を1枚だけ載置するものとしたが、基板上に複数枚のコンデンサ素子2を積層しても勿論良い。この場合、コンデンサ素子2の陽極部6同士の接続は、溶接等によって基板の陽極配線パターンへの接続と一緒に行う。コンデンサ素子2の陰極部5同士の接続は、導電性接着剤等を用いて行う。
また、コンデンサ素子2の陽極部6を形成する弁金属基体としてアルミニウム基体8を用いたが、弁金属基体の材料としては、アルミニウム以外に、アルミニウム合金、タンタル、チタン、ニオブ、ジルコニウムまたはこれらの合金を使用してもよい。この場合、弁金属基体の表面に形成される誘電体層は、弁金属基体の材料に応じて適宜決定される。
[実施例1]
第1の実施形態に係わる固体電解コンデンサ1に類似した固体電解コンデンサを、以下のように作製した。なお、ここで作製した固体電解コンデンサは、固体電解コンデンサ1とはコンデンサ素子の数が異なっている。
(1)コンデンサ素子の作製
まず、粗面化処理が施され、更に酸化アルミニウム皮膜が形成されている厚さ100μmのアルミニウム箔シートを用意する。なお、このアルミニウム箔シートからは、250μF/cmの静電容量が得られる。アルミニウム箔シートを、図1に示したコンデンサ素子の形状となるように打ち抜き加工し、面積が0.1cmであるアルミニウム陽極電極体を作製した。そして、このようなアルミニウム陽極電極体において、4つの突出部のうち基端部よりも先端側部分の粗面化構造を押圧処理により破壊し、更に破壊部分の一部にエポキシ樹脂を塗布して樹脂層(絶縁部)を形成した。
続いて、コンデンサ素子の粗面化構造を破壊して形成された4つの陽極部のうち、2つの陽極部にレジストを塗布してコーティングした。さらに、3重量%の濃度で6.0のpHに調整されたアジピン酸アンモニウム水溶液中にアルミニウム陽極電極体を浸漬し、酸化アルミニウム皮膜が形成されている部分が完全に水溶液中に浸るようにした。このとき、レジストによってコーティングされた2つの陽極部も水溶液中に浸し、またコーティングされていない2つの陽極部の一部分も水溶液中に浸すようにした。次いで、コーティングされていない陽極部側を陽極として、水溶液中のアルミニウム陽極電極体を化成電流密度50〜100mA/cm、化成電圧6Vの条件下で酸化させ、電極体の切断部端面に酸化アルミニウム皮膜を形成した。
その後、アルミニウム陽極電極体を上記水溶液中から引き上げ、粗面化処理が施されている電極体の表面(陰極形成領域)上に、化学酸化重合によって、ポリピロールからなる固体高分子電解質層を形成した。具体的には、ピロールからなるモノマー溶液を、粗面化処理が施され酸化アルミニウム皮膜が形成されたアルミニウム箔部分のみに含浸させ、精製した0.1mol/lのアルキルナフタレンスルホン酸ナトリウム及び0.05mol/lの硫酸鉄(III)を含むエタノール水混合溶液セル中にセットし、30分にわたって攪拌して化学酸化重合を進行させ、同じ操作を3回にわたって繰り返すことにより生成した。その結果、最大厚さが約10μmの固体高分子電解質層が形成された。
こうして得られた固体高分子電解質層の表面にカーボンペーストを塗布し、更にカーボンペーストの表面に銀ペーストを塗布して陰極部を形成した。カーボンペースト及び銀ペーストからなるペースト層を形成した後、上述したレジストを有機溶媒にて溶解して除去し、陽極部を露出させた。以上の処理によってコンデンサ素子が得られた。なお、このようなコンデンサ素子を、同様の方法により4つ作製した。
(2)基板の作製
基板として、厚さ35μmの配線パターン及び端子パターンが印刷され、縦7.3mm×横4.3mm×厚さ0.5mmのサイズを有するガラスクロス含有耐熱性エポキシ樹脂基板(以下、FR4基板と称す)を以下のようにして準備した。
即ち、両面に厚さ36μmの銅箔がコーティングされている厚さ0.4mmのFR4基板を100mm×100mmの寸法に切り出し、その片面(上面)に、7.3mm×4.3mmのサイズの配線パターン(図3参照)をフォトリソグラフィ技術によりパターンニングした。このパターンを同一面上に96個形成した。また、FR4基板の下面に、配線パターンとの位置合わせを図りつつ、フォトリソグラフィ技術を用いて端子パターン(図4参照)をパターンニングした。
続いて、FR4基板の上面に形成された配線パターンとFR4基板の下面に形成された端子パターンとを結ぶための貫通孔(0.3mmφ)を複数形成する。この貫通孔を形成するFR4基板部の内壁に、無電解メッキによって3μmのニッケルメッキを施し、更にその上に0.8μmの金メッキを施して、スルーホールを形成した。
(3)基板上へのコンデンサ素子の実装
先に作製した4枚のコンデンサ素子の陽極部が互いに重なり合うように揃えて、4枚のコンデンサ素子を積層すると共に、各コンデンサ素子の陰極部(ペースト層)を導電性接着剤で接着して一体化した積層体を作製した。
このようなコンデンサ素子の積層体を基板の上面に載置し、銀−エポキシ系導電性接着剤を用いて、積層体の最下面に露出した陰極部(ペースト層)を陰極配線パターンに接着した。また、NEC製YAGレーザ溶接機を用いて、陽極配線パターンの4つの陽極部を陽極配線パターンに溶接して一体化した。
その後、基板上の所定領域に載置・固定された積層体を、真空印刷法を用いたキャスティングモールドによってエポキシ樹脂でモールドした。
このようにモールドされた100mm×100mm寸法の基板のモールド面を上にした状態で、所定のマーキング位置を基準にして、7.3mm×4.3mm間隔でダイシング切断を行った。そして、洗浄後、7.3mm×4.3mmの多端子用コンデンサ素子を内蔵したディスクリートタイプの2端子型固体電解コンデンサのサンプル♯1を得た。その後、公知の方法により固体電解コンデンサに一定の電圧を印加してエージング処理を行い、漏れ電流を十分に低減し、固体電解コンデンサのサンプル♯1を完成させた。
(4)評価
こうして得られた2端子型固体電解コンデンサのサンプル♯1の電気的特性について、アジレントテクノロジー社製のインピーダンスアナライザー4194A、ネットワークアナライザー8753Dを用いて、静電容量及びS21特性を測定し、そのS21特性を基に等価回路シミュレーションを行い、等価直列抵抗(ESR)及び等価直列インダクタンス(ESL)を決定した。
その結果、120Hzでの静電容量は102.5μFであり、100kHzでのESRは6mΩであり、ESLは1000pHであった。
[実施例2]
第3の実施形態に係わる固体電解コンデンサ50に類似した固体電解コンデンサを、以下のように作製した。なお、ここで作製した固体電解コンデンサは、固体電解コンデンサ50とはコンデンサ素子の数が異なっている。
(1)コンデンサ素子の作製
上述した[実施例1]と同様の方法により、[実施例1]と同様のコンデンサ素子を4つ作製した。
(2)基板の作製
上述した[実施例1]と同様の方法を用いて、上面に形成された配線パターン(図11参照)と、下面に形成された端子パターン(図12参照)と、配線パターンと端子パターンとを接続する複数のスルーホールとを有するFR4基板を作製した。なお、FR4基板のサイズは、[実施例1]と同様である。
(3)基板上へのコンデンサ素子の実装
上述した[実施例1]と同様の方法を用いて、4枚のコンデンサ素子を一体化した積層体をFR4基板に固定し、更にエポキシ樹脂でモールドした。そして、これを上記と同様にダイシング切断し、更に洗浄することにより、7.3mm×4.3mmの多端子用コンデンサ素子を内蔵したディスクリートタイプの3端子型固体電解コンデンサのサンプル♯2を得た。その後、上記と同様にエージング処理を行い、固体電解コンデンサのサンプル♯2を完成させた。
(4)評価
こうして得られた2端子型固体電解コンデンサのサンプル♯2の電気的特性について、上述した[実施例1]と同様の機器を用いて、静電容量及びS21特性を測定し、そのS21特性を基に等価回路シミュレーションを行い、ESR及びESLを決定した。
その結果、120Hzでの静電容量は110.5μFであり、100kHzでのESRは4mΩであり、ESLは800pHであった。
[比較例]
まず、粗面化処理が施され、更に酸化アルミニウム皮膜が形成されている厚さ100μmのアルミニウム箔シートを用意する。なお、このアルミニウム箔シートからは、250μF/cmの静電容量が得られる。アルミニウム箔シートを、図16に示すようなコンデンサ素子100の形状となるように打ち抜き加工し、面積が0.2cmであるアルミニウム陽極電極体を作製した。そして、このようなアルミニウム陽極電極体において、陰極形成領域を除く領域の粗面化構造を押圧処理により破壊し、その粗面化破壊部分の一部にエポキシ樹脂を塗布して樹脂層(絶縁部)101を形成した。なお、粗面化破壊部分における絶縁部101を除く領域は、陽極部102を形成している。
続いて、上述した[実施例1,2]と同様の処理を施して、陰極形成領域に陰極部103を形成し、図16に示すようなコンデンサ素子100を得た。なお、このようなコンデンサ素子100を、同様の方法により4つ作製した。
続いて、4つのコンデンサ素子100を、図17に示すように陽極部102が互いに重なり合うように揃えて積層すると共に、各コンデンサ素子100の陰極部(ペースト層)103同士を導電性接着剤で接着して一体化したコンデンサ素子積層体104を作製した。そして、その積層体104を、図17に示すようにリードフレーム105上に載置し、銀系の導電性接着剤を用いて、積層体の最下面に露出した陰極部(ペースト層)103をリードフレーム105の張出部105aに接着した。また、NEC製YAGレーザ溶接機を用いて、各コンデンサ素子100の陽極部102をリードフレーム105の張出部105bに溶接して一体化した。
その後、コンデンサ素子積層体104が実装されたリードフレーム105を金型に装着し、インジェクションモールドによりエポキシ樹脂外装を行った。これにより、図18に示すように、7.3mm×4.3mmサイズの2端子型固体電解コンデンサ106のサンプル♯3を得た。その後、公知の方法により固体電解コンデンサに一定の電圧を印加してエージング処理を行い、漏れ電流を十分に低減し、固体電解コンデンサのサンプル♯3を完成させた。
こうして得られた2端子型固体電解コンデンサのサンプル♯3の電気的特性を、上述した[実施例1,2]と同様の手法で評価した。その結果、120Hzでの静電容量は158.3μFであり、100kHzでのESRは10mΩであり、ESLは2000pHであった。
ここで、上述した[実施例1,2]で作製した固体電解コンデンサのサンプル♯1,♯2と、[比較例]で作製した従来の固体電解コンデンサのサンプル♯3とでは、電極の作製方法、絶縁性酸化皮膜の形成方法、使用する固体高分子化合物の種類及び完成部品のサイズについては同一である。異なる点は、コンデンサ素子の電極の形状、実装基板とリードフレームの差異、モールド方法である。このうち、モールド方法については、2つの製法とも一般的に確立された手法であり、特性に影響を与えるものとは考えがたい。従って、特性比較の点において影響を及ぼしているものは、電極の形状、実装基板とリードフレームの差異であると考えられる。
特に静電容量に関しては、[比較例]に係わる固体電解コンデンサのサンプル♯3と、[実施例1,2]に係わる固体電解コンデンサのサンプル♯1,♯2とを比較すると、コンデンサ素子の陰極部(陰極形成領域)の面積が異なるために差異が発生している。しかしながら、本発明の目指す特性であるESL特性に関しては、[実施例1,2]に係わる固体電解コンデンサのサンプル♯1,♯2に比べて、[比較例]に係わる固体電解コンデンサのサンプル♯3のほうが劣っていることから、本発明に係わる固体電解コンデンサの効果が十分に確認できた。
本発明に係わる固体電解コンデンサの第1の実施形態を示す斜視図である。 図1に示すコンデンサ素子の一部構造を詳細に示す拡大断面図である。 図1に示すコンデンサ素子の平面図である。 図1に示すコンデンサ素子の裏面図である。 図3のV−V線断面図である。 本発明に係わる固体電解コンデンサの第2の実施形態を示す斜視図である。 図6に示すコンデンサ素子の平面図である。 図6に示すコンデンサ素子の裏面図である。 図6のIX−IX線断面図である。 本発明に係わる固体電解コンデンサの第3の実施形態を示す斜視図である。 図10に示すコンデンサ素子の平面図である。 図9に示すコンデンサ素子の裏面図である。 本発明に係わる固体電解コンデンサの第4の実施形態を示す斜視図である。 図13に示すコンデンサ素子の平面図である。 図13に示すコンデンサ素子の裏面図である。 比較例に係わるコンデンサ素子を示す斜視図である。 図16に示すコンデンサ素子をリードフレーム上に置いた状態を示す斜視図である。 図17に示すコンデンサ素子及びリードフレームにより作製された2端子型の固体電解コンデンサを示す斜視図である。
符号の説明
1…固体電解コンデンサ、2…コンデンサ素子、3…基板、3a…上面、3d…下面、5…陰極部、6…陰極部、8…アルミニウム基体(弁金属基体)、10…固体電解質層、12…銀ペースト層(導電体層)、13…陽極配線パターン、14…陰極配線パターン、15,15B…陽極固定部、16…配線接続部、18…陽極端子パターン、19…陰極端子パターン、20…陽極用スルーホール、21…陰極用スルーホール、30…固体電解コンデンサ、31…基板、31a…上面、31d…下面、32…陽極配線パターン、33…陰極配線パターン、34A,34B…陽極固定部、35…配線接続部、37…陽極端子パターン、38…陰極端子パターン、39…陽極用スルーホール、40…陰極用スルーホール、50…固体電解コンデンサ、51…基板、51a…上面、51d…下面、52A,52B…陽極固定部、53…陽極配線パターン、54…陰極配線パターン、55…陽極端子パターン、56A,56B…陰極端子パターン、57…陽極用スルーホール、58A…陰極用スルーホール(第1スルーホール)、58B…陰極用スルーホール(第2スルーホール)、60…固体電解コンデンサ、61…基板、61a…上面、61d…下面、62A,62B…陽極固定部、63…陽極配線パターン、64…陰極配線パターン、65A,65B…陽極端子パターン、66…陰極端子パターン、67A,67B…陽極用スルーホール、68…陰極用スルーホール。

Claims (5)

  1. コンデンサ素子と、
    前記コンデンサ素子が載置される基板とを備え、
    前記コンデンサ素子は、弁金属基体の一部領域で形成される複数の陽極部と、前記弁金属基体における前記陽極部を除く領域の表面上に固体電解質層及び導電体層を積層して形成される陰極部とを有し、
    前記陽極部は、前記陰極部を挟むように前記陰極部の両側に形成されており、
    前記基板の一面には、所定方向に延在し前記陽極部と接続される2つの陽極固定部を有する陽極配線パターンと、前記2つの陽極固定部に挟まれる領域を有し、前記陰極部と接続される陰極配線パターンとが設けられ、
    前記基板の他面には、前記基板を貫通する陽極用スルーホールを介して前記陽極配線パターンと接続された陽極端子パターンと、前記基板を貫通する陰極用スルーホールを介して前記陰極配線パターンと接続された陰極端子パターンとが設けられていることを特徴とする固体電解コンデンサ。
  2. 前記陽極配線パターンは、前記2つの陽極固定部同士をつなぐ配線接続部を更に有し、
    前記陽極用スルーホールは、前記陽極配線パターンにおける前記配線接続部を含む領域に形成されており、
    前記陽極端子パターン及び前記陰極端子パターンは、前記基板の他面に1つずつ設けられていることを特徴とする請求項1記載の固体電解コンデンサ。
  3. 前記陰極用スルーホールは、前記陰極配線パターンにおける前記配線接続部側の領域に形成されていることを特徴とする請求項2記載の固体電解コンデンサ。
  4. 前記陰極用スルーホールは、前記陰極配線パターンにおける前記陽極固定部の延在方向の一端側領域に形成された第1スルーホールと、前記陰極配線パターンにおける前記陽極固定部の延在方向の他端側領域に形成された第2スルーホールとを含み、
    前記陽極用スルーホールは、前記各陽極固定部における前記第1スルーホールと前記第2スルーホールとの間に挟まれた領域に形成されており、
    前記陽極端子パターンは、前記基板の他面に1つ設けられ、
    前記陰極端子パターンは、前記陽極端子パターンを挟むように前記基板の他面に2つ設けられていることを特徴とする請求項1記載の固体電解コンデンサ。
  5. 前記陽極用スルーホールは、前記各陽極固定部に形成され、
    前記陰極用スルーホールは、前記陰極配線パターンにおける前記各陽極固定部に挟まれた領域に形成されており、
    前記陰極端子パターンは、前記基板の他面に1つ設けられ、
    前記陽極端子パターンは、前記陰極端子パターンを挟むように前記基板の他面に2つ設けられていることを特徴とする請求項1記載の固体電解コンデンサ。
JP2004275765A 2004-09-22 2004-09-22 固体電解コンデンサ Expired - Fee Related JP4854945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004275765A JP4854945B2 (ja) 2004-09-22 2004-09-22 固体電解コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004275765A JP4854945B2 (ja) 2004-09-22 2004-09-22 固体電解コンデンサ

Publications (2)

Publication Number Publication Date
JP2006093341A true JP2006093341A (ja) 2006-04-06
JP4854945B2 JP4854945B2 (ja) 2012-01-18

Family

ID=36234029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004275765A Expired - Fee Related JP4854945B2 (ja) 2004-09-22 2004-09-22 固体電解コンデンサ

Country Status (1)

Country Link
JP (1) JP4854945B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129936A (ja) * 2007-11-20 2009-06-11 Nec Tokin Corp 表面実装薄型コンデンサ及びその製造方法
JP2009259883A (ja) * 2008-04-14 2009-11-05 Nec Tokin Corp 固体電解コンデンサ
JP2010080560A (ja) * 2008-09-25 2010-04-08 Nec Tokin Corp 固体電解コンデンサ
JP2010239091A (ja) * 2009-03-31 2010-10-21 Nippon Chemicon Corp 固体電解コンデンサ
JP2010238683A (ja) * 2009-03-30 2010-10-21 Sanyo Electric Co Ltd 固体電解コンデンサ
JP2010239092A (ja) * 2009-03-31 2010-10-21 Nippon Chemicon Corp 固体電解コンデンサの製造方法
JP2014179512A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023849A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd コンデンサを備える回路および配線基板
JP2001223121A (ja) * 2000-02-08 2001-08-17 Soshin Electric Co Ltd 薄型トランス
JP2002134362A (ja) * 2000-10-26 2002-05-10 Nec Toyama Ltd チップ型固体電解コンデンサ
JP2003158042A (ja) * 2001-11-21 2003-05-30 Japan Carlit Co Ltd:The 三端子薄型アルミ固体電解コンデンサ
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
WO2004077466A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 固体電解コンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023849A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd コンデンサを備える回路および配線基板
JP2001223121A (ja) * 2000-02-08 2001-08-17 Soshin Electric Co Ltd 薄型トランス
JP2002134362A (ja) * 2000-10-26 2002-05-10 Nec Toyama Ltd チップ型固体電解コンデンサ
JP2003158042A (ja) * 2001-11-21 2003-05-30 Japan Carlit Co Ltd:The 三端子薄型アルミ固体電解コンデンサ
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
WO2004077466A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 固体電解コンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129936A (ja) * 2007-11-20 2009-06-11 Nec Tokin Corp 表面実装薄型コンデンサ及びその製造方法
JP2009259883A (ja) * 2008-04-14 2009-11-05 Nec Tokin Corp 固体電解コンデンサ
JP2010080560A (ja) * 2008-09-25 2010-04-08 Nec Tokin Corp 固体電解コンデンサ
JP2010238683A (ja) * 2009-03-30 2010-10-21 Sanyo Electric Co Ltd 固体電解コンデンサ
JP2010239091A (ja) * 2009-03-31 2010-10-21 Nippon Chemicon Corp 固体電解コンデンサ
JP2010239092A (ja) * 2009-03-31 2010-10-21 Nippon Chemicon Corp 固体電解コンデンサの製造方法
JP2014179512A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造

Also Published As

Publication number Publication date
JP4854945B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
JP4734940B2 (ja) 電解コンデンサ
JP3730991B2 (ja) 固体電解コンデンサ
JP4084391B2 (ja) 固体電解コンデンサ
JP2008028383A (ja) チップ型固体電解コンデンサ
JP4343652B2 (ja) 固体電解コンデンサ及び固体電解コンデンサデバイス
JP4659448B2 (ja) 固体電解コンデンサの製造方法
JP4354227B2 (ja) 固体電解コンデンサ
JP4854945B2 (ja) 固体電解コンデンサ
JP2005191466A (ja) コンデンサ
KR20050030861A (ko) 고체 전해 콘덴서
JPH04243116A (ja) 固体電解コンデンサの製造方法
JP2006093343A (ja) 固体電解コンデンサ
JP2007273502A (ja) 固体電解コンデンサ
JP4138621B2 (ja) 固体電解コンデンサ
JP4133801B2 (ja) コンデンサ
JP2006073638A (ja) 固体電解コンデンサ
JP4403799B2 (ja) コンデンサ
JP4071185B2 (ja) 固体電解コンデンサ
JP2006093337A (ja) 固体電解コンデンサ
JP4287680B2 (ja) コンデンサ素子、固体電解コンデンサ及びそれらの製造方法
JP4138549B2 (ja) コンデンサ素子結合体及び固体電解コンデンサ
JP2005166740A (ja) 固体電解コンデンサ素子及び固体電解コンデンサ
JP2008028298A (ja) 固体電解コンデンサ
JP2007081336A (ja) 固体電解コンデンサの製造方法
JP2008053354A (ja) 固体電解コンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090813

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees