KR20050030861A - 고체 전해 콘덴서 - Google Patents

고체 전해 콘덴서 Download PDF

Info

Publication number
KR20050030861A
KR20050030861A KR1020040076283A KR20040076283A KR20050030861A KR 20050030861 A KR20050030861 A KR 20050030861A KR 1020040076283 A KR1020040076283 A KR 1020040076283A KR 20040076283 A KR20040076283 A KR 20040076283A KR 20050030861 A KR20050030861 A KR 20050030861A
Authority
KR
South Korea
Prior art keywords
solid electrolytic
substrate
electrolytic capacitor
capacitor element
anode
Prior art date
Application number
KR1020040076283A
Other languages
English (en)
Inventor
고바야시마사아키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003335946A external-priority patent/JP4071185B2/ja
Priority claimed from JP2003335936A external-priority patent/JP4138621B2/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050030861A publication Critical patent/KR20050030861A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/14—Structural combinations or circuits for modifying, or compensating for, electric characteristics of electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 ESL이 유의하게 저감된 고체 전해 콘덴서를 제공하는 것이다. 본 발명에 따른 고체 전해 콘덴서에 있어서는 인접하는 고체 전해 콘덴서 소자는 도통로 쌍의 양극 도통로에 의해 각 양극이, 도통로 쌍의 음극 도통로에 의해 각 음극이 접속되어 있다. 이 때문에, 양 고체 전해 콘덴서 소자의 사이에서 전자의 이동이 있는 경우에는 대략 평행한 도통로 쌍에는 서로 역방향의 전류가 흐른다. 이 때문에, 한쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계는 다른쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계에 의해 없어지기 때문에, 양 자계의 사이에서 상쇄가 생긴다. 따라서, 고체 전해 콘덴서에 있어서의 ESI의 저감이 실현된다.

Description

고체 전해 콘덴서{Solid state electrolytic condenser}
본 발명은 고체 전해 콘덴서에 관한 것이다.
종래, 고체 전해 콘덴서를 구성하는 콘덴서 소자의 양극에는 절연성 산화 피막 형성 능력을 갖는 알루미늄, 티타늄, 니오브, 지르코늄, 탄탈륨 등의 금속, 소위 밸브금속이 사용된다. 그리고, 이 밸브금속의 표면을 양극 산화하여, 절연성 산화 피막을 형성한 후에, 실질적으로 음극으로서 기능하는 전해질층을 형성하고, 또한, 그래파이트나 은 등의 도전층을 음극으로서 형성한 것을 콘덴서 소자로 하고 있다. 이 콘덴서 소자의 일부는 표면에 음극이 형성된 직사각형 얇은 부재형의 축전부와 축전부의 장변의 측면으로부터 바깥쪽으로 돌출하는 양극으로서 기능하는 얇은 부재형의 복수 쌍의 전극부로 구성되어 있다. 이러한 형상의 콘덴서 소자는 예를 들면, 미국특허 제5880925호 명세서에 개시되어 있다. 또, 이 문헌에 따른 콘덴서 소자는 적층형 세라믹 콘덴서에 적용하기 위한 콘덴서 소자이다.
발명자들은 상술한 바와 같은 고체 전해 콘덴서에 관한 연구를 거듭하여, 콘덴서 소자의 양극 및 음극을 복수로 분기하여 끌어냄(다단자화함)으로써 저ESL화가 가능하다는 지견을 얻었다. 그리고 또한, 고체 전해 콘덴서의 기판 상에, 이러한 형상을 갖는 콘덴서 소자를 복수 병설(竝設)하는 것으로, 한층 더 다단자화를 도모할 수 있다고 예측하고, 고체 전해 콘덴서의 ESL을 유의하게 저감하는 기술에 대해서 새롭게 발견하였다.
즉, 본 발명은 ESL이 유의하게 저감된 고체 전해 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 따른 고체 전해 콘덴서는 기판과 기판 상에 병설된 복수의 고체 전해 콘덴서 소자와 인접하는 고체 전해 콘덴서 소자의 양극끼리를 접속하는 양극 도통로와 인접하는 고체 전해 콘덴서 소자의 음극끼리를 접속하는 음극 도통로를 갖는 대략 평행한 도통로 쌍을 구비하는 것을 특징으로 한다.
이 고체 전해 콘덴서에 있어서는 인접하는 고체 전해 콘덴서 소자는 도통로 쌍의 양극 도통로에 의해 각 양극이, 도통로 쌍의 음극 도통로에 의해 각 음극이 접속되어 있다. 이 때문에, 양 고체 전해 콘덴서 소자의 사이에서 전자의 이동이 있는 경우에는 대략 평행한 도통로 쌍에는 서로 역방향의 전류가 흐른다. 이 때문에, 한쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계는 다른쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계에 의해 없어지기 때문에, 양 자계의 사이에서 상쇄가 생긴다. 따라서, 고체 전해 콘덴서에 있어서의 ESI의 저감이 실현된다.
또, 인접하는 고체 전해 콘덴서 소자의 병설 방향으로 양극 도통로 및 음극 도통로가 연장되어 있는 것이 바람직하다. 이 경우, 각 도통로는 콘덴서 소자끼리를 최단 거리에서 접속하기 때문에, 도통로에서의 전기저항을 유의하게 억제할 수 있다.
또한, 도통로 쌍은 기판의 한쪽 면상에 인쇄된 리드 배선으로 구성되어 있는 것이 바람직하다. 이 경우, 미리 리드 배선이 인쇄된 기판을 준비해 두면, 고체 전해 콘덴서 소자를 기판 상에 탑재하는 것만으로, 양극 도통로와 각 양극의 접속 및 음극 도통로와 각 음극의 접속을 용이하게 행할 수 있다.
또한, 도통로 쌍의 각 도통로의 도중에 형성된 제 1 단자 쌍과 제 1 단자 쌍에 대응하도록 기판의 다른쪽 면에 형성된 제 2 단자 쌍을 더욱 구비하고, 제 1 단자 쌍과 제 2 단자 쌍은 기판의 두께 방향으로 관통 설치된 관통 설치 도통로 쌍에 의해 각각 접속되어 있는 것이 바람직하다. 이 경우, 이 고체 전해 콘덴서의 동작시에는 고체 전해 콘덴서가 탑재되는 프린트 배선기판의 양극단자와 제 2 단자 쌍 중의 양극 도통로에 접속된 쪽의 제 2 단자가 접속되고, 한편, 프린트 배선기판의 음극단자와 제 2 단자 쌍 중의 음극 도통로에 접속된 쪽의 제 2 단자가 접속된다. 따라서, 고체 전해 콘덴서의 충방전시에는 제 2 단자 쌍과 제 1 단자 쌍 사이에 개재하는 관통 설치 도통로 쌍에는 서로 역방향의 전류가 흐른다. 이 때문에, 한쪽의 관통 설치 도통로를 흐르는 전류에 기인하여 발생하는 자계는 다른쪽의 관통 설치 도통로를 흐르는 전류에 기인하여 발생하는 자계에 의해 없어지기 때문에, 양 자계의 사이에서 상쇄가 생긴다. 즉, 기판의 두께 방향으로 서로 역방향의 전류가 흐르는 것으로, 고체 전해 콘덴서에 있어서의 ESI의 저감이 실현되고 있다. 또한, 고체 전해 콘덴서의 충방전시에는 도통로 쌍의 양극 도통로를 흐르는 전류와 도통로 쌍의 음극 도통로를 흐르는 전류는 그 방향이 반대가 된다. 이 때문에, 기판의 면 방향에서 서로 역방향으로 전류가 흐름으로써, 고체 전해 콘덴서에 있어서의 ESI의 저감이 실현되고 있다.
또한, 고체 전해 콘덴서 소자는 사각형상의 축전부와 이 축전부의 대향하는 2변으로부터 바깥쪽으로 돌출하는 양극 전극부를 가지며, 양극 전극부와 양극 도통로가 전기적으로 접속되어 있는 것이 바람직하고, 또한, 인접하는 고체 전해 콘덴서 소자는 양극 전극부끼리가 대향하도록 기판 상에 배치되어 있는 것이 바람직하다.
본 발명에 따른 고체 전해 콘덴서는 한쪽 면에 형성된 인접하는 제 3 단자 쌍과, 다른쪽 면에 형성된 제 3 단자 쌍에 대응하는 제 4 단자 쌍이, 두께 방향으로 관통 설치된 관통 설치 도통로에 의해 접속된 기판과, 기판의 한쪽 면상에 병설된 제 1 및 제 2 고체 전해 콘덴서 소자를 구비하고, 제 1 고체 전해 콘덴서 소자의 양극은 제 3 단자 쌍의 한쪽의 단자에 접속되고, 제 2 고체 전해 콘덴서 소자의 음극은 제 3 단자 쌍의 다른쪽의 단자에 접속되어 있는 것을 특징으로 한다.
이 고체 전해 콘덴서는 기판의 다른쪽 면측을 프린트 배선기판에 대향시킨 상태로, 프린트 배선기판 상에 배치되고, 상기 기판 상에 배치된 소정 전극과 기판의 제 4 단자 쌍이 접속된다. 이 제 4 단자 쌍은 기판의 두께 방향으로 관통 설치된 관통 설치 도통로에 의해, 기판의 한쪽 면상에 형성된 제 3 단자 쌍과 접속되어 있다. 이 제 3 단자 쌍의 한쪽의 단자에는 기판의 한쪽 면상에 있는 제 1 고체 전해 콘덴서 소자의 양극에 접속되어 있고, 제 3 단자 쌍의 다른쪽의 단자에는 기판의 한쪽 면상에 있는 제 2 고체 전해 콘덴서 소자의 음극에 접속되어 있다. 따라서, 고체 전해 콘덴서의 콘덴서 소자가 충방전할 때, 이 제 3 단자 쌍에 접속된, 두께 방향으로 연장되는 한 쌍의 평행한 관통 설치 도통로에는 서로 역방향의 전류가 흐른다. 그것에 의하여, 이 관통 설치 도통로를 흐르는 전류에 기인하여 발생하는 자계가 상쇄되기 때문에, 고체 전해 콘덴서에 있어서의 ESI의 저감이 도모되어, 고주파 영역에서의 임피던스 특성을 대폭 개선할 수 있다.
또한, 기판의 한쪽 면에는 더욱 인접하는 제 5 단자 쌍이 형성되어 있으며, 제 1 고체 전해 콘덴서 소자의 음극은 제 5 단자 쌍의 한쪽의 단자에 접속되고, 제 2 고체 전해 콘덴서 소자의 양극은 제 5 단자 쌍의 다른쪽의 단자에 접속되어 있는 것이 바람직하다. 이 경우, 제 1 고체 전해 콘덴서 소자의 양극 및 제 2 고체 전해 콘덴서 소자의 음극에 접속된 제 3 단자 쌍뿐만 아니라, 제 1 고체 전해 콘덴서 소자의 음극 및 제 2 고체 전해 콘덴서 소자의 양극에 접속된 제 5 단자 쌍에서도, 그 대응하는 관통 설치 도통로에 있어서 서로 역방향의 전류가 흐르기 때문에, 고체 전해 콘덴서에 있어서의 ESI의 저감이 한층 더 도모된다. 이 때문에, 고주파 영역에서의 임피던스 특성의 향상을 유지하면서, 한층 더 다단자화를 도모하는 것이 가능하다.
또한, 제 3 단자 쌍은 제 1 및 제 2 고체 전해 콘덴서 소자의 사이에 위치하고 있는 것이 바람직하다. 이 경우, 인접하는 제 1 및 제 2 고체 전해 콘덴서 소자끼리를 가깝게 하는 동시에, 제 3 단자 쌍의 이격거리를 좁히는 것으로, 콘덴서 소자가 탑재되는 기판의 면적을 용이하게 축소할 수 있다.
이하, 첨부 도면을 참조하여 본 발명에 따른 고체 전해 콘덴서의 적절한 실시의 형태에 대해서 상세하게 설명한다. 또, 동일 또는 동등한 요소에 대해서는 동일한 부호를 붙이고, 설명이 중복되는 경우에는 그 설명을 생략한다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태에 따른 고체 전해 콘덴서를 도시한 개략 사시도이다. 도 1에 도시하는 바와 같이, 고체 전해 콘덴서(10A)는 4개의 고체전해 콘덴서 소자(12(12A, 12B, 12C, 12D))와 이들의 고체 전해 콘덴서 소자(12)가 상면(14a)에 배치되는 사각형 얇은 부재형의 기판(14)과 4개의 고체 전해 콘덴서 소자(12) 및 기판(14)을 몰드하는 에폭시수지제의 수지 몰드(16)를 구비하고 있다. 4개의 고체 전해 콘덴서 소자(12)(이하, 단순히 「콘덴서 소자」라고 함)는 기판 상면(14a)의 매트릭스형으로 배치된 4개의 소자 배치 영역(13(13A, 13B, 13C, 13D))에 각각 배치되어 있다. 이 고체 전해 콘덴서(10A)는 충방전시에 있어서의 전류의 경로가 다수로 분기되는 다단자형의 콘덴서로, 기판(14)의 하면(14b)측으로부터 프린트 배선기판(17)상에 실장된다.
각 콘덴서 소자(12)는 표면(12a)이 조면화(粗面化)(면 확대화)되고 또한 화성(化成) 처리가 실시된, 양극으로서 기능하는 박형의 알루미늄 기체(基體)상의 일부 영역(후술하는 음극 형성 영역)에, 음극이 형성된 것이다. 이 음극은 도전성 고분자 화합물을 포함하는 고체고분자 전해질층, 그래파이트 페이스트층 및 은 페이스트층에 의해 구성되어 있다.
도 2를 참조하면서, 콘덴서 소자(12)의 표면 구조를 더욱 구체적으로 설명한다. 도 2는 도 1에 도시하는 각 콘덴서 소자(12)의 요부를 도시하는 모식 단면도이다. 도 2에 도시하는 바와 같이, 에칭에 의해 조면화된 알루미늄 기체(18)(두께 100㎛)는 화성 처리, 즉 양극 산화에 의해, 그 표면(18a)에 산화알루미늄 피막(20)이 성막되어 있다. 그리고, 알루미늄 기체(18)의 조면화에 의해 형성된 오목부에는 고체고분자 전해질층(21)이 함침되어 있다. 또, 고체고분자 전해질층(21)은 알루미늄 기체(18)의 오목부에 모노머의 상태로 함침되고, 그 후, 화학산화중합 또는 전해 산화 중합의 처리가 실시되어 형성된다. 이 고체고분자 전해질층(21)상에는 그래파이트 페이스트층(22) 및 은 페이스트층(23)이 스크린 인쇄법, 침지법(딥법) 및 스프레이 도포법 중 어느 하나의 방법에 의해 순차 형성되어 있다. 따라서, 음극(고체고분자 전해질층, 그래파이트 페이스트층 및 은 페이스트층)은 알루미늄 기체(18)상에 성막된 절연성의 산화알루미늄 피막(20)에 의해, 양극인 알루미늄 기체(18)와의 절연이 도모되고 있다.
도 1 및 도 3에 도시하는 바와 같이, 각 콘덴서 소자(12)는 직사각형 얇은 부재형의 축전부(12a)와 축전부(12a)의 장변의 측면으로부터 바깥쪽으로 돌출하는 얇은 부재형의 짝수 쌍(예를 들면, 2쌍)의 양극 전극부(12b)로 구성되어 있다. 또, 도 3은 도 1의 고체 전해 콘덴서의 요부를 도시한 분해 사시도이다. 이하, 설명의 편의상, 각 콘덴서 소자(12)의 축전부(12a)의 장변 방향을 X방향, 각 콘덴서 소자(12)의 축전부(12a)의 단변 방향을 Y방향, X방향 및 Y방향에 직교하는 방향을 Z방향으로 하여 설명한다.
도 1 및 도 3에 있어서는 축전부(12a)의 양면 및 X방향의 단면에는 그 대략 전역에 걸쳐 음극 형성 영역(28)이 형성되어 있고, 이 음극 형성 영역(28)에 상술한 고체고분자 전해질층(21), 그래파이트 페이스트층(22) 및 은 페이스트층(23)이 순차 적층되어 있다. 양극 전극부(12b)는 축전부(12a)의 각 장변의 측면에 1쌍씩 형성되어 있으며, 어느쪽의 양극 전극부(12b)나 Y방향으로 연장되어 있다. 축전부(12a)의 표면 영역 중, 양극 전극부(12b)가 형성된 측의 가장자리 영역(12c)에는 에폭시수지 또는 실리콘수지로 이루어지는 절연성 수지층(27)이 형성되어 있다. 이 절연성 수지층(27)에 의해, 축전부(12a)에 형성되어 있는 음극 형성 영역(28)과 양극 전극부(12b)의 절연이 더욱 확실하게 도모되어 있다.
4개의 양극 전극부(12b)의 위치는 축전부(12a)의 중심점(G)을 중심으로 하여 점 대칭의 위치관계를 갖고 있다. 또 중심점(G)은 축전부(12a)에 있어서 대각선이 교차한 축전부(12a) 표면상의 일점으로서 정의된다. 양극 전극부(12b)를 이러한 위치관계로 하는 것으로, 콘덴서 소자(12)의 극성 배치가 표리 반전 및 180도 회전하여도 같아지기 때문에, 기판(14)에 탑재할 때의 극성의 오류 접속을 방지할 수 있다.
상술한 형상의 콘덴서 소자(12)는 각각, 조면화된 표면에 산화알루미늄 피막이 성막된 알루미늄 호일을 뚫어 성형되지만, 이 성형후에 화성액에 침지하는 것으로, 그 단면에 산화알루미늄 피막이 형성된다. 화성액은 예를 들면, 농도 3%의 아디핀산암모늄수용액 등이 바람직하다.
여기서, 콘덴서 소자(12)에 실시하는 각종 처리에 대해서, 도 4를 참조하면서 설명한다. 도 4는 콘덴서 소자(12)에 양극 산화 처리를 실시하고 있는 상태를 도시하는 도면이다. 우선 처음에, 콘덴서 소자(12)의 축전부(12a)의 표면 영역 중, 양극 전극부(12b)가 형성된 측의 가장자리 영역(12c)에 절연수지층(27)을 형성한다. 이와 같이 소정 영역(12c)에 절연수지층(27)을 형성하는 것으로, 후단에 있어서 형성되는 음극과 양극의 절연이 확실하게 도모된다. 그리고, 콘덴서 소자(12)의 일단부측의 양극 전극부(12b)를, 열 경화형 레지스트(24)에 의해 마스크한다. 다음에, 스테인리스 비커(25) 중에 수용된 아디핀산암모늄 수용액으로 이루어지는 화성용액(26) 중에, 타단측의 양극 전극부(12b)를 지지하여 콘덴서 소자(12)를 침지한다.
그리고, 지지된 양극 전극부(12b)를 플러스, 스테인리스 비커(25)를 마이너스로 하여 전압을 인가한다. 이 때의 전압은 원하는 산화알루미늄 피막의 막 두께에 따라서 적절하게 결정할 수 있어, 10nm 내지 1㎛의 막 두께를 갖는 산화알루미늄 피막(20)을 형성하는 경우에는 통상, 수 볼트 내지 20볼트 정도의 전압을 인가한다. 전압 인가에 의해 양극 산화가 개시되면, 화성용액(26)이 표면이 조면화된 콘덴서 소자(12)의 표면을 모세관 현상에 의해 상승한다. 따라서, 단면을 포함하는 표면이 조면화되어 있는 콘덴서 소자(12)의 전체 표면에 산화알루미늄 피막(20)이 형성된다. 이렇게 해서 제작된 콘덴서 소자(12)에는 상술한 음극 형성 영역(28)에 공지 방법으로 음극이 형성된다. 마지막으로, 레지스트(24)를 제거하는 것으로 콘덴서 소자(12)가 완성된다.
다음에, 기판(14)상에 콘덴서 소자(12)가 배치된 상태에 대해서, 도 3 및 도 5를 참조하면서 설명한다. 도 5는 도 1에 도시한 고체 전해 콘덴서의 V-V선 단면도이다. 기판(14)은 그 상면(14a)에 구리로 된 리드 배선(30)이 인쇄되고, 하면(14b)에 구리로 된 랜드 전극(32)이 인쇄된 FR4재(에폭시수지재)제의 프린트기판이며, 구리로 된 리드 배선(30)과 랜드 전극(32)을 전기적으로 접속하는 비어 홀(34)이 형성되어 있다. 이 비어 홀(34)(관통 설치 도통로)은 기판(14)의 두께 방향(도면의 Z방향)으로 관통하는 관통구멍(36)의 내측면에 구리 도금(38)이 실시된 것이다. 또한, 비어 홀(34)은 직사각형상의 소자 배치 영역(13)의 가장자리부 중, 기판(14)의 단부에 가까운 가장자리부(13a)에 X방향을 따라 4개 등간격으로 나열되어 있다. 또한, 비어 홀(34)은 콘덴서 소자(12)가 인접하는 콘덴서 소자(12)와 대향하는 측에도, X방향에 따라 4개 등간격으로 나열되어 있다. 인접하는 콘덴서 소자(12)와 대향하는 측에 배치된 비어 홀(34)은 인접하는 양 콘덴서 소자(12)의 중간에 위치하고 있고, 가장자리부(13a)의 각 비어 홀(34)과 각각 쌍을 이루고 있으며, 쌍이 되는 2개의 비어 홀(34)은 Y방향으로 나열되어 있다. 이 비어 홀(34)은 드릴가공에 의해 기판(14)에 관통구멍(36)을 형성한 후, 이 관통구멍(36)의 내측면에 무전해 구리 도금(38)을 도금 처리함으로써 형성된다.
또한, 기판 하면(14b)에 있어서, 상술한 8개의 비어 홀(34)의 단부(34b)(제 2 단자)가 노출되는 부분의 주변에는 직사각형상의 랜드 전극(32)이 8개 형성되어 있고, 각 랜드 전극(32)은 각각 대응하는 비어 홀(34)의 단부(34B)와 전기적으로 접속되어 있다. 또, 랜드 전극(32)은 양극 랜드 전극(32A)과 음극 랜드 전극(32B)으로 구성되어 있고, Y방향으로 나열되는 비어 홀(34)의 쌍에 접속되는 랜드 전극(32)의 쌍은 그 한쪽이 양극 랜드 전극(32A), 다른쪽이 음극 랜드 전극(32B)으로 되어 있다. 또한, 기판 상면(14a)의 기판 배치 영역(13)의 가장자리부(13a) 및 인접하는 콘덴서 소자(12)와의 중간에서, 각각 X방향으로 나열되는 4개의 비어 홀(34)의 세트에 접속되는 4개의 랜드 전극(32)은 양극 랜드 전극(32A)과 음극 랜드 전극(32B)이 교대하는 배치로 되어 있다. 이하, 설명의 편의상, 음극 랜드 전극(32B)에 접속된 비어 홀(34)을 음극 비어 홀이라고 칭하고, 양극 랜드 전극(32A)에 접속된 비어 홀(34)을 양극 비어 홀이라고 한다.
또한, 기판 상면(14a)에 있어서, 인접하는 콘덴서 소자(12)와의 중간에서 X방향으로 나열되는 4개의 비어 홀(34)의 단부(34a)(제 1 단자)가 노출되는 부분의 주변에는 Y방향으로 연장되는 4개의 소자 접속 리드 배선(39)(도통로)이 형성되어 있다. 또, 제 1 실시형태에서는 도 1에 도시한 바와 같이, 콘덴서 소자(12A)와 콘덴서 소자(12B), 콘덴서 소자(12C)와 콘덴서 소자(12D)가 병설되어 있고, 이 병설 방향으로 도통로(39)가 연장되어 있다. 이하, 설명의 편의상, 양극 랜드 전극(32A)에 접속된 양극 비어 홀(34)에 대응하는 2개의 도통로(39)를 양극 도통로(39A), 음극 랜드 전극(32B)에 접속된 음극 비어 홀(34)에 대응하는 2개의 도통로(39)를 음극 도통로(39B)라고 한다. 각 도통로(39)는 대응하는 비어 홀(34)의 단부(34A)과 전기적으로 접속되어 있고, 각 도통로(39)의 단부(39a)는 콘덴서 소자(12)의 탑재 영역(13)의 내부에까지 연장되어 있다. 또한, 기판 상면(14a)에 있어서, 소자 배치 영역(13)의 가장자리부(13a)에서 X방향으로 나열되는 4개의 비어 홀(34)의 단부가 노출되는 부분의 주변에는 리드 배선(30)이 형성되어 있다. 이 리드 배선(30)은 비어 홀(34)을 통해서 양극 랜드 전극(32A)과 접속된 양극 리드 배선(30A)과 비어 홀(34)을 통해서 음극 랜드 전극(32B)과 접속된 음극 리드 배선(30B)으로 구성되어 있다. 이들의 리드 배선(30A, 30B)은 대응하는 비어 홀(34)의 단부(34A)과 전기적으로 접속되어 있다.
음극 리드 배선(30B)은 음극 랜드 전극(32B)에 접속된 2개의 비어 홀(34)의 단부 주변과 상술한 음극 도통로(39B)의 단부(39a)가 접속되고, 또한 소자 배치 영역(13)의 중앙 부분이 포함되도록 일체적으로 형성되어 있다. 한편, 양극 리드 배선(30A)은 양극 랜드 전극(32A)에 접속된 2개의 비어 홀(34)의 주변 각각에 형성되어 있고, 랜드 전극(32)과 같이 직사각형상으로 되어 있다. 또, 1개의 음극 리드 배선(30B) 및 4개의 양극 리드 배선(30A)은 서로 전기적으로 격리되어 있다.
다음에, 기판(14)상에 각 콘덴서 소자(12)를 탑재하고, 고체 전해 콘덴서(10A)를 제작하는 방법에 대해서, 도 1 및 도 3을 참조하면서 설명한다.
기판 상면(14a)의 각 소자 배치 영역(13)에 콘덴서 소자(12)를 탑재할 때, 콘덴서 소자(12)의 양극 전극부(12b)는 각각, 대응하는 위치에 배치되어 있는 기판(14)상의 양극 리드 배선(30A) 및 양극 도통로(39A)의 단부(39a)와 전기적으로 접속된다. 이 때, 인접하는 콘덴서 소자(12)는 양극 전극부(12b)끼리가 대향하도록 배치된다. 또, 전기적 접속은 저항 용접 또는 YAG 레이저 스폿 등의 금속 용접수단에 의해 행하여지고, 그것에 의하여, 양극 전극부(12b)의 알루미늄 기체(18)(도 2 참조)와 양극 리드 배선(30A) 및 양극 도통로(39A)가 전기적으로 접속된다. 따라서, 알루미늄 기체(18)와 기판 하면(14b)에 형성된 양극 랜드 전극(32A)이 4개의 양극 비어 홀(34)을 통해서 전기적으로 접속된다.
또한, 기판 상면(14a)의 각 소자 배치 영역(13)에 콘덴서 소자(12)를 탑재할 때, 콘덴서 소자(12)의 음극 형성 영역(28)에 형성된 최상층의 은 페이스트층(23)(도 2 참조)은 도전성 접착제(도시하지 않음)에 의해 음극 리드 배선(30B)과 전기적으로 접속된다. 따라서, 음극 형성 영역(28)에 형성된 음극(즉, 고체고분자 전해질층(21), 그래파이트 페이스트층(22) 및 은 페이스트층(23))과 기판 하면(14b)에 형성된 음극 랜드 전극(32B)이 4개의 음극 비어 홀(34)을 통해서 전기적으로 접속된다. 그리고, 기판(14)상에 콘덴서 소자(12)가 상술한 방법에 의해 탑재된 후에, 인젝션 몰드 또는 트랜스 몰드에 의해 수지 몰드(16)가 형성된다.
콘덴서 소자(12A)와 콘덴서 소자(12C)에 있어서의 극성 배치는 동일하고, 또한 콘덴서 소자(12B)와 콘덴서 소자(12D)에 있어서의 극성 배치도 동일하며, 도 1에 도시한 VI-VI선에 관해서 콘덴서 소자(12A)와 콘덴서 소자(12C)의 극성 배치와 경상(鏡像)의 관계에 있다. 요컨대, 인접하는 2개의 콘덴서 소자가 도통로(39)에 의해 접속되는 경우에는 그들의 콘덴서 소자의 극성 배치는 도통로(39)와 직교하는 가상선에 대해서 경상의 관계를 갖는다.
이상에서 상세하게 설명한 바와 같이, 각 콘덴서 소자(12)의 양극(알루미늄 기체(18)) 및 음극(고체고분자 전해질층(21), 그래파이트 페이스트층(22) 및 은 페이스트층(23))은 리드 배선(30)이나 음극 도통로(39B), 비어 홀(34)을 통해서, 기판 하면(14b)의 랜드 전극(32)과 전기적으로 접속되어 있다. 그리고, 도 6에 도시하는 바와 같이, 기판 상면(14a)의 기판 배치 영역(13)의 가장자리부(13a) 및 인접하는 콘덴서 소자(12)의 중간에서, 각각 X방향으로 나열되는 4개의 비어 홀(34)의 세트는 양극 비어 홀(34) 및 음극 비어 홀(34)이 교대로 배치되어 있다. 또, 도 6은 도 1에 도시하는 고체 전해 콘덴서(10A)의 VI-VI선 단면도이다. 도 6에 있어서, 화살 표시 A는 콘덴서 소자(12)가 충전상태일 때의 전류의 흐름, 화살 표시 B는 콘덴서 소자(12)가 방전상태일 때의 전류의 흐름을 도시하고 있다.
이 도 6으로부터 분명한 바와 같이, 콘덴서 소자(12)가 동작하는 경우, 즉 콘덴서 소자(12)가 충방전하는 경우, 인접하는 양극 비어 홀(34) 및 음극 비어 홀(34)에는 각각 역방향의 전류가 흐른다. 요컨대, 양쪽의 콘덴서 소자(12C, 12D)가 동작할 때에는 양극 비어 홀(34)을 흐르는 전류에 기인하는 자계와 음극 비어 홀(34)을 흐르는 전류에 기인하는 자계가 발생하고, 이들의 자계끼리가 서로의 자계를 약하게 한다. 그것에 의하여, 콘덴서 소자(12)의 동작시에 있어서는 인접하는 양 비어 홀(34)을 흐르는 전류에 기인하는 ESL이 저감된다.
여기서, 각 소자 배치 영역(13)에는 상술한 바와 같은 상태로 콘덴서 소자(12)가 탑재되어 있고, 이 소자 배치 영역(13)은 X방향으로 2열, Y방향으로 2열의 4개가 기판 상면(14a)에 치밀하게 배치되어 있다. 그리고, 4개의 콘덴서 소자(12)가 배치되고, 각 콘덴서 소자(12)가 탑재되는 각 기판 배치 영역(13)의 가장자리부(13a)와 인접하는 콘덴서 소자(12)의 중간의 위치에 4개의 비어 홀(34)의 세트가 6세트 배치되어 있기 때문에, 콘덴서 소자(12)를 1개만 갖는 고체 전해 콘덴서에 비교하여, 더욱 많은 비어 홀(34)이 형성되어 있어, 고체 전해 콘덴서(10A)에 있어서는 단자수의 증가(다단자화)가 실현되고 있다.
다음에, 고체 전해 콘덴서(10A)의 동작상태에 대해서, 도 5, 도 6 및 도 7을 참조하면서 설명한다. 여기서, 도 7은 도 1의 고체 전해 콘덴서의 요부 확대 평면도이다. 이들의 도면에서는 콘덴서 소자(12C)와 콘덴서 소자(12D)가 도시되어 있고, 이들의 콘덴서 소자(12C, 12D)가 기판(14)을 통해서 프린트 배선기판(17)상의 전극(도시하지 않음)에 접속되어 있다. 그리고, 2개의 콘덴서 소자(12C, 12D)가 동작하는 경우, 콘덴서 소자(12C)와 콘덴서 소자(12D) 사이의 비어 홀(34)에는 도면 중의 화살 표시 A(충전시) 및 화살 표시 B(방전시)로 도시하는 바와 같은 전류가 흐른다.
즉, 도 7에 도시되어 있는 기판 상면(14a)에 있어서의 전류의 흐름은 교대하는 2쌍의 양극 도통로(39A) 및 음극 도통로(39B)에는 충방전시에 있어서 서로 역방향의 전류가 흐른다. 요컨대, 충전시(화살 표시 A 참조)를 예로 들어 설명하면, 양극 도통로(39A)에서는 비어 홀(34)을 향하는 방향으로 전류가 흐르고, 한쪽 음극 도통로(39B)에서는 비어 홀(34)로부터 멀어지는 방향으로 전류가 흐른다. 따라서, 충방전시에, 양극 도통로(39A)에 흐르는 전류에 기인하여 발생하는 자계와 음극 도통로(39B)에 흐르는 전류에 기인하여 발생하는 자계는 서로 없애기 때문에, ESL이 저감된다.
또한, 도 6에 도시되어 있는 X방향에 따른 고체 전해 콘덴서(10A)의 단면에 있어서의 전류의 흐름도, 교대하는 2쌍의 음극 비어 홀(34)과 양극 비어 홀(34)에는 충방전시에 있어서 서로 역방향의 전류가 흐른다. 요컨대, 충전시(화살 표시 A 참조)를 예로 들어 설명하면, 음극 비어 홀(34)에서는 프린트 배선기판(17)을 향하는 아래 방향으로 전류가 흐르고, 한쪽 양극 비어 홀(34)에서는 프린트 배선기판(17)으로부터 멀어지는 위 방향으로 전류가 흐른다. 따라서, 충방전시에, 양극 비어 홀(34)에 흐르는 전류에 기인하여 발생하는 자계와 음극 비어 홀(34)에 흐르는 전류에 기인하여 발생하는 자계는 서로 없애기 때문에, ESL이 저감된다. 또 이상에서는 콘덴서 소자(12C)와 콘덴서 소자(12D) 사이에 위치하는 양극 도통로(39A), 음극 도통로(39B) 및 비어 홀(34)에 대해서 설명하였지만, 이들과 같은 배치관계를 갖는, 콘덴서 소자(12A)와 콘덴서 소자(12B) 사이에 위치하는 양극 도통로(39A), 음극 도통로(39B) 및 비어 홀(34)에 대해서도 마찬가지로, 저ESL화에 기여하고 있는 것은 말할 필요도 없다.
요컨대, 고체 전해 콘덴서(10A)에 있어서는 병렬하는 양극 도통로(39A) 및 음극 도통로(39B)로 이루어지는 도통로 쌍(39A, 39B)에 의해, 기판(14)의 상면(14a)에서 ESI의 저감이 실현되고 있다. 또한, 고체 전해 콘덴서(10A)에 있어서는 X방향으로 병렬하는 양극 비어 홀(34) 및 음극 비어 홀(34)로 이루어지는 비어 홀 쌍에 의해, 기판(14)의 두께 방향에 있어서 ESL을 저감하는 구조로 되어 있다. 따라서, 고체 전해 콘덴서(10A)가 탑재되는 프린트 배선기판의 고주파 대응이 실현되는 동시에, 전류 용량의 증가, 발열량의 억제가 도모된다. 또한, 고체 전해 콘덴서(10A)를, 전원의 1차측이나 2차측의 비교적 큰 전류가 흐르는 회로에 적용하는 것이 가능해진다.
또한, 상술한 바와 같이, 미리 리드 배선(30)이 인쇄된 기판(14)을 준비해 둠으로써, 콘덴서 소자(12)를 기판(14)상에 탑재하는 것만으로, 양극 도통로(39A)와 각 양극의 접속 및 음극 도통로(39B)와 각 음극의 접속을 용이하게 행할 수 있다.
또한, 고체 전해 콘덴서(10A)는 일면(14b) 내에 다수의 단자가 설치되어 있기 때문에, CPU 등의 반도체의 바로 아래에 배치하여 상기 반도체와 전기적으로 접속함으로써, 도통 경로를 대폭 단축할 수 있어, 디커플링 효과가 개선된다.
또, 상술한 제 1 실시형태에서는 도통로(39)가 배치되어 있는 장소에 비어 홀(34)이 형성되어 있는 예를 도시하였지만, 이 비어 홀(34)이 형성되어 있지 않은 예이어도 좋다. 이 경우, 예를 들면, 콘덴서 소자(12C)와 콘덴서 소자(12D)는 직렬 접속이 된다. 이 경우에는 소자 배치 영역(13)의 가장자리부 중, 기판(14)의 단부에 가까운 가장자리부(13a)에 따라 나열되어 있는 비어 홀(34)의 세트에, 소정의 입력전압(예를 들면, 펄스 입력전압)을 인가하고, 양 콘덴서 소자(12C, 12D) 사이의 비어 홀(34)에 전류를 흘림(전자를 이동시킴)으로써, 양극 도통로(39A)와 음극 도통로(39B)는 서로 역방향의 전류가 흐르기 때문에, 역시 ESL이 저감되게 된다.
(제 2 실시형태)
도 8은 본 발명의 제 2 실시형태에 따른 고체 전해 콘덴서를 도시한 개략 사시도이다. 또한 도 9는 도 8의 고체 전해 콘덴서의 요부를 도시한 분해 사시도이다. 도 8 및 도 9에 도시하는 바와 같이, 고체 전해 콘덴서(10B)는 제 1 실시형태에 따른 고체 전해 콘덴서(10A)와 같이, 4개의 콘덴서 소자(12(12A, 12B, 12C, 12D))와 이들의 콘덴서 소자(12)가 상면(14a)에 배치되는 기판(14)과 4개의 콘덴서 소자(12) 및 기판(14)을 몰드하는 수지 몰드(16)를 구비하고 있다. 4개의 콘덴서 소자(12)는 기판 상면(14a)의 매트릭스형으로 배치된 4개의 소자 배치 영역(13(13A, 13B, 13C, 13D))에 각각 배치되어 있다. 이 고체 전해 콘덴서(10B)도, 고체 전해 콘덴서(10A)와 같이, 충방전시에 있어서의 전류의 경로가 다수로 분기되는 다단자형의 콘덴서이며, 기판(14)의 하면(14b)측으로부터 프린트 배선기판(17)상에 실장된다.
다음에, 고체 전해 콘덴서(10B)에 있어서, 기판(14)상에 콘덴서 소자(12)가 배치된 상태에 대해서, 도 9 및 도 10을 참조하면서 설명한다. 도 10은 도 8에 도시한 고체 전해 콘덴서의 X-X선 단면도이다. 기판(14)은 그 상면(14a)에 리드 배선(30)이 인쇄되고, 하면(14b)에 랜드 전극(32)이 인쇄된 프린트기판이며, 리드 배선(30)과 랜드 전극(32)을 전기적으로 접속하는 비어 홀(34)이 형성되어 있다. 비어 홀(34)은 직사각형상의 소자 배치 영역(13)의 대향하는 가장자리부(13a, 13b)에 따라, 각 가장자리부(13a, 13b)에 4개씩 등간격으로 나열되어 있다. 또, 한쪽의 가장자리부(13a)측의 각 비어 홀(34)은 다른쪽의 가장자리부(13b)측의 비어 홀(34)과 각각 쌍을 이루고 있고, 쌍이 되는 2개의 비어 홀(34)은 Y방향으로 나열되어 있다.
또한, 기판 하면(14b)에 있어서, 각 콘덴서 소자(12)에 대응하는 8개의 비어 홀(34)의 단부(34b)(제 4 단자)가 노출되는 부분의 주변에는 직사각형상의 랜드 전극(32)이 8개 형성되어 있고, 각 랜드 전극(32)은 각각 대응하는 비어 홀(34)의 단부(34B)와 전기적으로 접속되어 있다. 또, 랜드 전극(32)은 양극 랜드 전극(32A)과 음극 랜드 전극(32B)으로 구성되어 있고, Y방향으로 나열되는 비어 홀(34)의 쌍에 접속되는 랜드 전극(32)의 쌍은 그 한쪽이 양극 랜드 전극(32A), 다른쪽이 음극 랜드 전극(32B)으로 되어 있다. 또한, 기판 상면(14a)의 기판 배치 영역의 가장자리부(13a, 13b)에 따라 X방향으로 나열되는 4개의 비어 홀(34)에 접속되는 4개의 랜드 전극(32)은 양극 랜드 전극(32A)과 음극 랜드 전극(32B)이 교대하는 배치로 되어 있다.
또한, 기판 상면(14a)에서, 비어 홀(34)의 단부(34a)(제 3 단자, 제 5 단자)가 노출되는 부분의 주변에는 리드 배선(30)이 형성되어 있다. 이 리드 배선(30)은 양극 리드 배선(30A) 및 음극 리드 배선(30B)으로 구성되어 있고, 이들의 리드 배선(30A, 30B)은 대응하는 비어 홀(34)의 단부(34A)과 전기적으로 접속되어 있다. 음극 리드 배선(30B)은 4개의 음극 비어 홀(34)의 단부 주변 및 소자 배치 영역(13)의 중앙부를 포함하도록 일체적으로 형성되어 있다. 한편, 양극 리드 배선(30A)은 4개의 양극 비어 홀(34)의 주변 각각에 형성되어 있고, 랜드 전극(32)과 같이 직사각형상으로 되어 있다. 또, 1개의 음극 리드 배선(30B) 및 4개의 양극 리드 배선(30A)은 서로 전기적으로 격리되어 있다.
다음에, 기판(14)상에 각 콘덴서 소자(12)를 탑재하고, 고체 전해 콘덴서(10B)를 제작하는 방법에 대해서, 도 8 및 도 9를 참조하면서 설명한다.
기판 상면(14a)의 각 소자 배치 영역(13)에 콘덴서 소자(12)를 탑재할 때, 콘덴서 소자(12)의 양극 전극부(12b)는 각각, 대응하는 위치에 배치된 기판(14)상의 양극 리드 배선(30A)과 전기적으로 접속된다. 이 전기적 접속은 저항 용접 또는 YAG 레이저 스폿 등의 금속 용접수단에 의해 행하여지고, 그것에 의하여, 양극 전극부(12b)의 알루미늄 기체(18)(도 2 참조)와 양극 리드 배선(30A)이 전기적으로 접속된다. 따라서, 알루미늄 기체(18)와 기판 하면(14b)에 형성된 4개의 양극 랜드 전극(32A)이 4개의 양극 비어 홀(34)을 통해서 전기적으로 접속된다.
또한, 기판 상면(14a)의 각 소자전비 영역(13)에 콘덴서 소자(12)를 탑재할 때, 콘덴서 소자(12)의 음극 형성 영역(28)에 형성된 최상층의 은 페이스트층(23)(도 2 참조)은 도전성 접착제(도시하지 않음)에 의해 음극 리드 배선(30B)과 전기적으로 접속된다. 따라서, 음극 형성 영역(28)에 형성된 음극(즉, 고체고분자 전해질층(21), 그래파이트 페이스트층(22) 및 은 페이스트층(23))과 기판 하면(14b)에 형성된 4개의 음극 랜드 전극(32B)이 4개의 음극 비어 홀(34)을 통해서 전기적으로 접속된다. 그리고, 기판(14)상에 콘덴서 소자(12)가 상술한 방법에 의해 탑재된 후에, 인젝션 몰드 또는 트랜스 몰드에 의해 수지 몰드(16)가 형성된다.
이상에서 상세하게 설명한 바와 같이, 각 콘덴서 소자(12)의 양극(알루미늄 기체(18)) 및 음극(고체 고분자 전해질층(21), 그래파이트 페이스트층(22) 및 은 페이스트층(23))은 리드 배선(30) 및 비어 홀(34)을 통해서, 기판 하면(14b)의 랜드 전극(32)과 접속되어 있다. 그리고, 도 11에 도시하는 바와 같이, 기판 배치 영역(13)의 가장자리부(13a, 13b)에 따라 X방향으로 나열되는 4개의 비어 홀(34)의 세트는 양극 비어 홀(34) 및 음극 비어 홀(34)이 교대로 배치되어 있다. 또, 도 11은 도 8에 도시하는 고체 전해 콘덴서(1OB)의 XI-XI선 단면도이다. 도 11에 있어서, 화살 표시 A는 콘덴서 소자(12)가 충전상태일 때의 전류의 흐름, 화살 표시 B는 콘덴서 소자(12)가 방전상태일 때의 전류의 흐름을 도시하고 있다. 이 도 11으로부터 분명한 바와 같이, 콘덴서 소자(12)가 동작하는 경우, 즉 콘덴서 소자(12)가 충방전하는 경우, 인접하는 양극 비어 홀(34)과 음극 비어 홀(34)은 각각 역방향의 전류가 흐른다. 요컨대, 콘덴서 소자(12)가 동작할 때는 양극 비어 홀(34)을 흐르는 전류에 기인하는 자계와 음극 비어 홀(34)을 흐르는 전류에 기인하는 자계가 발생하고, 이들의 자계끼리가 서로의 자계를 약하게 한다. 그것에 의하여, 콘덴서 소자(12)의 동작시에 있어서는 인접하는 양 비어 홀(34)을 흐르는 전류에 기인하는 ESL이 저감된다.
여기서, 각 소자 배치 영역(13)에는 상술한 바와 같은 상태로 콘덴서 소자(12)가 탑재되어 있고, 이 소자 배치 영역(13)은 X방향으로 2열, Y방향으로 2열의 4개가 기판 상면(14a)에 치밀하게 배치되어 있다. 즉, 소자 배치 영역(13)이 인접하는 부분에서는 한쪽의 소자 배치 영역(13)의 가장자리에 나열되는 4개의 비어 홀(34)과 다른쪽의 소자 배치 영역(13)의 가장자리에 나열되는 4개의 비어 홀(34)이 Y축 방향에 있어서 근접하고 있다. 그리고, Y축에 따라 근접하는 한쪽의 소자 배치 영역(13)의 하나의 비어 홀(34)과 다른쪽의 소자 배치 영역(13)의 하나의 비어 홀(34)의 세트는 서로 극성이 다르며, 한쪽이 양극 비어 홀(34)로 다른쪽이 음극 비어 홀(34)로 되어 있다. 이와 같이, 4개의 콘덴서 소자(12)가 배치된 경우, 콘덴서 소자(12)를 1개만 갖는 고체 전해 콘덴서에 비교하여, 더욱 많은 비어 홀(34)을 형성할 수 있기 때문에, 유의하게 단자수를 증가시킬(다단자화) 수 있다.
이 상태에 대해서, 도 10을 참조하면서 설명한다. 도 10에서는 콘덴서 소자(12C)와 콘덴서 소자(12D)가 도시되어 있고, 이들의 소자가 기판(14)을 통해서 프린트 배선기판(17)상의 전극(도시하지 않음)에 접속되어 있다. 이 도면으로부터 분명한 바와 같이, 콘덴서 소자(12C)의 콘덴서 소자(12D)측의 음극 비어 홀(34A)과 콘덴서 소자(12D)의 콘덴서 소자(12C)측의 양극 비어 홀(34B)은 Z축 방향에 따라 평행하게 연장되어 있다. 또한, 이들의 비어 홀(34A, 34B)의 각각의 단부(34a)도, 비어 홀(34A, 34B)과 같이 근접하고 있고, 이들의 단부(34a)에 의해 제 3 단자 쌍(제 5 단자 쌍)이 구성되어 있다.
이러한 상태에서 2개의 콘덴서 소자(12C, 12D)가 동작하는 경우, 즉 양 콘덴서 소자(12C, 12D)가 충방전되는 경우, 양극 비어 홀(34A) 및 음극 비어 홀(34B)에는 도면 중의 화살 표시 A(충전시) 및 화살 표시 B(방전시)로 도시하는 바와 같이 각각 역방향의 전류가 흐른다. 이 때문에, 양쪽의 콘덴서 소자(12C, 12D)가 동작할 때는 양극 비어 홀(34A)을 흐르는 전류에 기인하는 자계와 음극 비어 홀(34B)을 흐르는 전류에 기인하는 자계가 발생하고, 이들의 자계끼리가 서로의 자계를 약하게 한다. 즉, 양 비어 홀(34A, 34B)이 나열되는 것으로, 발생자계의 상쇄가 생기기 때문에, 고체 전해 콘덴서(10B)의 저ESL화를 실현한다. 또, 소자 배치 영역(13)의 각 비어 홀(34)과 그 소자 배치 영역(13)에 인접하는 소자 배치 영역(13)의 각 비어 홀(34)의 Y축 방향으로 나열되는 어느 조합에 대해서나, 이상과 같은 이유에 의해 ESI의 저감이 실현되고 있다. 즉, 상술한 제 3 단자 쌍의 옆에 위치하는 충방전시에 있어서의 전류의 방향이 제 3 단자 쌍의 경우와는 반대인 단자의 쌍(제 4 단자 쌍)이어도, 상술과 같은 이유에 의해, 고체 전해 콘덴서(1OB)의 저ESL화에 기여한다. 또, 인접하는 콘덴서 소자(12C, 12D)끼리를 가까이 하는 동시에, 제 3 단자 쌍(34a, 34a)의 이격거리를 좁히는 것으로, 콘덴서 소자(12)가 탑재되는 기판(14)의 면적을 용이하게 축소할 수 있다. 이것에 따라, 고체 전해 콘덴서(10B)의 탑재에 요하는 프린트 배선기판(17)의 탑재 영역의 면적도 축소할 수 있다.
이상에서 설명한 바와 같이, 제 3 단자인 비어 홀(34)의 단부(34A)과 제 4 단자인 비어 홀(34)의 단부(34B)는 기판(14)의 두께 방향으로 관통 설치된 비어 홀(34)에 의해 접속되어 있다. 그리고, 예를 들면, 인접하는 2개의 콘덴서 소자(12C, 12D)에 관해서는 콘덴서 소자(12C)의 양극 비어 홀(34A)과 콘덴서 소자(12D)의 음극 비어 홀(34B)이 나열되어 배치되어 있다. 이 때문에, 이 고체 전해 콘덴서(10B)의 충방전시에는 한 쌍의 평행한 비어 홀(34A, 34B)에는 서로 역방향의 전류가 흐른다. 이것에 의하여, 비어 홀(34A, 34B)을 흐르는 전류에 기인하여 발생하는 자계가 상쇄되기 때문에, 이 고체 전해 콘덴서(10B)에 있어서의 ESI의 저감이 도모되고 있다. 따라서, 고체 전해 콘덴서(10B)의 고주파 대응이 도모되는 동시에, 전류용량의 증가 발열량의 억제가 도모된다. 또한, 고체 전해 콘덴서(10B)를 전원의 1차측이나 2차측의 비교적 큰 전류가 흐르는 회로에 적용하는 것이 가능해진다.
또한, 상술한 한 쌍의 비어 홀(34A, 34B)과 같이, 한쪽이 양극 비어 홀이고 다른쪽이 음극 비어 홀인 비어 홀의 쌍은 인접하는 소자 배치 영역(13C, 13D)에는 4쌍 있다. 그리고, 고체 전해 콘덴서(10B) 전체에 있어서는 비어 홀 쌍(34A, 34B)과 같은 관계에 있는 비어 홀 쌍은 8쌍으로 되어 있다. 이들 각각의 비어 홀 쌍(34, 34)은 모두 상술한 한 쌍의 비어 홀(34A, 34B)과 같이, 역시 충방전시에 서로 역방향의 전류가 흐른다. 이 때문에, 고체 전해 콘덴서(10B)에 있어서는 유의하게 저ESL화가 도모되고 있다. 또한, 상술한 바와 같이, 각 콘덴서 소자(12)의 축전부(12a)의 장변에 따라 X방향으로 나열되는 4개의 비어 홀(34)의 세트는 양극 비어 홀(34)과 음극 비어 홀(34)이 교대하는 배치로 되어 있다. 이 때문에, 4쌍의 비어 홀 쌍에는 콘덴서 소자(12)의 양극 및 음극의 양쪽이 접속되어 있어, 충방전시에 있어서 효과적으로 고체 전해 콘덴서(10B)의 ESL이 저감된다.
또한 고체 전해 콘덴서(10B)는 일면(14b) 내에 다수의 단자가 설치되어 있기 때문에, CPU 등의 반도체의 바로 아래에 배치하여 상기 반도체와 전기적으로 접속함으로써, 도통 경로를 대폭 단축할 수 있어, 디커플링(decoupling) 효과가 개선된다.
즉, 프린트 배선기판 상의 제한이 있는 콘덴서 배치 영역에 있어서, 콘덴서의 단자수의 증가를 도모한 경우에는 단자끼리가 서로 근접하게 되고, 그것에 따라 충방전시에 콘덴서 내를 흐르는 전류의 경로도 치밀하게 근접한다. 그리고, 이와 같이 근접하는 전류 경로 내에 동 방향의 전류가 흐른 경우에는 그 전류에 기인하여 발생하는 자계가 서로 증장(增長)하여, ESL을 증가시켜 버린다. 그것에 의하여, 다단자화에 의하여 실현되는 ESI의 저감이라는 장점이 손상되고, 이 고체 전해 콘덴서가 적용되는 회로의 고주파 대응이 곤란해진다고 하는 과제가 있었다. 그래서, 발명자들은 예의 연구한 끝에, 상술한 고체 전해 콘덴서(10A, 10B)를 발견하기에 이르렀다.
실시예
(실시예 1)
제 1 실시형태에 따른 고체 전해 콘덴서를, 아래와 같이 하여 제작하였다.
(콘덴서 소자의 제작)
우선, 조면화 처리가 실시되어, 산화알루미늄 피막이 형성되어 있는 두께 100㎛이고, 150㎌/㎠의 정전용량을 얻을 수 있는 알루미늄 호일시트로부터, 알루미늄 양극 전극체를, 도 3에 도시한 콘덴서 소자(12A)(콘덴서 소자(12C))와 콘덴서 소자(12B)(콘덴서 소자(12D))의 2종류의 형상으로, 천공가공에 의해 작성하였다. 이들의 전극체의 면적은 모두 O.6㎠이다.
그리고 이 전극체의 표면 중, 음극 형성 영역이 되는 영역만을 남기고, 그 이외의 영역의 조면화 구조를 가압 처리에 의해 파괴하였다. 그리고, 소정 영역(도 3의 부호12c 참조)에 실리콘수지를 스크린 인쇄로 도포하여 코팅하였다. 그 후, 양극 전극부(도 3의 부호12b 참조) 중, 한 쪽의 양극 전극부에만, 자외선 경화형 레지스트를 도포하여 코팅하였다.
이렇게 하여 얻어진 전극체를, 산화알루미늄 피막이 형성되고, 조면화 처리가 실시되어 있는 알루미늄 호일이 완전히 침지되도록, 3중량%의 농도로, 6.0의 pH로 조정된 아디핀산암모늄 수용액 중에 세트하였다. 이 때, 레지스트에 의해 코팅된 양극 전극부는 수용액 중에 담그고, 또한 코팅되어 있지 않은 측의 양극 전극부의 일부도, 아디핀산 암모늄 수용액 중에 침지된다.
이어서, 전극체의 레지스트 처리되어 있지 않고, 조면화 구조가 파괴된 양극 전극부측을 양극으로 하고, 상기 수용액 중에 침지되어 있는 전극체를, 화성 전류 밀도가 50 내지 100mA/㎠, 화성전압이 12V의 조건하에서 산화시켜, 전극체의 절단부 단면에 산화알루미늄 피막을 형성하였다.
그 후, 전극체를 상기 수용액으로부터 올려, 조면화 처리가 실시되어 있는 알루미늄 호일의 표면(음극 형성 영역)상에, 화학산화중합에 의해, 폴리피롤로 이루어지는 고체고분자 전해질층을 형성하였다. 더욱 구체적으로 설명하면, 폴리피롤로 이루어지는 고체고분자 전해질층은 조면화 처리가 실시되어, 산화알루미늄 피막이 형성된 알루미늄 호일 부분에만 함침하도록, 정제한 0.1mol/l의 피롤 모노머, O.1mol/l 알킬나프탈렌설폰산나트륨 및 0.05mol/l의 황산철(III)을 포함하는 에탄올수 혼합용액 셀 중에 세트하고, 30분간에 걸쳐 교반하여 화학산화중합을 진행시키고, 같은 조작을 3회에 걸쳐 되풀이함으로써 생성하였다. 그 결과 최대 두께가 약 10㎛의 고체고분자 전해질층이 형성되었다.
또한, 이렇게 해서 얻어진 고체고분자 전해질층의 표면에 카본 페이스트를 도포하고, 또한, 카본 페이스트의 표면에 은 페이스트를 도포하여, 음극 전극을 형성하였다. 카본 페이스트 및 은 페이스트로 이루어지는 페이스트층을 형성한 후, 상술한 레지스트층을 유기용매로 용해하여 레지스트를 제거하고, 조면화 처리가 실시되어 있지 않은 양극 전극부를 노출시켰다. 이상의 처리에 의해, 상술한 2종류 4개의 콘덴서 소자를 제작하였다.
(기판의 제작)
한편, 두께 36㎛의 Cu 배선 패턴과 랜드 전극이 각 면에 형성되고, 두께 0.2㎜이고, 12.0㎜×9.0㎜의 사이즈를 갖는 유리 크로스 함유 내열성 에폭시수지기판(도 1의 기판(14)에 상당)을 아래와 같이 하여 준비하였다. 이하, 설명의 편의상, 이 유리크로스 함유 내열성 에폭시수지기판을 「FR4 기판」이라고 한다.
표리면에 두께 36㎛의 구리호일이 적층된 FR4 기판을, 110㎜×90㎜의 치수로 가공하였다. 그리고, FR4 기판의 한쪽 면의 구리호일상에 배선 패턴에 대응하는 레지스트를 형성하였다. 이 배선 패턴은 리드 배선 패턴(도 3의 리드 배선(30) 참조)으로, 12.0㎜×9.0㎜의 소정 영역(소자군 탑재 영역)안에 상술한 2종류 4개의 콘덴서 소자가 수용되는 패턴이다. 또, FR4 기판 상에, 소자군 탑재 영역을 25개 형성하고, 그 각각 상기 배선 패턴을 형성하였다. 또한, FR4 기판의 다른쪽 면에는 상기 리드 배선 패턴과 위치가 어긋나지 않도록, 랜드 전극 패턴(도 3의 랜드 전극(32) 참조)에 대응하는 레지스트막을 형성하였다. 그 후, 공지의 방법을 사용하여 구리호일을 화학적으로 에칭하여, 소정의 배선 패턴을 형성하였다.
계속해서, FR4 기판의 한쪽 면의 리드 배선 패턴과 다른쪽 면의 랜드 전극 패턴을, 소정 위치에 배치한 32개의 비어 홀(0.2㎜ 직경, 도 3의 부호34 참조)을 사용하여 전기적으로 접속하였다. 즉, 비어 홀에 의해, FR4 기판의 한쪽 면의 16개의 양극 리드 배선(도 3의 양극 리드 배선(30A) 참조)과 다른쪽 면의 16개의 양극 랜드 전극(도 3의 양극 랜드 전극(32A) 참조)을 접속하였다. 또한, 비어 홀에 의해, FR4 기판의 한쪽 면의 4개의 음극 리드 배선(도 3의 음극 리드 배선(30B) 참조)과 다른쪽 면의 16개의 음극 랜드 전극(도 3의 음극 랜드 전극(32B) 참조)을 접속하였다. 또 적절하게, 비어 홀 내벽 부분 및 구리호일 패턴 부분에 무전해 도금에 의해 니켈 도금(3㎛) 및 금 도금( 두께 0.08㎛)을 실시하여, 리드 배선 패턴과 랜드 전극 패턴의 더욱 확실한 도통을 도모하였다.
(콘덴서 소자의 기판 상에 대한 실장)
상술한 배선 패턴이 형성된 각 소자군 탑재 영역에, 4개의 콘덴서 소자를 탑재하였다. 그 때, 각 콘덴서 소자의 4개의 각 양극 전극부와 소자군 탑재 영역의 각 양극 리드 배선이 겹치도록 하였다. 또한, 대면하는 각 콘덴서 소자의 음극 형성 영역과 음극 리드 배선을 은계의 에폭시 도전성 접착제로 접착하고, 콘덴서 소자와 음극 리드 배선을 전기적으로 접속하였다. 또, 각 콘덴서 소자의 각 양극 전극부의 단부와 대응하는 양극 리드 배선을 NEC제 YAG 레이저 스폿 용접기로 용접하여, 각 콘덴서 소자의 각 양극 전극부와 양극 리드 배선을 전기적으로 접속하였다.
(외장, 가공 및 평가)
그 후, FR4 기판 상의 콘덴서 소자를 밀봉하기 위해서, 수지 두께가 1.0㎜인 에폭시수지 몰드(도 1의 부호16 참조)를 진공 인쇄방법에 의해 형성하였다. 그리고, 에폭시수지 몰드를 위로 하여, 12.0㎜×9.0㎜의 치수로 절단하여 칩화하였다. 이것을 세정한 후, 도 1에 도시한 바와 같은 디스크리트(discreet) 타입의 고체 전해 콘덴서(#1)를 얻었다. 그 후, 기지의 방법으로, 고체 전해 콘덴서에 일정한 전압을 인가하여, 에이징(ageing) 처리를 하여, 누설 전류를 충분히 저감시켰다.
이렇게 해서 얻어진 고체 전해 콘덴서(#1)에 대해서, 그 전기적 특성을 평가하였다. 구체적으로는 고체 전해 콘덴서(#1)를 소정의 평가용 기판에 땜납 고정하고, 아질레트 테크놀로지사(Agilent Technologies)제 임피던스 애널라이저 4194A, 네트워크 애널라이저 8753D를 사용하여, 정전용량 및 S21 특성을 측정하였다. 또한, 얻어진 S21 특성에 근거하여 등가회로 시뮬레이션을 행하여, 정전용량, ESR치 및 ESL치를 구하였다. 그 결과를 하기 표 1에 도시하였다. 이 표 1은 고체 전해 콘덴서(#1)에 내장되어 있는 4개의 각 전해 콘덴서 소자(#1-A, #1-B, #1-C, #1-D)의 특성을 도시하는 표이다.
콘덴서 소자 정전용량 ESR치 ESL치
#1-A 82.0㎌ 17mΩ 110pH
#1-B 89.0㎌ 18mΩ 150pH
#1-C 78.0㎌ 21mΩ 135pH
#1-D 83.0㎌ 18mΩ 100pH
(실시예 2)
제 2 실시형태에 따른 고체 전해 콘덴서를, 아래와 같이 하여 제작하였다.
(콘덴서 소자의 제작)
우선, 조면화 처리가 실시되어, 산화알루미늄 피막이 형성되어 있는 두께 100㎛이고, 150㎌/㎠의 정전용량이 얻어지는 알루미늄 호일시트로부터, 알루미늄 양극 전극체를, 도 9에 도시하는 콘덴서 소자(12)와 같은 형상으로 천공가공에 의해 제작하였다. 이 전극체의 면적은 O.6㎠이다.
그리고 이 전극체의 표면 중, 음극 형성 영역이 되는 영역만을 남기고, 그 이외의 영역의 조면화 구조를 가압 처리에 의해 파괴하였다. 그리고, 소정 영역(도 9의 부호12c 참조)에 실리콘수지를 스크린 인쇄로 도포하여 코팅하였다. 그 후, 양극 전극부(도 9의 부호12b 참조) 중, 한 쪽의 양극 전극부에만, 자외선 경화형 레지스트를 도포하여 코팅하였다.
이렇게 하여 얻어진 전극체를, 산화알루미늄 피막이 형성되어, 조면화 처리가 실시되어 있는 알루미늄 호일이 완전히 침지되도록, 3중량%의 농도로, 6.0의 pH로 조정된 아디핀산암모늄 수용액 중에 세트하였다. 이때, 레지스트에 의해 코팅된 양극 전극부는 수용액 중에 침지되고, 또한 코팅되어 있지 않은 측의 양극 전극부의 일부도, 아디핀산암모늄 수용액 중에 침지되었다.
이어서, 전극체의 레지스트 처리되어 있지 않고, 조면화 구조가 파괴된 양극 전극부측을 양극으로 하고, 상기 수용액 중에 침지되어 있는 전극체를, 화성전류 밀도가 50 내지 100mA/㎠, 화성전압이 12V의 조건하에서 산화시켜, 전극체의 절단부 단면에 산화알루미늄 피막을 형성하였다.
그 후, 전극체를 상기 수용액으로부터 올려, 조면화 처리가 실시되어 있는 알루미늄 호일의 표면(음극 형성 영역)상에, 화학산화중합에 의해, 폴리피롤로 이루어지는 고체고분자 전해질층을 형성하였다. 더욱 구체적으로 설명하면, 폴리피롤로 이루어지는 고체고분자 전해질층은 조면화 처리가 실시되어, 산화알루미늄 피막이 형성된 알루미늄 호일 부분에만 함침하도록, 정제한 0.1mol/l 피롤 모노머, O.1mol/l 알킬나프탈렌설폰산나트륨 및 0.05mol/l의 황산철(III)을 포함하는 에탄올수 혼합용액 셀 중에 세트하고, 30분간에 걸쳐 교반하여 화학산화중합을 진행시키고, 같은 조작을 3회에 걸쳐 되풀이함으로써 생성하였다. 그 결과 최대 두께가 약 10㎛인 고체고분자 전해질층이 형성되었다.
또한, 이렇게 해서 얻어진 고체고분자 전해질층의 표면에 카본 페이스트를 도포하고, 또한, 카본 페이스트의 표면에 은 페이스트를 도포하여, 음극 전극을 형성하였다. 카본 페이스트 및 은 페이스트로 이루어지는 페이스트층을 형성한 후, 상술한 레지스트층을 유기용매로 용해하여 레지스트를 제거하여, 조면화 처리가 실시되어 있지 않은 양극 전극부를 노출시켰다. 이상의 처리에 의해, 콘덴서 소자를 제작하였다. 또, 이러한 콘덴서 소자를, 같은 제조방법을 사용하여 4개 준비하였다.
(기판의 제작)
한편, 두께 36㎛의 Cu 배선 패턴과 랜드 전극이 각 면에 형성되고, 두께 0.2㎜이고, 12.0㎜×9.0㎜의 사이즈를 갖는 유리크로스 함유 내열성 에폭시수지기판(도 8의 기판(14)에 상당)을 아래와 같이 하여 준비하였다. 이하, 설명의 편의상, 이 유리크로스 함유 내열성 에폭시수지기판을 「FR4 기판」이라고 한다.
표리면에 두께 36㎛의 구리호일이 적층된 FR4 기판을, 110㎜×90㎜의 치수로 가공하였다. 그리고, FR4 기판의 한쪽 면의 구리호일상에 배선 패턴에 대응하는 레지스트를 형성하였다. 이 배선 패턴은 리드 배선 패턴(도 9의 리드 배선(30) 참조)이고, 12.0㎜×9.0㎜의 소정 영역(소자군 탑재 영역)안에 상술한 콘덴서 소자가 4개 수용되는 패턴이다. 또, FR4 기판 상에, 소자군 탑재 영역을 25개 형성하고, 그 각각 상기 배선 패턴을 형성하였다. 또한, FR4 기판의 다른쪽 면에는 상기 리드 배선 패턴과 위치 어긋나지 않도록, 랜드 전극 패턴(도 9의 랜드 전극(32) 참조)에 대응하는 레지스트막을 형성하였다. 그 후, 공지 방법을 사용하여 구리호일을 화학적으로 에칭하여, 소정의 배선 패턴을 형성하였다.
계속해서, FR4 기판의 한쪽 면의 리드 배선 패턴과 다른쪽 면의 랜드 전극 패턴을, 소정 위치에 배치한 32개의 비어 홀(0.2㎜ 직경, 도 9의 부호34 참조)을 사용하여 전기적으로 접속하였다. 즉, 비어 홀에 의해, FR4 기판의 한쪽 면의 16개의 양극 리드 배선(도 9의 양극 리드 배선(30A) 참조)과 다른쪽 면의 16개의 양극 랜드 전극(도 9의 양극 랜드 전극(32A) 참조)을 접속하였다. 또한, 비어 홀에 의해, FR4 기판의 한쪽 면의 4개의 음극 리드 배선(도 9의 음극 리드 배선(30B) 참조)과 다른쪽 면의 16개의 음극 랜드 전극(도 9의 음극 랜드 전극(32B) 참조)을 접속하였다. 또 적절하게, 비어 홀 내벽 부분 및 구리호일 패턴 부분에 무전해 도금에 의해 니켈 도금(3㎛) 및 금 도금(두께 0.08㎛)을 실시하여, 리드 배선 패턴과 랜드 전극 패턴의 더욱 확실한 도통을 도모하였다.
(콘덴서 소자의 기판 상에 대한 실장)
상술한 배선 패턴이 형성된 각 소자군 탑재 영역에, 4개의 콘덴서 소자를 탑재하였다. 그 때, 각 콘덴서 소자의 4개의 각 양극 전극부와 소자군 탑재 영역의 각 양극 리드 배선이 겹치도록 하였다. 또한, 대면하는 각 콘덴서 소자의 음극 형성 영역과 음극 리드 배선을 은계의 에폭시 도전성 접착제로 접착하고, 콘덴서 소자와 음극 리드 배선을 전기적으로 접속하였다. 또, 각 콘덴서 소자의 각 양극 전극부의 단부와 대응하는 양극 리드 배선을 NEC제 YAG 레이저 스폿, 용접기로 용접하여, 각 콘덴서 소자의 각 양극 전극부와 양극 리드 배선을 전기적으로 접속하였다.
(외장, 가공 및 평가)
그 후, FR4 기판 상의 콘덴서 소자를 밀봉하기 위해서, 수지 두께가 1.0㎜인 에폭시수지 몰드(도 8의 부호16 참조)를 진공 인쇄방법에 의해 형성하였다. 그리고, 에폭시수지 몰드를 위로 하여, 12.0㎜×9.0㎜의 치수로 절단하여, 칩화하였다. 이것을 세정한 후, 도 8에 도시하는 바와 같은 디스크리트 타입의 고체 전해 콘덴서(#1)를 얻었다. 그 후, 기지의 방법으로, 고체 전해 콘덴서에 일정한 전압을 인가하고, 에이징 처리를 하여, 누설 전류를 충분히 저감시켰다.
이렇게 해서 얻어진 고체 전해 콘덴서(#1)에 대해서, 그 전기적 특성을 평가하였다. 구체적으로는 고체 전해 콘덴서(#1)를 소정의 평가용 기판에 땜납 고정하고, 어질렌트 테크놀로지사제 임피던스 애널라이저 4194A, 네트워크 애널라이저 8753D를 사용하여, 정전용량 및 S21 특성을 측정하였다. 또한, 얻어진 S21 특성에 근거하여 등가회로 시뮬레이션을 하여, 정전용량, ESR치 및 ESL치를 구하였다. 그 결과를 하기 표 2에 나타내었다. 이 표 2는 고체 전해 콘덴서(#1)에 내장되어 있는 4개의 각 전해 콘덴서 소자(#1-A, #1-B, #1-C, #1-D)의 특성을 도시한 표이다.
콘덴서 소자 정전용량 ESR치 ESL치
#1-A 80.0㎌ 18mΩ 100pH
#1-B 88.0㎌ 15mΩ 120pH
#1-C 75.0㎌ 20mΩ 125pH
#1-D 84.0㎌ 13mΩ 90pH
본 발명은 상기 실시형태에 한정되는 것이 아니라, 여러 가지 변형이 가능하다. 예를 들면, 기판 상에 배치되는 콘덴서 소자의 수는 4개에 한정되지 않고, 2개나 3개, 5개 이상이어도 좋다. 또한, 콘덴서 소자의 형상은 적절하게 다단형의 여러가지 소자형상으로 변경할 수 있다. 또한, 콘덴서 소자의 기체는 알루미늄에 한정되지 않고, 그 외의 밸브금속 기체를 이용하여도 좋다. 또한, 관통 설치 도통로는 비어 홀에 한정되지 않고, 내부에 금속도체가 충전되어 있는 중실제의 비어이어도 좋다.
또한, 상술한 콘덴서 소자에 있어서는 축전부의 대향하는 2단부로부터 각각 2세트의 전극(양극 및 음극)이 꺼내지는 구조를 갖고 있지만, 예를 들면, 사각형상의 콘덴서 소자의 4단부로부터 각각 1세트 이상의 전극이 꺼내지는 구조나, 콘덴서 소자의 적어도 일단부로부터 1세트 이상의 전극이 꺼내지는 구조이어도 좋다. 콘덴서 소자가 이러한 구조를 갖는 경우, 인접하는 전극 리드를 흐르는 전류에 기인하는 자장이 상쇄되기 때문에, 고체 전해 콘덴서의 저ESL화가 도모된다.
또한, 상술한 예에서는 비어 홀의 양단부가 제 1 단자(제 3 단자, 제 5 단자) 및 제 2 단자(제 4 단자)이고, 이들의 단자가 비어 홀과 일체라고 했지만, 비어 홀과 제 1 단자 및 제 2 단자가 별도인 예이어도 좋다.
본 발명에 따른 고체 전해 콘덴서에 있어서는 인접하는 고체 전해 콘덴서 소자는 도통로 쌍의 양극 도통로에 의해 각 양극이, 도통로 쌍의 음극 도통로에 의해 각 음극이 접속되어 있기 때문에, 양 고체 전해 콘덴서 소자의 사이에서 전자의 이동이 있는 경우에는 대략 평행한 도통로 쌍에는 서로 역방향의 전류가 흐른다. 이 때문에, 한쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계는 다른쪽의 도통로를 흐르는 전류에 기인하여 발생하는 자계에 의해 없어지기 때문에, 양 자계의 사이에서 상쇄가 생긴다. 따라서, 고체 전해 콘덴서에 있어서의 ESI의 저감이 실현될 수 있다.
도 1은 본 발명의 제 1 실시형태에 따른 고체 전해 콘덴서의 개략 사시도.
도 2는 도 1에 도시하는 각 콘덴서 소자의 요부를 도시하는 모식 단면도.
도 3은 도 1의 고체 전해 콘덴서의 요부를 도시하는 분해 사시도.
도 4는 콘덴서 소자에 양극 산화 처리를 실시하고 있는 상태를 도시하는 도면.
도 5는 도 1에 도시한 고체 전해 콘덴서의 V-V선 단면도.
도 6은 도 1에 도시한 고체 전해 콘덴서의 VI-VI선 단면도.
도 7은 도 1의 고체 전해 콘덴서의 요부 확대 평면도.
도 8은 본 발명의 제 2 실시형태에 따른 고체 전해 콘덴서의 개략 단면도.
도 9는 도 8의 고체 전해 콘덴서의 요부를 도시한 분해 사시도.
도 10은 도 8에 도시한 고체 전해 콘덴서의 X-X선 단면도.
도 11은 도 8에 도시하는 고체 전해 콘덴서의 XI-XI선 단면도.

Claims (8)

  1. 기판과,
    상기 기판 상에 병설(竝設)된 복수의 고체 전해 콘덴서 소자와,
    인접하는 상기 고체 전해 콘덴서 소자의 양극끼리를 접속하는 양극 도통로와, 상기 인접하는 고체 전해 콘덴서 소자의 음극끼리를 접속하는 음극 도통로를 갖는 대략 평행한 도통로 쌍을 구비하는, 고체 전해 콘덴서.
  2. 제 1 항에 있어서,
    상기 도통로 쌍은 상기 기판의 한쪽 면 위에 인쇄된 리드 배선으로 구성되어 있는, 고체 전해 콘덴서.
  3. 제 1 항에 있어서,
    상기 도통로 쌍의 각 도통로의 도중에 형성된 제 1 단자 쌍과, 상기 제 1 단자 쌍에 대응하도록 상기 기판의 다른쪽 면에 형성된 제 2 단자 쌍을 더 구비하고,
    상기 제 1 단자 쌍과 상기 제 2 단자 쌍은 상기 기판의 두께 방향으로 관통 설치된 관통 설치 도통로 쌍에 의해 각각 접속되어 있는, 고체 전해 콘덴서.
  4. 제 1 항에 있어서,
    상기 고체 전해 콘덴서 소자는 사각형상의 축전부와, 이 축전부의 대향하는 2변으로부터 바깥쪽으로 돌출하는 양극 전극부를 갖고,
    상기 양극 전극부와 상기 양극 도통로가 전기적으로 접속되어 있는, 고체 전해 콘덴서.
  5. 제 4 항에 있어서,
    상기 인접하는 고체 전해 콘덴서 소자는 상기 양극 전극부끼리가 대향하도록 상기 기판 상에 배치되어 있는, 고체 전해 콘덴서.
  6. 한쪽 면에 형성된 인접하는 제 3 단자 쌍과, 다른쪽 면에 형성된 상기 제 3 단자 쌍에 대응하는 제 4 단자 쌍이 두께 방향으로 관통 설치된 관통 설치 도통로에 의해 접속된 기판과,
    상기 기판의 상기 한쪽 면 위에 병설된 제 1 및 제 2 고체 전해 콘덴서 소자를 구비하고,
    상기 제 1 고체 전해 콘덴서 소자의 양극은 상기 제 3 단자 쌍의 한쪽 단자에 접속되고, 상기 제 2 고체 전해 콘덴서 소자의 음극은 상기 제 3 단자 쌍의 다른쪽의 단자에 접속되어 있는, 고체 전해 콘덴서.
  7. 제 6 항에 있어서,
    상기 기판의 상기 한쪽 면에는 또한 인접하는 제 5 단자 쌍이 형성되어 있고,
    상기 제 1 고체 전해 콘덴서 소자의 음극은 상기 제 5 단자 쌍의 한쪽의 단자에 접속되고, 상기 제 2 고체 전해 콘덴서 소자의 양극은 상기 제 5 단자 쌍의 다른쪽의 단자에 접속되어 있는, 고체 전해 콘덴서.
  8. 제 6 항에 있어서,
    상기 제 3 단자 쌍은 상기 제 1 및 제 2 고체 전해 콘덴서 소자의 사이에 위치하고 있는, 고체 전해 콘덴서.
KR1020040076283A 2003-09-26 2004-09-23 고체 전해 콘덴서 KR20050030861A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003335946A JP4071185B2 (ja) 2003-09-26 2003-09-26 固体電解コンデンサ
JPJP-P-2003-00335936 2003-09-26
JP2003335936A JP4138621B2 (ja) 2003-09-26 2003-09-26 固体電解コンデンサ
JPJP-P-2003-00335946 2003-09-26

Publications (1)

Publication Number Publication Date
KR20050030861A true KR20050030861A (ko) 2005-03-31

Family

ID=34575884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076283A KR20050030861A (ko) 2003-09-26 2004-09-23 고체 전해 콘덴서

Country Status (3)

Country Link
US (1) US7227739B2 (ko)
KR (1) KR20050030861A (ko)
CN (1) CN100568420C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046567A1 (en) * 2005-10-21 2007-04-26 Iksoo Eun Method for inputting words in an electronic appliance with buttons of inputting words

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365963B2 (en) * 2003-03-17 2008-04-29 Tdk Corporation Capacitor element, solid electrolytic capacitor, processes for their production and capacitor element combination
JP2006040938A (ja) * 2004-07-22 2006-02-09 Nec Tokin Corp 固体電解コンデンサ、それを用いた積層コンデンサおよびその製造方法
JP4183091B2 (ja) * 2005-06-15 2008-11-19 ローム株式会社 面実装型固体電解コンデンサとその製造方法
US7361568B2 (en) * 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection
US7280343B1 (en) 2006-10-31 2007-10-09 Avx Corporation Low profile electrolytic capacitor assembly
US8072773B2 (en) 2008-04-04 2011-12-06 John Mruz Ultra-wideband assembly system and method
US9013893B2 (en) 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
TWI405322B (zh) 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
TWI483352B (zh) 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
KR102029495B1 (ko) * 2014-10-15 2019-10-07 삼성전기주식회사 칩 전자부품 및 그 실장 기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889357A (en) * 1973-07-05 1975-06-17 Sprague Electric Co Screen printed solid electrolytic capacitor
US4603467A (en) * 1984-05-25 1986-08-05 Marcon Electronics Co., Ltd. Method of manufacturing chip-type aluminum electrolytic capacitor
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
EP1215691B1 (en) * 1999-05-28 2011-07-13 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor and method of manufacture thereof
JP3942000B2 (ja) * 1999-06-01 2007-07-11 ローム株式会社 パッケージ型固体電解コンデンサの構造及びその製造方法
US6262877B1 (en) 1999-11-23 2001-07-17 Intel Corporation Low inductance high capacitance capacitor and method of making same
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
US6625009B2 (en) * 2001-04-05 2003-09-23 Rohm Co., Ltd. Solid electrolytic capacitor and method of making the same
JP2003068576A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 面実装型固体電解コンデンサの構造及びその製造方法
US6862169B2 (en) * 2002-02-21 2005-03-01 Showa Denko Kabushiki Kaisha Solid electrolytic capacitor and method for producing the same
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
JP2004103981A (ja) * 2002-09-12 2004-04-02 Sanyo Electric Co Ltd 固体電解コンデンサの製造方法及びこの方法によって製造される固体電解コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046567A1 (en) * 2005-10-21 2007-04-26 Iksoo Eun Method for inputting words in an electronic appliance with buttons of inputting words

Also Published As

Publication number Publication date
US7227739B2 (en) 2007-06-05
CN100568420C (zh) 2009-12-09
US20050105250A1 (en) 2005-05-19
CN1601672A (zh) 2005-03-30

Similar Documents

Publication Publication Date Title
US6870728B1 (en) Electrolytic capacitor
KR101051614B1 (ko) 고체 전해 콘덴서
US7304833B1 (en) Solid electrolytic capacitor
US6775126B2 (en) Solid electrolytic capacitor and method of manufacturing capacitor
KR100962926B1 (ko) 고체 전해 콘덴서
US8014129B2 (en) Stacked solid electrolytic capacitor
KR20050030861A (ko) 고체 전해 콘덴서
US7042709B2 (en) Solid electrolytic capacitor and solid electrolytic capacitor device
US7158366B2 (en) Solid electrolytic capacitor
US8018713B2 (en) Solid electrolytic capacitor having dual cathode plates surrounded by an anode body and a plurality of through holes
JP2005191466A (ja) コンデンサ
JP4854945B2 (ja) 固体電解コンデンサ
JP4138621B2 (ja) 固体電解コンデンサ
US7023690B2 (en) Capacitor
JP4071185B2 (ja) 固体電解コンデンサ
JP4337423B2 (ja) 回路モジュール
JP4133801B2 (ja) コンデンサ
JP2005166740A (ja) 固体電解コンデンサ素子及び固体電解コンデンサ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid