JP2006086283A - 半導体搭載用リードピン - Google Patents

半導体搭載用リードピン Download PDF

Info

Publication number
JP2006086283A
JP2006086283A JP2004268521A JP2004268521A JP2006086283A JP 2006086283 A JP2006086283 A JP 2006086283A JP 2004268521 A JP2004268521 A JP 2004268521A JP 2004268521 A JP2004268521 A JP 2004268521A JP 2006086283 A JP2006086283 A JP 2006086283A
Authority
JP
Japan
Prior art keywords
lead pin
semiconductor mounting
mounting lead
semiconductor
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004268521A
Other languages
English (en)
Other versions
JP4836425B2 (ja
Inventor
Masanori Kawade
雅徳 川出
Hiroyuki Tsuruga
寛之 敦賀
Makoto Ebina
誠 蝦名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIBC KK
Ibiden Co Ltd
Original Assignee
TIBC KK
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004268521A priority Critical patent/JP4836425B2/ja
Application filed by TIBC KK, Ibiden Co Ltd filed Critical TIBC KK
Priority to US11/572,334 priority patent/US7723620B2/en
Priority to CN2008101809766A priority patent/CN101414593B/zh
Priority to PCT/JP2005/015771 priority patent/WO2006030634A1/ja
Priority to EP05777107A priority patent/EP1764833B1/en
Priority to CNB200580031012XA priority patent/CN100446235C/zh
Priority to KR1020087024949A priority patent/KR20080098081A/ko
Priority to KR1020097022836A priority patent/KR100993151B1/ko
Priority to CN2008101809770A priority patent/CN101414594B/zh
Priority to KR1020077004235A priority patent/KR20070068345A/ko
Priority to TW094130688A priority patent/TW200629507A/zh
Priority to TW098133545A priority patent/TW201007906A/zh
Priority to TW099119550A priority patent/TW201041101A/zh
Publication of JP2006086283A publication Critical patent/JP2006086283A/ja
Priority to US12/725,546 priority patent/US8426748B2/en
Application granted granted Critical
Publication of JP4836425B2 publication Critical patent/JP4836425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 リフローの際に傾斜することがない半導体搭載用リードピンを提供する。
【解決手段】 図３（Ａ）に示すように電極パッド４４と半導体搭載用リードピンの鍔２０との間の半田４８内にボイドＢが残ることがある。ＩＣチップを搭載するためリフローを行った際に、接続用の半田４８側も溶融すると共に、半田内のボイドＢが膨張する。図３（Ｂ）に示すように溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。
【選択図】 図３

Description

本発明は、半導体パッケージと基板側ソケットとの接続に用いられるＴ型の半導体搭載用リードピンに関するものである。
ＰＧＡ（Pin Grid Array）タイプの半導体パッケージ基板においてリードピンは、近年の高配線密度化に対応するために、パッケージ基板側の通孔に挿入する挿入型ピンから、パッケージ基板のパッドに半田で接続するＴ型ピンが一般的になっている。
Ｔ型ピンは、半田によりパッケージ基板の電極パッドに固定され、同様に、ＩＣチップも半田によりパッケージ基板の電極パッドに固定される。ここで、Ｔピン接続用の半田と、ＩＣチップ接続用の半田を、鉛の含有量を変えたり、金属組成を変たりすることで融点を異ならしめ、ＩＣチップをリフローにより接続する際に、半導体搭載用リードピンを固定している半田が溶解しないようにしていた。
Ｔ型ピンのプル強度を向上させる技術が特許文献１中に開示されている。
特開２００１−２６７４５１号公報
近年、環境への影響を考慮し、鉛を用いない半田（例えば、スズ−銀−銅半田、スズ−アンチモン半田）を使用するようになり、半田の融点が高まっている。このため、パッケージ基板にＩＣチップをリフローにより半田バンプを溶解して搭載する際に、半導体搭載用リードピン接続用の半田が溶解して半導体搭載用リードピンが傾き、ドータボード側ソケットへの取り付けができなくなるという問題が発生している。現在、ＣＰＵ用のパッケージ基板には、数百本の半導体搭載用リードピンが取り付けられているが、この内の１本でも傾くと、ＣＰＵは、ソケットへの取り付けができない不良品となる。
この半導体搭載用リードピンの傾斜について、図１０（Ａ）、図１０（Ｂ）及び図３（Ｃ）、図３（Ｄ）を参照して更に説明する。
図１０（Ａ）はパッケージ基板４０を示している。パッケージ基板４０の上面の電極パッド４２には半田バンプ４６が形成され、下面側の電極パッド４４には半田４８を介して半導体搭載用リードピン１０が取り付けられている。ここで、図１０（Ｂ）に示すように、パッケージ基板４０の上面の半田バンプ４６をリフローにより溶融してＩＣチップ５０の電極パッド５２に接続させてＩＣチップ５０を搭載する際に、半導体搭載用リードピン１０が傾斜することがあった。
図３（Ｃ）は図１０（Ａ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｄ）は図１０（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図１０（Ｂ）中に示すように半導体搭載用リードピン１０が傾く際には、図３（Ｃ）に示すように、電極パッド４４と半導体搭載用リードピン１０の鍔２０との間の半田４８内にボイドＢが残っていることが分かったそして、上述したようにＩＣチップ５０を搭載するためリフローを行った際に、図３（Ｄ）に示すように接続用の半田４８も溶融すると共に、半田内のボイドＢが膨張し、該ボイドに鍔２０が押し上げられ、半導体搭載用リードピン１０が傾くことが明らかになった。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、リフローの際に傾斜することがない半導体搭載用リードピンを提供することにある。
上記目的を達成するため、請求項１の発明は、軸と鍔とから成るＴ型の半導体搭載用リードピンにおいて、
前記鍔が、被接続パッドに当接可能な面状の平坦部と、該平坦部から凹んだ３以上の溝部とから成り、
平坦部が鍔の中央位置から側端まで延在すると共に、前記軸の中心を通る所定の垂線に対して対称に成るように形成され、溝部が側端から中央側に向けて形成されていることを技術的特徴とする。
請求項１の半導体搭載用リードピンでは、鍔が、被接続パッドに当接可能な面状の平坦部と、該平坦部から凹んだ３以上の溝部とから成り、平坦部が鍔の中央位置から側端まで延在し、溝部が側端から中央側に向けて形成されている。即ち、鍔に溝部が側端から中央側に向けて形成されているため、被接続パッドと鍔との間の半田内にボイドが残り、リフローの際にボイドが膨張しても、溝部に沿って側方へ抜けて行くため、ボイドにより鍔が持ち上げられて、半導体搭載用リードピンが傾くことが無くなる。更に、平坦部が鍔の中央位置から側端まで延在すると共に、軸の中心を通る所定の垂線に対して対称に成るように構成されているため、パッケージ基板に対して垂直性を保つことができる。
請求項２の半導体搭載用リードピンでは、溝部が略半円状に形成されている。溝部が鍔の側端に向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
請求項３の半導体搭載用リードピンでは、平坦部が、鍔と同心状の円部と、該円部から側端側へ延在し、上端が当該円部と同じ高さとなる断面半円状の延在部とからなる。このため、金型で容易に平坦部を成形することができる。
請求項４の半導体搭載用リードピンでは、溝部が断面Ｖ字形状に成形されている。溝部が鍔の側端に向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
請求項５では、平坦部の面積を鍔の軸の垂直方向への断面積の５％以上にすることで、被接続パッドに強固に接続させることができる。一方、５０％以下にすることで、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
請求項６では、平坦部の面積を鍔の軸の垂直方向への断面積の１０％以上にすることで、被接続パッドに強固に接続させることができる。一方、３０％以下にすることで、リフローの際に膨張したボイドが溝部に沿って側方へ抜け易い。
[第１実施形態]
以下、本発明の第１実施形態に係る半導体搭載用リードピンを図１〜図４を参照して説明する。
図１（Ａ）は、本発明の第１実施形態に係る半導体搭載用リードピンの平面図であり、図１（Ｂ）は側面であり、図１（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２から略半円状に凹んだ４つの溝部２４とから成る。平坦部２２は、鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心ＣＮと溝部２４の最も深い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４５mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４は最も深くなる側端２０Ｅで深さＨ１が０．１３mmに形成されている。図１（Ａ）中に示すように対向する溝部２４の間隔Ｗ１は、０．４５mmに設定されている。
引き続き、第１実施形態の半導体搭載用リードピンのパッケージ基板への取り付けについて図２及び図３を参照して説明する。
図２は、パッケージ基板への半導体搭載用リードピンの取り付け、及び、ＩＣチップの搭載の工程を示す工程図である。図２（Ａ）に示すように、パッケージ基板４０の上面の電極パッド４２には半田バンプ４６が形成され、下面側の電極パッド４４には接続用の半田ペースト４８−ａが配置されている。ここで、図２（Ｂ）に示すように、半田ペースト４８−ａをリフローにより溶解することで、パッケージ基板の下面に半導体搭載用リードピン１０が取り付ける。そして、図２（Ｃ）に示すように、パッケージ基板４０の上面の半田バンプ４６をリフローにより溶融してＩＣチップ５０の電極パッド５２に接続させる。
図３（Ａ）は図２（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｂ）は図２（Ｃ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図３（Ａ）に示すように、電極パッド４４と半導体搭載用リードピンの鍔２０との間の半田４８−ｂ内にボイドＢが残ることがある。上述したようにＩＣチップを搭載するためリフローを行った際に、接続用の半田４８−ｂも溶融すると共に、半田内のボイドＢが膨張するが、図３（Ｂ）に示す溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無い。
また、第１実施形態の半導体搭載用リードピン１０では、溝部２４が略半円状に形成され、鍔２０の側端２０Ｅに向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部２４に沿って側方へ抜け易い。なお、ボイドは、半田４８−ｂから抜けなくとも、溝部２４に沿って広がって行くことで、半導体搭載用リードピン１０が傾かなくなる。
更に、平坦部２２が鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するリフローの時に接続用の半田４８が溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
第１実施形態の半導体搭載用リードピンを用いることで、ＩＣチップ接続用の半田バンプ４６を構成する半田と、半導体搭載用リードピン接続用の半田４８−ｂとの融点の差を大きくしなくとも、ＩＣチップリフロー時の半導体搭載用リードピンの傾きを防ぐことができる。
図４（Ａ１）は、第１実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図４（Ａ２）は側面であり、図４（Ａ３）は斜視図である。図４（Ｂ１）は、第１実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図４（Ｂ２）は側面であり、図４（Ｂ３）は斜視図である。
図１を参照して上述した第１実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図４（Ａ１）、図４（Ａ２）、図４（Ａ３）に示すように３カ所設けることも、また、図４（Ｂ１）、図４（Ｂ２）、図４（Ｂ３）に示すように５カ所以上設けることも可能である。
[第２実施形態]
以下、本発明の第２実施形態に係る半導体搭載用リードピンを図５〜図７を参照して説明する。
図５（Ａ）は、第２実施形態に係る半導体搭載用リードピンの平面図であり、図５（Ｂ）は側面であり、図５（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２から凹んだ４つの溝部２４とから成る。平坦部２２は、鍔２０と同心状の円部２２Ｃと、該円部２２Ｃから側端２０Ｅ側へ延在し、上端（つら位置）が当該円部２２Ｃと同じ高さになる断面半円状の延在部２２Ｈとから構成されている。平坦部２２は、軸１２の中心ＣＮと延在部２２Ｈの最も高い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４５mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４の深さＨ１は０．０５mmに形成されている。図１（Ａ）中に示すように円部２２Ｃの上端の径Ｗ３は０．４５mm、下端の径Ｗ２は０．５５mmに形成されている。延在部２２Ｈの幅Ｗ４は、０．２mmに設定されている。
第２実施形態の半導体搭載用リードピン１０は、第１実施形態と同様にＩＣチップを搭載するためリフローを行った際に、半田内で拡張したボイドＢが溝部２４に沿って側方へ抜けていくため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。
また、第２実施形態の半導体搭載用リードピン１０では、平坦部２２が、鍔２０と同心状の円部２２Ｃと、該円部２２から側端側へ延在し、上端が当該円部２２Ｃと同じ高さになる断面半円状の延在部２２Ｈとからなる。このため、金型で容易に平坦部２２を成形することができる。
更に、平坦部２２の延在部２２Ｈが鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するためリフローの時に接続用の半田ペースト４８−ａが溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
図６（Ａ１）は、第２実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図６（Ａ２）は側面であり、図６（Ａ３）は斜視図である。図６（Ｂ１）は、第２実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図６（Ｂ２）は側面であり、図６（Ｂ３）は斜視図である。
図５を参照して上述した第２実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図４（Ａ１）、図６（Ａ２）、図６（Ａ３）に示すように３カ所設けることも、また、図６（Ｂ１）、図６（Ｂ２）、図６（Ｂ３）に示すように５カ所以上設けることも可能である。
図７（Ａ）は、第２実施形態の第３改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｂ）は第４改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｃ）は第６改変例に係る半導体搭載用リードピンの斜視図である。
図５を参照して上述した第２実施形態、及び、図６を参照して上述した第２実施形態の第１改変例、第２改変例、第３改変例では、延在部２２Ｈを断面半円状に形成した。これに対して、図７（Ａ）、図７（Ｂ）、図７（Ｃ）に示すように、延在部２２Ｈの最上部に線状の平坦面２２Ｆを設けることも好適である。
[第３実施形態]
以下、本発明の第３実施形態に係る半導体搭載用リードピンを図８及び図９を参照して説明する。
図８（Ａ）は、第３実施形態に係る半導体搭載用リードピンの平面図であり、図８（Ｂ）は側面であり、図８（Ｃ）は斜視図である。
半導体搭載用リードピン１０は、円筒状の軸１２と円形平板状の鍔２０とからなる。鍔２０は、パッケージ基板の電極パッドに当接可能な面状の平坦部２２と、該平坦部２２からＶ字状に凹んだ４つの溝部２４とから成る。平坦部２２は、鍔の中心ＣＮから側端２０Ｅへ十字状に延在する線状の延在部２２Ｌから成る。平坦部２２は、軸１２の中心ＣＮと溝部２４の最も深い部位とを通る垂線ＶＬに対して対称に成るように形成されている。溝部２４は側端２０Ｅから中央側に向けて形成されている。
ここで、半導体搭載用リードピンは、銅アロイ等により製造され、全長Ｌ１は３．１６mmに形成されている。軸１２の径Φ２は０．４６mmに形成されている。鍔２０の径Φ１は１．１mmに、厚みＴ１は０．２６mmに形成されている。溝部２４は最も深くなる側端２０Ｅで深さＨ２は０．１３mmに形成されている。図１（Ａ）中に示すように線状の延在部２２Ｌの幅Ｗ５は、０．０５mmに設定されている。
第３実施形態の半導体搭載用リードピン１０は、第１実施形態と同様にＩＣチップを搭載するためリフローを行った際に、半田内で拡張したボイドが溝部２４に沿って側方へ抜けて行くため、ボイドＢにより鍔２０が持ち上げられて、半導体搭載用リードピン１０が傾くことが無くなる。
また、第３実施形態の半導体搭載用リードピン１０では、溝部２４が略Ｖ字状に形成され、鍔２０の側端２０Ｅに向けて傾斜する構成であるため、リフローの際に膨張したボイドが溝部２４に沿って側方へ抜け易い。なお、ボイドは、半田４８から抜けなくとも、溝部２４に沿って広がって行くことで、半導体搭載用リードピン１０が傾かなくなる。
更に、平坦部２２が鍔２０の中央位置から側端２０Ｅまで延在すると共に、軸１２の中心を通る垂線ＶＬに対して対称に成るように構成されているため、ＩＣチップを搭載するためリフローの時に接続用の半田４８が溶融した際にも、半導体搭載用リードピン１０はパッケージ基板４０に対して垂直性を保つことができる。
図９（Ａ１）は、第３実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図９（Ａ２）は側面であり、図９（Ａ３）は斜視図である。図９（Ｂ１）は、第３実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図９（Ｂ２）は側面であり、図９（Ｂ３）は斜視図である。
図８を参照して上述した第３実施形態の半導体搭載用リードピン１０では、鍔２０の溝部２４を４カ所設けた。この代わりに、図９（Ａ１）、図９（Ａ２）、図９（Ａ３）に示すように３カ所設けることも、また、図９（Ｂ１）、図９（Ｂ２）、図９（Ｂ３）に示すように５カ所以上設けることも可能である。
[評価試験]
ここで、第１実施形態の半導体搭載用リードピンの溝部２４の深さＨ１を変えて行った試験結果について説明する。ここでは、３６０本の半導体搭載用リードピンを備えるパッケージ基板の６個（ｐｓｃ）製造して、半導体搭載用リードピンの傾きの有無を調べた。 比較例としては、図１０中に示す平坦な鍔２０を備える半導体搭載用リードピンをパッケージ基板に取り付けた。ここで、ＩＣチップを接続する半田バンプに融点２３０℃のＰｂ−Ｓｎ−Ｓｂ半田を用い、半導体搭載用リードピンを固定する半田として２３６℃のＰｂ８２−Ｓｎ１０−Ｓｂ８半田を用いた。
ここで、深さＨ１を０．０４mmに設定した際には、従来技術の半導体搭載用リードピンを用いる比較例と同様に、６個のパッケージ基板中で、２個のパッケージ基板に於いてて半導体搭載用リードピンの傾きが観察された。深さＨ１を０．０５mmに設定した際には、半導体搭載用リードピンの傾きが生じなかった。この結果から、深さＨ１を０．０５mm以上に設定することが望ましいことが分かった。
反対に、深さを２．１mmに設定した際には、１個のパッケージ基板に於いてて半導体搭載用リードピンの傾きが観察された。深さＨ１を２mmに設定した際には、半導体搭載用リードピンの傾きが生じなかった。この結果から、深さＨ１を２mm以下に設定することが望ましいことも分かった。
更に、平坦部の面積と鍔の軸の垂直方向への断面積との比について試験を行った。
この結果を図１１中の図表に示す。
ここで、平坦部の面積が５０％、即ち、溝部が５０％の際には、２４０℃で４０秒経過した際に１個のパッケージ基板に於いて半導体搭載用リードピンの傾きが観察された。即ち、５０％以下であれば効果があることが判明した。ここで、実相時のプロセスのマージンという観点から、３０％以下に設定することが望ましいことが分かった。
反対に、平坦部の面積を４％にした際には、所定のピル強度（４．５Kgf）を得ることができず、５％にした際に、所定のピル強度が得られた。ここで、１０％以上にしても、ピル強度が高まらないことが明らかになった。この結果から、平坦部の面積を５％以上にすることで、被接続パッドに強固に接続させることができることが分かった。
なお、この評価試験は、第１実施形態の半導体搭載用リードピンに対して行ったが、上記結果は、第２実施形態の半導体搭載用リードピン、第３実施形態の半導体搭載用リードピンに於いても同様な結果が得られるものと思われる。
上述した第１〜第３実施形態では、特定形状の平坦部及び溝部について説明したが、溝を設けることでボイドを側方へ抜くことが出来れば、種々の形状の平坦部及び溝部を用い得ることは言うまでもない。
図１（Ａ）は本発明の第１実施形態に係る半導体搭載用リードピンの平面図であり、図１（Ｂ）は側面図であり、図１（Ｃ）は斜視図である。 パッケージ基板への半導体搭載用リードピンの取り付け、及び、ＩＣチップの搭載の工程を示す工程図である。 図３（Ａ）は図２（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｂ）は図２（Ｃ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。図３（Ｃ）は図１０（Ａ）中の楕円Ｃ内の半導体搭載用リードピン１０を示し、図３（Ｄ）は図１０（Ｂ）中の楕円Ｃ内の半導体搭載用リードピン１０を示している。 図４（Ａ１）は第１実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図４（Ａ２）は側面図であり、図４（Ａ３）は斜視図である。図４（Ｂ１）は第１実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図４（Ｂ２）は側面図であり、図４（Ｂ３）は斜視図である。 図５（Ａ）は第２実施形態に係る半導体搭載用リードピンの平面図であり、図５（Ｂ）は側面図であり、図５（Ｃ）は斜視図である。 図６（Ａ１）は第２実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図６（Ａ２）は側面図であり、図６（Ａ３）は斜視図である。図６（Ｂ１）は第２実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図６（Ｂ２）は側面図であり、図６（Ｂ３）は斜視図である。 図７（Ａ）は第２実施形態の第３改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｂ）は第４改変例に係る半導体搭載用リードピンの斜視図であり、図７（Ｃ）は第６改変例に係る半導体搭載用リードピンの斜視図である。 図８（Ａ）は第３実施形態に係る半導体搭載用リードピンの平面図であり、図８（Ｂ）は側面図であり、図８（Ｃ）は斜視図である。 図９（Ａ１）は第３実施形態の第１改変例に係る半導体搭載用リードピンの平面図であり、図９（Ａ２）は側面図であり、図９（Ａ３）は斜視図である。図９（Ｂ１）は第３実施形態の第２改変例に係る半導体搭載用リードピンの平面図であり、図９（Ｂ２）は側面図であり、図９（Ｂ３）は斜視図である。 従来技術に係る半導体搭載用リードピンを用いるパッケージ基板へのＩＣチップの搭載の工程を示す工程図である。 平坦部の面積と鍔の軸の垂直方向への断面積との比について試験を行った結果を示す図表である。
符号の説明
１０ 半導体搭載用リードピン
１２ 軸
２０ 鍔
２０Ｃ 中央部
２０Ｅ 側端
２２ 平坦部
２２Ｃ 円部
２２Ｌ 延在部
２４ 溝部
２２Ｆ 平坦面
４０ パッケージ基板
４２ パッド
４４ 半田バンプ
４６ パッド
４８−ａ半田ペースト
４８−ｂ 半田
５０ ＩＣチップ
５２ パッド

Claims (6)

  1. 軸と鍔とから成るＴ型の半導体搭載用リードピンにおいて、
    前記鍔が、被接続パッドに当接可能な面状の平坦部と、該平坦部から凹んだ３以上の溝部とから成り、
    平坦部が鍔の中央位置から側端まで延在すると共に、前記軸の中心を通る所定の垂線に対して対称に成るように形成され、溝部が側端から中央側に向けて形成されていることを特徴とする半導体搭載用リードピン。
  2. 前記溝部が、略半円状に形成されていることを特徴とする請求項１の半導体搭載用リードピン。
  3. 前記平坦部が、鍔と同心状の円部と、該円部から側端側へ延在し、上端が当該円部と同じ高さとなる断面半円状の延在部とからなることを特徴とする請求項１の半導体搭載用リードピン。
  4. 前記平坦部が、鍔の中心から側端へ延在する線状の延在部からなり、前記溝部が、断面Ｖ字形状に成形されていることを特徴とする請求項１の半導体搭載用リードピン。
  5. 前記平坦部の面積を鍔中の５〜５０％にしたことを特徴とする請求項１〜請求項４のいずれか１の半導体搭載用リードピン。
  6. 前記平坦部の面積を鍔中の１０〜３０％にしたことを特徴とする請求項１〜請求項４のいずれか１の半導体搭載用リードピン。
JP2004268521A 2004-09-15 2004-09-15 半導体搭載用リードピン Active JP4836425B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2004268521A JP4836425B2 (ja) 2004-09-15 2004-09-15 半導体搭載用リードピン
KR1020077004235A KR20070068345A (ko) 2004-09-15 2005-08-30 반도체 탑재용 리드 핀 및 프린트 배선판
PCT/JP2005/015771 WO2006030634A1 (ja) 2004-09-15 2005-08-30 半導体搭載用リードピン及びプリント配線板
EP05777107A EP1764833B1 (en) 2004-09-15 2005-08-30 Lead pin for mounting semiconductor and printed wiring board
CNB200580031012XA CN100446235C (zh) 2004-09-15 2005-08-30 半导体安装用引脚和印制电路板
KR1020087024949A KR20080098081A (ko) 2004-09-15 2005-08-30 반도체 탑재용 리드 핀 및 프린트 배선판
KR1020097022836A KR100993151B1 (ko) 2004-09-15 2005-08-30 반도체 탑재용 리드 핀 및 프린트 배선판
CN2008101809770A CN101414594B (zh) 2004-09-15 2005-08-30 半导体安装用引脚和印制电路板
US11/572,334 US7723620B2 (en) 2004-09-15 2005-08-30 Lead pin for mounting semiconductor and printed wiring board
CN2008101809766A CN101414593B (zh) 2004-09-15 2005-08-30 半导体安装用引脚和印制电路板
TW094130688A TW200629507A (en) 2004-09-15 2005-09-07 Lead pin for mounting semiconductor and wiring board
TW098133545A TW201007906A (en) 2004-09-15 2005-09-07 Lead pin for mounting semiconductor and printed wiring board
TW099119550A TW201041101A (en) 2004-09-15 2005-09-07 Lead pin for mounting semiconductor and printed wiring board
US12/725,546 US8426748B2 (en) 2004-09-15 2010-03-17 Lead pin for mounting semiconductor and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004268521A JP4836425B2 (ja) 2004-09-15 2004-09-15 半導体搭載用リードピン

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010197532A Division JP2010268016A (ja) 2010-09-03 2010-09-03 半導体搭載用リードピン

Publications (2)

Publication Number Publication Date
JP2006086283A true JP2006086283A (ja) 2006-03-30
JP4836425B2 JP4836425B2 (ja) 2011-12-14

Family

ID=36059889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004268521A Active JP4836425B2 (ja) 2004-09-15 2004-09-15 半導体搭載用リードピン

Country Status (7)

Country Link
US (2) US7723620B2 (ja)
EP (1) EP1764833B1 (ja)
JP (1) JP4836425B2 (ja)
KR (3) KR20080098081A (ja)
CN (3) CN101414593B (ja)
TW (3) TW200629507A (ja)
WO (1) WO2006030634A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141298A (ja) * 2009-10-26 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びリードピン
JP2010141348A (ja) * 2010-02-04 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びリードピン
US8153900B2 (en) 2007-08-30 2012-04-10 Shinko Electric Industries Co., Ltd. Wiring substrate with lead pin and lead pin
US8379402B2 (en) 2008-12-10 2013-02-19 Shinko Electric Industries Co., Ltd. Wiring board having lead pin, and lead pin
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
DE102008015378A1 (de) * 2008-03-20 2009-09-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anschlussstift und elektrischer Anschluss
KR101003684B1 (ko) 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
KR100959865B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
US8766450B2 (en) 2009-09-22 2014-07-01 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
US8529081B2 (en) 2010-04-23 2013-09-10 Surefire, Llc Headlamp device with housing providing thermal management
US8395058B2 (en) * 2010-04-23 2013-03-12 Surefire, Llc Metal core circuit board with conductive pins
KR20120017606A (ko) 2010-08-19 2012-02-29 삼성전기주식회사 패키지 기판용 리드핀 및 이를 이용한 패키지 기판의 제조 방법
KR101167443B1 (ko) * 2010-11-17 2012-07-19 삼성전기주식회사 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
KR101210093B1 (ko) * 2010-12-01 2012-12-07 삼성에스디아이 주식회사 연결탭 및 이를 구비한 이차전지
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI436529B (zh) * 2011-07-14 2014-05-01 Nan Ya Printed Circuit Board 電子元件
US8587019B2 (en) 2011-10-11 2013-11-19 Ledengin, Inc. Grooved plate for improved solder bonding
TWI420627B (zh) * 2011-10-14 2013-12-21 Nan Ya Printed Circuit Board 半導體裝置承載引腳
DE102011087616A1 (de) * 2011-12-02 2013-06-06 Robert Bosch Gmbh Kontaktstift
JP6481527B2 (ja) * 2015-06-25 2019-03-13 富士電機株式会社 半導体装置
CN106332449B (zh) * 2016-08-31 2019-03-05 安徽赛福电子有限公司 一种电子元件引脚
CN108645521A (zh) * 2018-05-09 2018-10-12 东莞传晟光电有限公司 一种热释电传感器
CN109683396A (zh) * 2019-01-30 2019-04-26 厦门天马微电子有限公司 背光模组、显示面板、显示装置及背光模组的制作方法
CN112601353A (zh) * 2020-12-23 2021-04-02 新沂市承翔电子有限公司 一种电子元件引脚和电子元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106375A (ja) * 1983-11-10 1985-06-11 Nichicon Capacitor Ltd 瞬間大電流発生装置
JPS63157457A (ja) * 1986-12-22 1988-06-30 Tokuriki Honten Co Ltd リ−ドピン
JPS6430853A (en) * 1987-07-03 1989-02-01 Saab Scania Ab Controller for main lamp circuit of automobile
JPH09223529A (ja) * 1995-12-15 1997-08-26 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH1035638A (ja) * 1996-07-29 1998-02-10 Kishimoto Akira 耐熱耐圧性に優れた自立容器
JP2001291815A (ja) * 2000-04-06 2001-10-19 Ibiden Co Ltd プリント配線板用導体ピン、多層プリント配線板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430853U (ja) 1987-08-20 1989-02-27
JPH07320800A (ja) * 1994-05-18 1995-12-08 Star Micronics Co Ltd 端子及びその製造方法
TW546806B (en) 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
US6623283B1 (en) 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
JP3585806B2 (ja) 2000-03-15 2004-11-04 日本特殊陶業株式会社 ピン付き配線基板
TW457681B (en) 2000-04-20 2001-10-01 Advanced Semiconductor Eng Chip packaging method
TW520076U (en) 2001-12-28 2003-02-01 Amkor Technology Taiwan Ltd Improved design of IC leadframe
TW563232B (en) 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
TWI220778B (en) 2003-07-31 2004-09-01 Chipmos Technologies Inc Stage of inner lead bond and manufacturing method of the same
TWM242600U (en) 2003-09-03 2004-09-01 Jau-Wei Lin Head cap structure for combination screw
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106375A (ja) * 1983-11-10 1985-06-11 Nichicon Capacitor Ltd 瞬間大電流発生装置
JPS63157457A (ja) * 1986-12-22 1988-06-30 Tokuriki Honten Co Ltd リ−ドピン
JPS6430853A (en) * 1987-07-03 1989-02-01 Saab Scania Ab Controller for main lamp circuit of automobile
JPH09223529A (ja) * 1995-12-15 1997-08-26 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH1035638A (ja) * 1996-07-29 1998-02-10 Kishimoto Akira 耐熱耐圧性に優れた自立容器
JP2001291815A (ja) * 2000-04-06 2001-10-19 Ibiden Co Ltd プリント配線板用導体ピン、多層プリント配線板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153900B2 (en) 2007-08-30 2012-04-10 Shinko Electric Industries Co., Ltd. Wiring substrate with lead pin and lead pin
US8379402B2 (en) 2008-12-10 2013-02-19 Shinko Electric Industries Co., Ltd. Wiring board having lead pin, and lead pin
JP2010141298A (ja) * 2009-10-26 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びリードピン
JP4606504B2 (ja) * 2009-10-26 2011-01-05 新光電気工業株式会社 リードピン付配線基板及びリードピン
JP2010141348A (ja) * 2010-02-04 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びリードピン
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置
JPWO2015016289A1 (ja) * 2013-07-30 2017-03-02 京セラ株式会社 配線基板および電子装置
US9883589B2 (en) 2013-07-30 2018-01-30 Kyocera Corporation Wiring board, and electronic device

Also Published As

Publication number Publication date
US8426748B2 (en) 2013-04-23
TW201041101A (en) 2010-11-16
US20080055874A1 (en) 2008-03-06
EP1764833B1 (en) 2013-04-03
CN101414593A (zh) 2009-04-22
CN100446235C (zh) 2008-12-24
JP4836425B2 (ja) 2011-12-14
CN101414593B (zh) 2011-12-21
TWI331384B (ja) 2010-10-01
US20100187004A1 (en) 2010-07-29
EP1764833A1 (en) 2007-03-21
KR20080098081A (ko) 2008-11-06
KR20070068345A (ko) 2007-06-29
CN101414594B (zh) 2011-01-12
KR20090122310A (ko) 2009-11-26
US7723620B2 (en) 2010-05-25
EP1764833A4 (en) 2009-09-23
CN101414594A (zh) 2009-04-22
WO2006030634A1 (ja) 2006-03-23
CN101019231A (zh) 2007-08-15
KR100993151B1 (ko) 2010-11-09
TW201007906A (en) 2010-02-16
TW200629507A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP4836425B2 (ja) 半導体搭載用リードピン
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
KR101003684B1 (ko) 패키지 기판용 리드핀
US6114769A (en) Solder paste brick
JPH1065056A (ja) バンプ・グリッド・アレイの作製方法および作製装置
JP2010268016A (ja) 半導体搭載用リードピン
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JP2002246512A (ja) Ｂｇａパッケージの構造及び実装基板の構造
JP4606376B2 (ja) 半導体装置
JP2000196231A (ja) バンプ付リ―ド挿入部品およびバンプ装着方法
JP3168987B2 (ja) 表面実装型半導体装置の実装構造
JP3178401B2 (ja) パッケージのｂｇａ型電極の形成および接続方法
JP3845314B2 (ja) Ｂｇａ部品、ｂｇａ部品の実装方法及び半導体装置
JPH08316619A (ja) プリント配線板及びその製造方法
JPH1041426A (ja) ボールグリッドアレイパッケージ実装構造とボールグリッドアレイパッケージ
JPH11126863A (ja) 配線基板およびその製造方法
JPH023266Y2 (ja)
JPH10255932A (ja) コネクタ
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JP2001339151A (ja) バンプによる電子部品の実装方法
JP2001148552A (ja) 実装構造及び実装方法
KR100716868B1 (ko) 반도체패키지 및 그 제조 방법
JP2003077613A (ja) チップ部品の表面実装方法およびチップ部品の表面実装用ソケット
JP2003133709A (ja) 配線基板及びリード部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250