TWI420627B - 半導體裝置承載引腳 - Google Patents

半導體裝置承載引腳 Download PDF

Info

Publication number
TWI420627B
TWI420627B TW100137255A TW100137255A TWI420627B TW I420627 B TWI420627 B TW I420627B TW 100137255 A TW100137255 A TW 100137255A TW 100137255 A TW100137255 A TW 100137255A TW I420627 B TWI420627 B TW I420627B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
connector
pin
device carrying
package substrate
Prior art date
Application number
TW100137255A
Other languages
English (en)
Other versions
TW201316463A (zh
Inventor
Shih Tsung Lin
Yu Shi Wong
Tzu Yuan Hsu
Yu Wei Chen
Original Assignee
Nan Ya Printed Circuit Board
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Printed Circuit Board filed Critical Nan Ya Printed Circuit Board
Priority to TW100137255A priority Critical patent/TWI420627B/zh
Priority to CN2011103595778A priority patent/CN103050456A/zh
Priority to US13/304,545 priority patent/US8469753B2/en
Publication of TW201316463A publication Critical patent/TW201316463A/zh
Application granted granted Critical
Publication of TWI420627B publication Critical patent/TWI420627B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體裝置承載引腳
本發明是有關於一種承載引腳，特別是有關於一種半導體裝置承載引腳。
一般來說，就以針型陣列(Pin Grid Array，PGA)形式封裝之一半導體封裝基板(例如，一電腦主機板)而言，複數個承載引腳是以焊接的方式連接於半導體封裝基板的一表面上，如此一來，一電子元件(例如，一中央處理器)即可以透過插接於複數個承載引腳而電性連接於半導體封裝基板。
如上所述，目前的承載引腳大致上可以分為圓頭式與平頭式兩種型式，如第1圖之圓頭式承載引腳1及第2圖之平頭式承載引腳2所示。
如第1圖所示，複數個圓頭式承載引腳1是以錫膏S焊接於一半導體封裝基板M之上。在此，每一個圓頭式承載引腳1具有一圓頭式連接頭11及一軸體12，以及軸體12是連接於圓頭式連接頭11。如上所述，利用錫膏S將圓頭式連接頭11焊接於半導體封裝基板M，即可達成將圓頭式承載引腳1電性連接於半導體封裝基板M之目的。此外，雖然圓頭式承載引腳1之圓頭式連接頭11與錫膏S之間的接觸面積較大而具有結合強度佳的特點，但圓頭式連接頭11往往不易精準地設置於半導體封裝基板M之上，因而會使得整個圓頭式承載引腳1在半導體封裝基板M上發生歪斜的現象，進而會造成電子元件無法插接於複數個圓頭式承載引腳1的問題。
如第2圖所示，複數個平頭式承載引腳2亦是以錫膏S焊接於半導體封裝基板M之上。在此，每一個平頭式承載引腳2具有一平頭式連接頭21及一軸體22，以及軸體22是連接於平頭式連接頭21。同樣地，利用錫膏S將平頭式連接頭21焊接於半導體封裝基板M，即可達成將平頭式承載引腳2電性連接於半導體封裝基板M之目的。如上所述，雖然平頭式承載引腳2之平頭式連接頭21能與半導體封裝基板M之表面平整接觸而不易發生歪斜的現象，但平頭式連接頭21與錫膏S之間的接觸面積較小而具有結合強度不佳的缺點。此外，值得注意的是，錫膏S內還會含有助焊劑(flux，未顯示)。因此，當平頭式承載引腳2之平頭式連接頭21焊接於半導體封裝基板M時或含有複數個平頭式承載引腳2之半導體封裝基板M因應用需求而必須進行迴焊(或再焊接)製程時，助焊劑往往會因高溫揮發而產生氣泡B。在此，氣泡B在焊接或迴焊製程後會殘留於錫膏S之中，因而又會導致整個平頭式承載引腳2在半導體封裝基板M上發生歪斜的現象。
本發明基本上採用如下所詳述之特徵以為了要解決上述之問題。
本發明之一實施例提供一種半導體裝置承載引腳，其包括一連接頭，具有複數個弧形凸肋及複數個凹槽，其中，該等弧形凸肋及該等凹槽係彼此交錯排列成型，以及該等弧形凸肋係從該連接頭之中心呈放射狀延伸；以及一引腳軸體，連接於該連接頭。
根據上述實施例，該連接頭更具有複數個槽道，以及該等槽道係分別成型於該等弧形凸肋之上。
根據上述實施例，該等槽道相對於該連接頭之中心的距離皆為相同。
根據上述實施例，該等弧形凸肋從該連接頭之中心呈放射狀延伸之水平高度皆為相同。
根據上述實施例，該等弧形凸肋從該連接頭之中心呈放射狀延伸之長度皆為相同。
根據上述實施例，該等弧形凸肋係以一相等角度間隔於彼此。
本發明之另一實施例提供一種半導體裝置承載引腳，其包括一連接頭，具有一平坦部、一圓凸部、複數個螺旋凸肋及複數個凹槽，其中，該平坦部係成型於該連接頭之中心上，該圓凸部係成型於該平坦部之上，該等螺旋凸肋及該等凹槽係彼此交錯排列成型，以及該等螺旋凸肋係從該平坦部呈放射狀延伸；以及一引腳軸體，連接於該連接頭。
根據上述實施例，該等螺旋凸肋從該平坦部呈放射狀延伸之水平高度皆為相同。
根據上述實施例，該等螺旋凸肋從該平坦部呈放射狀延伸之長度皆為相同。
根據上述實施例，該等螺旋凸肋係以一相等角度間隔於彼此。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明。
茲配合圖式說明本發明之較佳實施例。
第一實施例
請參閱第3A圖、第3B圖及第3C圖，本實施例之半導體裝置承載引腳100主要包括有一連接頭110及一引腳軸體120。
連接頭110具有複數個弧形凸肋111及複數個凹槽112。在此，複數個弧形凸肋111及複數個凹槽112是以彼此交錯排列之方式所成型，以及複數個弧形凸肋111是從連接頭110之中心呈放射狀延伸。更詳細的來說，在本實施例之中，複數個弧形凸肋111從連接頭110之中心呈放射狀延伸之水平高度可以是相同的，複數個弧形凸肋111從連接頭110之中心呈放射狀延伸之長度可以是相同的，以及複數個弧形凸肋111可以是以一相等角度間隔於彼此。
引腳軸體120是連接於連接頭110，其可用來與一電子元件(例如，含有插槽之一主機板)進行插接。
如第4圖所示，當半導體裝置承載引腳100連接於一半導體封裝基板M時，連接頭110是以含有助焊劑之錫膏S焊接於半導體封裝基板M之一表面上。此時，半導體裝置承載引腳100即可電性連接於半導體封裝基板M。在此，由於複數個弧形凸肋111從連接頭110之中心呈放射狀延伸之水平高度皆為相同，故半導體裝置承載引腳100便能藉由其連接頭110之複數個弧形凸肋111來與半導體封裝基板M之表面平整接觸而不易發生歪斜的現象。此外，由於半導體裝置承載引腳100之連接頭110具有交錯排列之複數個弧形凸肋111及複數個凹槽112，故半導體裝置承載引腳100之連接頭110與錫膏S之間的接觸面積會增大而具有較佳的結合強度。再者，由於半導體裝置承載引腳100之連接頭110具有複數個凹槽112，故當連接頭110焊接於半導體封裝基板M之表面上時或含有複數個半導體裝置承載引腳100之半導體封裝基板M因應用需求而進行迴焊(或再焊接)製程時，錫膏S內之助焊劑因高溫揮發所產生的氣泡(未顯示)可以輕易地經由複數個凹槽112排出至連接頭110之外，因而可以進一步避免整個半導體裝置承載引腳100在半導體封裝基板M上發生歪斜的現象。
第二實施例
在本實施例中，與第一實施例相同之元件均標示以相同之符號。
請參閱第5A圖、第5B圖及第5C圖，本實施例與第一實施例之間的差別是在於本實施例之半導體裝置承載引腳100’之連接頭110’還具有複數個槽道113。在此，複數個槽道113是分別成型於複數個弧形凸肋111’之上。
此外，在本實施例之中，複數個槽道113相對於連接頭110’之中心的距離可以是相同的，但並不以此為限。
至於本實施例之其他元件構造或特徵均與第一實施例相同，故為了使本案之說明書內容能更清晰易懂起見，在此省略其重複之說明。
如第6圖所示，當半導體裝置承載引腳100’連接於一半導體封裝基板M時，連接頭110’是以含有助焊劑之錫膏S焊接於半導體封裝基板M之一表面上。此時，半導體裝置承載引腳100’即可電性連接於半導體封裝基板M。同樣地，由於複數個弧形凸肋111’從連接頭110’之中心呈放射狀延伸之水平高度皆為相同，故半導體裝置承載引腳100’能藉由其連接頭110’之複數個弧形凸肋111’來與半導體封裝基板M之表面平整接觸而不易發生歪斜的現象。此外，由於半導體裝置承載引腳100’之連接頭110’具有交錯排列之複數個弧形凸肋111’、複數個凹槽112及複數個槽道113，故半導體裝置承載引腳100’之連接頭110’與錫膏S之間的接觸面積會更為增大而具有更佳的結合強度。再者，由於半導體裝置承載引腳100’之連接頭110’具有複數個凹槽112及複數個槽道113，故當連接頭110’焊接於半導體封裝基板M之表面時或含有複數個半導體裝置承載引腳100’之半導體封裝基板M因應用需求而進行迴焊(或再焊接)製程時，錫膏S內之助焊劑因高溫揮發所產生的氣泡(未顯示)可以輕易地經由複數個凹槽112及複數個槽道113排出至連接頭110’之外，因而可以更進一步避免整個半導體裝置承載引腳100’在半導體封裝基板M上發生歪斜的現象。
第三實施例
請參閱第7A圖、第7B圖及第7C圖，本實施例之半導體裝置承載引腳200主要包括有一連接頭210及一引腳軸體220。
連接頭210具有一平坦部211、一圓凸部212、複數個螺旋凸肋213及複數個凹槽214。在此，平坦部211是成型於連接頭210之中心上，圓凸部212是成型於平坦部211之上，複數個螺旋凸肋213及複數個凹槽214是以彼此交錯排列之方式所成型，以及複數個螺旋凸肋213是從平坦部211呈放射狀延伸。更詳細的來說，在本實施例之中，複數個螺旋凸肋213從平坦部211呈放射狀延伸之水平高度可以是相同的，複數個螺旋凸肋213從平坦部211呈放射狀延伸之長度可以是相同的，以及複數個螺旋凸肋213可以是以一相等角度間隔於彼此。
引腳軸體220是連接於連接頭210，其可用來與一電子元件(例如，含有插槽之一主機板)進行插接。
如第8圖所示，當半導體裝置承載引腳200連接於一半導體封裝基板M時，連接頭210是以含有助焊劑之錫膏S焊接於半導體封裝基板M之一表面上。此時，半導體裝置承載引腳200即可電性連接於半導體封裝基板M。在此，由於半導體裝置承載引腳200之連接頭210具有圓凸部212以及交錯排列之複數個螺旋凸肋213與複數個凹槽214，故半導體裝置承載引腳200之連接頭210與錫膏S之間的接觸面積會增大而具有較佳的結合強度。再者，由於半導體裝置承載引腳200之連接頭210具有複數個凹槽214，故當連接頭210焊接於半導體封裝基板M之表面時或含有複數個半導體裝置承載引腳200之半導體封裝基板M因應用需求而進行迴焊(或再焊接)製程時，錫膏S內之助焊劑因高溫揮發所產生的氣泡(未顯示)可以輕易地經由複數個凹槽214排出至連接頭210之外，因而可以避免整個半導體裝置承載引腳200在半導體封裝基板M上發生歪斜的現象。
綜上所述，當使用本發明所揭露之半導體裝置承載引腳來與半導體封裝基板結合時，其兩者間的結合強度可以有效地被提升，以及半導體裝置承載引腳在半導體封裝基板上發生歪斜的現象可以被有效地避免。
雖然本發明已以較佳實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．圓頭式承載引腳
2．．．平頭式承載引腳
11．．．圓頭式連接頭
12、22．．．軸體
21．．．平頭式連接頭
100、100’、200．．．半導體裝置承載引腳
110、110’、210．．．連接頭
111、111’．．．弧形凸肋
112、214．．．凹槽
113．．．槽道
120、220．．．引腳軸體
211．．．平坦部
212．．．圓凸部
213．．．螺旋凸肋
B．．．氣泡
S．．．錫膏
M．．．半導體封裝基板
第1圖係顯示複數個習知之圓頭式承載引腳與一半導體封裝基板結合之剖面示意圖；
第2圖係顯示複數個習知之平頭式承載引腳與一半導體封裝基板結合之剖面示意圖；
第3A圖係顯示本發明之第一實施例之半導體裝置承載引腳之立體示意圖；
第3B圖係顯示根據第3A圖之半導體裝置承載引腳之前視圖；
第3C圖係顯示根據第3A圖之半導體裝置承載引腳之左視圖；
第4圖係顯示本發明之第一實施例之半導體裝置承載引腳與一半導體封裝基板結合之剖面示意圖；
第5A圖係顯示本發明之第二實施例之半導體裝置承載引腳之立體示意圖；
第5B圖係顯示根據第5A圖之半導體裝置承載引腳之前視圖；
第5C圖係顯示根據第5A圖之半導體裝置承載引腳之左視圖；
第6圖係顯示本發明之第二實施例之半導體裝置承載引腳與一半導體封裝基板結合之剖面示意圖；
第7A圖係顯示本發明之第三實施例之半導體裝置承載引腳之立體示意圖；
第7B圖係顯示根據第7A圖之半導體裝置承載引腳之前視圖；
第7C圖係顯示根據第7A圖之半導體裝置承載引腳之左視圖；以及
第8圖係顯示本發明之第三實施例之半導體裝置承載引腳與一半導體封裝基板結合之剖面示意圖。
100’．．．半導體裝置承載引腳
110’．．．連接頭
111’．．．弧形凸肋
112．．．凹槽
113．．．槽道
120．．．引腳軸體

Claims (9)

  1. 一種半導體裝置承載引腳，包括：一連接頭，具有複數個弧形凸肋、複數個凹槽及複數個槽道，其中，該等弧形凸肋及該等凹槽係彼此交錯排列成型，該等弧形凸肋係從該連接頭之中心呈放射狀延伸，以及該等槽道係分別成型於該等弧形凸肋之上；以及一引腳軸體，連接於該連接頭。
  2. 如申請專利範圍第1項所述之半導體裝置承載引腳，其中，該等槽道相對於該連接頭之中心的距離皆為相同。
  3. 如申請專利範圍第1項所述之半導體裝置承載引腳，其中，該等弧形凸肋從該連接頭之中心呈放射狀延伸之水平高度皆為相同。
  4. 如申請專利範圍第1項所述之半導體裝置承載引腳，其中，該等弧形凸肋從該連接頭之中心呈放射狀延伸之長度皆為相同。
  5. 如申請專利範圍第1項所述之半導體裝置承載引腳，其中，該等弧形凸肋係以一相等角度間隔於彼此。
  6. 一種半導體裝置承載引腳，包括：一連接頭，具有一平坦部、一圓凸部、複數個螺旋凸肋及複數個凹槽，其中，該平坦部係成型於該連接頭之中心上，該圓凸部係成型於該平坦部之上，該等螺旋凸肋及該等凹槽係彼此交錯排列成型，以及該等螺旋凸肋係從該平坦部呈放射狀延伸；以及一引腳軸體，連接於該連接頭。
  7. 如申請專利範圍第6項所述之半導體裝置承載引腳，其中，該等螺旋凸肋從該平坦部呈放射狀延伸之水平 高度皆為相同。
  8. 如申請專利範圍第6項所述之半導體裝置承載引腳，其中，該等螺旋凸肋從該平坦部呈放射狀延伸之長度皆為相同。
  9. 如申請專利範圍第6項所述之半導體裝置承載引腳，其中，該等螺旋凸肋係以一相等角度間隔於彼此。
TW100137255A 2011-10-14 2011-10-14 半導體裝置承載引腳 TWI420627B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100137255A TWI420627B (zh) 2011-10-14 2011-10-14 半導體裝置承載引腳
CN2011103595778A CN103050456A (zh) 2011-10-14 2011-11-09 半导体装置承载引脚
US13/304,545 US8469753B2 (en) 2011-10-14 2011-11-25 Pins for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137255A TWI420627B (zh) 2011-10-14 2011-10-14 半導體裝置承載引腳

Publications (2)

Publication Number Publication Date
TW201316463A TW201316463A (zh) 2013-04-16
TWI420627B true TWI420627B (zh) 2013-12-21

Family

ID=48063052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137255A TWI420627B (zh) 2011-10-14 2011-10-14 半導體裝置承載引腳

Country Status (3)

Country Link
US (1) US8469753B2 (zh)
CN (1) CN103050456A (zh)
TW (1) TWI420627B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199660A (ja) * 1997-03-04 1997-07-31 Ibiden Co Ltd 半導体搭載用基板
JP2009272417A (ja) * 2008-05-07 2009-11-19 Nec Toppan Circuit Solutions Inc 植立用ピンおよびピン付き印刷配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919061A (en) * 1996-11-06 1999-07-06 Philips Electronics North America Corporation Electrical connecting device
US6623283B1 (en) * 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン
KR101003684B1 (ko) * 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
CN101740527B (zh) * 2008-11-21 2012-06-20 乾坤科技股份有限公司 芯片封装结构及其制作方法
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
US8766450B2 (en) * 2009-09-22 2014-07-01 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199660A (ja) * 1997-03-04 1997-07-31 Ibiden Co Ltd 半導体搭載用基板
JP2009272417A (ja) * 2008-05-07 2009-11-19 Nec Toppan Circuit Solutions Inc 植立用ピンおよびピン付き印刷配線板

Also Published As

Publication number Publication date
CN103050456A (zh) 2013-04-17
US8469753B2 (en) 2013-06-25
US20130095709A1 (en) 2013-04-18
TW201316463A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
TWI739662B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
US7559811B1 (en) Terminal with reduced contact tip
CN206211068U (zh) 插头电连接器与插座电连接器
JP2004158430A (ja) Ｌｇａソケット用コンタクト
KR101943460B1 (ko) 반도체 패키지
US9865782B2 (en) LED package structure and lens thereof
TW201304288A (zh) 電子元件及其插針
TWI699866B (zh) 可伸展半導體封裝和包括其的半導體裝置
TWI420627B (zh) 半導體裝置承載引腳
JP2006013421A5 (zh)
JP2010153831A (ja) 配線基板、半導体装置、及び半導体素子
JP5164490B2 (ja) 半導体装置及びその製造方法
JP2009076853A (ja) リードピン付き配線基板およびリードピン
JP2011151180A (ja) リードピン付き配線基板
JP2011165858A (ja) 半導体パッケージ
US20130215627A1 (en) Electronic unit base and electronic module and electronic device using the same
US8439709B2 (en) Socket with improved contact array
US8292666B2 (en) Socket connector with contact terminals arranged radially creating different pitches in different area
CN110856338B (zh) 电路板组件及电子设备
TWI508383B (zh) 針腳結構及具有其之電子總成
CN211702544U (zh) 一种bga封装的电容焊盘优化结构
CN211350579U (zh) 一种具有导电插脚的ic封装基板
US8674376B2 (en) LED package structure
JP2006294558A (ja) コネクタのコンタクト
TWI570858B (zh) 半導體封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees