JP2006080506A

JP2006080506A - 半導体装置の製造方法

Info

Publication number: JP2006080506A
Application number: JP2005234100A
Authority: JP
Inventors: Yoshiharu Hirakata; 吉晴平形; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-08-13
Filing date: 2005-08-12
Publication date: 2006-03-23
Anticipated expiration: 2025-08-12
Also published as: JP5264013B2

Abstract

【課題】本発明は、不純物の混入による特性不良が低減できる半導体装置の製造方法について提供することを課題とする。また、本発明は、不純物の混入による特性不良が低減された半導体装置、電子機器について提供することを課題とする。
【解決手段】本発明の半導体装置の製造方法は、有機半導体を堆積する工程を有する。そして、有機半導体が堆積された被処理物を処理器から取り出した後、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入・排出する工程を有する。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に有機化合物から成る活性層を有するトランジスタの製造方法に関する。

近年、有機化合物から成る活性層を有する有機トランジスタの開発が盛んに行われている。有機トランジスタの製造工程では、例えば、特許文献１に開示されているように、ＯＶＰＤ法等の成膜方法を用いて活性層を形成する。

ところで、活性層を形成する時に使用する成膜装置には、成膜後、処理室内に有機物化合物が付着してしまう。付着した有機化合物が不純物として活性層に混入すると、トランジスタの特性不良を招くことがある。その為、純度の高い活性層を形成できるような技術の開発が求められる。

“Ｓｅｌｆ−ＯｒｇａｎｉｚｅｄＯｒｇａｎｉｃＴｈｉｎ−ｆｉｌｍＴｒａｎｓｉｓｔｏｒｆｏｒＦｌｅｘｉｂｌｅＡｃｔｉｖｅ−ＭａｔｒｉｘＤｉｓｐｌａｙ”，ＳｕｎｇＨｗａｎＫｉｍｅｔ．ａｌ．，ＳＩＤ０４ＤＩＧＥＳＴ，ｐｐ．１２９４−１２９７

本発明は、不純物の混入による特性不良が低減できる半導体装置の製造方法について提供することを課題とする。また、本発明は、不純物の混入による特性不良が低減された半導体装置、電子機器について提供することを課題とする。

本発明の半導体装置の製造方法は、有機半導体を堆積する工程を有する。そして、有機半導体が堆積された被処理物を処理器から取り出した後、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入および排出する工程を有する。

ここで、被処理物は、有機半導体の昇華温度よりも低い温度となるように加熱されていることが好ましい。また、反応性の低いガスとしては、窒素ガス、希ガス等の不活性ガスを用いることが好ましい。

本発明の半導体装置の製造方法は、活性層を形成する工程を有する。活性層を形成する工程は、昇華させた有機半導体を被処理物の上に堆積する第１工程と、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入および排出する第２工程とを含む。

本発明の半導体装置は、不純物の混入が低減できる製造方法を用いて製造されている。その為、本発明によって、活性層へ混入した不純物に起因した素子不良が少ない半導体装置、若しくは電子機器を得ることができる。

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の半導体装置の製造方法について図１を用いて説明する。

基板１０１上にゲート電極１０２を形成する。ゲート電極１０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、ゲート電極１０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。また、基板１０１についても特に限定はなく、ガラス、石英等の他、プラスチック、ポリカーボネード等の可撓性を有する基板を用いることができる。

次に、ゲート電極１０２を覆うゲート絶縁層１０３を形成する。ゲート絶縁層１０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。この他、成膜時の処理物への印加温度にもよるがポリイミド、ポリアミックサン、ポリビニルフェノールなどの有機物をキャスト、スピナー、印刷、インクジェット等の方法により塗布してもよい。

次に、ゲート絶縁層１０３の上に活性層１０４を形成する。活性層１０４の形成方法について特に限定はない。例えば、活性層１０４を形成したい部分に対し選択的に撥水処理し、その他の部分に対し親水処理した後に、自己組織化膜した半導体層を形成してもよい。これによって、特にペンタセン等、撥水処理をした部位において成長するという性質を有する半導体を、成膜後にパターニングをすることなく所望の形状に加工することができる。また、シャドウマスク等を用いて、所望の部分に対し選択的に半導体層を形成することによって活性層１０４を形成してもよい。この場合、シャドウマスクと被処理物との間隙から回り込んだ原料が堆積し、特に半導体層を形成する必要のない部分において半導体層が形成されてしまうのを防ぐことができるよう、シャドウマスクと被処理物との密着性を高めることが好ましい。また、半導体層を成膜した後、これを所望の形状に加工することによって活性層１０４を形成してもよい。このような場合は加工後の真空ベーク等の処理をすることが好ましい。このような処理をすることによって半導体装置の特性が向上する。

半導体層を成膜する前に、ゲート絶縁層１０３の表面に自己組織化膜（自発的に形成し、厚さ方向が単分子で出来た膜。）を形成するとよい。自己組織化膜は、例えば、アミノ基を有するシラン誘導体等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。これらの物質をトルエンまたはヘキサン等の溶媒に溶解させた溶液でゲート絶縁層１０３の表面を処理して自己組織化膜を形成すればよい。これによって、任意の位置での膜形成を制御でき、かつ結晶性の向上が図れるので、移動度の高いトランジスタを得ることが出来る。また、ゲート絶縁層１０３の表面をラビング処理した後、半導体層を成膜してもよい。これによって、半導体層の配向性が揃い易くなる。

活性層１０４は気相成膜される。ここでは、図２に本発明を実施するために用いる成膜装置について説明する。図２の成膜装置は、チューブ２０１と、チューブ２０１の内側に設けられたチューブ２０２とから成る処理器と、チューブ２０１の側面を囲むように設けられたヒーター２０３とを有する。チューブ２０１の先端部は曲率を有する形状となっている。またチューブ２０２の先端部は開口しており、チューブ２０１の先端部とチューブ２０２の開口部は重畳している。このような構成とすることによって、チューブ２０２を通った後チューブ２０２の開口部から流れ出た気体は、チューブ２０１の側壁に沿うように流れ易くなり、チューブ２０１とチューブ２０２との間へスムーズに流れる。これによって装置内を流れるガスの気流の乱れが少なくなり、均一に成膜することができる。成膜時、チューブ２０２の内側には、少なくとも一以上の被処理物（点線２１０）が載置されたボート２０４が搬入される。なお、本形態では、ゲート電極１０２等が形成された基板１０１が被処理物である。そして、ボート２０４は、ヒーター２０３によって加熱される。なお、ボート２０４には複数の被処理物を一度に載置することが可能であり、効率よく処理することができる。原料は坩堝２０５内に入っており、ヒーター２０６によって加熱され、昇華する。加熱直後の昇華成分には不純物が含まれるため、シャッター２０７により直接被処理物に不純物が成膜されるのを防ぐ。所定の時間不純物成分を含む気体を不活性ガスと共に流した後、シャッター２０７を開き、昇華した原料は、窒素ガス又はその他の不活性ガスと共にチューブ２０２内に導入され、被処理物上に堆積する。ここで、処理器内は、０．１〜５０ｔｏｒｒの低圧に保たれていることが好ましい。これによって、均一な膜を形成することができる。また、被処理物は、原料の昇華時の温度よりも７０℃〜１３０℃低く、また原料を保持、加熱するために設けられた坩堝２０５から被処理物までは、緩やかな温度勾配となるように調節されていることが好ましい。温度勾配は、必ずしも滑らかな勾配である必要はなく、屈曲した勾配であってもよい。具体的には、坩堝２０５から最も近い被処理物までの温度勾配（ΔTa）と、左記の被処理物から最遠い位置にある被処理物の間までの温度勾配（ΔTb）のように２種類あるいは、それ以上の傾きを有してもよい。２種類の傾きを有する場合は、ΔTa≧ΔTbの傾きであることが望ましい。また、傾きが２種類以上の場合でも、被処理物の周辺の温度勾配は小さいことが好ましい。さらに、坩堝２０５からの距離が遠い位置ほど温度が低い関係とすることが好ましい。その為に、例えば、ボートが設けられる部分を加熱するためのヒーター２０３の温度（Ｔ₁）が、原料を加熱するためのヒーター２０６の温度（Ｔ₂）よりも低くなるように調節することが好ましい。図２ではヒーターは２系統であるが、ヒーターの系統数について特に限定はなく、２系統以上であってもよい。さらにヒーターの系統数を増やすことで、より精密な温度分布制御をすることができる。なお、残余ガスは、チューブ２０１とチューブ２０２との間を通って、排気口から排気される。

排気された残余ガスには原料である有機半導体が含まれている。これらの原料は高価であることが一般的であり、また、環境への影響も考慮して回収し再利用することが望ましい。図２の回収ボックス２０８は、残余ガスが通過時に必要により冷却器２０９により冷却して残余ガス中の原料を凝集させ回収するものである。

また、被処理物を処理器から取り出した後、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。その為、例えば、上記Ｔ₁、Ｔ₂よりも高い温度（Ｔ₃）になるように、ヒーター２０３、２０６の温度を調節することが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。前述の成膜時と同様に、クリーンニング時においても排気中の残余ガスからの原料の回収を行うことが望ましい。

このように、図２の成膜装置は、一度に複数の被処理物を処理することができ、量産に適したものである。また、成膜後、処理器内に付着した有機物のクリーングを簡便に行うことができ、良質な膜の形成を継続して行うことが容易な装置である。

なお、ボート２０４に被処理物をどのように載置するかについて特に限定はないが、図２を用いて説明した装置のように、被処理物における成膜面（原料を堆積し、膜を形成したい側の面）と、原料供給源（図２において坩堝２０５が原料供給源に該当する。）とが対向し、被処理物の成膜面の法線方向と重力方向とが平行になるように、つまり被処理物に対して原料供給源が下方となるように被処理物と原料供給源とを配置することによって成膜分布の均一化が図れる。さらに、成膜時のゴミが被処理物に付着する確率を減らすことができる。これは上方に原料供給源を配置した場合、シャッター等からのゴミや、チューブに厚く付着した材料から剥れたゴミが落下して被処理物に付着するためである。このため、原料供給源を下に配置し、上方に被処理物を配置することが望ましいが、ゴミ対策を考慮した場合は、この限りではない。また、図１０のように、成膜面と重力方向とが平行になるように被処理物と原料供給源とを配置してもよい。このように配置しても、成膜時のゴミが被処理物に付着する確率を減らすことができる。

次に活性層１０４の上に、電極１０５、１０６を形成する。電極１０５、１０６について特に限定は無く、金、銀等の無機導電物の他、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等を含む有機導電等を用いて形成すればよい。また、電極１０５、１０６の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。

ここで、電極１０５、１０６を形成する前に、活性層１０４上に、自己組織化膜を形成し、電極１０５、１０６と活性層１０４との間に自己組織化膜を設けてもよい。これによって、活性層１０４と電極１０５、１０６とのコンタクト抵抗を低下させることができる。ここで、自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。

以上のようにして作製した半導体装置は、ゲート電極１０２、電極１０５、１０６を有する三端子のトランジスタを含むものである。ここで、電極１０５、１０６は、一方がソースとして、他方がドレインとして機能する。このような、三端子のトランジスタを含む半導体装置は、例えば、液晶素子のスイッチング用回路の他、論理回路、ＤＲＡＭ等のメモリ回路等として用いられる。

また、以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層１０４を有する為、動作特性が良く、信頼性の高いものである。

（実施の形態２）
本発明の半導体装置の製造方法について図３を用いて説明する。

基板３０１上にゲート電極３０２を形成する。ゲート電極３０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、ゲート電極３０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。なお、ゲート電極３０２の側壁を本形態のように、傾斜を有するように形成することで、後の工程で形成するゲート絶縁層３０３の被覆性が良くなる。基板３０１についても特に限定はなく、ガラス、石英等の他、プラスチック等の可撓性を有する基板を用いることができる。

次に、ゲート電極３０２を覆うゲート絶縁層３０３を形成する。ゲート絶縁層３０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。あるいは、成膜時の処理物への印加温度にもよるがポリイミド、ポリアミックサン、ポリビニルフェノールなどの有機物をキャスト、スピナー、印刷、インクジェット等の方法により塗布してもよい。

次にゲート絶縁層３０３の上に、電極３０４、３０５を形成する。電極３０４、３０５について特に限定は無く、金、銀等の無機導電物の他、ＰＥＤＯＴ等を含む有機導電等を用いて形成すればよい。また、電極３０４，３０５の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。

次に、ゲート絶縁層３０３、電極３０４、３０５の上に活性層３０６を形成する。活性層３０６について特に限定は無く、例えばペンタセン等を用いて形成すればよい。実施の形態１に記載の活性層１０４と同様、活性層３０６の形成方法について特に限定はない。例えば、活性層３０６を形成したい部分に対し選択的に撥水処理し、その他の部分に対し親水処理した後に、自己組織化膜した半導体層を形成してもよい。これによって、特にペンタセン等、撥水処理をした部位において成長するという性質を有する半導体を、成膜後にパターニングをすることなく所望の形状に加工することができる。また、シャドウマスク等を用いて、所望の部分に対し選択的に半導体層を形成することによって活性層３０６を形成してもよい。この場合、シャドウマスクと被処理物との間隙から回り込んだ原料が堆積し、特に半導体層を形成する必要のない部分において半導体層が形成されてしまうのを防ぐことができるよう、シャドウマスクと被処理物との密着性を高めることが好ましい。また、半導体層を成膜した後、これを所望の形状に加工することによって活性層３０６を形成してもよい。このような場合は加工後の真空ベーク等の処理をすることが好ましい。このような処理をすることによって半導体装置の特性が向上する。

半導体層を成膜する前に、ゲート絶縁層３０３の表面に自己組織化膜を形成することが好ましい。自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。任意の位置での膜形成を制御でき、かつ結晶性の向上が図れるので、移動度の高いトランジスタを得ることが出来る。また、電極３０４、３０５と活性層３０６との間に自己組織化膜を設けることによって、活性層３０６と電極３０４、３０５とのコンタクト抵抗を低下させることができる。

また、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。
除去した原料は回収することが望ましい。

以上のようにして作製した半導体装置は、ゲート電極３０２、電極３０４、３０５を有する三端子のトランジスタを含むものである。ここで、電極３０４、３０５は、一方がソースとして、他方がドレインとして機能する。このような、三端子のトランジスタを含む半導体装置は、例えば、液晶素子のスイッチング用回路の他、論理回路、ＤＲＡＭ等のメモリ回路等として用いられる。

以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層３０６を有する為、動作特性が良く、信頼性の高いものである。

（実施の形態３）
本発明の半導体装置の製造方法について、図４を用いて説明する。

基板４０１上に、第１ゲート電極４０２を形成する。第１ゲート電極４０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、第１ゲート電極４０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。また、基板４０１についても特に限定はなく、ガラス、石英等の他、プラスチック等の可撓性を有する基板を用いることができる。

次に、第１ゲート電極４０２を覆うゲート絶縁層４０３を形成する。ゲート絶縁層４０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。

次に、第２のゲート電極４０４をゲート絶縁層４０３上に、第１ゲート電極４０２と重畳するように形成する。第２ゲート電極４０４について特に限定は無く、例えば燐、若しくはボロンを含む珪素等、不純物を含む半導体等を用いて形成することができる。また第２ゲート電極４０４の形成方法についても特に限定は無く、成膜した半導体層等をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、半導体等を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。

以上に記載したように、第１ゲート電極４０２を形成した後、これを覆うようにゲート絶縁層４０３を形成することで、後の工程で形成する活性層４０６と第１ゲート電極４０２とが干渉することを防ぐことができる。

次に、第２ゲート電極４０４を覆う絶縁層４０５を形成する。絶縁層４０５の形成方法について特に限定は無く、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。なお、絶縁層４０５は、半導体装置を動作させたときに、活性層４０６から第２ゲート電極４０４へ電子が注入できるようなエネルギー障壁を有する膜厚となるように形成することが好ましい。

次に、絶縁層４０５の上に活性層４０６を形成する。活性層４０６の形成方法について特に限定はないが、実施の形態１に記載の活性層１０４と同様、図２に示すような成膜装置を用いて、半導体層を成膜した後、これを所望の形状に加工することによって形成することが好ましい。ここで、活性層４０６について特に限定はなく、例えばペンタセン等を用いて形成すればよい。

また、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。

次に活性層４０６の上に、電極４０７、４０８を形成する。電極４０７、４０８について特に限定は無く、金、銀等の無機導電物の他、ＰＥＤＯＴ等を含む有機導電等を用いて形成すればよい。また、電極４０７、４０８の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。

ここで、電極４０７、４０８を形成する前に、活性層４０６上に自己組織化膜を形成し、電極４０７、４０８と活性層４０６との間に自己組織化膜を設けてもよい。これによって、活性層４０６と電極４０７、４０８とのコンタクト抵抗を低下させることができる。ここで、自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。

以上のようにして作製した半導体装置は、第１ゲート電極４０２、電極４０７、４０８を有する三端子の記憶素子を含むものである。ここで、電極４０７、４０８は、一方がソースとして、他方がドレインとして機能する。そして、本形態の半導体装置は、第２ゲート電極４０４へ電子を捕獲、若しくは第２のゲート電極４０４から電子を解放することで、データの消去、書込を行う機能を有するものである。このように、第１ゲート電極４０２は、所謂コントロールゲートとして機能し、また第２ゲート電極４０４は所謂フローティングゲートとして機能する。

なお、本形態では、活性層を形成した後、その上にソース若しくはドレインとして機能する電極を形成しているが、これに限らず、例えば実施の形態２のように、ソース若しくはドレインとして機能する電極を形成した後、それらの少なくとも一部を覆うように活性層を形成しても構わない。

以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層４０６を有する為、動作特性が良く、信頼性の高いものである。

（実施の形態４）
本発明の半導体装置を含む液晶装置の態様について、図５を用いて説明する。

図５は液晶装置を模式的に表した上面図である。本形態の液晶装置は、素子基板５０１と対向基板５０２とが対向するように貼り合わせられて成る。本形態の液晶装置は、画素部５０３を有する。そして、画素部５０３の一端に沿うように設けられた端子部５０４には、フレキシブルプリント配線（ＦＰＣ）５０５が装着され、フレキシブルプリント配線５０５を介して駆動回路から画素部５０３に信号が入力される。なお、本形態のように、駆動回路とフレキシブルプリント配線とは独立して設けられていてもよいし、または配線パターンが形成されたＦＰＣ上にＩＣチップが実装されたＴＣＰ等の様に複合していてもよい。

画素部５０３について特に限定はなく、例えば図６（Ａ）または図６（Ｂ）の断面図で表されるように、液晶素子とそれを駆動するためのトランジスタとを含む。図６（Ａ）と図６（Ｂ）とは、それぞれ、液晶装置の断面構造の態様であり、含まれるトランジスタの構造が異なる。

図６（Ａ）の断面図で表される液晶装置は、実施の形態１の半導体装置と同様に活性層５２４の上にソース若しくはドレインとして機能する電極５２５、５２６を有するトランジスタ５２７が設けられた素子基板５２１を有する。また、液晶素子は、画素電極５２９と対向電極５３２との間に液晶層５３４を挟んで成る。画素電極５２９、対向電極５３２のそれぞれにおいて液晶層５３４と接する側の表面には、配向膜５３０、５３３が設けられている。液晶層５３４には、スペーサ５３５が分散し、セルギャップを保っている。トランジスタ５２７は、コンタクトホールが設けられた絶縁層５２８によって覆われており、電極５２６と画素電極５２９とは電気的に接続している。ここで、対向電極５３２は、対向基板５３１によって支持されている。また、トランジスタ５２７において、活性層５２４とゲート電極５２２とは、間にゲート絶縁層５２３を挟んで重畳している。

また、図６（Ｂ）の断面図で表される液晶装置は、実施の形態２の半導体装置と同様にソース若しくはドレインとして機能する電極５５５、５５４の少なくとも一部が活性層５５６によって覆われた構造を有するトランジスタ５５７を含む素子基板５５１を有する。また、液晶素子は、画素電極５５９と対向電極５６２との間に液晶層５６４を挟んで成る。画素電極５５９、対向電極５６２のそれぞれにおいて液晶層５６４と接する側の表面には、配向膜５６０、５６３が設けられている。液晶層５６４には、スペーサ５６５が分散し、セルギャップを保っている。トランジスタ５５７は、コンタクトホールが設けられた絶縁層５５８ａ、５５８ｂによって覆われており、電極５５４と画素電極５５９とは電気的に接続している。なお、トランジスタを覆う絶縁層は、図６（Ｂ）のように絶縁層５５８ａと絶縁層５５８ｂとから成る多層であってもよいし、または図６（Ａ）のように絶縁層５２８から成る単層であってもよい。また、図６（Ｂ）のように、トランジスタを覆う絶縁層は、絶縁層５５８ｂのように表面が平坦化された層であってもよい。ここで、対向電極５６２は、対向基板５６１によって支持されている。また、トランジスタ５５７において、活性層５５６とゲート電極５５２とは、間にゲート絶縁層５５３を挟んで重畳している。

なお、液晶装置の構成について特に限定は無く、本形態で示した態様の他、例えば、素子基板上に、駆動回路が設けられたものであってもよい。

以上のような液晶装置は、図７（Ａ）、（Ｂ）、（Ｃ）に示すように、電話機や、テレビ受像機等に実装される表示装置として用いることができる。また、ＩＤカードの様な個人情報を管理する機能を有するカード等に実装してもよい。

図７（Ａ）は電話機の図であり、本体５５５２には表示部５５５１と、音声出力部５５５４、音声入力部５５５５、操作スイッチ５５５６、５５５７、アンテナ５５５３等によって構成されている。この電話機は、動作特性が良く、信頼性の高いものである。本発明の半導体装置を表示部に組み込むことでこのような電話機を完成できる。

図７（Ｂ）は、本発明を適用して作製したテレビ受像機であり、表示部５５３１、筐体５５３２、スピーカー５５３３などによって構成されている。このテレビ受像機は、動作特性が良く、信頼性の高いものである。本発明の半導体装置を表示部に組み込むことでこのようなテレビ受像機を完成できる。

図７（Ｃ）は、本発明を適用して作製したＩＤカードであり、支持体５５４１、表示部５５４２、支持体５５４１内に組み込まれた集積回路チップ５５４３等によって構成されている。なお、表示部５５４２を駆動するための集積回路５５４４、５５４５についても支持体５５４１内に組み込まれている。このＩＤカードは、信頼性の高いものである。また、例えば、表示部５５４２において、集積回路チップ５５４３において入出力された情報を表示し、どのような情報が入出力されたかを確認することができる。

（実施の形態５）
本発明の半導体装置を含む記憶装置について図８のブロック図を用いて説明する。

図８は、実施の形態３に記載したものと同様の記憶素子を含む記憶装置の回路図である。メモリセルアレイ８０１において、記憶素子８０２は、行方向、列方向に配列されている。そして、同列に並んだ記憶素子８０２のそれぞれに含まれるゲート電極は、共通のワード線８０３に接続している。また、同行に並んだ記憶素子８０２のそれぞれに含まれるドレイン電極は、共通のビット線８０４に接続している。

メモリセルアレイ８０１内に記憶されたデータ、若しくはメモリセルアレイ８０１内に記憶するデータは、周辺回路８０５、８０６によって、読み出し若しくは書込される。

このような、記憶装置は、例えば図９のコンピュータに実装することができる。図９は、本発明を適用して作製したノート型のコンピュータであり、本体５５２１、筐体５５２２、表示部５５２３、キーボード５５２４などによって構成されている。本発明の半導体装置を内部に組み込むことでこのようなコンピュータを完成できる。

本発明の半導体装置の製造方法について説明する図。本発明の実施に用いる成膜装置の図。本発明の半導体装置の製造方法について説明する図。本発明の半導体装置の製造方法について説明する図。本発明の半導体装置を含む液晶装置の上面図。本発明の半導体装置を含む液晶装置の断面図。本発明を適用した電子機器等の図。本発明の半導体装置を含む記憶装置の図。本発明を適用した電子機器の図。本発明の実施に用いる成膜装置の図。

符号の説明

１０１基板
１０２ゲート電極
１０３ゲート絶縁層
１０４活性層
１０５電極
２０１チューブ
２０２チューブ
２０３ヒーター
２０４ボート
２０５坩堝
２０６ヒーター
２０７シャッター
２０８回収ボックス
２０９冷却器
３０１基板
３０２ゲート電極
３０３ゲート絶縁層
３０４電極
３０５ソースまたはドレイン
３０６活性層
４０１基板
４０２ゲート電極
４０３ゲート絶縁層
４０４ゲート電極
４０６活性層
４０５絶縁層
４０７電極
５０１素子基板
５０２対向基板
５０３画素部
５０４端子部
５０５フレキシブルプリント配線
５２１素子基板
５２２ゲート電極
５２３ゲート絶縁層
５２４活性層
５２５電極
５２６電極
５２７トランジスタ
５２８絶縁層
５２９画素電極
５３０配向膜
５３１対向基板
５３２対向電極
５３３配向膜
５３４液晶層
５３５スペーサ
５５１素子基板
５５２ゲート電極
５５３ゲート絶縁層
５５４電極
５５５電極
５５６活性層
５５７トランジスタ
５５８ａ絶縁層
５５８ｂ絶縁層
５５９画素電極
５６０配向膜
５６１対向基板
５６２対向電極
５６３配向膜
５６４液晶層
５６５スペーサ
５５５１表示部
５５５２本体
５５５３アンテナ
５５５４音声出力部
５５５５音声入力部
５５５６操作スイッチ
５５３１表示部
５５３２筐体
５５３３スピーカー
５５４１支持体
５５４２表示部
５５４３集積回路チップ
５５４４駆動回路
５５４５駆動回路
８０１メモリセルアレイ
８０２記憶素子
８０３ワード線
８０４ビット線
８０５周辺回路
８０６周辺回路
５５２１本体
５５２２筐体
５５２３表示部
５５２４キーボード

Claims

第１のガスを処理器内に導入しながら昇華させた有機半導体を、前記処理器内において、被処理物の上に堆積する第１工程と、
堆積後、前記処理器から前記被処理物を取り出す第２工程と、
前記処理器内が前記有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、第２のガスを前記処理器内に導入および排出する第３工程と
を有することを特徴とする半導体装置の製造方法。
前記第１工程において、前記被処理物は、前記有機半導体の昇華温度よりも７０℃〜１３０℃低い温度となるように加熱されていることを特徴とする請求項１に記載の半導体装置の製造方法。
前記第１のガスと前記第２のガスとは、それぞれ、窒素ガス若しくは希ガスのいずれかであることを特徴とする請求項１または請求項２半導体装置の製造方法。
前記希ガスはアルゴンガスであることを特徴とする請求項３に記載の半導体装置の製造方法。
前記有機半導体がペンタセンであることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面の法線方向と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
被処理物上にゲート電極を形成する第１工程と、
前記ゲート電極を覆うようにゲート絶縁層を形成する第２工程と、
処理器内において、第１のガスを処理器内に導入しながら昇華させた有機半導体を前記ゲート絶縁層の上に堆積させて活性層を形成した後、前記処理器から前記被処理物を取り出し、前記処理器内が前記有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、第２のガスを前記処理器内に導入および排出する第３工程と、
前記活性層と接するソース電極およびドレイン電極を形成する第４工程と、
を有する
ことを特徴とする半導体装置の製造方法。
前記第３工程において、前記被処理物は、前記有機半導体の昇華温度よりも７０℃〜１３０℃低い温度となるように加熱されていることを特徴とする請求項８に記載の半導体装置の製造方法。
前記第１のガスと前記第２のガスとは、それぞれ、窒素ガス若しくは希ガスのいずれかであることを特徴とする請求項８または請求項９半導体装置の製造方法。
前記希ガスはアルゴンガスであることを特徴とする請求項１０に記載の半導体装置の製造方法。
前記有機半導体がペンタセンであることを特徴とする請求項８乃至請求項１１のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面の法線方向と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項８乃至請求項１２のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項８乃至請求項１２のいずれか一項に記載の半導体装置の製造方法。
被処理物上にゲート電極を形成する第１工程と、
前記ゲート電極を覆うようにゲート絶縁層を形成する第２工程と、
前記ゲート絶縁層の上にソース電極およびドレイン電極を形成する第３工程と、
処理器内において、第１のガスを処理器内に導入しながら昇華させた有機半導体を前記ゲート絶縁層の上に堆積させて活性層を形成した後、前記処理器から前記被処理物を取り出し、前記処理器内が前記有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、第２のガスを前記処理器内に導入および排出する第４工程と、
を有する
ことを特徴とする半導体装置の製造方法。
前記第４工程において、前記被処理物は、前記有機半導体の昇華温度よりも７０℃〜１３０℃低い温度となるように加熱されていることを特徴とする請求項１５に記載の半導体装置の製造方法。
前記第１のガスと前記第２のガスとは、それぞれ、窒素ガス若しくは希ガスのいずれかであることを特徴とする請求項１５または請求項１６半導体装置の製造方法。
前記希ガスはアルゴンガスであることを特徴とする請求項１７に記載の半導体装置の製造方法。
前記有機半導体がペンタセンであることを特徴とする請求項１５乃至請求項１８のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面の法線方向と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項１５乃至請求項１９のいずれか一項に記載の半導体装置の製造方法。
前記処理器において、
前記被処理物は原料供給源の上方に設けられ、前記被処理物の成膜面と重力方向とが平行になるように前記被処理物と前記原料供給源とを配置させて前記有機半導体を堆積させる
ことを特徴とする請求項１５乃至請求項１９のいずれか一項に記載の半導体装置の製造方法。
請求項１乃至請求項２２のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置を含むことを特徴とする電子機器。