JP2006074914A - パルス列生成装置、およびパルス列生成方法 - Google Patents

Abstract

【課題】所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成装置、および、所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成方法を提供する。
【解決手段】パルス列の周波数を表す周波数データと、パルス列を構成する複数のパルス数を表すステップデータとの組が複数格納されるプロファイルメモリ１５２ａと、このプロファイルメモリ１５２ａに格納された、上記の周波数データと上記のステップデータとの組を読出すプロファイル制御回路１５２ｂと、このプロファイル制御回路１５２ｂで読み出した上記の周波数データと上記のステップデータとの組に基づくパルス列を生成するパルス発生回路１５２ｃとを備えた。
【選択図】 図２

Description

本発明は、例えばステッピングモータ等といった、パルス列に従って動作する装置に送信するパルス列を生成するパルス列生成装置、および、上記のパルス列に従って動作する装置に送信するパルス列を生成するパルス列生成方法に関する。

ステッピングモータは、パルス列が入力される所定のドライブ回路によって駆動され、このドライブ回路に入力されるパルス列を構成する各パルスの立上りあるいは立下りのタイミングに一定角度ずつ回転するモータである。このステッピングモータは、回転速度がドライブ回路に入力されるパルス列の周波数に比例し、このパルス列を制御することによってモータの回転速度を正確に制御できるので、例えば、コピー機やプリンタの内部で用紙を所定の場所に所定のタイミングで正確に搬送する搬送ロール駆動用のモータ等に良く利用されている。

しかし、ステッピングモータには、出力トルクが比較的小さいためにトルク不足による脱調を起こしやすいという欠点がある。そこで、例えば回転開始時等といった大きなトルクを必要とする場合には、目標の回転速度まで徐々に加速するといった速度制御が行なわれることが多い。ステッピングモータに対するこのような速度制御は、例えば、１つのパルス列における周波数が１パルス毎に徐々に高くなるといった所望の周波数プロファイルに則ったパルス列を生成し、このパルス列をステッピングモータのドライブ回路に入力する等という処理によって実行される。

ここで、上記のコピー機やプリンタ等といったステッピングモータが搭載される装置では、上記のようなステッピングモータに関わる制御の大部分を、近年普及している、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）として作成されたモータコントロール回路に一任することにより、装置自体の制御を実行するＣＰＵの負担を軽減することが考えられている。モータコントロール回路としてのＡＳＩＣの一例として、所望の周波数プロファイルに則ってパルス１個毎に予め算出された周波数を示す周波数データが格納されるメモリと、このメモリに格納された周波数データを１つずつ順次に読み出す制御回路と、この制御回路が読み出した周波数データが示す周波数で１つずつ順次にパルスを発信するパルス発信回路とを備えた回路が挙げられる。しかしながら、上述したような速度制御に適したパルス列は多数のパルスから構成されるため、上記のような形態の回路では、パルス列を生成するには、これら多数のパルス全てに対応する大量の周波数データを格納する大容量のメモリが必要となりコストが増大してしまう。

そこで、例えば周波数が徐々に高くなる等といった所望の周波数プロファイルに則った、各パルスに対応する周波数を、所定の漸化式に基づいて順次に計算する計算回路をＡＳＩＣ内に設け、ＡＳＩＣ内のメモリにはこの計算に必要な定数のみを記憶することによりメモリの小容量化を図るという技術が提案されている（例えば、特許文献１参照。）。
特開平７−１６３１９５号公報（第３−４頁、図１）

しかしながら、特許文献１に示す技術では、上記の漸化式に基づく計算を実行する計算回路の回路規模が大規模になる可能性があり、ＡＳＩＣの規模そのものが大きくなって結局コストが増大してしまう恐れがある。

尚、ここまで、ステッピングモータに対する速度制御を行なうモータコントロール回路のコストの増大という問題点について説明したが、この問題点は、このモータコントロール回路のように、所望の周波数プロファイルに則ったパルス列を生成するパルス列生成装置や、そのようなパルス列の生成方法一般について同様に生じる問題点である。

本発明は、上記事情に鑑み、所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成装置、および、所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成方法を提供することを目的とする。

上記目的を達成する本発明のパルス列生成装置は、パルス列の周波数を表す周波数データと、パルス列を構成する複数のパルス数を表すステップデータとの組が複数格納される格納部と、
上記格納部に格納された組を読出す読出部と、
上記読出部で読み出した組に基づくパルス列を生成する生成部とを備えたことを特徴とする。

ここで、本発明にいう上記の周波数データは、パルス列の周波数を直接的に表すデータであっても良く、あるいは、例えばパルス列の周期等によって周波数を間接的に表すデータであっても良い。

また、本発明にいう上記のステップデータは、パルス列を構成するパルス数を直接的に表すデータであっても良く、あるいは、例えばパルス列の先頭から末尾までの時間等によってパルス数を間接的に表すデータであっても良い。

例えば、周波数が徐々に変化するといった周波数プロファイルは、周波数が数パルス毎にステップ状に変化するといったプロファイルで十分に近似することができる。本発明のパルス列生成装置によれば、例えば、このような近似されたプロファイルを所望の周波数プロファイルとし、各ステップに対応する上記周波数データと上記ステップデータとの組を上記格納部に格納し、各ステップに対応するパルス列を順次に生成することにより、所望の周波数プロファイルに則ったパルス列を生成することができる。ここで、上記格納部には、１パルス毎ではなく、数パルス毎の周波数を表わすデータが格納され、データの総量が抑えられ、格納部そのものの規模が抑えられる。また、例えば、ステッピングモータのドライブ回路等といったパルス列の供給を受ける装置が、途中で周波数が一定期間維持されるような周波数プロファイルに則ったパルス列を要求するような装置である場合には、本発明のパルス列生成装置によれば、この周波数が維持される間のパルス列が周波数データとステップデータとの１つの組で表わされる。その結果、上記格納部に格納されるデータの総量が大幅に抑えられ、上記格納部の規模も大幅に抑えることができる。つまり、本発明のパルス列生成装置によれば、このような格納部の規模が抑えられる分だけ、コストの増大を抑制することができる。

ここで、本発明のパルス列生成装置において、「上記格納部が、その格納部のアドレス毎に上記組を１つずつ格納するものであって、
上記読出部が、上記格納部のアドレスの昇順若しくは降順に上記組を読み出すものである」という形態は好ましい形態である。

この好ましい形態のパルス列生成装置によれば、上記格納部のアドレスの配列に沿った上記組の配列で所望の周波数プロファイルを表わすことができる。

また、この好ましい形態のパルス列生成装置において、「上記読出部が、上記格納部からの読出しを開始するアドレスを指定したスタートアドレスと、上記格納部からの読出しを終了するアドレスを指定したゴールアドレスとを取得し、そのスタートアドレスで指定されたアドレスに格納されている組からそのゴールアドレスで指定されたアドレスに格納されている組までを順次読出すものである」という形態はさらに好ましい。

このさらに好ましい形態のパルス列生成装置によれば、上記スタートアドレスと上記ゴールアドレスとの組合せによって、上記格納部に格納された上記組の配列で表わされるプロファイルの所望の部分を活用することができる。これにより、上記格納部に格納された内容を柔軟に運用することができる。

また、上記目的を達成する本発明のパルス列生成方法は、パルス列の周波数を表す周波数データと、パルス列を構成する複数のパルス数を表すステップデータとの組を所定の格納部に複数格納する格納過程と、
上記格納過程で格納された組を上記格納部から読出す読出過程と、
上記読出過程で読み出した組に基づくパルス列を生成する生成過程とを備えたことを特徴とする。

本発明のパルス列生成方法によれば、上記格納過程において、上記格納部に、１パルス毎ではなく、数パルス毎の周波数を表わすデータを格納することにより、格納部に格納するデータの総量を抑えつつ、所望の周波数プロファイルに則ったパルス列を生成することができる。つまり、本発明のパルス列生成方法によれば、上記格納部の規模を抑えることが可能となり、その分だけ、パルス列生成に関わるコストの増大を抑制することができる。

ここで、本発明のパルス列生成方法において、「上記格納過程が、上記格納部のアドレス毎に上記組を１つずつ格納する過程であって、
上記読出過程が、上記格納部のアドレスの昇順若しくは降順に上記組を読み出す過程である」という形態は好ましい形態である。

この好ましい形態のパルス列生成方法によれば、上記格納部のアドレスの配列に沿った上記組の配列で所望の周波数プロファイルを表わすことができる。

また、この好ましい形態のパルス列生成方法において、「前記読出過程が、前記格納部からの読出しを開始するアドレスを指定したスタートアドレスと、前記格納部からの読出しを終了するアドレスを指定したゴールアドレスとを取得し、該スタートアドレスで指定されたアドレスに格納されている組から該ゴールアドレスで指定されたアドレスに格納されている組までを順次読出す過程である」という形態はさらに好ましい。

このさらに好ましい形態のパルス列生成方法によれば、上記スタートアドレスと上記ゴールアドレスとの組合せを様々に作成することによって、上記格納部に格納された内容を柔軟に運用することができる。

以上、説明したように、本発明によれば、所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成装置、および、所望の周波数プロファイルに則ったパルス列を生成する、コストの増大が抑制されたパルス列生成方法を提供することができる。

以下図面を参照して本発明の実施の形態を説明する。

図１は、本発明の一実施形態が適用された画像形成装置の一例を示す図である。

この図１に示す画像形成装置１００は、電子写真方式によって用紙上に画像形成を行なうものであり、感光体１０１、帯電器１０２、露光装置１０３、現像装置１０４、一次転写装置１０５、中間転写ベルト１０６、二次転写装置１０７、用紙トレイ１０８、用紙搬送ロール１０９、レジストレーションロール１１０、ステッピングモータ１１１、定着装置１１２、クリーニング装置１１３、および制御基板１５０とを備えている。

以下、この画像形成装置１００の概要について説明する。

まず、図示しない画像データ取得部で原稿画像を表わす、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、およびブラック（Ｋ）の４色それぞれの画像データが取得される。この画像データは、画像データ取得部から露光装置１０３に渡される。

次に、図中の矢印Ａ方向に回転する感光体１０１が、帯電器１０２によって表面を帯電され、その帯電された表面が、露光装置１０３によって上記のＣＭＹＫいずれかの画像データに基づいて露光され、その表面に静電潜像が形成される。そして、その静電潜像が、現像装置１０４によって、上記の画像データに対応する色のトナーで現像され、感光体１０１の表面にトナー像が形成される。このトナー像は、一次転写装置１０５によって中間転写ベルト１０６上に転写される。また、上記の一次転写の後に感光体１０１上に残った残留トナーはクリーニング装置１１３によって回収される。

以上に説明した帯電、露光、現像、一次転写、および残留トナーの回収が、ＣＭＹＫ４色それぞれの画像データについて実行され、その都度、中間転写ベルト１０６上にトナー像が重ねられてカラーのトナー像が形成される。また、この間は、二次転写装置１０７は、中間転写ベルト１０６から離れた位置まで退避される。

このように形成されたカラーのトナー像が、中間転写ベルト１０６の、矢印Ｂ方向への移動に伴って二次転写ポイントＤに向かって運ばれる。

また、用紙トレイ１０８に収納された用紙Ｓは、ピックアップロール１０８ａによって取り出され、画像形成装置１００内の所定の搬送経路に送り出される。この用紙Ｓが、用紙搬送ロール１０９によって搬送経路上を搬送され、さらに、レジストレーションロール１１０によって、二次転写ポイントＤに向かって送り出される。

ここで、用紙Ｓは、中間転写ベルト１０６上に形成されたトナー像が上記の二次転写ポイントＤに運ばれてくるタイミングで、この二次転写ポイントＤに向かって送り出される。さらに、この用紙Ｓは、上記のトナー像が用紙Ｓ上の所定位置に重ねられるように、レジストレーションロール１１０によって位置合わせされて送り出される。このレジストレーションロール１１０による、用紙Ｓ送出しのタイミング調整や位置合せは、レジストレーションロール１１０を回転駆動するステッピングモータ１１１の回転速度を制御して、レジストレーションロール１１０における用紙搬送速度を調整することによって行なわれる。このステッピングモータ１１１の回転速度に対する制御は、画像形成装置１００において、図示しないソレノイドやセンサ等といった、画像形成装置１００内の様々なデバイスの制御を行なう制御基板１５０によって実行される。この制御基板１５０によるステッピングモータ１１１の回転速度に対する制御については後述する。

そして、このように位置合せされて二次転写ポイントＤに送られてきた用紙Ｓ上に、二次転写装置１０７によって上記のトナー像が転写される。用紙Ｓ上に転写されたトナー像は、定着装置１１２に内蔵されるヒータによって加熱され、用紙Ｓ上に溶融定着される。

ここで、本発明の一実施形態は、上記の制御基板１５０における、上記のステッピングモータ１１１の回転速度に対する制御に適用されている。

以下では、この制御基板１５０における、ステッピングモータ１１１の回転速度に対する制御機能に注目して説明する。

図２は、図１に示す制御基板を示す図である。

この図２に示す制御基板１５０は、ＣＰＵ１５１、パルス列生成装置１５２、およびモータドライバ１５３を備えている。ここで、この制御基板１５０は、上述したように、画像形成装置１００内の、ステッピングモータ１１１以外の各種デバイスに対する制御も担っており、それらの制御のための回路も備えているが、それらの回路については本発明と無関係であるため図２からは割愛し説明を省略する。

ＣＰＵ１５１では、パルス列生成装置１５２を含む制御基板１５０全体の動作制御が実行される。また、パルス列生成装置１５２では、後述のプロファイルに則ったパルス列が生成され、そのパルス列がモータドライバ１５１に出力される。そして、モータドライバ１５３では、パルス列生成装置１５２が出力するパルス列を受けて、ステッピングモータ１１１を駆動するための駆動信号が出力される。ステッピングモータ１１１は、この駆動信号に従って、モータドライバ１５１に入力されるパルス列における各パルスの立上りタイミングで所定角度ずつ回転する。これにより、ステッピングモータ１１１は、モータドライバ１５３に入力されるパルス列の周波数に比例する速度で回転する。ここで、上記のパルス列生成装置１５２が、本発明のパルス列生成装置の一実施形態に相当する。また、本実施形態では、このパルス列生成装置１５２は、ＡＳＩＣとして作成され、制御基板１５０に搭載されている。

このパルス列生成装置１５２は、ステッピングモータ１１１の回転速度に対する所望の速度プロファイルに応じた所望の周波数プロファイルに則って周波数が変化するパルス列を生成するものであり、プロファイルメモリ１５２ａと、プロファイル制御回路１５２ｂと、パルス発生回路１５２ｃとを備えている。ここで、プロファイルメモリ１５２ａ、プロファイル制御回路１５２ｂ、およびパルス発生回路１５２ｃは、それぞれ本発明にいう格納部、読出部、および生成部の各一例に相当する。

プロファイルメモリ１５２ａは、このパルス列生成装置１５２が生成するパルス列の周波数を表す周波数データと、パルス列を構成するパルス数を表すステップデータとの組が複数格納されるものであり、周波数データ格納用メモリ１５２ａ＿１と、ステップデータ格納用メモリ１５２ａ＿２とを備えている。また、上記の組は、プロファイルメモリ１５２ａのアドレス毎に１つずつ格納されている。即ち、周波数データ格納用メモリ１５２ａ＿１に格納されている各周波数データと、ステップデータ格納用メモリ１５２ａ＿２に格納されている各ステップデータとは、プロファイルメモリ１５２ａのアドレスを介して互いに一対一に対応付けられている。

ここで、本実施形態では、上記の組は、このパルス列生成装置１５２外の図示しない大容量のメモリ内に予め格納されているものであって、適宜にＣＰＵ１５１によってこの大容量のメモリから読み出されてプロファイルメモリ１５２ａに書き込まれる。ここで、このＣＰＵ１５１による書込みの順番は、上記の所望の周波数プロファイルを含む所定の周波数プロファイルに則った順番である。ＣＰＵ１５１は、上記の組を、この所定の周波数プロファイルに則り、プロファイルメモリ１５２ａのアドレスの順番に対して降順で書き込む。

プロファイル制御回路１５２ｂは、プロファイルメモリ１５２ａに格納された組を読出すものである。

このプロファイル制御回路１５２ｂは、まず、このプロファイルメモリ１５２ａにおける、上記の所望の周波数プロファイルの起点に相当するスタートアドレスを示すスタートアドレス情報ＪＳと、この所望の周波数プロファイルの終点に相当するゴールアドレスを示すゴールアドレス情報ＪＧとをＣＰＵ１５１から取得する。次に、スタートアドレス情報ＪＳをプロファイルメモリ１５２ａに送り、そのスタートアドレスに対応する周波数データＪＦとステップデータＪＳＴとの組をプロファイルメモリ１５２ａから受取り、その組のうちの周波数データＪＦをパルス発生回路１５２ｃに送る。

パルス発生回路１５２ｃは、プロファイル制御回路１５２ｂから送られてきた周波数データＪＦが示す周波数のパルス列Ｐを生成する。生成されたパルス列Ｐは、モータドライバ１５３に向けて出力されるとともに、プロファイル制御回路１５２ｂに入力される。

プロファイル制御回路１５２ｂでは、パルス発生回路１５２ｃから送られてくるパルス列Ｐのパルス数をカウントし、そのカウント結果が上記の上記のスタートアドレスに対応するステップデータＪＳＴが示すパルス数に達すると、次のアドレスを示すアドレス情報ＪＡをプロファイルメモリ１５２ａに送る。このとき、プロファイルメモリ１５２ａにおけるアドレスの順番において、上記のスタートアドレスが上記のゴールアドレスよりも上位である場合には、このアドレスの順番に対する降順でスタートアドレスの次のアドレスを示すアドレス情報が送られる。一方、上記のスタートアドレスが上記のゴールアドレスよりも下位である場合には、アドレスの順番に対する昇順でスタートアドレスの次のアドレスを示すアドレス情報が送られる。

図２に示すパルス列生成装置１５２では、以上に説明した、プロファイル制御回路１５２ｂによるプロファイルメモリ１５２ａからの上記組の読出しと、パルス発生回路１５２ｃにおけるパルス列の生成とは、プロファイル制御回路１５２ｂによって、上記のゴールアドレスに対応する組が読みだされるまで続けられる。このゴールアドレスに対応する組が読みだされると、パルス発生回路１５２ｃで生成するパルス列の周波数が、ゴールアドレスに対応する組における周波数データが示す周波数に固定され、パルス発生回路１５２ｃは、この周波数のパルス列を出力し続ける。

パルス列生成装置１５２におけるこのような動作により、例えば、ステッピングモータ１１１の加速時や減速時に、急激かつ大幅な速度変化に起因する脱調の発生を回避して、回転速度を目標速度まで加速あるいは減速することができる。

次に、本発明のパルス列生成方法の一実施形態について説明する。

ここで、このパルス列生成方法の実施形態は、図２に示す制御基板１５０において実行されるパルス列生成方法であり、そのパルス列生成方法についての説明は、図２を参照した上記の説明と重複するが別図を参照して再度説明する。尚、以下の説明では、図１および図２に示す各要素を、特に図番を断らずに参照する。

図３は、本発明のパルス列生成方法の一実施形態を示すフローチャートである。

このフローチャートが示す処理は、格納過程（ステップＳ１０１）、スタートアドレス／ゴールアドレス取得過程（ステップＳ１０２）、取出過程（ステップＳ１０３）、生成過程（ステップＳ１０４）、およびアドレス判定過程（ステップＳ１０３）とからなる。ここで、格納過程、スタートアドレス／ゴールアドレス取得過程と取出過程とを合せた過程、および生成過程は、それぞれ本発明のパルス列生成方法における格納過程、読出し過程、および生成過程の各一例に相当する。

このフローチャートが示す処理は、上記のレジストレーションロール１１０に用紙が達する以前の所定のタイミングに開始される。処理が開始されると、まず、上記のＣＰＵ１５１によって格納過程（ステップＳ１０１）が実行され、上記のプロファイルメモリ１５２ａに、パルス列の周波数を表す周波数データと、パルス列を構成するパルス数を表すステップデータとの組がアドレス毎に１つずつ格納される。次に、上記のプロファイル制御回路１５２ｂによってスタートアドレス／ゴールアドレス取得過程（ステップＳ１０２）が実行され、所望の周波数プロファイルの起点に相当するスタートアドレスと、終点に相当するゴールアドレスとがＣＰＵ１５１から取得される。さらに、このプロファイル制御回路１５２ｂによって取出過程（ステップＳ１０３）が実行され、まず、スタートアドレスに対応する周波数データとステップデータとの組がプロファイルメモリ１５２ａから取り出される。そして、上記のパルス発生回路１５２ｃとプロファイル制御回路１５２ｂとによって生成過程（ステップＳ１０４）が実行され、上記の取出過程（ステップＳ１０３）で取り出した組に基づくパルス列が生成される。そして、上記の組が取り出された現在のアドレスが、プロファイル制御回路１５２ｂによって実行されるアドレス判定過程（ステップＳ１０３）においてゴールアドレスであると判定されるまで、上記のステップＳ１０３とステップＳ１０４との処理が繰り返される。そして、このアドレス判定過程（ステップＳ１０３）においてゴールアドレスであると判定されると、図２のフローチャートが示す処理は終了される。

次に、図３のフローチャートが示す処理を実行する、図２に示す制御基板１５０において生成されるパルス列について幾つかの例を挙げて説明する。

まず、ステッピングモータ１１１を加速するための周波数プロファイルの模式的な例について説明する。

図４は、模式的に示されたプロファイルメモリにおいて、ゴールアドレスよりも上位のスタートアドレスが指定された例を示す図であり、図５は、図４のプロファイルメモリにおけるスタートアドレスからゴールアドレスに至る各組に応じて生成される、ステッピングモータ加速時に対応する模式的な周波数プロファイルを示す図である。ここで、以下の説明では図２示す構成要素を特に図番を断らずに参照する。

図４に示す例では、プロファイルメモリ１５２ａに、周波数データとステップデータとの組が３２組格納されている。上述したように、周波数データは周波数データ格納用メモリ１５２ａ＿１に格納され、ステップデータはステップデータ格納用メモリ１５２ａ＿２に格納されており、また、各周波数データと各ステップデータは、「０」〜「３１」に至る３２個のアドレス１つ毎に互いに一対一に対応付けられて格納されている。これら周波数データとステップデータとの３２個の組は、上述したように、ＣＰＵ１５１によって、図示しない大容量のメモリから読み出されてプロファイルメモリ１５２ａに書き込まれる。また、この図４の例では、プロファイル制御回路１５２ｂにおいて、ＣＰＵ１５２からアドレス「４」を示すスタートアドレス情報と、アドレス「１０」が示すゴールアドレス情報とが取得される。以下、このスタートアドレス〜ゴールアドレスに至る各組に応じて生成されるパルス列について図５を参照して説明する。

図５には、横軸に時間がとられ、縦軸にパルス列の周波数がとられたグラフが示されており、このグラフに、第１のステップＳＴ１〜第７のステップＳＴ７までの７段階に周波数がステップ状に増加するという周波数プロファイルが示されている。また、図５には、周波数がこのように変化したときの、第１のパルス列Ｐ１〜第７のパルス列Ｐ７までの７つのパルス列からなるパルス列Ｐも示されている。

まず、プロファイル制御回路１５２ｂが、プロファイルメモリ１５２ａにアドレス「４」を示すスタートアドレス情報を送り、アドレス「４」に対応する周波数データ（４）とステップデータ（４）との組を取得する。そして、プロファイル制御回路１５２ｂは、周波数データ（４）をパルス発生回路１５２ｃに送る。

パルス発生回路１５２ｃは、プロファイル制御回路１５２ｂの制御により、図５に示す第１ステップＳＴ１に相当する第１のパルス列Ｐ１を出力する。この第１のパルス列Ｐ１では、周波数が、上記のアドレス「４」に対応する周波数データ（４）が示す周波数であり、パルス数が、アドレス「４」に対応するステップデータ（４）が示すパルス数（図５の例では４個）となっている。

パルス発生回路１５２ｃが発生するパルスの数が上記のステップデータ（４）が示すパルス数に達すると、プロファイル制御回路１５２ｂは、今度は、プロファイルメモリ１５２ａに次のアドレスを示すアドレス情報を送る。図４および図５に示す例では、スタートアドレス「４」がゴールアドレス「１０」よりも上位であるので、このスタートアドレス「４」の次のアドレスは「５」となり、プロファイル制御回路１５２ｂは、アドレス「５」に対応する周波数データ（５）とステップデータ（５）との組を取得し、周波数データ（５）をパルス発生回路１５２ｃに送る。そして、パルス発生回路１５２ｃは、図５に示す第２ステップＳＴ２に相当する第２のパルス列Ｐ２を出力する。

以下、同様に、周波数データとステップデータとの組の取得とパルス列の出力とが、プロファイル制御回路１５２ｂがプロファイルメモリ１５２ａにアドレス「１０」を示すゴールアドレス情報を送るまで繰り返される。

図４および図５に示す例では、このアドレス「１０」に対応する周波数データ（１０）が示す周波数が、ステッピングモータ１１１の目標の回転速度に対応する目標周波数であり、パルス発生回路１５２ｃはこの目標周波数の第７のパルス列Ｐ７を出力し続ける。

次に、ステッピングモータ１１１を減速するための周波数プロファイルの模式的な例について説明する。

図６は、図４に模式的に示すプロファイルメモリにおいて、ゴールアドレスよりも下位のスタートアドレスが指定された例を示す図であり、図７は、図６のプロファイルメモリにおけるスタートアドレスからゴールアドレスに至る各組に応じて生成される、ステッピングモータ減速時に対応する模式的な周波数プロファイルを示す図である。

図６に示す例では、プロファイルメモリ１５２ａにおける「０」〜「３１」に至る３２個のアドレスのうち、アドレス「２９」がスタートアドレスに設定され、このスタートアドレスよりも上位のアドレス「２４」がゴールアドレスに設定されている。この例では、これらのアドレスを示すスタートアドレス情報とゴールアドレス情報とがＣＰＵ１５２から取得される。

この結果、パルス発生回路１５２ｃは、図７に示す第１のステップＳＴ１〜第７のステップＳＴ７までの７段階に周波数がステップ状に減少するという周波数プロファイルに則った、第１のパルス列Ｐ１〜第７のパルス列Ｐ７までの７つのパルス列からなるパルス列Ｐを出力することとなる。ここで、これらのパルス列が出力される際のパルス列生成装置１５２の動作は、図４および図５を参照して説明した、ステッピングモータ加速時におけるパルス列生成装置１５２の動作と同等であるので重複説明を省略する。ただし、図６に示すように、この例では、スタートアドレスはゴールアドレスよりも下位であるので、プロファイル制御回路１２ｂが、プロファイルメモリ１５２ａから周波数データとステップデータとの組を取得する際には、各組は、プロファイルメモリ１５２ａのアドレスの順番に対して昇順で取得されることとなる。

次に、図２に示すパルス列生成装置によって生成される、図１に示すレジストレーションロール１１０を駆動するステッピングモータ１１１を制御するための周波数プロファイルの具体的な例について説明する。

図８は、図１に示すレジストレーションロールを駆動するステッピングモータに対するパルス列の周波数プロファイルの一例を示す、周波数データとステップデータの複数の組が格納されたプロファイルメモリを示す図であり、図９は、図８の組が示す周波数プロファイルと、ステッピングモータの回転速度の変化と、図１の画像形成装置における画像形成タイミング信号との関係を示したタイミングチャートである。

図８には、周波数データ格納用メモリ１５２ａ＿１に格納される、「２０００」や「１０００」等といった周波数データが、各データが示す「１００Ｈｚ」や「２００Ｈｚ」等といった周波数と共に示されている。また、本実施形態では、これらの周波数データは、１アドレス当たりのデータ量が１６ビットのデータである。また、図８には、ステップデータ格納用メモリ１５２ａ＿２に格納される、「１」や「２」等といったパルス数を示すステップデータが、「１０ｍｓ」等といった、各パルス数に対応するパルス列の時間長と共に示されている。これらのステップデータは、１アドレス当たりのデータ量が８ビットのデータである。

この図８の周波数データとステップデータの複数の組が示す周波数プロファイルは、アドレス「０」〜アドレス「２０」に至る、周波数データとステップデータの複数の組が示す第１のプロファイルと、アドレス「２０」に対応する組が示す第２のプロファイルと、アドレス「２０」〜アドレス「３１」に至る、周波数データとステップデータの複数の組が示す第３のプロファイルとの３つのプロファイルからなる。第１のプロファイルでは、周波数が「１００Ｈｚ」から「２０００Ｈｚ」までステップ状に増加し、第２のプロファイルでは、周波数が「２０００Ｈｚ」で「１００ｍｓ」の間維持され、第３のプロファイルでは、周波数が「２０００Ｈｚ」から「９００Ｈｚ」までステップ状に減少する。

以下、図９を参照して、この周波数プロファイルについて説明する。ここで、以下の説明では、図１および図２に示す構成要素を特に図番を断らずに参照する。

図９の例では、画像形成タイミング信号ＴＳがローレベルＬからハイレベルＨに変わる、中間転写ベルト１０６への画像形成（一次転写）が開始されるタイミングＴ１よりも遅れてステッピングモータ１１１によるレジストレーションロール１１０を駆動し始める。

ここで、一定速度で移動する中間転写ベルト１０６上のトナー像を用紙Ｓの所望の位置に正しく転写するために、本実施形態では、レジストレーションロール１１０による用紙搬送速度が図９の搬送速度のプロファイルＶが示すように制御され、中間転写ベルト１０６上のトナー像と、用紙Ｓの所望の位置とが二次転写ポイントＤに、図９に示す同じタイミングＴ３に到着するようになっている。即ち、用紙は、一旦、中間転写ベルト１０６の移動速度Ｖ１よりも速い速度Ｖ２まで加速され、この速度Ｖ２で所定時間搬送されることによって二次転写ポイントＤに対する用紙の位置合せがなされた後、上記の移動速度Ｖ１まで減速され、後は、中間転写ベルト１０６上のトナー像と同じ移動速度Ｖ１で二次転写ポイントＤまで運ばれる。このような、レジストレーションロール１１０による用紙の搬送速度のプロファイルＶが、図９に示す周波数プロファイルＦに則って周波数が変化するパルス列を生成し、そのパルス列をステッピングモータ１１１のモータドライバ１５３に供給することによって実現される。

まず、ＣＰＵ１５１によって、図示しない大容量のメモリから上記の周波数プロファイルＦを示す、周波数データとステップデータとの３２個の組が読み出されて、図８に示すようにプロファイルメモリ１５２ａに書き込まれる。また、プロファイル制御回路１５２ｂにおいて、ＣＰＵ１５２からスタートアドレス情報とゴールアドレス情報とが取得されるが、ここでは、スタートアドレスとしてアドレス「０」が設定され、ゴールアドレスとしてアドレス「３１」が設定される。

図９に示すタイミングＴ２にステッピングモータ１１１の回転が開始されると、図８の周波数データとステップデータとの３２個の組が、プロファイルメモリ１５２ａのアドレスの順番に対して降順で順次に読み出され、パルス発生回路１５２ｃから各組に対応したパルス列が順次に出力される。これにより、「１００Ｈｚ」から「２０００Ｈｚ」までの周波数の増加過程Ｆ１と、「２０００Ｈｚ」での「１００ｍｓ」の一定周波過程Ｆ２と、「２０００Ｈｚ」から「９００Ｈｚ」までの周波数の減少過程Ｆ３とからなる周波数プロファイルＦに則ったパルス列が生成され、このパルス列を上記のモータドライバ１５３に入力することにより、レジストレーションロール１１０による、搬送速度のプロファイルＶに則った用紙の搬送が行なわれる。

ここで、上述したように、本実施形態では、所望の周波数プロファイルは、ＣＰＵ１５１によってプロファイルメモリ１５２ａに書き込まれた周波数データとステップデータとの組によって示される。これにより、上記の所望の周波数プロファイルが、１パルス毎ではなく、数パルス毎の周波数データとステップデータとで表わされる。このようなデータ形式により、データの総量を抑えつつ所望の周波数プロファイルを表わすことができる。特に、図８に示す例におけるアドレス「２０」のデータのように、一定期間、周波数が一定値に維持されるような周波数プロファイルでは、この一定期間のパルス列をプロファイルメモリ１５２ａ内の１つのアドレスに対応付けて書き込むことができ、データの総量が大幅に抑えられる。このように、本実施形態のパルス列生成装置１５２では、所望の周波数プロファイルを表わすデータが少なくて済むので、プロファイルメモリ１５２ａの容量も少なくて済む。つまり、このようなメモリの規模が抑えられる分だけコストの増大を抑制することができる。

また、本実施形態のパルス列生成装置１５２によれば、スタートアドレスとゴールアドレスとの組合せによって、プロファイルメモリ１５２ａに格納された組が表わすプロファイルの所望の部分を活用することができる。これにより、プロファイルメモリ１５２ａに格納された内容を柔軟に運用することができる。

また、ステッピングモータ１１１に対する回転制御は、ＣＰＵ１５１によってプロファイルメモリ１５２ａへの上記の組の書き込みと、プロファイル制御回路１５２ｂに対するスタートアドレスとゴールアドレスとの設定とがなされた後は、パルス列生成装置１５２のみの動作によるパルス列の生成よって行なわれる。つまり、本実施形態では、ステッピングモータ１１１の回転制御に対するＣＰＵ１５１の負荷が除かれ、その分、制御基板１５０の図示しないその他の回路要素の制御を実行することができる。

尚、上記の説明では、本発明にいう周波数データがパルス列の周波数を直接的に表すデータであり、本発明にいうステップデータがパルス列を構成するパルス数を直接的に表すデータであるという例を挙げて説明したが、本発明はこれに限るものではなく、本発明の周波数データは、例えばパルス列の周期等によって周波数を間接的に表すデータであっても良く、本発明のステップデータは、例えばパルス列の先頭から末尾までの時間等によってパルス数を間接的に表すデータであっても良い。

また、本発明にいう格納部の一例として、パルス列の周波数を表す周波数データと、パルス列を構成するパルス数を表すステップデータとの組が、メモリにおけるアドレスの順番に対して降順に格納されるプロファイルメモリを例示したが、本発明はこれに限るものではない。本発明の格納部は、例えば、上記の組が、メモリにおけるアドレスの順番に対して昇順に格納されるもの等であっても良く、あるいは、アドレスの順番にはよらず所定の規則に則って格納されるもの等であっても良い。

また、上記の説明では、本発明にいう格納部の一例として、１種類の周波数プロファイルを表わす周波数データとステップデータとの複数の組が格納されるプロファイルメモリを例示したが、本発明はこれに限るものではない。本発明の格納部は、例えば、周波数プロファイルを表わす周波数データとステップデータとの複数の組が、複数種類の周波数プロファイルについて複数セット格納されるもの等であってもよい。この場合には、例えば、各セット毎にスタートアドレスとゴールアドレスとを設定することにより、各セットに対応する周波数プロファイルに則ったパルス列の生成を行なうことができる。

本発明の一実施形態が適用された画像形成装置の一例を示す図である。 図１に示す制御基板を示す図である。 本発明のパルス列生成方法の一実施形態を示すフローチャートである。 模式的に示されたプロファイルメモリにおいて、ゴールアドレスよりも上位のスタートアドレスが指定された例を示す図である。 図４のプロファイルメモリにおけるスタートアドレスからゴールアドレスに至る各組に応じて生成される、ステッピングモータ加速時に対応する模式的な周波数プロファイルを示す図である。 図４に模式的に示すプロファイルメモリにおいて、ゴールアドレスよりも下位のスタートアドレスが指定された例を示す図である。 図６のプロファイルメモリにおけるスタートアドレスからゴールアドレスに至る各組に応じて生成される、ステッピングモータ減速時に対応する模式的な周波数プロファイルを示す図である。 図１に示すレジストレーションロールを駆動するステッピングモータに対するパルス列の周波数プロファイルの一例を示す、周波数データとステップデータの複数の組が格納されたプロファイルメモリを示す図である。 図８の組が示す周波数プロファイルと、ステッピングモータの回転速度の変化と、図１の画像形成装置における画像形成タイミング信号との関係を示したタイミングチャートである。

符号の説明

１００ 画像形成装置
１０１ 感光体
１０２ 帯電器
１０３ 露光装置
１０４ 現像装置
１０５ 一次転写装置
１０６ 中間転写ベルト
１０７ 二次転写装置
１０８ 用紙トレイ
１０８ａ ピックアップロール
１０９ 用紙搬送ロール
１１０ レジストレーションロール
１１１ ステッピングモータ
１１２ 定着装置
１１３ クリーニング装置
１５０ 制御基板
１５１ ＣＰＵ
１５２ パルス列生成装置
１５２ａ プロファイルメモリ
１５２ａ＿１ 周波数データ格納用メモリ
１５２ａ＿２ ステップデータ格納用メモリ
１５２ｂ プロファイル制御回路
１５２ｃ パルス発生回路
１５３ モータドライバ

Claims (6)

1. パルス列の周波数を表す周波数データと、パルス列を構成する複数のパルス数を表すステップデータとの組が複数格納される格納部と、
   前記格納部に格納された組を読出す読出部と、
   前記読出部で読み出した組に基づくパルス列を生成する生成部とを備えたことを特徴とするパルス列生成装置。
2. 前記格納部が、該格納部のアドレス毎に前記組を１つずつ格納するものであって、
   前記読出部が、前記格納部のアドレスの昇順若しくは降順に前記組を読み出すものであることを特徴とする請求項１記載のパルス列生成装置。
3. 前記読出部が、前記格納部からの読出しを開始するアドレスを指定したスタートアドレスと、前記格納部からの読出しを終了するアドレスを指定したゴールアドレスとを取得し、該スタートアドレスで指定されたアドレスに格納されている組から該ゴールアドレスで指定されたアドレスに格納されている組までを順次読出すものであることを特徴とする請求項２記載のパルス列生成装置。
4. パルス列の周波数を表す周波数データと、パルス列を構成する複数のパルス数を表すステップデータとの組を所定の格納部に複数格納する格納過程と、
   前記格納過程で格納された組を前記格納部から読出す読出過程と、
   前記読出過程で読み出した組に基づくパルス列を生成する生成過程とを備えたことを特徴とするパルス列生成方法。
5. 前記格納過程が、前記格納部のアドレス毎に前記組を１つずつ格納する過程であって、
   前記読出過程が、前記格納部のアドレスの昇順若しくは降順に前記組を読み出す過程であることを特徴とする請求項４記載のパルス列生成方法。
6. 前記読出過程が、前記格納部からの読出しを開始するアドレスを指定したスタートアドレスと、前記格納部からの読出しを終了するアドレスを指定したゴールアドレスとを取得し、該スタートアドレスで指定されたアドレスに格納されている組から該ゴールアドレスで指定されたアドレスに格納されている組までを順次読出す過程であることを特徴とする請求項５記載のパルス列生成方法。

Images