JP2006074073A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006074073A
JP2006074073A JP2005344949A JP2005344949A JP2006074073A JP 2006074073 A JP2006074073 A JP 2006074073A JP 2005344949 A JP2005344949 A JP 2005344949A JP 2005344949 A JP2005344949 A JP 2005344949A JP 2006074073 A JP2006074073 A JP 2006074073A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
frame
dam bar
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005344949A
Other languages
English (en)
Other versions
JP4335203B2 (ja
Inventor
Atsushi Fujishima
敦 藤嶋
Yasuyuki Nakajima
靖之 中島
Takatoshi Hagiwara
孝俊 萩原
Koji Koizumi
浩二 小泉
Yoichi Kawada
洋一 河田
Michiaki Sugiyama
道昭 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005344949A priority Critical patent/JP4335203B2/ja
Publication of JP2006074073A publication Critical patent/JP2006074073A/ja
Application granted granted Critical
Publication of JP4335203B2 publication Critical patent/JP4335203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置の歩留まりが低下する。
【解決手段】 樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第１の半導体チップの電極に電気的に接続される第１のリードと、前記樹脂封止体の内外に亘って延在し、前記第２の半導体チップの電極に電気的に接続される第２のリードとを有する半導体装置の製造方法であって、前記第１のリード、第２のリードの夫々を重ね合わせた状態で前記樹脂封止体を形成した後、前記第１のリード、第２のリードの夫々を溶接にて接合する。前記溶接は、前記第１のリード、第２のリードのうちの何れか一方の上方からレーザ光を照射して行う。
【選択図】 図４

Description

本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
ＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）、ＳＲＡＭ（Ｓtatic Ｒandum Ａccess Ｍemory）等の記憶回路システムを内蔵する半導体チップは、大容量化に伴って平面サイズが大型化する傾向にある。そこで、これらの記憶回路システムが内蔵された半導体チップを樹脂封止体で封止する半導体装置においては、リードフレームのダイパッド（タブとも言う）を省略し、大型の半導体チップにも対応可能なＬＯＣ（Ｌead Ｏn Ｃhip）構造が採用されている。ＬＯＣ構造とは、半導体チップの表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面上にリードを配置した構造のことである。このようなＬＯＣ構造を採用することにより、半導体チップの平面サイズが大型化されても、樹脂封止体で封止されるリードの封止領域を確保することができるので、樹脂封止体の平面サイズの増加を抑制することができる。なお、ＬＯＣ構造を採用する半導体装置については、例えば、特開平２−２４６１２５号（１９９０年、１０月１日公開）公報に記載されている。
一方、記憶回路システムが内蔵された半導体チップの高密度実装を目的として、同一容量の記憶回路システムが内蔵された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が開発されている。例えば、特開平７−５８２８１号（１９９５年、３月３日公開）公報にはＬＯＣ構造の積層型半導体装置が記載されている。
前記公報に記載されたＬＯＣ構造の積層型半導体装置は、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面に電極が形成された第１の半導体チップ及び第２の半導体チップと、樹脂封止体の内外に亘って延在し、第１の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第１のリードと、樹脂封止体の内部に位置し、第２の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第２のリードとを有する構成になっている。
第１の半導体チップ、第２の半導体チップの夫々は、夫々の回路形成面が向い合うようにして所定の間隔を明けた状態で積層されている。第１のリード、第２のリードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
第１のリードは、樹脂封止体の内部に位置する内部リード部（インナーリードとも言う）が第１の半導体チップの回路形成面の一辺を横切って第１の半導体チップの回路形成面上を延在し、樹脂封止体の外部に位置する外部リード部（アウターリードとも言う）が面実装型リード形状の一つであるＪ型リード形状に折り曲げ成形されている。
第１のリードの内部リード部は、第１の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定される部分が第１の半導体チップの一辺を横切る部分よりも第１の半導体チップの回路形成面側に近づくように折り曲げ成形されている。
第２のリードは、第２の半導体チップの回路形成面の一辺を横切って第２の半導体チップの回路形成面上を延在し、第２の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定される部分が第２の半導体チップの一辺を横切る部分よりも第２の半導体チップの回路形成面側に近づくように折り曲げ成形されている。
特開平２−２４６１２５号 特開平７−５８２８１号
本発明者等は、薄型化に好適な新しいＬＯＣ構造の積層型半導体装置を開発中である。この積層型半導体装置は、まだ公知技術ではないが、本出願人によって先に出願された特願平１０−１４０８７８号（１９９８年、５月２２日出願）に記載されているように、主に、樹脂封止体と、樹脂封止体の内部に位置し、表裏面のうちの表面（一主面）である回路形成面に電極が形成された第１の半導体チップ及び第２の半導体チップと、樹脂封止体の内外に亘って延在し、第１の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第１のリードと、樹脂封止体の内外に亘って延在し、第２の半導体チップの回路形成面に絶縁性のフィルムを介して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される第２のリードとを有する構成になっている。
第１の半導体チップ、第２の半導体チップの夫々は、夫々の裏面（一主面と対向する他の主面）同志を向い合わせた状態で積層されている。第１のリード、第２のリードの夫々は、夫々の一部を重ね合わせた状態で積層され、レーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。
第１のリード、第２のリードの夫々は、樹脂封止体の内部に位置する内部リード部と樹脂封止体の外部に位置する外部リード部とを有する構成になっている。第１のリード、第２のリードの夫々の内部リード部は、半導体チップ（第１のリードの場合は第１の半導体チップ、第２のリードの場合は第２の半導体チップ）の回路形成面の一辺を横切って半導体チップの回路形成面上を延在する第１の部分と、この第１の部分から半導体チップの裏面側に折れ曲がる第２の部分と、この第２の部分から第１の部分と同一方向に延びる第３の部分とを有する構成になっている。第１のリード、第２のリードの夫々の第３の部分は、樹脂封止体の内外に亘って延在し、上下方向に重なり合うようにして積層されている。第１のリードの外部リード部は、面実装型リード形状の一つであるガルウィング型リード形状に曲げ成形されている。第２のリードの外部リード部は、第１のリードの外部リード部よりも短い長さで形成されている。
このようにして積層型半導体装置を構成することにより、第１の半導体チップと第２の半導体チップとの間には第１のリード、第２のリードの夫々が存在しないため、従来の積層型半導体装置のように第１の半導体チップと第２の半導体チップとの間に第１のリード、第２のリードの夫々を配置した場合に比べて、二つの半導体チップの間隔を狭くすることができるので、これに相当する分、樹脂封止体の厚さを薄くすることができる。この結果、積層型半導体装置の薄型化を図ることができる。
また、第１の半導体チップと第２の半導体チップとの間には第１のリード、第２のリードの夫々が存在しないため、従来の積層型半導体装置のように第１の半導体チップと第２の半導体チップとの間に第１のリード、第２のリードの夫々を配置した場合に比べて、第１のリードに付加される浮遊容量（チップ／リード間容量）のうち、第２の半導体チップとで生じる浮遊容量を実質的に排除することができ、また、第２のリードに付加される浮遊容量（チップ／リード間容量）のうち、第１の半導体チップとで生じる浮遊容量を実質的に排除することができるので、第１のリード及び第２のリードからなる一本のリードに付加される浮遊容量を低減することができる。この結果、リードの信号伝搬遅延を改善することができるので、積層型半導体装置の電気特性の向上を図ることができる。
しかしながら、本発明者等は前述の積層型半導体装置の開発中に新たな問題点を見出した。
〔１〕積層型半導体装置では二枚のリードフレームを用いた組立プロセスによって製造されるため、第１のリードフレームの枠体に支持された第１のリードと、第２のリードフレームの枠体に支持された第２のリードとを接合する必要がある。第１のリードと第２のリードとの接合においては微小加工に好適なレーザ溶接が有効であるが、樹脂封止体を形成する前の段階においてレーザ溶接を行うと以下の問題が生じる。
レーザ溶接では、リードの接合部（溶接部）にレーザ光を照射して接合部を溶融するため、レーザ光の照射力によって溶融したものが周囲に飛散し、多量の飛散物が発生する。一方、第１の半導体チップ、第２の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層されるため、溶接時に発生した飛散物が半導体チップの回路形成面に飛来する。
半導体チップの回路形成面に飛散物が飛来した場合、飛散物は高温の状態であるため、半導体チップの回路形成面に形成された表面保護膜に熱損傷が発生し、表面保護膜下の配線が断線したり、隣り合う配線同志が短絡したりするといった不具合が多発する。これらの不具合が発生することによって半導体チップが不良となるので、積層型半導体装置の歩留まりが著しく低下する。特に、樹脂封止体の樹脂との接着性の向上やＤＲＡＭの耐α線強度の向上を図るために表面保護膜をポリイミド系の樹脂で形成した半導体チップにおいては飛散物による不良が発生し易くなる。
また、レーザ溶接ではリードの接合部を溶融するため、リードに含まれていた不純物（例えば硫黄等）がアウトガスとなって半導体チップ表面に付着し、化学反応を起こして半導体チップ表面を劣化させる。半導体チップ表面が劣化した場合、半導体チップと樹脂封止体の樹脂との接着性が著しく低下し、両者の熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し易くなる。このような界面剥離が発生した場合、樹脂封止体の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体に亀裂をもたらす要因となるので、積層型半導体装置の信頼性が低下する。
また、リードフレームは、リードの微細化に伴って板厚が薄くなる傾向にあるため、機械的強度不足によってリードに反りが生じ易くなる。リードに反りが生じた場合、第１のリードの接合部と第２のリードの接合部との間に隙間が生じ、溶接不良の原因となるので、第１のリードと第２のリードとを固定治具によって押えなければならず、積層型半導体装置の生産性が低下する。
〔２〕積層型半導体装置に限らず、通常の半導体装置においても、実装時の半田濡れ性の確保や耐腐食性の向上を図るため、外部リード部を例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜（メッキ膜）で被覆するメッキ処理が必要である。メッキ処理は、一般的に、脱脂工程、水洗工程、研磨工程、水洗工程等の前処理工程と、メッキ工程、水洗工程、中和工程、湯洗工程、乾燥工程等の後処理工程とを備えた電解メッキ法で行なわれる。このような工程を備えた電解メッキ法でメッキ処理を施す場合、積層型半導体装置では二枚のリードフレームを重ね合わせた状態でメッキ処理が施されるため、第１のリードフレームの枠体と第２のリードフレームの枠体との間に前段の工程の処理液（薬液）が毛管現象によって残留し、前段の工程の処理液が後段の各工程の処理液中に多量に持ち込まれてしまう。このような処理液の持ち込みはメッキ不良を引き起こす要因となり、積層型半導体装置の歩留まりが著しく低下する。また、後段の各工程の処理液を頻繁に交換しなければならず、積層型半導体装置の生産性が低下する。
〔３〕積層型半導体装置では、二枚のリードフレームを重ね合わせた状態で樹脂封止体を形成している。一方、二枚のリードフレームの夫々には樹脂封止体をリードフレームの枠体に支持するための吊りリードが重なり合う位置に設けられている。従って、樹脂封止体の内部には二つの吊りリードの合わせ面が存在し、しかも二つの吊りリードはメッキ処理が施された後にリードフレームの枠体から切断されるため、二つの吊りリードの合わせ面の端部が樹脂封止体から露出する状態となる。このような合わせ面が存在した場合、合わせ面を通して外部から樹脂封止体の内部に水分が侵入し、半導体チップの電極とワイヤとの接続部、リードの内部リード部とワイヤとの接続部等が腐食し易くなるため、積層型半導体装置の信頼性が低下する。
〔４〕積層型半導体装置では、二枚のリードフレームを用いた組立プロセスによって製造される。第１のリードフレームは、複数本の第１のリードの夫々の外部リード部における先端部分が枠体に支持され、複数本の第１のリードの夫々の中間部分がダムバーによって互いに連結され、かつダムバーによって枠体に支持された構成になっている。一方、第２のリードフレームは、複数本の第２のリードの夫々の外部リード部における先端部分がダムバーによって互いに連結され、かつダムバーによって枠体に支持された構成になっている。即ち、第２のリードフレームにおいてはダムバーと枠体とで規定される領域に支持するものが何も存在しないため、剛性が低く、撓み易い。このため、第２のリードの内部リード部を半導体チップの回路形成面に接着固定した後、後段の工程に第２のリードフレームを搬送する際、半導体チップがふらつき、半導体チップが第２のリードフレームから脱落するといった不具合が発生し易く、積層型半導体装置の歩留まりが低下する。
〔５〕積層型半導体装置では大量生産に好適なトランスファ・モールディング法によって樹脂封止体を形成している。トランスファ・モールディング法は、成形金型のキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。樹脂としては、低応力化を図るため、一般的に多数のフィラーが混入されたエポキシ系の熱硬化性樹脂が用いられる。
一方、半導体チップは、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっているため、半導体チップの裏面が凸面となる方向に半導体チップが反っている。このような状態の二つの半導体チップを夫々の裏面同志を向い合わせた状態で積層した場合、図３２に示すように、二つの半導体チップ７１の中心部から周辺部に向って徐々に広がる隙間７２が二つの半導体チップ７１の間に形成される。
従って、図３３に示すように、成形金型７５のキャビティ７６内に二つの半導体チップ７１を配置し、キャビティ７６内に樹脂７７を加圧注入して樹脂封止体を形成する際、二つの半導体チップ７１の間の隙間に樹脂７７が侵入する。しかしながら、樹脂７７にはフィラーが混入されているため、フィラーの粒径より狭い隙間には樹脂７７が侵入せず、二つの半導体チップ７１の間に空間７８が形成される。このような空間７８が二つの半導体チップ７１の間に形成された場合、キャビティ７６内への樹脂の注入が終了した後、樹脂中に巻き込まれた気泡を取り除くために注入時の圧力よりも高い圧力を加える時、空間７８の部分を起点にして半導体チップ７１に亀裂が発生するため、積層型半導体装置の歩留まりが低下する要因となる。
本発明の目的は、半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の生産性の向上を図ることが可能な技術を提供することにある。
本発明の目的は、半導体装置の信頼性の向上を図ることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
〔１〕樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第１の半導体チップの電極に電気的に接続される第１のリードと、前記樹脂封止体の内外に亘って延在し、前記第２の半導体チップの電極に電気的に接続される第２のリードとを有する半導体装置の製造方法であって、
前記第１のリード、第２のリードの夫々の溶接部を重ね合わせた状態で前記樹脂封止体を形成した後、前記第１のリード、第２のリードの夫々を溶接にて接合する。
前記溶接は、前記第１のリード、第２のリードのうちの何れか一方の上方からレーザ光を照射して行う。
〔２〕第１のリードフレームと第２のリードフレームとを重ね合わせた状態で、前記第１のリードフレームの枠体に支持された第１のリードの内部リード部と、前記第２のリードフレームの枠体に支持された第２のリードの内部リード部と、前記第１のリードの内部リード部に接着固定され、かつ電極が前記第１のリードの内部リード部に電気的に接続された第１の半導体チップと、前記第２のリードの内部リード部に接着固定され、かつ電極が前記第２のリードの内部リード部に電気的に接続された第２の半導体チップとを樹脂封止体で封止する工程と、
前記第１のリード、第２のリードの夫々の外部リード部にメッキ処理を施す工程とを備えた半導体装置の製造方法であって、
前記樹脂封止体で封止する工程の後であって、前記メッキ処理を施す工程の前に、前記第２のリードフレームの枠体を除去する工程を備える。
〔３〕半導体装置の製造方法であって、
表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードと、前記第１の枠体で囲まれた領域内に位置し、前記第１の枠体に支持された吊りリードとを有する第１のリードフレームを準備し、更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記第２のダムバーによって前記第２の枠体に支持された複数本の第２のリードを有する第２のリードフレームとを準備する工程と、
前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
前記第１の半導体チップの電極と前記第１のリードの内部リード部とを第１の導電性ワイヤで電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを第２の導電性ワイヤで電気的に接続する工程と、
前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように、前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、第１の導電性ワイヤ、第２の導電性ワイヤ及び吊りリードを樹脂封止体で封止する工程とを備える。
〔４〕半導体装置の製造方法であって、
表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、
更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードを有する第１のリードフレームを準備し、
更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記ダムバーによって前記第２の枠体に支持された複数本の第２のリードと、前記第２の枠体で囲まれた領域内に位置し、前記第２のダムバー及び前記第２の枠体に支持された補強リードとを有する第２のリードフレームを準備する工程と、
前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
前記第１の半導体チップの電極と前記第１のリードの内部リード部とを第１の導電性ワイヤで電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを第２の導電性ワイヤで電気的に接続する工程と、
前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように、前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、第１の導電性ワイヤ及び第２の導電性ワイヤを樹脂封止体で封止する工程とを備える。
〔５〕多数のフィラーが混入された樹脂を用いて形成される樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第１の半導体チップの電極に電気的に接続される第１のリードと、前記樹脂封止体の内外に亘って延在し、前記第２の半導体チップの電極に電気的に接続される第２のリードとを有し、前記第１の半導体チップ、第２の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層される半導体装置の製造方法であって、
前記第１の半導体チップの裏面と前記第２の半導体チップの裏面との間に緩衝体が充填された状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、第１の導電性ワイヤ及び第２の導電性ワイヤを成形金型のキャビティ内に配置し、その後、前記キャビティ内に樹脂を加圧注入して前記樹脂封止体を形成する。
〔６〕多数のフィラーが混入された樹脂を用いて形成される樹脂封止体と、前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第１の半導体チップの電極に電気的に接続される第１のリードと、前記樹脂封止体の内外に亘って延在し、前記第２の半導体チップの電極に電気的に接続される第２のリードとを有し、前記第１の半導体チップ、第２の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層される半導体装置の製造方法であって、
前記第１の半導体チップの裏面と前記第２の半導体チップの裏面との間に、前記フィラーの最大粒径よりも広い間隔を持たせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部及び第２のリードの内部リード部を成形金型のキャビティ内に配置し、その後、前記キャビティ内に前記樹脂を加圧注入して前記樹脂封止体を形成する。
上述した手段〔１〕によれば、第１のリード、第２のリードの夫々を溶接する時、第１の半導体チップ、第２の半導体チップの夫々の表面（回路形成面）は樹脂封止体の樹脂で覆われているので、溶接時に発生した飛散物（高温の溶融物）の飛来によって生じる第１の半導体チップ、第２の半導体チップの夫々の不良を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
また、第１のリード、第２のリードの夫々を溶接する時、第１の半導体チップ、第２の半導体チップの夫々の表面（回路形成面）は樹脂封止体の樹脂で覆われているので、溶接時に発生したアウトガス（リードに含まれていた不純物（例えば硫黄等）の蒸発物））の付着によって生じる第１の半導体チップ、第２の半導体チップの夫々の表面劣化を防止することができ、半導体チップと樹脂封止体の樹脂との接着力の低下を抑制することができる。この結果、半導体チップと樹脂封止体の樹脂との熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し、樹脂封止体の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体にもたらす亀裂を防止することができるので、半導体装置の信頼性の向上を図ることができる。
また、第１のリード、第２のリードの夫々の接合部は樹脂封止体によって互いに密着した状態に保持されているので、第１のリードと第２のリードとを固定治具によって押える必要がない。この結果、半導体装置の生産性の向上を図ることができる。
上述した手段〔２〕によれば、第１のリード、第２のリードの夫々の外部リード部にメッキ処理を施す際、前段の工程の処理液（薬液）が後段の工程の処理液に持ち込まれる量を低減することができるので、処理液の持込みによるメッキ不良を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
また、前段の工程の処理液（薬液）が後段の工程の処理液に持ち込まれる量を低減することができるので、後段の各工程における処理液の交換回数を低減することができる。この結果、半導体装置の生産性の向上を図ることができる。
上述した手段〔３〕によれば、樹脂封止体の内部には重ね合った二つの吊りリードによる合わせ面が存在しないので、合わせ面を通して外部から樹脂封止体の内部に水分が侵入し、半導体チップの電極とワイヤとの接続部、リードの内部リード部とワイヤとの接続部等が腐食するといった不具合を抑制することができる。この結果、半導体装置の信頼性の向上を図ることができる。
上述した手段〔４〕によれば、第２のリードフレームの剛性が補強リードによって向上しているので、第２のリードの内部リード部を半導体チップの回路形成面に接着固定した後、後段の工程に第２のリードフレームを搬送する際、半導体チップがふらつき、半導体チップが第２のリードフレームから脱落するといった不具合の発生を抑制することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
上述した手段〔５〕によれば、樹脂封止体を形成する際、第１の半導体チップの裏面と第２の半導体チップの裏面との間には緩衝体が充填されているので、半導体チップの裏面と半導体チップの裏面との間に樹脂封止体の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が第１の半導体チップと第２の半導体チップとの間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する第１及び第２半導体チップの亀裂を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
上述した手段〔６〕によれば、樹脂封止体を形成する際、第１の半導体チップの裏面と第２の半導体チップの裏面との間の樹脂の通りが良くなるので、樹脂に混入されたフィラーによる空間は第１の半導体チップの裏面と第２の半導体チップの裏面との間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、成形金型のキャビティ内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する第１及び第２の半導体チップの亀裂を防止することができる。この結果、半導体装置の歩留まりの向上を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の歩留まりの向上を図ることが可能となる。
本発明によれば、半導体装置の生産性の向上を図ることが可能となる。
本発明によれば、半導体装置の信頼性の向上を図ることが可能となる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態では、二方向リード配列構造であるＴＳＯＰ(Ｔhin Ｓmall Ｏut-line Ｐackage）型の半導体装置に本発明を適用した例について説明する。
図１は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図２は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、図３は図１のａ−ａ線に沿う断面図であり、図４は図３の一部を拡大した断面図であり、図５は前記半導体装置の要部断面図であり、図６は前記半導体装置に組み込まれた半導体チップの概略構成を示す要部断面図である。
なお、図１及び図２において、図１に示す左側のリード群は図２に示す右側のリード群と対応し、図１に示す右側のリード群は図２に示す左側のリード群と対応する。
図１、図２及び図３に示すように、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下方向に積層し、この半導体チップ１５、半導体チップ１６の夫々を一つの樹脂封止体１９で封止した構成になっている。半導体チップ１５，１６の夫々は、夫々の表裏面（互いに対向する一主面及び他の主面）のうちの裏面（他の主面）同志を向い合わせた状態で積層されている。
半導体チップ１５，１６の夫々は同一の外形寸法で形成されている。また、半導体チップ１５，１６の夫々の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この半導体チップ１５，１６の夫々には、記憶回路システムとして、例えば６４メガビットのＤＲＡＭ（Ｄynamic Ｒandum Ａccess Ｍemory）が内蔵されている。
半導体チップ１５，１６の夫々は、図６に示すように、主に、半導体基板Ａ１と、この半導体基板Ａ１の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層Ａ２と、この多層配線層Ａ２を覆うようにして形成された表面保護膜（最終保護膜）Ａ３とを有する構成になっている。半導体基板Ａ１は例えば単結晶シリコンで形成され、絶縁層は例えば酸化シリコン膜で形成され、配線層は例えばアルミニウム（Ａｌ）又はアルミニウム合金等の金属膜で形成されている。また、表面保護膜Ａ３は、例えば、メモリにおける耐α線強度の向上を図ることができ、樹脂封止体１９の樹脂との接着性の向上を図ることができるポリイミド系の樹脂で形成されている。
図１、図３及び図６に示すように、半導体チップ１５の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面１５Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ１が形成されている。複数個の電極ＢＰ１の夫々は、半導体チップ１５の多層配線層Ａ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ａ３で覆われ、この表面保護膜Ａ３には電極ＢＰ１の表面を露出するボンディング開口Ａ４が形成されている。
図２、図３及び図６に示すように、半導体チップ１６の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面１６Ｘの中央部には、その長辺方向に沿って配列された複数個の電極（ボンディングパッド）ＢＰ２が形成されている。複数個の電極ＢＰ２の夫々は、半導体チップ１６の多層配線層Ａ２のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜Ａ３で覆われ、この表面保護膜Ａ３には電極ＢＰ２の表面を露出するボンディング開口Ａ４が形成されている。
半導体チップ１５に内蔵されたＤＲＡＭの回路パターンは、半導体チップ１６に内蔵されたＤＲＡＭの回路パターンと同一パターンで構成されている。また、半導体チップ１５の回路形成面１５Ｘに形成された電極ＢＰ１の配置パターンは、半導体チップ１６の回路形成面１６Ｘに形成された電極ＢＰ２の配置パターンと同一パターンで構成されている。即ち、半導体チップ１５、半導体チップ１６の夫々は、同一構造で構成されている。
図１、図２及び図３に示すように、樹脂封止体１９の平面形状は方形状で形成され、本実施形態においては長方形で形成されている。この樹脂封止体１９の互いに対向する二つの長辺の夫々の辺側には、夫々の長辺に沿って配列された複数本のリード３及び複数本のリード４が配置されている。複数本のリード３及び複数本のリード４の夫々は、樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の内部に位置する内部リード部と樹脂封止体１９の外部に位置する外部リード部とを有する構成になっている。複数本のリード３の夫々の外部リード部は面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形されている。複数本のリード４の夫々の外部リード部はリード３の外部リード部よりも短い長さで形成されている。
リード３、リード４の夫々は、夫々の一部を上下方向（半導体チップの積層方向）に互いに重ね合わせた状態で積層されている。リード３、リード４の夫々の一部は樹脂封止体１９の内外に亘って延在し、樹脂封止体１９の外部においてレーザ溶接による溶融接合によって電気的にかつ機械的に接続されている。即ち、リード３の外部リード部は、二つの半導体チップ（１５，１６）が共用する外部接続用端子として用いられている。
複数本のリード３の夫々の外部リード部には端子名が付けられている。Ｖｃｃ端子は電源電位（例えば５［Ｖ］）に電位固定される電源電位端子である。Ｖｓｓ端子は基準電位（例えば０［Ｖ］）に電位固定される基準電位端子である。ＩＯ／０Ａ端子、ＩＯ／０Ｂ端子、ＩＯ／１Ａ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ａ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ａ端子及びＩＯ／３Ｂ端子はデータ入出力端子である。Ａ０〜Ａ１２端子はアドレス入力端子である。ＲＡＳ端子はロウアドレスストローブ端子である。ＣＡＳ端子はカラムアドレスストローブ端子である。ＷＥ端子はリード／ライトイネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＮＣ端子は空き端子である。
アドレス入力端子（Ａ０〜Ａ１２）であるリード３、ＲＡＳ端子であるリード３、ＣＡＳ端子であるリード３、ＯＥ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性のワイヤ１７を介して電気的に接続されている。
Ｖｃｃ端子であるリード３、Ｖｓｓ端子であるリード３の夫々は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘ上に配置されたバスバーリード７と一体化されている。バスバーリード７は、電極ＢＰ１の配列方向に沿って、他のリード３の内部リード部の先端部と電極ＢＰ１との間を延在している。バスバーリード７は、半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１５の電極ＢＰ１に導電性のワイヤ１７を介して電気的に接続されている。
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定されていると共に、その回路形成面１５Ｘの電極ＢＰ１に導電性のワイヤ１７を介して電気的に接続されている。
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３は、図１に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１５の外周囲の外側に配置され、半導体チップ１５の電極ＢＰ１に対して電気的に接続されていない。
Ａ０端子〜Ａ１２端子である夫々のリード３と接続されたリード４、ＲＡＳ端子であるリード３と接続されたリード４、ＣＡＳ端子であるリード３と接続されたリード４、ＷＥ端子であるリード３と接続されたリード４、ＯＥ端子であるリード３と接続されたリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性のワイヤ１８を介して電気的に接続されている。
Ｖｃｃ端子であるリード３と接続されたリード４、Ｖｓｓ端子であるリード３と接続されたリード４の夫々は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘ上に配置されたバスバーリード８と一体化されている。バスバーリード８は、電極ＢＰ２の配列方向に沿って、他のリード４の内部リード部の先端部と電極ＢＰ２との間を延在している。バスバーリード８は、半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定された分岐リードと一体化され、この分岐リードは半導体チップ１６の電極ＢＰ２に導電性のワイヤ１８を介して電気的に接続されている。
ＩＯ／０Ｂ端子、ＩＯ／１Ｂ端子、ＩＯ／２Ｂ端子、ＩＯ／３Ｂ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が、半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定されていると共に、その回路形成面１６Ｘの電極ＢＰ２に導電性のワイヤ１８を介して電気的に接続されている。
ＩＯ／０Ａ端子、ＩＯ／１Ａ端子、ＩＯ／２Ａ端子、ＩＯ／３Ａ端子である夫々のリード３と接続された夫々のリード４は、図２に示すように、樹脂封止体１９の内部に位置する内部リード部が半導体チップ１６の外周囲の外側に配置され、半導体チップ１６の電極ＢＰ１に対して電気的に接続されていない。
即ち、本実施形態の半導体装置２０は、半導体チップ１５、半導体チップ１６の夫々を上下に積層した積層構造で構成されていると共に、半導体チップ１５の回路形成面１５Ｘ上にリード３及びバスバーリード７を配置し、半導体チップ１６の回路形成面１６Ｘ上にリード４及びバスバーリード８を配置したＬＯＣ（Ｌead Ｏn Ｃhip）構造で構成されている。
複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されたリード３の内部リード部は、図４に示すように、主に、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘ上を延在する第１の部分３Ａと、この第１の部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２の部分３Ｂと、この第２の部分３Ｂから第１の部分３Ａと同一方向に延びる第３の部分３Ｃとを有する構成になっている。第１の部分３Ａは半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定され、その先端部分は半導体チップ１５の電極ＢＰ１の近傍に配置されている。第３の部分３Ｃは樹脂封止体１９の内外に亘って延在し、この第３の部分３Ｃのうち、樹脂封止体１９から突出する部分はガルウィング型リード形状に折り曲げ成形された外部リード部の肩部分（根元部分）を構成している。
複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されたリード４の内部リード部は、図４に示すように、主に、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘ上を延在する第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。第１の部分４Ａは半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定され、その先端部分は半導体チップ１６の電極ＢＰ２の近傍に配置されている。第３の部分４Ｃは樹脂封止体１９の内外に亘って延在し、この第３の部分４Ｃのうち、樹脂封止体１９から突出する部分は外部リード部として構成されている。
なお、複数本のリード３のうち、半導体チップ１５の電極ＢＰ１に電気的に接続されないリード３の内部リード部は、第３の部分３Ｃを主体とする構成になっている。また、複数本のリード４のうち、半導体チップ１６の電極ＢＰ２に電気的に接続されないリード４の内部リード部は、第３の部分４Ｃを主体とする構成になっている。
リード３、リード４の夫々の第３の部分（３Ｃ，４Ｃ）は上下方向に重ね合わされ、樹脂封止体１９の外部において溶接によって接合されている。溶接は樹脂封止体１９から離れた位置で行なわれ、具体的には第３の部分４Ｃの先端部分Ｓにて行なわれている。溶接は、後で詳細に説明するが、樹脂封止体１９を形成した後、リード４の外部リード部の上方からその先端部分Ｓにレーザ光を照射して行なわれる。
リード３の第１の部分３Ａのワイヤ接続部及びリード４の第１の部分４Ａのワイヤ接続部には、リードとワイヤ（１７，１８）とのボンダビリティの向上を図るため、例えば無電解メッキ法によって形成された銀（Ａｇ）膜からなる金属層１３が設けられ、この金属層１３を介してワイヤ（１７，１８）が接続されている。なお、金属層１３は、バスバーリード（７，８）に連結された分岐リードのワイヤ接続部にも設けられている。
リード３、リード４の夫々の外部リード部は、実装時の半田濡れ性の向上や耐腐食性の向上を図るため、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜１４で被覆されている。導電性被膜１４は、後で詳細に説明するが、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で形成される。
半導体チップ１５の互いに対向する二つの短辺の夫々の外側には、図１に示すように、樹脂封止体１９の内部に位置する吊りリード１１が配置されている。吊りリード１１は、半導体装置２０の組立プロセスにおいて、リードフレームの枠体に樹脂封止体１９を支持するためのものである。吊りリード１１は、後で詳細に説明するが、二枚のリードフレームのうちの一方のリードフレームに設けられ、他方のリードフレームには設けられていない。即ち、図５に示すように、樹脂封止体１９の内部には、二つの吊りリードを重ね合わせることによって形成される合わせ面が存在していない。
樹脂封止体１９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。シリコーンゴムはエポキシ系の樹脂の弾性率及び熱膨張率を低下させる作用がある。フィラーは球形の酸化シリコン粒で形成されており、同様に熱弾性率を低下させる作用がある。樹脂封止体１９は、大量生産に好適なトランスファ・モールディング法で形成されている。トランスファ・モールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
なお、絶縁性のフィルム（９，１０）としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面（表面及び裏面）にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いている。また、導電性のワイヤ（１７，１８）としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
本実施形態の半導体装置２０において、リード３の内部リード部は半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定され、リード４の内部リード部は半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定されている。また、半導体チップ１５、半導体チップ１６の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。
このような構成にすることにより、半導体チップ１５と半導体チップ１６との間にはリード３及びリード４が存在しないため、従来の半導体装置のように一方の半導体チップと他方の半導体チップとの間にリードを配置した場合に比べて、半導体チップ１５と半導体チップ１６との間隔を狭くすることができるので、これに相当する分、樹脂封止体１９の厚さを薄くすることができる。
また、半導体チップ１５と半導体チップ１６との間にはリード３及びリード４が存在しないため、従来の半導体装置のように一方の半導体チップと他方の半導体チップとの間にリードを配置した場合に比べて、リード３に付加される浮遊容量（チップ／リード間容量）のうち、半導体チップ１６とで生じる浮遊容量を実質的に排除することができ、また、リード４に付加される浮遊容量（チップ／リード間容量）のうち、半導体チップ１５とで生じる浮遊容量を実質的に排除することができるので、半導体チップ１５の回路形成面１５Ｘに絶縁性のフィルム９を介して接着固定されたリード３と、半導体チップ１６の回路形成面１６Ｘに絶縁性のフィルム１０を介して接着固定されたリード４からなる一本のリードに付加される浮遊容量を低減することができる。
本実施形態の半導体装置２０において、半導体チップ１５、半導体チップ１６の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。また、リード３は、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘ上を延在する第１の部分３Ａと、この第１の部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２の部分３Ｂと、この第２の部分３Ｂから第１の部分３Ａと同一方向に延びる第３の部分３Ｃとを有する構成になっている。また、リード４は、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘ上を延在する第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。また、リード３，４の夫々の第３の部分（３Ｃ，４Ｃ）は、樹脂封止体１９の内外に亘って延在し、互いに重なり合っている。
このような構成にすることにより、リード３，４の夫々は樹脂封止体１９の内部において分岐され、リード３とリード４との合わせ面が半導体チップ（１５，１６）まで到達していないので、リード３とリード４との合わせ面を通して外部から樹脂封止体１９の内部に水分が深く侵入するのを防止することができる。
本実施形態の半導体装置２０において、半導体チップ１５、半導体チップ１６の夫々は、回路形成面（１５Ｘ，１６Ｘ）の中央部にその長辺方向に沿って複数の電極（ＢＰ１，ＢＰ２）を配列した構成になっている。
このような構成にすることにより、半導体チップ１５，１６の夫々を夫々の裏面同志が向い合うように積層しても、半導体チップ１５，１６の夫々の同一機能の電極が対向する状態となるので、半導体チップ１５の電極（例えば、アドレス信号Ａ０が印加される電極）ＢＰ１に電気的に接続されたリード３と、半導体チップ１６の電極（例えば、アドレス信号Ａ０が印加される電極）ＢＰ２に電気的に接続されたリード４とを容易に接合することができる。
このように構成された半導体装置２０は、二枚のリードフレームを用いた組立プロセスによって製造される。
次に、半導体装置２０の製造に用いられる二枚のリードフレームの構成について図７乃至図１０を用いて説明する。
図７は第１のリードフレームの平面図であり、図８は図７の一部を拡大した平面図であり、図９は第２のリードフレームの平面図であり、図１０は図９の一部を拡大した平面図である。なお、実際のリードフレームは複数の半導体チップを搭載できるように多連構造になっているが、図面を見易くするため、図７及び図８は一つの半導体チップが搭載される一個分の領域を示している。
図７に示すように、第１のリードフレームＬＦ１は、平面形状が長方形の枠体１で囲まれた領域内に、複数本（本実施形態では３２本）のリード３、四本のバスバーリード７、複数枚（本実施形態では８枚）の絶縁性フィルム９及び二つの吊りリード１１等を配置した構成になっている。
複数本のリード３の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード３の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列され、この一方の長辺枠部に外部リード部における先端部分が一体化され支持されている。他方のリード群の夫々のリード３は、枠体１の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列され、この他方の長辺枠部に外部リード部における先端部分が一体化され支持されている。一方及び他方のリード群の夫々のリード３は、中間部がダムバー５によって互いに連結され、かつダムバー５によって枠体１に一体化され支持されている。即ち、リードフレームＬＦ１は、複数本のリード３を図７の上下方向に沿って二列に配列する二方向リード配列構造で構成されている。
四本のバスバーリード７のうち、二本のバスバーリード７は、枠体１の一方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。四本のバスバーリード７のうち、他の二本のバスバーリード７は、枠体１の他方の長辺枠部の延在方向に沿って配列された複数本のリード３のうちの初段、中段及び終段に位置するリード３に連結され、これらのリード３の内部リード部と一体化されている。
複数枚の絶縁性フィルム９の夫々は、複数本のリード３を跨るようにして延在し、これらのリード３の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
二つの吊りリード１１の夫々は、枠体１の互いに対向する二つの短辺枠部の夫々に一体化され支持されている。
複数本のリード３のうち、半導体チップ（１５）の電極に電気的に接続されるリード３の内部リード部は、図４に示すように、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘ上を延在する第１の部分３Ａと、この第１の部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２の部分３Ｂと、この第２の部分３Ｂから第１の部分３Ａと同一方向に延びる第３の部分３Ｃとを有する構成になっている。
ダムバー５は、後で詳細に説明するが、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、溶融樹脂がキャビティの外部に漏出するのを防止するためのものである。リードフレームＬＦ１のダムバー５は、図８に示すように、二つの切断部分（連結部分）５Ｂと、この二つの切断部分５Ｂで挾まれた中間部分５Ａとを有する構成になっており、二つの切断部分５Ｂ及び中間部分５Ａは同一の幅で形成されている。
第１のリードフレームＬＦ１は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード３の内部リード部に折り曲げ加工を施すことによって形成される。
図９に示すように、第２のリードフレームＬＦ２は、平面形状が長方形の枠体２で囲まれた領域内に、複数本（本実施形態では３２本）のリード４、四本のバスバーリード８、複数枚（本実施形態では８枚）の絶縁性フィルム１０及び補強リード１２等を配置した構成になっている。
複数本のリード４の夫々は、樹脂封止体で封止される内部リード部と樹脂封止体の外部に導出される外部リード部とを有する構成になっている。この複数本のリード４の夫々は二つのリード群に分割されている。一方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの一方の長辺枠部の延在方向に沿って配列されている。他方のリード群の夫々のリード４は、枠体２の互いに対向する二つの長辺枠部のうちの他方の長辺枠部の延在方向に沿って配列されている。一方及び他方のリード群の夫々のリード４は、外部リード部における先端部分がダムバー６によって互いに連結され、かつダムバー６によって枠体２に一体化され支持されている。即ち、リードフレームＬＦ２は、複数本のリード４を図９の上下方向に沿って二列に配列する二方向リード配列構造で構成されている。
四本のバスバーリード８のうち、二本のバスバーリード８は、枠体２の一方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。四本のバスバーリード８のうち、他の二本のバスバーリード８は、枠体２の他方の長辺枠部の延在方向に沿って配列された複数本のリード４のうちの初段、中段及び終段に位置するリード４に連結され、これらのリード４の内部リード部と一体化されている。
複数枚の絶縁性フィルム１０の夫々は、複数本のリード４を跨るようにして延在し、これらのリード４の内部リード部のワイヤボンディング面と対向する裏面に接着固定されている。
複数本のリード４のうち、半導体チップ（１６）の電極に電気的に接続されるリード４の内部リード部は、図４に示すように、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘ上を延在する第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。
ダムバー６は、後で詳細に説明するが、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、溶融樹脂がキャビティの外部に漏出するのを防止するためのものである。リードフレームＬＦ２のダムバー６は、図１０に示すように、二つの切断部分（連結部分）６Ｂと、この二つの切断部分６Ｂで挾まれた中間部分６Ａとを有する構成になっている。中間部分６ＡはリードフレームＬＦ１のダムバー５の幅よりも広い幅で形成され、切断部分６ＢはリードフレームＬＦ１のダムバー５の幅よりも狭い幅で形成されている。
二つの補強リード１２のうち、一方の補強リード１２は、図９に示すように、ダムバー６と枠体２の一方の長辺枠部とで規定された領域内に配置されている。この一方の補強リード１２は、複数のダムバー６のうちの幾つかのダムバー６及び枠体２の一方の長辺枠部の複数個所に連結され支持されている。二つの補強リード１２のうち、他方の補強リード１２は、図９に示すように、ダムバー６と枠体２の他方の長辺枠部とで規定された領域内に配置されている。この他方の補強リード１２は、複数のダムバー６のうち幾つかのダムバー６及び枠体２の他方の長辺枠部の複数個所に連結され支持されている。即ち、第２のリードフレームＬＦ２は補強リード１２によって剛性が向上しており、ダムバーと枠体の長辺枠部とで規定される領域に支持するものが何も存在しないリードフレームに比べて撓み難くなっている。
補強リード１２は、図１０に示すように、ダムバー６の中間部分６Ａに連結されている。従って、補強リード１２が連結されたダムバー６の中間部分６Ａの幅は第１リードフレームＬＦ１のダムバー５の幅より広くなる。
第２のリードフレームＬＦ２は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材（例えばＮｉ含有率４２又は５０［％］）からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、リード４の内部リード部に折り曲げ加工を施すことによって形成される。
第１のリードフレームＬＦ１、第２のリードフレームＬＦ２の夫々は、後で詳細に説明するが、半導体チップの電極とリードの内部リード部とを導電性のワイヤで電気的に接続した後、夫々の裏面同志を重ね合わせた状態で使用される。従って、図７の左側のリード群は図９の右側のリード群と重なるように構成され、図７の右側のリード群は図９の左側のリード群と重なるように構成されている。また、図７の左側のダムバー５は図９の右側のダムバー６と重なるように構成され、図７の右側のダムバー５は図９の左側のダムバー６と重なるように構成されている。
なお、第１のリードフレームＬＦ１、第２のリードフレームＬＦ２の夫々の主要部の寸法は、これに限定されないが、以下の通りである。
リードフレームＬＦ１、ＬＦ２の夫々の板厚は０．１［ｍｍ］程度である。ダムバーの近傍におけるリード（３，４）の配列ピッチは１．２７［ｍｍ］程度である。ダムバーの近傍におけるリード（３，４）の幅は０．３〜０．４［ｍｍ］程度である。ダムバー５の幅は０．１５［ｍｍ］程度である。ダムバー６の切断部分６Ｂの幅は０．１３［ｍｍ］程度であり、補強リード１２が連結されないダムバー６の中間部分６Ａの幅は０．５５［ｍｍ］程度である。
ところで、半導体装置２０の樹脂封止体１９は、後で詳細に説明するが、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態で形成される。従って、ダムバー切断工程では重なり合った二つのダムバー（５，６）を同時に切断する必要があるため、ダムバーの切断が難しくなるが、本実施形態のように、リードフレームＬＦ２のダムバー６の切断部分６Ｂの幅をリードフレームＬＦ１のダムバー５の切断部５Ｂの幅よりも狭くすることにより、重なり合った二つのダムバーの同時切断を容易に行うことができる。
次に、半導体装置２０の製造方法について、図１１乃至図２４を用いて説明する。
図１１はワイヤボンディング工程を説明するための要部断面図であり、図１２は第１及び第２のリードフレームを重ね合わせた状態を示す要部平面図であり、図１３乃至図１６は封止工程を説明するための要部断面図であり、図１７は封止工程が施された後の状態を示す底面図であり、図１８は封止工程が施された後の状態を示す断面図であり、図１９は半導体装置の製造に用いられるレーザ装置の概略構成を説明するためのブロック図であり、図２０は接合工程を説明するための要部底面図であり、図２１は接合工程が施された後の状態を示す要部斜視図であり、図２２は第２のリードフレームの枠体を除去した後の状態を示す底面図であり、図２３は第２のリードフレームの枠体を除去した後の状態を示す断面図であり、図２４はメッキ工程を説明するためのフローチャートである。
なお、図１４は図１２のｂ−ｂ線に沿う位置での要部断面図であり、図１５は図１２のｃ−ｃ線に沿う位置での要部断面図であり、図１６は図１２のｄ−ｄ線に沿う位置での要部断面図である。
まず、同一構造の半導体チップ１５及び半導体チップ１６を準備すると共に、図７に示すリードフレームＬＦ１及び図９に示すリードフレームＬＦ２を準備する。
次に、リードフレームＬＦ１に半導体チップ１５を接着固定し、更に、リードフレームＬＦ２に半導体チップ１６を接着固定する。リードフレームＬＦ１と半導体チップ１５との接着固定は、半導体チップ１５の回路形成面１５Ｘに、絶縁性のフィルム９を介在して、リード３の第１の部分３Ａ及びバスバーリード７に連結された分岐リードを熱圧着することによって行なわれる。リードフレームＬＦ２と半導体チップ１６との接着固定は、半導体チップ１６の回路形成面１６Ｘに、絶縁性のフィルム１０を介在して、リード４の第１の部分４Ａ及びバスバーリード８に連結された分岐リードを熱圧着することによって行なわれる。
この工程において、半導体チップ１５はリード３及びバスバーリード７の分岐リードに接着固定されるので、半導体チップ１５はリードフレームＬＦ１に安定した状態で保持される。また、半導体チップ１６はリード４及びバスバーリード８の分岐リードに接着固定されるので、半導体チップ１６はリードフレームＬＦ２に安定した状態で保持される。
次に、リードフレームＬＦ１及びＬＦ２をボンディング装置に搬送し、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１７で電気的に接続すると共に、半導体チップ１５の電極ＢＰ１とバスバーリード７の分岐リードとを導電性のワイヤ１７で電気的に接続し、更に、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１８で電気的に接続すると共に、半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとを導電性のワイヤ１８で電気的に接続する。ワイヤ（１７，１８）としては例えばＡｕワイヤを用いる。また、ワイヤ（１７，１８）の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いる。
この工程において、リード３は、内部リード部である第１の部分３Ａが半導体チップ１５の回路形面１５Ｘ上に位置し、内部リード部である第３の部分３Ｃの裏面が半導体チップ１５の裏面と同一平面に位置するように折り曲げ成形されているので、図１１（Ａ）に示すように、ヒートステージ２１に半導体チップ１５の裏面及びリード３の第３の部分３Ｃの裏面を接触させることができる。この結果、ヒートステージ２１の熱が半導体チップ１５及びリード３に有効に伝達されるので、ワイヤ１７による半導体チップ１５の電極ＢＰ１とリード３との接続及び半導体チップ１５の電極ＢＰ１とバスバーリード７の分岐リードとの接続を確実に行うことができる。
また、この工程において、リード４は、内部リード部である第１の部分４Ａが半導体チップ１６の回路形面１６Ｘ上に位置し、内部リード部である第３の部分４Ｃの裏面が半導体チップ１６の裏面と同一平面に位置するように折り曲げ成形されているので、図１１（Ｂ）に示すように、ヒートステージ２１に半導体チップ１６の裏面及びリード４の第３の部分４Ｃの裏面を接触させることができる。この結果、ヒートステージ２１の熱が半導体チップ１６及びリード４に有効に伝達されるので、ワイヤ１８による半導体チップ１６の電極ＢＰ２とリード４との接続及び半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとの接続を確実に行うことができる。
また、この工程において、リード３の内部リード部の先端部分は、半導体チップ１５の回路形成面１５Ｘの中央部に形成された電極ＢＰ１の近傍に配置されているので、半導体チップの外側にリードの内部リード部の先端部分を配置した場合に比べて、ワイヤ１７の長さを短くすることができる。
また、この工程において、リード４の内部リード部の先端部分は、半導体チップ１６の回路形成面１６Ｘの中央部に形成された電極ＢＰ２の近傍に配置されているので、半導体チップの外側にリードの内部リード部の先端部分を配置した場合に比べて、ワイヤ１８の長さを短くすることができる。
また、リードフレームＬＦ２の剛性が補強リード１２によって向上しているので、リード４の内部リード部を半導体チップ１６の回路形成面１６Ｘに接着固定した後、後段の工程であるワイヤボンディング工程にリードフレームＬＦ２を搬送する際、半導体チップ１６がふらつき、半導体チップ１６がリードフレームＬＦ２から脱落するといった不具合の発生を抑制することができる。
なお、リードフレームＬＦ１、ＬＦ２の夫々は、この工程の後、夫々の裏面同志を向い合わせた状態に積層されるので、半導体チップ１６の電極ＢＰ２とリード４との接続においては、半導体チップ１５の電極ＢＰ１とリード３との接続に対して左右が逆になる。
また、ワイヤ１７による半導体チップ１５の電極ＢＰ１とリード３との接続及び半導体チップ１５の電極ＢＰ１とバスバーリード７の分岐リードとの接続はバスバーリード７を飛び越えて行なわれ、ワイヤ１８による半導体チップ１６の電極ＢＰ２とリード４との接続及び半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとの接続はバスバーリード８を飛び越えて行なわれる。
次に、半導体チップ１５、半導体チップ１６の夫々の裏面同志が向い合うように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態を図１２に示す。本実施形態では、半導体チップ１５，１６の夫々の裏面を互いに接触させた状態にする。半導体チップ１５，１６の夫々の裏面同志の接触は、リード３、リード４の夫々の弾性力によって保持される。
この工程において、リード４の外部リード部はリード３の外部リード部よりも短い長さで形成されているので、リード４の外部リード部の先端部分からリード３の外部リード部の裏面が露出される。
また、リードフレームＬＦ２の剛性が補強リード１２によって向上しているので、ワイヤボンディング工程から後段の工程であるリードフレーム積層工程にリードフレームＬＦ２を搬送する際、半導体チップ１６がふらつき、半導体チップ１６がリードフレームＬＦ２から脱落するといった不具合の発生を抑制することができる。
次に、図１３に示すように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１、ＬＦ２の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等が配置される。
リードフレームＬＦ１、ＬＦ２の夫々は、図１４に示すように、ダムバー（５，６）及びこれらのダムバーに連結されたリード（３，４）の連結部が上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとで上下両方向から押え付けられることによって成形金型２２に固定される。この時、図１４に示すように、ダムバー６の切断部分６Ｂの幅はダムバー５の切断部分５Ｂの幅よりも狭くなっているため、ダムバー６の切断部分６Ｂと下型２２Ｂのクランプ面２３Ｂとの接触面積はダムバー５の切断部分５Ｂと上型２２Ａのクランプ面２３Ａとの接触面積よりも小さくなっている。一方、図１５に示すように、ダムバー６の中間部分６Ａの幅はダムバー５の中間部分５Ａの幅よりも広くなっているため、ダムバー６の中間部分６Ａと下型２２Ｂのクランプ面２３Ｂとの接触面積はダムバー５の中間部分５Ａと上型２２Ａのクランプ面２３Ｂとの接触面積よりも大きくなっている。即ち、ダムバー６の中間部分６Ａの幅をダムバー５の中間部分５Ａの幅よりも広くすることにより、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー６の切断部分６Ｂの幅をダムバー５の切断部分５Ｂの幅よりも狭くしても、ダムバー６と下型２２Ｂのクランプ面２３Ｂとの接触面積を確保することができ、リードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６とを上型２２Ａのクランプ面２３Ａと下型金型２２Ｂのクランプ面２３Ｂとの間に確実に固定することができる。
また、図１６に示すように、補強リード１２が中間部分６Ｂに連結されたダムバー６においても、ダムバー６の中間部分６Ａと下型２２Ｂのクランプ面２３Ｂとの接触面積はダムバー５の中間部分５Ａと上型２２Ａのクランプ面２３Ｂとの接触面積よりも大きくなるので、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー６の切断部分６Ｂの幅をダムバー５の切断部分５Ｂの幅よりも狭くしても、ダムバー６と下型２２Ｂのクランプ面２３Ｂとの接触面積を確保することができ、リードフレームＬＦ１のダムバー５とリードフレームＬＦ２のダムバー６とを上型２２Ａのクランプ面２３Ａと下型金型２２Ｂのクランプ面２３Ｂとの間に確実に固定することができる。
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４内に流動性の樹脂を加圧注入して樹脂封止体１９を形成する。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
この工程において、樹脂中に巻き込まれた気泡を取り除くため、キャビティ２４内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力（例えば６０kg／cm２程度）を加える。この時、ダムバー５，６の夫々に同様の高い圧力がキャビティ２４側からその外側に向かって加わるが、ダムバー５とダムバー６は上型２２Ａのクランプ面２３Ａと下型２２Ｂのクランプ面２３Ｂとの間に確実に固定されているので、切断部分６Ｂの幅が狭いダムバー６がキャビティ２４の外側方向に変形する不具合を防止することができ、ダムバー５とダムバー６との隙間を通じて樹脂がキャビティ２４の外側に漏れだすことによって生じる樹脂封止体１９の成形不良を確実に防止することができる。
また、補強リード１２が連結されたダムバー６においては、枠体２に補強リード１２を介して支持されているので、樹脂注入時の圧力よりも高い圧力が加わっても、キャビティ２４の外側方向に変形するようなことはない。
また、この工程において、半導体チップの外側に配置されたリードのワイヤ接続部と半導体チップの回路形成面の中央部に形成された電極とをワイヤで接続した場合に比べて、ワイヤ（１７，１８）の長さが短くなっているので、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。また、半導体チップ１５はリードフレームＬＦ１に安定した状態で保持され、半導体チップ１６はリードフレームＬＦ２に安定した状態で保持されているので、キャビティ２４内に加圧注入された樹脂による二つの半導体チップ（１５，１６）の夫々の位置ずれを防止することができる。
また、この工程において、リードフレームＬＦ１、ＬＦ２の夫々は、樹脂封止体１９によって夫々の裏面同志を重ね合わせた状態に保持される。
次に、成形金型２２からリードフレームＬＦ１、ＬＦ２の夫々を取り出し、その後、リードフレームＬＦ１、ＬＦ２の夫々を反転させて、図１７及び図１８に示すように、リードフレームＬＦ２を表側（表向き）にする。
次に、図１９に示すように、リードフレーム２を表側にした状態でリードフレームＬＦ１、ＬＦ２の夫々をＸＹテーブル３６に位置決めし、リードフレームＬＦ２のリード４の外部リード部とリードフレームＬＦ１のリード３の外部リード部とをレーザ溶接にて接合する。レーザ溶接による接合は、例えば、レーザ発振器３１、ビームフォーマ３２、ベンディングミラー３３、集光レンズ３４等を備えたＹＡＧレーザ装置を用いて行う。本実施形態において、レーザ溶接は、リード４の上方からレーザ光３５を照射して行う。
この工程において、半導体チップ１５、半導体チップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂封止体１９の樹脂で覆われているので、溶接時に発生した飛散物（高温の溶融物）の飛来によって起きる半導体チップ１５，１６の夫々の不良を防止することができる。
また、半導体チップ１５、半導体チップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂封止体１９の樹脂で覆われているので、溶接時に発生したアウトガス（リードに含まれていた不純物（例えば硫黄等）の蒸発物）の付着によって起きる半導体チップ１５、半導体チップ１６の夫々の表面劣化を防止することができ、半導体チップ（１５，１６）と樹脂封止体１９との接着力の低下を抑制することができる。
また、この工程において、リード４、リード３の夫々の接合部は互いに密接した状態を樹脂封止体１９によって保持されているので、リード４とリード３とを固定治具によって押える必要がない。
なお、レーザ溶接は樹脂封止体１９から離れた位置で行うことが望ましい。その理由は、位置決め精度のバラツキによってレーザ光が樹脂封止体１９に照射された場合、樹脂封止体１９が変色し、外観不良となるためである。
また、レーザ溶接は、図２０に示すように、リード４の外部リード部における先端部分（図２０において３５Ａの符号を付けた個所）、具体的にはリード４とリード３との段差部分にて行うことが望ましい。その理由は、図２１に示すように、リード４とリード３との接合状態を確認することができるためである。更に、段差部分にて行う場合、リード４にレーザ光３５の中心が位置し、レーザ光３５の照射領域の１／３程度がリード３に位置する状態で行うことが望ましい。その理由は、レーザ光３５の中心が最もエネルギーが高いため、レーザ光３５の中心がリード４に照射された場合、上段に位置するリード４の接合部が溶融する前に下段に位置するリード３の接合部が溶断されてしまうことがある。
また、レーザ溶接は、図２０に示すように、リード４、リード３の夫々の接合部における幅よりもレーザ光３５の照射径（スポット径）を小さくして行うことが望ましい。その理由は、レーザ光３５の出力設定を間違った場合にリード３の溶断を防止するためである。ダムバーの近傍におけるリード（４，３）のリード幅は０．３［ｍｍ］程度なので、このリード幅よりも小さい照射径、本実施形態では０．２［ｍｍ］程度の照射径でレーザ溶接を行った。
次に、リードフレームＬＦ２を表側にした状態で、重ね合った二つのダムバー（６，５）の夫々の切断部分（６Ｂ，５Ｂ）を切断金型にて同時切断し、図２２及び図２３に示すように、ダムバー（６，５）を除去すると共に、リードフレームＬＦ２の枠体２を除去する。
この工程において、ダムバー６の切断部分６Ｂの幅はダムバー５の切断部分５Ｂの幅よりも狭くなっているので、重ね合った二つのダムバーの同時切断を容易に行うことができる。
また、この工程において、リードフレームＬＦ２には樹脂封止体１９を支持するための吊りリードが設けられていないので、重ね合った二つのダムバー（６，５）の夫々を切断することによって選択的にリードフレームＬＦ２の枠体２を除去することができる。
また、この工程において、補強リード１２はダムバー６の中間部分６Ａに連結されているので、重ね合った二つのダムバー（６，５）の夫々を切断することによって選択的にリードフレームＬＦ２の枠体２を除去することができる。
次に、リード４、リード３の夫々の外部リード部にメッキ処理を施して、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の材料からなる導電性被膜（メッキ膜）１４を形成する。導電性被膜１４は、膜厚の制御性が高く、微細化されたリードに好適な電解メッキ法で行う。電解メッキ法は、これに限定されないが、図２４に示すように、脱脂工程４１、水洗工程４２、エッチング工程４３、水洗工程４４、メッキ工程４５、水洗工程４６、中和工程４７、湯洗工程４８及び乾燥工程４９等を備えている。脱脂工程４１は、例えばアルカリ系の処理液（薬液）を使用し、リードに付着する油性分等の汚れを除去する工程である。エッチング工程４３は、例えばフッ酸（ＨＦ）、過酸化水素（Ｈ２Ｏ２）等の処理液を使用し、リードの表面を粗くして導電性被膜の接着性を良くするための工程である。メッキ工程４５は、例えばＳＯ４化合物等の処理液を使用し、リードに導電性被膜を形成する工
程である。中和工程４７は、アルカリ系の処理液を使用し、前段のメッキ工程で形成された導電性被膜を中和させる工程である。湯洗工程４８は前段の処理液を純温水で洗い流す工程である。乾燥工程４９は、導電性被膜１４、樹脂封止体１９等に付着した水分等を蒸発させる工程である。水洗工程４２，４４，４６等は、前段の処理液を純水で洗い流す工程である。
この工程において、従来のように二枚のリードフレームを重ね合わせた状態でメッキ処理を行った場合、重ね合った二つの枠体間に前段の工程の処理液（薬液）が毛管現象によって残留し、前段の工程の処理液が後段の各工程の処理液（薬液）に多量に持ち込まれてしまう。二つの枠体間に残留する処理液を水洗工程において洗い流すことは難しい。
本実施形態では、メッキ処理を施す前に、二枚のリードフレームのうちの一方のリードフレームの枠体（リードフレームＬＦ２の枠体２）を除去しているため、二つの枠体間に毛管現象によって前段の工程の処理液が残留するようなことはない。従って、前段の工程の処理液が後段の工程の処理液に持ち込まれる量を低減することができるので、処理液の持ち込みによるメッキ不良を抑制することができる。
また、前段の工程の処理液が後段の工程の処理液に持ち込まれる量を低減することができるので、後段の工程における処理液の交換回数を低減することができる。
次に、リードフレームＬＦ１の枠体１からリード３の外部リード部の先端部分を切断し、その後、リード３の外部リード部を面実装型リード形状の一つであるガルウィング型リード形状に折り曲げ成形し、その後、リードフレームＬＦ１の枠体１から吊りリード１１を切断することにより、図１乃至図５に示す半導体装置２０がほぼ完成する。
この後、半導体装置２０は、製品完成後の環境試験である温度サイクル試験が施され、その後、パーソナル・コンピュータ等の電子機器の組立工程、若しくはメモリ・モジュール等の電子装置の組立工程において実装基板上に実装される。
以上説明したように、本実施形態によれば以下の効果が得られる。
〔１〕半導体装置２０の製造において、樹脂封止体１９を形成した後、リード３、リード４の夫々をレーザ溶接にて接合する。これにより、レーザ溶接にて接合する際、半導体チップ１５、半導体チップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂封止体１９の樹脂で覆われているので、溶接時に発生した飛散物（高温の溶融物）の飛来によって生じる半導体チップ１５，１６の夫々の不良を防止することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
また、レーザ溶接にて接合する際、半導体チップ１５、半導体チップ１６の夫々の回路形成面（１５Ｘ，１６Ｘ）は樹脂封止体１９の樹脂で覆われているので、溶接時に発生したアウトガスの付着によって生じる半導体チップ１５，１６の夫々の表面劣化を防止することができ、半導体チップ（１５，１６）と樹脂封止体１９の樹脂との接着力の低下を抑制することができる。この結果、半導体チップ（１５，１６）と樹脂封止体１９の樹脂との熱膨張係数の差に起因する熱応力によって両者の界面に剥離が発生し、樹脂封止体１９の樹脂に含まれている水分が剥離部に溜り、溜った水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体１９にもたらす亀裂の発生を防止することができるので、半導体装置２０の信頼性の向上を図ることができる。
また、レーザ溶接にて接合する際、リード３、リード４の夫々の接合部は樹脂封止体１９によって密接した状態を保持されているので、リード３とリード４とを固定治具によって押える必要がない。この結果、半導体装置２０の生産性の向上を図ることができる。
〔２〕半導体装置２０の製造において、レーザ溶接は、樹脂封止体１９から離れた位置で行う。これにより、位置決め精度のバラツキによる樹脂封止体１９へのレーザ光の照射を防止することができる。この結果、レーザ溶接時に位置決め精度のバラツキによって発生する樹脂封止体１９の外観不良を防止することができるので、半導体装置２０の歩留まりの向上を図ることができる。
〔３〕半導体装置２０の製造において、レーザ溶接は、リード４の外部リード部の先端部分にて行う。これにより、リード４とリード３との接合状態を目視で確認することができるので、リード４とリード３の溶接部分を剥がして接合状態を確認する等の破壊検査が不要となる。この結果、半導体装置２０の生産性の向上を図ることができる。
〔４〕半導体装置２０の製造において、樹脂封止体１９を形成する工程の後であって、リード３，４の夫々の外部リード部にメッキ処理を施す工程の前に、リードフレームＬＦ２の枠体２を除去する。これにより、リード３、リード４の夫々の外部リード部にメッキ処理を施す際、前段の工程の処理液（薬液）が後段の工程の処理液（薬液）に持ち込まれる量を低減することができるので、処理液の持ち込みによるメッキ不良を抑制することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
また、前段の工程の処理液（薬液）が後段の工程に持ち込まれる量を抑制することができるので、後段の工程における処理液の交換回数を低減することができる。この結果、半導体装置２０の生産性の向上を図ることができる。
〔５〕半導体装置２０の製造において、リードフレームＬＦ２には樹脂封止体１９を支持するための吊りリードが設けられていない。これにより、樹脂封止体１９の内部に重ね合った二つの吊りリードによる合わせ面が存在しなくなるので、二つの吊りリードによる合わせ面を通して外部から樹脂封止体１９の内部に侵入する水分によって、半導体チップ（１５，１６）の電極（ＢＰ１，ＢＰ２）とワイヤ（１７，１８）との接続部、リード（３，４）の内部リード部とワイヤ（１７，１８）との接続部等が腐食するといった不具合を抑制することができる。この結果、半導体装置２０の信頼性の向上を図ることができる。
また、リードフレームＬＦ２には樹脂封止体１９を支持するための吊りリードが設けられていないことから、ダムバー６を切断することによってリードフレームＬＦ２の枠体２を選択的に除去することができる。
〔６〕半導体装置２０の製造において、リードフレームＬＦ２は補強リード１２を有する構成になっている。これにより、リードフレームＬＦ２のリード４の内部リード部に半導体チップ１６の回路形成面１６Ｘに接着固定した後、後段の工程にリードフレームＬＦ２を搬送する際、半導体チップ１６がふらつき、半導体チップ１６がリードフレームＬＦ２から脱落するといった不具合の発生を抑制することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
〔７〕半導体装置２０の製造において、リードフレームＬＦ２の補強リード１２は、ダムバー６の中間部分６Ａ及び枠体２に支持されている。これにより、ダムバー６の切断部分６Ｂを切断することによってリードフレームＬＦ２の枠体２を選択的に除去することができる。
〔８〕半導体装置２０の製造において、リードフレームＬＦ２のダムバー６の切断部分６Ｂの幅は、リードフレームＬＦ１のダムバー５の切断部分５Ｂの幅よりも狭くなっている。これにより、重ね合った二つのダムバー（６，５）の同時切断を容易に行うことができる。
〔９〕半導体装置２０の製造において、リードフレームＬＦ２のダムバー６の中間部分６Ａの幅は、リードフレームＬＦ１のダムバー５の中間部分５Ａの幅よりも広くなっている。これにより、樹脂封止体１９を形成する際、ダムバー６の中間部分６Ａと成形金型２２のクランプ面２３Ｂとの接触面積は、ダムバー５の中間部分５Ａと成形金型２２のクランプ面２３Ａとの接触面積よりも大きくなるので、重ね合った二つのダムバーの同時切断を容易に行うためにダムバー６の切断部分６Ｂの幅をダムバー５の切断部分５Ｂの幅よりも狭くしても、ダムバー６と成形金型２２のクランプ面２２Ｂとの接触面積を確保することができ、成形金型２２のクランプ面２３Ａとクランプ面２３Ｂとの間に、重ね合った二つのダムバー（５，６）を確実に固定することができる。従って、樹脂注入時の圧力よりも高い圧力がダムバー５、ダムバー６の夫々にキャビティ２４側からその外側に向って加わっても、切断部分６Ｂの幅が狭いダムバー６がキャビティ２４の外側方向に変形する不具合を防止することができ、ダムバー５とダムバー６との隙間を通じてキャビティ２４の外側に漏れだすことによって生じる樹脂封止体１９の成形不良を確実に防止することができる。この結果、半導体装置２０の歩留まりの向上を図ることができる。
〔１０〕半導体装置２０の製造において、リードフレームＬＦ２のダムバー６の中間部分６Ａは、補強リード１２を介して枠体２に支持されている。これにより、前記〔９〕と同様の効果が得られる。
〔１１〕半導体装置２０において、半導体チップ１５、半導体チップ１６の夫々は、夫々の裏面同志を向い合わせた状態で積層されている。また、リード３は、半導体チップ１５の一辺を横切ってその回路形成面１５Ｘ上を延在する第１の部分３Ａと、この第１の部分３Ａから半導体チップ１５の裏面側に折れ曲がる第２の部分３Ｂと、この第２の部分３Ｂから第１の部分３Ａと同一方向に延びる第３の部分３Ｃとを有する構成になっている。また、リード４は、半導体チップ１６の一辺を横切ってその回路形成面１６Ｘ上を延在する第１の部分４Ａと、この第１の部分４Ａから半導体チップ１６の裏面側に折れ曲がる第２の部分４Ｂと、この第２の部分４Ｂから第１の部分４Ａと同一方向に延びる第３の部分４Ｃとを有する構成になっている。また、リード３、リード４の夫々の第３の部分（３Ｃ，４Ｃ）は、樹脂封止体１９の内外に亘って延在し、互いに重なり合っている。
この構成により、リード３、リード４の夫々は樹脂封止体１９の内部において分岐され、リード３とリード４との合わせ面が半導体チップ（１５，１６）まで到達していないので、リード３とリード４との合わせ面を通して外部から樹脂封止体１９の内部に水分が深く侵入するのを防止することができる。この結果、半導体チップ（１５，１６）の電極（ＢＰ１，ＢＰ２）とワイヤ（１７，１８）との接続部、リード（３，４）の内部リード部とワイヤ（１７，１８）との接続部等が腐食するといった不具合を抑制することができるので、半導体装置２０の信頼性の向上を図ることができる。
〔１２〕半導体装置２０において、リード３の第１の部分３Ａの先端部分は、半導体チップ１５の回路形成面１５Ｘの中央部に形成された電極ＢＰ１の近傍に配置され、リード４の第１の部分４Ａの先端部分は、半導体チップ１６の回路形成面１６Ｘの中央部に形成された電極ＢＰ２の近傍に配置されている。
この構成により、半導体チップの回路形成面の中央部に形成された電極と半導体チップの外側に配置されたリードの先端部分とをワイヤで電気的に接続する場合に比べて、ワイヤ（１７，１８）の長さを短くすることができるので、成形金型２２のキャビティ２４内に樹脂を加圧注入して樹脂封止体１９を形成する際、樹脂の加圧注入によって生じるワイヤ流れを抑制することができる。この結果、隣り合うワイヤ同志の短絡を抑制することができるので、半導体装置２０の歩留まりの向上を図ることができる。
〔１３〕半導体装置２０において、半導体チップ１５、半導体チップ１６の夫々は、回路形成面（１５Ｘ，１６Ｘ）の中央部にその長辺方向に沿って複数の電極（ＢＰ１，ＢＰ２）を配列した構成になっている。
この構成により、半導体チップ１５，１６の夫々を夫々の裏面同志が向い合うように積層しても、半導体チップ１５，１６の夫々の同一機能の電極が対向する状態となるので、半導体チップ１５の電極（例えばアドレス信号Ａ０が印加される電極）ＢＰ１に電気的に接続されたリード３と、半導体チップ１６の電極（例えばアドレス信号Ａ０が印加される電極）ＢＰ２に電気的に接続されたリード４とを容易に接合することができる。従って、半導体チップ１５，１６のうちの何れか一方の半導体チップとして、ミラー反転回路パターンの半導体チップを用いることなく、半導体装置２０を製造することができるので、低コストの半導体装置２０を提供することができる。
なお、本実施形態では、リード４の上方からレーザ光を照射してリード３、リード４の夫々をレーザ溶接する例について説明したが、レーザ光は、リード３の上方から照射してもよい。但し、リード３とリード４との段差部を確認しながらレーザ溶接を行うことは困難となる。
また、本実施形態では、Ｆｅ−Ｎｉ系の合金材からなるリードフレームを用いた例について説明したが、Ｆｅ−Ｎｉ系の合金材よりも導電性に優れた銅（Ｃｕ）系の合金材からなるリードフレームを用いてもよい。この場合、Ｃｕ系の合金材はＦｅ−Ｎｉ系の合金材よりも熱伝導率が高く、しかもレーザ光の反射率が高いので、Ｆｅ−Ｎｉ系の合金材よりも溶接時間が長くなるが、レーザ光の出力を上げて行えば、特に問題なく溶接することができる。
また、本実施形態では、ＹＡＧレーザ装置を用いた例について説明したが、リード３、リード４の夫々の溶接が可能であれば他のレーザ装置を用いてもよい。
また、本実施形態では、半導体チップ１５，１６の夫々を夫々の裏面同志が向い合う状態で積層し、この半導体チップ１５，１６の夫々を一つの樹脂封止体１９で封止する半導体装置２０に本発明を適用した例について説明したが、本発明は、二つの半導体チップの夫々を夫々の回路形成面同志が向い合う状態で積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置にも適用することができる。但し、この場合、樹脂封止体の厚さが厚くなる。
（実施形態２）
図２５は本発明の実施形態２であるＴＳＯＰ型の半導体装置の断面図である。
図２５に示すように、本実施形態の半導体装置５０は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ１５の裏面と半導体チップ１６の裏面との間に緩衝体５１が充填されている。緩衝体５１としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面（表面及び裏面）にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いている。
半導体チップ１５，１６の夫々は、図６に示すように、主に、半導体基板Ａ１と、この半導体基板Ａ１の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層Ａ２と、この多層配線層を覆うようにして形成された表面保護膜Ａ３とを有する構成になっているため、半導体チップ１５，１６の夫々は裏面が凸面となる方向に反っている。従って、半導体チップ１５，１６の夫々の裏面を向い合わせた状態で半導体チップ１５，１６の夫々を積層した時、半導体チップの中心から周辺部に向って徐々に広がる隙間が半導体チップ１５と半導体チップ１６との間に形成される。このような隙間は、比較的小さい締め付け力で容易に変形する緩衝体５１を介在して、半導体チップ１５，１６の夫々を重ね合わせることによって無くすことができる。隙間を無くすことができれば、トランスファ・モールディング法に基づいて樹脂封止体１９を形成する際、樹脂に混入されたフィラーによる空間が半導体チップ１５，１６間に発生しないので、空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を防止することができる。
なお、半導体チップ１５の裏面と半導体チップ１６の裏面との間に緩衝体５１を充填するためには、これらの間に間隔を持たせる必要があるが、間隔を持たせることによって樹脂封止体１９の厚さが厚くなるので、本実施形態では半導体チップ１５，１６の夫々の厚さを薄くして樹脂封止体１９の厚さの増加を抑制している。
以下、半導体装置５０の製造方法について、図２６乃至図２８を用いて説明する。図２６はワイヤボンディング工程を説明するための要部断面図であり、図２７は第１及び第２のリードフレームを重ね合わせた状態を示す要部断面図であり、図２８は封止工程を説明するための要部断面図である。
まず、同一構造の半導体チップ１５及び半導体チップ１６を準備すると共に、図７に示すリードフレームＬＦ１及び図９に示すリードフレームＬＦ２を準備する。
次に、リードフレームＬＦ１に半導体チップ１５を接着固定し、更に、リードフレームＬＦ２に半導体チップ１６を接着固定する。
次に、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１７で電気的に接続すると共に、半導体チップ１５の電極ＢＰ１とバスバーリード７の分岐リードとを導電性のワイヤ１７で電気的に接続し、更に、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１８で電気的に接続すると共に、半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとを導電性のワイヤ１８で電気的に接続する。
この工程において、半導体チップ１５，１６の夫々の厚さは前述の実施形態１の場合よりも薄くなっているので、半導体チップ１５，１６の夫々の厚さを薄くした分、図２６に示すように、ヒートステージ５２のチップ装着部とリード装着部との間に段差５２Ａを設けておく。これにより、ヒートステージ５２に半導体チップ（１５，１６）の裏面及びリード（３，４）の第３の部分（３Ｃ，４Ｃ）を接触させることができる。
次に、半導体チップ１５、半導体チップ１６の夫々の裏面同志が向い合うように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレームＬＦ１、ＬＦ２の重ね合わせは、半導体チップ１５と半導体チップ１６との間に、比較的小さい締め付け力で容易に変形する緩衝体５１を介在して行う。緩衝体５１としては、例えば、ポリイミド系の樹脂からなる樹脂基材の両面（表面及び裏面）にポリイミド系の樹脂からなる接着層が形成された樹脂フィルムを用いる。
この工程において、半導体チップ１５，１６の夫々の反りによって形成された隙間に緩衝体５１が充填されるので、半導体チップ１５と半導体チップ１６との間の隙間を無くすことができる。リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態を図２７に示す。
次に、図２８に示すように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１、ＬＦ２の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等が配置される。
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４内に流動性の樹脂を加圧注入して樹脂封止体１９を形成する。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等は、樹脂封止体１９によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
この工程において、半導体チップ１５の裏面と半導体チップ１６の裏面との間に緩衝体５２が充填されているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂封止体１９の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が半導体チップ１５，１６間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ２４内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力（例えば６０kg／cm２程度）を加えた
時に空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を防止することができる。
この後、前述の実施形態１と同様の工程を施すことにより、図２５に示す半導体装置５０がほぼ完成する。
このように、半導体装置５０の製造において、半導体チップ１５の裏面と半導体チップ１６の裏面との間に緩衝体５１が充填された状態で、半導体チップ１５、半導体チップ１６、リード３の内部リード部、リード４の内部リード部及びワイヤ（１７，１８）等を成形金型２２のキャビティ２４内に配置し、その後、キャビティ２４内に樹脂を加圧注入して樹脂封止体１９を形成する。
これにより、半導体チップ１５の裏面と半導体チップ１６の裏面との間には緩衝体５２が充填されているので、半導体チップ１５の裏面と半導体チップ１６の裏面との間に樹脂封止体１９の樹脂が侵入することはない。従って、樹脂に混入されたフィラーによる空間が半導体チップ１５，１６間に発生しないので、樹脂中に巻き込まれた気泡を取り除くため、キャビティ２４内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を防止することができる。この結果、半導体装置５０の歩留まりの向上を図ることができる。
（実施形態３）
図２９は本発明の実施形態３であるＴＳＯＰ型の半導体装置の断面図である。
図２９に示すように、本実施形態の半導体装置６０は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ１５の裏面と半導体チップ１６の裏面との間に間隔６１を持たせた状態で半導体チップ１５、半導体チップ１６の夫々が積層されている。間隔６１には樹脂封止体１９の樹脂が充填されている。樹脂封止体１９の樹脂には、低応力化を図るために多数のフィラーが混入されている。従って、フィラーの最大粒径よりも広い間隔６１を半導体チップ１５の裏面と半導体チップ１６の裏面との間に持たせることにより、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、樹脂の流れが良くなるので、樹脂に混入されたフィラーによる空間は半導体チップ１５，１６間に発生しない。
なお、半導体チップ１５の裏面と半導体チップ１６の裏面との間に間隔６１を持たせることによって樹脂封止体１９の厚さが厚くなるので、本実施形態では前述の実施形態２と同様に、半導体チップ１５，１６の夫々の厚さを薄くして樹脂封止体１９の厚さの増加を抑制している。
以下、半導体装置６０の製造方法について、図３０及び図３１を用いて説明する。図３０は第１及び第２のリードフレームを重ね合わせた状態を示す要部断面図であり、図３１は封止工程を説明するための要部断面図である。
まず、同一構造の半導体チップ１５及び半導体チップ１６を準備すると共に、図７に示すリードフレームＬＦ１及び図９に示すリードフレームＬＦ２を準備する。
次に、リードフレームＬＦ１に半導体チップ１５を接着固定し、更に、リードフレームＬＦ２に半導体チップ１６を接着固定する。
次に、半導体チップ１５の電極ＢＰ１とリード３の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１７で電気的に接続すると共に、半導体チップ１５の電極ＢＰ１とバスバーリード７の分岐リードとを導電性のワイヤ１７で電気的に接続し、更に、半導体チップ１６の電極ＢＰ２とリード４の内部リード部のワイヤ接続部（先端部分）とを導電性のワイヤ１８で電気的に接続すると共に、半導体チップ１６の電極ＢＰ２とバスバーリード８の分岐リードとを導電性のワイヤ１８で電気的に接続する。
この工程において、半導体チップ１５，１６の夫々の厚さは前述の実施形態１の場合よりも薄くなっているので、半導体チップ１５，１６の夫々の厚さを薄くした分、図２６に示すように、ヒートステージ５２のチップ装着部とリード装着部との間に段差５２Ａを設けておく。これにより、ヒートステージ５２に半導体チップ（１５，１６）の裏面及びリード（３，４）の第３の部分（３Ｃ，４Ｃ）を接触させることができる。
次に、半導体チップ１５、半導体チップ１６の夫々の裏面同志が向い合うように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせる。リードフレームＬＦ１、ＬＦ２の重ね合わせは、図３０に示すように、半導体チップ１５と半導体チップ１６との間に間隔６１を持たせた状態で行う。間隔６１は、樹脂封止体の形成時に用いる樹脂に混入されたフィラーの粒径よりも広くする。本実施形態では、平均粒径が３〜５［μｍ］、最大粒径が２５［μｍ］のフィラーが多数混入されたエポキシ系の熱硬化性樹脂を用いるので、このフィラーの最大粒径よりも広い間隔６１にする。
なお、半導体チップ１５，１６の夫々は裏面が凸面となる方向に反っているため、半導体チップ１５，１６の夫々の裏面を向い合わせた状態で半導体チップ１５，１６の夫々を積層した時、半導体チップ１５の中心部分と半導体チップ１６の中心部分との間が最も狭くなる。従って、半導体チップ１５の裏面の中心部分と半導体チップ１６の裏面の中心部分との間の間隔６１をフィラーの最大粒径よりも広くする必要がある。
次に、図３０に示すように、リードフレームＬＦ１、ＬＦ２の夫々を重ね合わせた状態で、リードフレームＬＦ１、ＬＦ２の夫々をトランスファ・モールド装置の成形金型（モールド金型）２２の上型２２Ａと下型２２Ｂとの間に位置決めする。この時、上型２２Ａ及び下型２２Ｂによって形成されるキャビティ２４の内部には、半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等が配置される。
次に、成形金型２２のポットからランナー及び流入ゲートを通してキャビティ２４内に流動性の樹脂を加圧注入して樹脂封止体１９を形成する。半導体チップ（１５，１６）、リード３の内部リード部、リード４の内部リード部、フィルム（９，１０）、ワイヤ（１７，１８）及び吊りリード１１等は、樹脂封止体１９によって封止される。
この工程において、半導体チップ１５の裏面と半導体チップ１６の裏面との間に、樹脂に混入されたフィラーの最大粒径よりも広い間隔６１を持たせているので、樹脂に混入されたフィラーによる空間は半導体チップ１５，１６間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、キャビティ２４内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を防止することができる。
この後、前述の実施形態１と同様の工程を施すことにより、図２９に示す半導体装置６０がほぼ完成する。
このように、半導体装置６０の製造において、半導体チップ１５の裏面と半導体チップ１６の裏面との間にフィラーの最大粒径よりも広い間隔６１を持たせた状態で、半導体チップ１５、半導体チップ１６、リード３の内部リード、リード４の内部リード及びワイヤ（１７，１８）等を成形金型２２のキャビティ２４内に配置し、その後、キャビティ２４内に、多数のフィラーが混入された樹脂を加圧注入して樹脂封止体１９を形成する。
これにより、半導体チップ１５の裏面と半導体チップ１６の裏面との間の樹脂の通りが良くなるので、樹脂に混入されたフィラーによる空間は半導体チップ１５，１６間に発生しない。従って、樹脂中に巻き込まれた気泡を取り除くため、キャビティ２４内への樹脂の注入が終了した後、注入時の圧力よりも高い圧力を加えた時に空間の部分を起点にして発生する半導体チップ（１５，１６）の亀裂を防止することができる。この結果、半導体装置６０の歩留まりの向上を図ることができる。
なお、実施形態２及び実施形態３では、半導体チップ１５の裏面と半導体チップ１６の裏面との間に間隔を持たせるために半導体チップ１５，１６の夫々の厚さを薄くした例について説明したが、リード３、リード４の夫々の折り曲げ加工を工夫して、半導体チップ１５の裏面と半導体チップ１６の裏面との間に間隔を持たせてもよい。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、一方向リード配列構造であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用できる。
また、本発明は、二方向リード配列構造であるＳＯＪ(Ｓmall Ｏut-line Ｊ-leaded Ｐackage）型、ＳＯＰ(Ｓmall Ｏut-line Ｐackage）型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型、ＱＦＪ(Ｑuad Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に適用できる。
本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 本発明の実施形態１である半導体装置の樹脂封止体の下部を除去した状態の底面図である。 図１のａ−ａ線に沿う断面図である。 図３の一部を拡大した断面図である。 本発明の実施形態１である半導体装置の要部断面図である。 本発明の実施形態１である半導体装置に組み込まれた半導体チップの概略構成を示す要部断面図である。 本発明の実施形態１である半導体装置の製造に用いられる第１のリードフレームの平面図である。 図７の一部を拡大した模式的平面図である。 本発明の実施形態１である半導体装置の製造に用いられる第２のリードフレームの平面図である。 図９の一部を拡大した平面図である。 本発明の実施形態１である半導体装置の製造において、ワイヤボンディング工程を説明するための要部断面図である。 本発明の実施形態１である半導体装置の製造において、第１及び第２のリードフレームを重ね合わせた状態を示す要部平面図である。 本発明の実施形態１である半導体装置の製造において、封止工程を説明するための要部断面図である。 本発明の実施形態１である半導体装置の製造において、封止工程を説明するための要部断面図である。 本発明の実施形態１である半導体装置の製造において、封止工程を説明するための要部断面図である。 本発明の実施形態１である半導体装置の製造において、封止工程を説明するための要部断面図である。 本発明の実施形態１である半導体装置の製造において、封止工程が施された後の状態を示す底面図である。 本発明の実施形態１である半導体装置の製造において、封止工程が施された後の状態を示す断面図である。 本発明の実施形態１である半導体装置の製造に用いられるレーザ装置の概略構成を説明するためのブロック図である。 本発明の実施形態１である半導体装置の製造において、接合工程を説明するための要部底面図である。 本発明の実施形態１である半導体装置の製造において、接合工程を説明するための要部斜視図である。 本発明の実施形態１である半導体装置の製造において、第２のリードフレームの枠体を除去した後の状態を示す底面図である。 本発明の実施形態１である半導体装置の製造において、第２のリードフレームの枠体を除去した後の状態を示す断面図である。 本発明の実施形態１である半導体装置の製造において、メッキ工程を説明するためのフローチャートである。 本発明の実施形態２である半導体装置の断面図である。 本発明の実施形態２である半導体装置の製造において、ワイヤボンディング工程を説明するための要部断面図である。 本発明の実施形態２である半導体装置の製造において、第１及び第２のリードフレームを重ね合わせた状態を示す要部断面図である。 本発明の実施形態２である半導体装置の製造において、封止工程を説明するための要部断面図である。 本発明の実施形態３である半導体装置の断面図である。 本発明の実施形態３である半導体装置の製造において、第１及び第２のリードフレームを重ね合わせた状態を示す要部断面図である。 本発明の実施形態３である半導体装置の製造において、封止工程を説明するための要部断面図である。 従来の問題点を説明するための断面図である。 従来の問題点を説明するための断面図である。
符号の説明
ＬＦ１，ＬＦ２…リードフレーム、１，２…枠体、３，４…リード、５，６…ダムバー、７，８…バスバーリード、９，１０…フィルム、１１…吊りリード、１２…補強リード、１３…金属層、１４…導電性被膜、１５，１６…半導体チップ、１５Ｘ，１６Ｘ…回路形成面、１７，１８…ワイヤ、１９…樹脂封止体、２０…半導体装置、２２…成形金型、２２Ａ…上型、２２Ｂ…下型、２３Ａ，２３Ｂ…クランプ面、２４…キャビティ、３１…レーザ発振器、３２…ビームフォーマ、３３…ベンディングミラー、３４…集光レンズ、３５…レーザ光、５０…半導体装置、５１…緩衝体、６０…半導体装置、６１…間隔。

Claims (5)

  1. 表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、
    更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードを有する第１のリードフレームを準備し、
    更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記第２のダムバーによって前記第２の枠体に支持された複数本の第２のリードを有する第２のリードフレームを準備する工程と、
    前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
    前記第１の半導体チップの電極と前記第１のリードの内部リード部とを電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを電気的に接続する工程と、
    前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように、前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、及び第２のリードの内部リード部を樹脂封止体で封止する工程と、
    前記第１のダムバー、第２のダムバーの夫々を切断して前記第２の枠体を除去する工程と、
    前記第１のリード、第２のリードの夫々の外部リード部にメッキ処理を施す工程とを備えたことを特徴とする半導体装置の製造方法。
  2. 表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、
    更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードと、前記第１の枠体で囲まれた領域内に位置し、前記第１の枠体に支持された吊りリードとを有する第１のリードフレームを準備し、
    更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記第２のダムバーによって前記第２の枠体に支持された複数本の第２のリードを有する第２のリードフレームとを準備する工程と、
    前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
    前記第１の半導体チップの電極と前記第１のリードの内部リード部とを電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを電気的に接続する工程と、
    前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように、前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、及び吊りリードを樹脂封止体で封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  3. 表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、
    更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードを有する第１のリードフレームを準備し、
    更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記第２のダムバーによって前記第２の枠体に支持された複数本の第２のリードと、前記第２の枠体で囲まれた領域内に位置し、前記第２のダムバー及び前記第２の枠体に支持された補強リードとを有する第２のリードフレームを準備する工程と、
    前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
    前記第１の半導体チップの電極と前記第１のリードの内部リード部とを電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを電気的に接続する工程と、
    前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように、前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、及び第２のリードの内部リード部を樹脂封止体で封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  4. 多数のフィラーが混入された樹脂を用いて形成される樹脂封止体と、
    前記樹脂封止体の内部に位置し、表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップと、
    前記樹脂封止体の内外に亘って延在し、前記第１の半導体チップの表面に接着固定されると共に、その表面の電極に第１の導電性ワイヤを介して電気的に接続される第１のリードと、
    前記樹脂封止体の内外に亘って延在し、前記第２の半導体チップの表面に接着固定されると共に、その表面の電極に第２の導電性ワイヤを介して電気的に接続される第２のリードとを有し、
    前記第１の半導体チップ、第２の半導体チップの夫々は、夫々の裏面同志を向い合わせた状態で積層される半導体装置の製造方法であって、
    前記第１の半導体チップの裏面と前記第２の半導体チップの裏面との間に、前記フィラーの最大粒径よりも広い間隔を持たせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、第１の導電性ワイヤ及び第２の導電性ワイヤを成形金型のキャビティ内に配置し、その後、前記キャビティ内に前記樹脂を加圧注入して前記樹脂封止体を形成する工程を備えたことを特徴とする半導体装置の製造方法。
  5. 表裏面のうちの表面に電極が形成された第１の半導体チップ及び第２の半導体チップを準備し、
    更に、第１の枠体で囲まれた領域内に位置し、外部リード部における先端部分が前記第１の枠体に支持され、中間部分が第１のダムバーによって互いに連結され、かつ前記第１のダムバーによって前記第１の枠体に支持された複数本の第１のリードを有する第１のリードフレームを準備し、
    更に、第２の枠体で囲まれた領域内に位置し、外部リード部における先端部分が第２のダムバーによって互いに連結され、かつ前記第２のダムバーによって前記第２の枠体に支持された複数本の第２のリードと、前記第２の枠体で囲まれた領域内に位置し、前記第２のダムバー及び前記第２の枠体に支持された補強リードとを有し、前記第２のダムバーの切断部分の幅は前記第１のダムバーの切断部分の幅よりも狭い第２のリードフレームを準備する工程と、
    前記第１の半導体チップの表面に前記第１のリードの内部リード部を接着固定し、前記第２の半導体チップの表面に前記第２のリードの内部リード部を接着固定する工程と、
    前記第１の半導体チップの電極と前記第１のリードの内部リード部とを第１の導電性ワイヤで電気的に接続し、前記第２の半導体チップの電極と前記第２のリードの内部リード部とを第２の導電性ワイヤで電気的に接続する工程と、
    前記第１の半導体チップ、第２の半導体チップの夫々の裏面同志が向い合うように前記第１のリードフレーム、第２のリードフレームの夫々を重ね合わせた状態で、前記第１の半導体チップ、第２の半導体チップ、第１のリードの内部リード部、第２のリードの内部リード部、第１の導電性ワイヤ及び第２の導電性ワイヤを樹脂封止体で封止する工程と、
    前記第１のダムバー、第２のダムバーの夫々の切断部分を切断する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2005344949A 2005-11-30 2005-11-30 半導体装置の製造方法 Expired - Fee Related JP4335203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344949A JP4335203B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344949A JP4335203B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05396999A Division JP3756338B2 (ja) 1998-06-01 1999-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006074073A true JP2006074073A (ja) 2006-03-16
JP4335203B2 JP4335203B2 (ja) 2009-09-30

Family

ID=36154273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344949A Expired - Fee Related JP4335203B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4335203B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008003425T5 (de) 2007-12-20 2010-10-28 Aisin AW Co., Ltd., Anjo-shi Halbleiterbauelement und Verfahren zum Herstellen desselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008003425T5 (de) 2007-12-20 2010-10-28 Aisin AW Co., Ltd., Anjo-shi Halbleiterbauelement und Verfahren zum Herstellen desselben
US20100295187A1 (en) * 2007-12-20 2010-11-25 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same
US8710666B2 (en) 2007-12-20 2014-04-29 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
JP4335203B2 (ja) 2009-09-30

Similar Documents

Publication Publication Date Title
KR100619211B1 (ko) 반도체 장치
JP5689462B2 (ja) 半導体装置およびその製造方法
KR100548091B1 (ko) 반도체 장치
JP3958522B2 (ja) 半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4335203B2 (ja) 半導体装置の製造方法
JP3756338B2 (ja) 半導体装置の製造方法
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP3954585B2 (ja) 半導体装置
JP3954586B2 (ja) 半導体装置
JP4162758B2 (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP2001156232A (ja) 半導体装置の製造方法
JP4554644B2 (ja) 半導体装置の製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JPH04184949A (ja) 半導体装置とその製造方法
JP4668729B2 (ja) 半導体装置の製造方法
JP4040549B2 (ja) 半導体装置
JPH08330494A (ja) 半導体装置の製造方法及び半導体装置
JP2019075474A (ja) 半導体装置の製造方法
JP2000049278A (ja) 半導体装置の製造方法
JP2007180586A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees