JP2006066465A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006066465A
JP2006066465A JP2004244241A JP2004244241A JP2006066465A JP 2006066465 A JP2006066465 A JP 2006066465A JP 2004244241 A JP2004244241 A JP 2004244241A JP 2004244241 A JP2004244241 A JP 2004244241A JP 2006066465 A JP2006066465 A JP 2006066465A
Authority
JP
Japan
Prior art keywords
metal base
semiconductor element
semiconductor device
base substrate
base portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004244241A
Other languages
English (en)
Inventor
Eiji Kono
栄次 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2004244241A priority Critical patent/JP2006066465A/ja
Publication of JP2006066465A publication Critical patent/JP2006066465A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】良好な放熱性を確保しつつ小型化を図ることができる半導体装置を提供する。
【解決手段】半導体素子11及びスペーサ14を第1金属ベース基板12と第2金属ベース基板13との内側に配置する。そして、第1金属ベース基板12及び第2金属ベース基板13の配線パターン12b、13bが外側を向くように配置する。すなわち、金属ベース部12a、13aに放熱板としての効果を発揮させる。
【選択図】図1

Description

本発明は、例えばインバータなどに用いられる両面冷却構造の半導体装置に関するものである。
従来の両面冷却構造の半導体装置は、例えば、半導体素子の両面側を金属ベース基板により挟み込む構成からなるものがある。そして、半導体素子の放熱性を確保するために、半導体素子と両側の金属ベース基板との間に熱拡散板を配置するものがある(特許文献1参照)。
特開2002−343936号公報
しかし、熱拡散板を半導体素子の両側に配置することにより、半導体装置が大型化するという問題が生じる。一方、熱拡散板を配置しない場合には、良好な放熱性を得ることができない。
本発明は、このような事情に鑑みて為されたものであり、良好な放熱性を確保しつつ小型化を図ることができる半導体装置を提供することを目的とする。
本発明の半導体装置は、少なくとも1以上の半導体素子と、少なくとも1以上の放熱板と、略平行に対向して配置されると共に内側に前記半導体素子及び前記放熱板を配置し前記半導体素子及び前記放熱板に熱的に接続されている一対の金属ベース基板と、を備える半導体装置において、少なくとも一方の前記金属ベース基板は、第1金属ベース部と、該金属ベース部の外側面に絶縁層を介して形成された第1配線パターンと、を有することを特徴とする。
本発明の半導体装置によれば、少なくとも何れか一方の金属ベース基板は、第1配線パターンを第1金属ベース部の外側面に配置されるようにしている。これにより、第1金属ベース部が、半導体素子と直接的若しくは放熱板を介して熱的に接続される。ここで、従来の半導体装置においては、上述したように、金属ベース基板の配線パターン側に放熱板を介して半導体素子を配置していた。そのため、金属ベース基板の金属ベース部と半導体素子との間には、配線パターン及び絶縁層が介在している。従って、配線パターン及び絶縁層の熱抵抗により、半導体素子から金属ベース基板の金属ベース部への熱伝達性能が低下する。そこで、従来の半導体装置においては、半導体素子に直接的に放熱板を接合させることにより、良好な放熱性を確保していた。
これに対して、本発明の半導体装置は、半導体素子と少なくとも一方の金属ベース基板の第1金属ベース部との間には、配線パターン及び絶縁層は介在していない。従って、配線パターン及び絶縁層の熱抵抗を受けることなく、半導体素子から金属ベース基板の金属ベース部に熱が伝達される。つまり、第1金属ベース部により十分に放熱することができるので、放熱板を半導体素子の両側に配置しなくても、良好な放熱性を確保することができる。さらに、従来の半導体装置のように、半導体素子の両側に放熱板を配置しなくてもよいので、半導体装置の小型化を図ることができる。
なお、第1配線パターンが絶縁層を介して第1金属ベース部の外側面に配置されることにより、絶縁層を外部から保護することができる。ここで、半導体素子に電流を供給する経路とその外部とは、絶縁する必要がある。そこで、第1金属ベース部と第1配線パターンとの間に介在する絶縁層により、半導体素子への通電経路となる第1金属ベース部と外部とを絶縁している。そして、この絶縁層は、第1配線パターンにより確実に保護されている。
本発明の半導体装置は、上述したように、少なくとも一方の金属ベース基板が、第1金属ベース部と第1配線パターンとを有する。すなわち、一対の金属ベース基板のうち、何れか一方の金属ベース基板が第1金属ベース部及び第1配線パターンを有するようにしてもよい。また、一対の金属ベース基板の何れもが、第1金属ベース部及び第1配線パターンを有するようにしてもよい。なお、一対の金属ベース基板のうち何れか一方の金属ベース基板が第1金属ベース部及び第1配線パターンを有する場合には、他方の金属ベース基板は、第1金属ベース部に相当する金属製の平板のみからなるようにしてもよい。また、他方の金属ベース基板は、第2金属ベース部と、第2金属ベース部の内側面に絶縁層を介して形成された第2配線パターンとを有するようにしてもよい。
特に、前記放熱板は、前記半導体素子の第1面側に配置され、少なくとも前記半導体素子の第2面側に配置される前記金属ベース基板は、内側面に前記半導体素子を配置し前記半導体素子の前記第2面側に電気的接続される前記第1金属ベース部と、前記第1配線パターンと、を有するようにするとよい。
つまり、この場合の半導体装置は、少なくとも半導体素子のうち放熱板が配置されていない側の面(第2面)側に配置される金属ベース基板が、第1金属ベース部及び第1配線パターンを有するようにしている。さらに換言すると、半導体素子の第2面側に直接的に第1金属ベース部が配置されている。ここで、直接的とは、第1金属ベース基板と半導体素子との間に、例えば金属製の放熱板などが介在しないことを意味する。ただし、半導体素子を第1金属ベース基板に接着するために用いられるはんだ等が介在することはある。
このように、少なくとも半導体素子のうち放熱板が配置されていない第2面側に配置される金属ベース基板が、第1金属ベース部及び第1配線パターンを有するようにすることにより、良好な放熱性を確保することができる。これは、半導体素子のうち放熱板が配置されていない第2面側からは、第1金属ベース部を介して確実に放熱することができるからである。なお、半導体素子のうち第2面側に放熱板を配置しないことにより、小型化を図ることができる。
さらに、上記のように、半導体素子の第2面側に配置される金属ベース基板が第1金属ベース部及び第1配線パターンを有するようにした場合には、前記半導体素子の前記第1面側に配置される前記金属ベース基板は、第2金属ベース部と、該第2金属ベース部の内側面に絶縁層を介して形成され前記放熱板に電気的接続される第2配線パターンと、を有するようにしてもよい。
つまり、半導体素子の第2面側の金属ベース基板の第1配線パターンが外側を向くように配置し、半導体素子の第1面側の金属ベース基板の第2配線パターンが内側を向くように配置する。そして、第2配線パターンが内側を向くように配置された金属ベース基板と半導体素子との間には、放熱板が配置されている。さらに換言すると、第1配線パターンが外側を向くように配置された金属ベース基板には半導体素子が直接的に配置され、第2配線パターンが内側を向くように配置された金属ベース基板には半導体素子が放熱板を介して配置されている。
これにより、上述したように良好な放熱性を確保することができることに加えて、半導体素子の第1面側の金属ベース基板の第2配線パターンが自由な配線回路を形成することができる。このことは、例えば、複数の半導体素子を用いる場合などに有効である。
また、本発明の半導体装置は、半導体素子の第1面側に放熱板が配置されている場合には、さらに、前記半導体素子の前記第1面側に電気的接続されると共に前記放熱板及び前記金属ベース基板に対して絶縁された第3端子を備えるようにしてもよい。ここで、半導体素子の第1面側には放熱板が配置されているので、半導体素子と第1面側の金属ベース基板との間には、放熱板の分の隙間が形成されることになる。そして、この隙間を利用して、半導体素子の第1面側の部分と第3端子とを電気的接続するようにする。例えば、半導体素子の第1面側の部分と第3端子とは、ワイヤボンディングなどにより電気的接続することができる。なお、例えば、半導体素子としてIGBTなどを用いた場合には、コレクタ、エミッタ、ゲートの端子が必要になる。そして、一対の金属ベース基板を例えばコレクタ及びエミッタの端子に電気的接続する場合には、第3端子をゲートの端子とすることができる。
また、本発明の半導体装置は、半導体素子の第2面側に配置される金属ベース基板が第1金属ベース部及び第1配線パターンを有するようにした場合には、前記半導体素子の前記第2面側は、前記第1面側より熱伝導面積が広い面とするとよい。つまり、熱伝導面積が相対的に広い第2面側に第1金属ベース部が直接的に配置され、熱伝導面積が相対的に狭い第1面側に放熱板が配置される。ここで、放熱板よりも金属ベース基板の第1金属ベース部の方が大きく形成することができる。つまり、放熱板よりも第1金属ベース部の方が、放熱性能が高い。従って、半導体素子のうち熱伝導面積が広い面側を第1金属ベース部側とすることにより、より良好な放熱性を確保することができる。
ここで、前記第1金属ベース部及び/又は前記第2金属ベース部は、銅、アルミニウム、インバー、銅モリブデン合金、アルミニウム及び炭化ケイ素を主成分とする複合材、アルミニウム及びカーボンの複合材の何れかからなるようにしてもよい。具体的には、前記金属ベース部は、上記金属を主成分とする金属であればよい。
また、前記第1金属ベース部及び/又は前記第2金属ベース部は、銅、アルミニウム、インバー、銅モリブデン合金の群から選択された2以上の何れかを組み合わせたクラッド材からなるようにしてもよい。2層のクラッド材としては、例えば、銅とアルミニウム、銅とインバー、銅と銅モリブデン合金、アルミニウムとインバー、アルミニウムと銅モリブデン合金、又は、インバーと銅モリブデン合金などからなるクラッド材である。また、3層のクラッド材としては、例えば、銅−インバー−銅からなるクラッド材、銅−銅モリブデン合金−銅などからなるクラッド材である。
なお、第1金属ベース部の材料が、上記金属若しくはクラッド材のうち特にアルミニウムの場合には、半導体素子と接合するためのはんだによる接着性を得るために、例えばニッケルメッキなどを施す必要がある。また、第1金属ベース部及び/又は第2金属ベース部の材料としては、上記金属若しくはクラッド材のうち線膨張係数の小さな材料を用いるほどよい。すなわち、第1金属ベース部及び/又は第2金属ベース部の線膨張係数と半導体素子の線膨張係数との差を小さくすることができる。これにより、はんだが受ける温度ストレスを低減することができる。ここで、インバー、及びインバーを銅等により挟み込んで構成されたクラッド材(銅−インバー−銅)は、非常に線膨張係数が小さい材料である。また、銅モリブデン合金を銅により挟み込んで構成されたクラッド材(銅−銅モリブデン合金−銅)は、比較的に線膨張係数が小さい材料である。
また、本発明の半導体装置の少なくとも一方の前記金属ベース基板は、冷媒が流通可能な冷媒流通孔が形成されるようにしてもよい。この冷媒流通孔は、例えば、金属ベース基板のうちの第1金属ベース部及び/又は第2金属ベース部などに形成するとよい。これにより、金属ベース基板の外側に別途冷却管などを用いることなく、より高い冷却能力を発揮することができる。さらに、別途冷却管などを用いる半導体装置に比べると、小型化を図ることができる。
次に、実施例を挙げて、本発明をより具体的に説明する。本実施例における第1の半導体装置1について図1を参照して説明する。図1は、第1の半導体装置1の正面図を示す図である。図1に示すように、第1の半導体装置1は、半導体素子11と、第1金属ベース基板12と、第2金属ベース基板13と、スペーサ14と、電極端子15〜17と、樹脂ケース18とを有している。
(1)第1の半導体装置1の概略構成
まず、第1の半導体装置1の構成について簡単に説明する。第1の半導体装置1は、図1に示すように、第1金属ベース基板(本発明における一対の金属ベース基板)12と第2金属ベース基板(本発明における一対の金属ベース基板)13とにより半導体素子11を挟み込むように配置されている。ただし、半導体素子11と第2金属ベース基板13との間には、スペーサ14が挟み込まれている。そして、各電極端子15〜17が、第1金属ベース基板12、第2金属ベース基板13、又は半導体素子11にそれぞれ接続されて、外部側に延びるように配置している。さらに、樹脂ケース18が、第1金属ベース基板12と第2金属ベース基板13、及び各電極端子15〜17を固定するために配置されている。以下に、第1の半導体装置1の詳細な構成について説明する。
(2)第1の半導体装置1の詳細構成
半導体素子11は、シリコンからなる扁平矩形形状に形成されている。この半導体素子11は、例えば、IGBT(Insulated Gate Bipolar Transistor)やダイオード等の素子である。ここでは、半導体素子11としてIGBTを用いている。すなわち、半導体素子11の一方側のほぼ全面(図1の左側の面、第2面)がコレクタ側となり、他方側の面(図1の右側の面、第1面)の多くの部分がエミッタ側となる。さらに、半導体素子11の他方側の面(図1の右側の面、第1面)の一部分がゲート側である。すなわち、半導体素子11の他方側の面(第1面)は、大部分がエミッタ側とされ、その他の一部分がゲート側とされている。
第1金属ベース基板12及び第2金属ベース基板13は、略矩形板状に形成されている。第1金属ベース基板12及び第2金属ベース基板13は、それぞれ金属ベース部(第1金属ベース部)12a、13aと配線パターン(第1配線パターン)12b、13bとを有している。金属ベース部12a,13aは、第1金属ベース基板12及び第2金属ベース基板13のほとんどの部位を占めており、略矩形板状に形成されている。この金属ベース部12a、13aは、例えば銅からなる。
配線パターン12b、13bは、銅からなるパターンであって、金属ベース部12a、13aの一方側の面に絶縁層12c、13cを介して形成されている。配線パターン12b、13bは、金属ベース部12a、13aの周縁側を除く部分に形成されている。そして、この配線パターン12b、13bは、適宜必要に応じて配線回路を構成するようにされている。
そして、第1金属ベース基板12と第2金属ベース基板13とは、略平行に対向して配置されている。さらには、第1金属ベース基板12の配線パターン12bと第2金属ベース基板13の配線パターン13bとが外側を向くように、第1金属ベース基板12と第2金属ベース基板13とが配置されている。つまり、配線パターン12b、13bが、それぞれ金属ベース部12a、13aの外側面に配置されている。そして、これらの配線パターン12b、13bにより、金属ベース部12a、13aとの間に介在する絶縁層を保護することができる。
さらに、第1金属ベース基板12の金属ベース部12aの内側面のほぼ中央付近には、半導体素子11がはんだ2aを介して配置されている。具体的には、半導体素子11のコレクタ側の面がはんだ2aにより金属ベース部12aの内側面に接着されている。このように、半導体素子11がはんだ2aにより金属ベース部12aの内側面に接着されることにより、半導体素子11のコレクタ側と金属ベース部12aとが電気的接続されることになる。さらに、半導体素子11がはんだ2aにより第1金属ベース基板12の配線パターン12bに接着されることにより、半導体素子11と第1金属ベース基板とが熱的に接続されている。なお、第1金属ベース基板12の金属ベース部12aは、半導体素子11のコレクタ側の電極の役割を有すると共に放熱板としての役割を有している。特に、金属ベース部12aのうちの配線パターン12bの反対側面に直接的に半導体素子11を配置することにより、放熱板としてより高い効果を発揮する。なお、金属ベース部12aは、半導体素子11のコレクタ側の面全体から熱が伝達される。
一方、第2金属ベース基板13の金属ベース部13aの内側面のほぼ中央付近には、スペーサ14(放熱板)がはんだ2bを介して配置されている。さらに、スペーサ14のうちの金属ベース部13aの反対側面には、半導体素子11がはんだ2cを介して配置されている。具体的には、半導体素子11のエミッタ側の面がはんだ2cによりスペーサ14の第1面に接着されている。さらに、スペーサ14の第2面がはんだ2bにより金属ベース部13aの内側面に接着されている。ここで、スペーサ14は、銅からなり、略矩形形状に形成されている。具体的には、スペーサ14の第1面及び第2面が、半導体素子11のエミッタ側の面とほぼ同等の面積からなるように形成されている。
このように、半導体素子11のエミッタ側が、スペーサ14及びはんだ2b、2cにより第2金属ベース基板13の金属ベース部13aと電気的接続されている。さらに、半導体素子11がスペーサ14及びはんだ2b、2cにより第2金属ベース基板13の配線パターン13bに接着されることにより、半導体素子11と第2金属ベース基板13とが熱的に接続されている。なお、スペーサ14は、半導体素子11と第2金属ベース基板13とを電気的かつ熱的に接続する役割と共に、放熱板としての役割を有している。すなわち、半導体素子11により発生した熱をスペーサ自身からも14により外部に放熱している。また、第2金属ベース基板13の金属ベース部13aは、半導体素子11のエミッタ側の電極の役割を有すると共に放熱板としての役割を有している。特に、金属ベース部13aのうちの配線パターン13bの反対側面にスペーサ14を介して半導体素子11を配置することにより、放熱板としてより高い効果を発揮する。
コレクタ側電極端子15は、導電性金属材料からなり、図1の上方側に延びるように配置されている。具体的には、コレクタ側電極端子15の一端側(図1の下端側)が、第1金属ベース基板12の金属ベース部12aの内側面に接合されている。コレクタ側電極端子15の他端側(図1の上端側)が、第1金属ベース基板12及び第2金属ベース基板13の対向する領域から外側(図1の上側)に向かって突出されている。さらに、コレクタ側電極端子15の他端側には、他の電気的接続部材に連結可能な取付穴が形成されている。
エミッタ側電極端子16は、導電性金属材料からなり、図1の上方側に延びるように配置されている。具体的には、エミッタ側電極端子16は、コレクタ側電極端子15に対向して配置されている。そして、エミッタ側電極端子16の一端側(図1の下端側)が、第2金属ベース基板13の金属ベース部13aに接合されている。エミッタ側電極端子16の他端側(図1の上端側)が、第1金属ベース基板12及び第2金属ベース基板13の対向する領域から外側(図1の上側)に向かって突出されている。さらに、エミッタ側電極端子16の他端側には、他の電気的接続部材に連結可能な取付穴が形成されている。
ゲート側電極端子(第3端子)17は、導電性金属材料からなり、図1の下方側に延びるように配置されている。具体的には、ゲート側電極端子17の一端側(図1の上端側)が、第1金属ベース基板12及び第2金属ベース基板13の対向する領域内であって、半導体素子11のゲートに近接した位置に配置されている。さらに、ゲート側電極端子17の一端側は、半導体素子11のゲート側にワイヤボンディング19により電気的接続されている。そして、ゲート側電極端子17の他端側(図1の下端側)が、第1金属ベース基板12及び第2金属ベース基板13の対向する領域から外側(図1の下側)に向かって突出されている。さらに、ゲート側電極端子17の他端側には、他の電気的接続部材に連結可能な取付穴が形成されている。なお、ゲート側電極端子17は、第1金属ベース基板12及び第2金属ベース基板13とは電気的に絶縁されている。
樹脂ケース18は、第1金属ベース基板12及び第2金属ベース基板13の上端側と、第1金属ベース基板12及び第2金属ベース基板13の下端側に配置されている。具体的には、樹脂ケース18のうちの上側部分は、第1金属ベース基板12の上端側と第2金属ベース基板13の上端側とを一体的に連結するようにされている。さらに、樹脂ケース18のうちの上側部分は、コレクタ側電極端子15及びエミッタ側電極端子16を固定している。そして、樹脂ケース18のうちの上側部分の上方側には、コレクタ側電極端子15及びエミッタ側電極端子16の他端側(図1の上端側)が突出している。さらに、樹脂ケース18のうちの上側部分は、第1金属ベース基板12の金属ベース部12aの上端面の全面及び第2金属ベース基板13の金属ベース部13aの上端面の全面を被覆している。すなわち、樹脂ケース18のうちの上側部分は、金属ベース部12a、13aの上端面側の絶縁部材としての効果を発揮している。
一方、樹脂ケース18のうちの下側部分は、第1金属ベース基板12の下端側と第2金属ベース基板13の下端側とを一体的に連結するようにされている。さらに、樹脂ケース18のうちの下側部分は、ゲート側電極端子17を固定している。そして、樹脂ケース18のうちの下側部分の下方側には、ゲート側電極端子17の他端側(図1の下端側)が突出している。さらに、樹脂ケース18のうちの下側部分は、第1金属ベース基板12の金属ベース部12aの下端面の全面及び第2金属ベース基板13の金属ベース部13aの下端面の全面を被覆している。すなわち、樹脂ケース18のうちの下側部分は、金属ベース部12a、13aの下端面側の絶縁部材としての効果を発揮している。
なお、樹脂ケース18の内部側領域20、すなわち、第1金属ベース基板12、第2金属ベース基板13、及び樹脂ケース18により挟まれた領域には、樹脂モールドまたは樹脂ポッティングがされている。
(3)第1の半導体装置1の変形態様
上述した第1の半導体装置1の第2金属ベース基板13は、金属ベース部13a及び絶縁層13cを介して配置された配線パターン13bとを有するようにしたが、これに限られるものではない。そこで、第1の半導体装置1の変形態様について図2を参照して説明する。図2は、第1の半導体装置1の変形態様の正面図を示す図である。
図2に示すように、第2金属ベース基板13は、第1の半導体装置1の第2金属ベース基板13の金属ベース部13aに相当する部分のみからなる。すなわち、当該第1の半導体装置1の変形態様における第2金属ベース基板13は、第1の半導体装置1の第2金属ベース基板13の配線パターン13b及び絶縁層13cを有しない構成である。
(4)第2の半導体装置2
上述した第1の半導体装置1は、第1金属ベース基板12及び第2金属ベース基板13の何れもが、配線パターン12b、13bが外側を向くように配置されているが、これに限られるものではない。そこで、第2の半導体装置2について図3を参照して説明する。図3は、第2の半導体装置2の正面図を示す図である。ここで、第1の半導体装置1と同一構成については、同一符号を付して詳細な説明を省略する。なお、第2の半導体装置2は、第1の半導体装置1に対して、第2金属ベース基板23の配線パターン23bが内側を向くように配置されている点が相違する。以下、第1の半導体装置1との相違点についてのみ説明する。
図3に示すように、第2金属ベース基板23は、金属ベース部(第2金属ベース部)23aと配線パターン(第2配線パターン)23bとを有している。金属ベース部23aは、例えば銅からなり、略矩形形状に形成されている。配線パターン23bは、銅からなるパターンであって、金属ベース部23aの内側面に絶縁層を介して形成されている。さらに具体的には、配線パターン23bは、金属ベース部23aの周縁側を除く部分に形成されている。そして、この配線パターン23bは、適宜必要に応じて配線回路を構成するようにされている。
そして、配線パターン23bのほぼ中央付近には、半導体素子11のエミッタ側がスペーサ14及びはんだ2b、2cを介して接着されている。すなわち、配線パターン23bは、半導体素子11のエミッタ側に電気的接続されている。さらに、配線パターン23bには、エミッタ側電極端子16が接合されている。さらに、第2金属ベース基板23は、半導体素子11及びスペーサ14に熱的に接続されている。
(5)第3の半導体装置3
次に、第3の半導体装置3について図4及び図5を参照して説明する。図4は、第3の半導体装置3の正面図である。図5は、第3の半導体装置3の側面図である。なお、第3の半導体装置3は、第1の半導体装置1に対して、第2金属ベース基板33の配線パターン33bが内側を向くように配置されると共に金属ベース部33aに冷媒流通孔331が形成されている点が主として相違する。ここで、第1の半導体装置1と同一構成については、同一符号を付して詳細な説明を省略する。以下、第1の半導体装置1との相違点についてのみ説明する。
図4及び図5に示すように、第2金属ベース基板33は、金属ベース部33aと配線パターン33bとを有している。金属ベース部33aは、例えば銅からなり、略矩形形状に形成されている。さらに、この金属ベース部33aには、扁平方向、すなわち金属ベース部33aの面の法線方向に垂直の方向に冷媒流通孔331が2カ所形成されている。この冷媒流通孔331は、円形状または扁平形状に形成されている。さらに具体的には、冷媒流通孔331は、金属ベース部33aのほぼ中央付近から両端側(図4の上下端側)に向けて同一距離付近に略平行に形成されている。この冷媒流通孔331は、冷却水などの冷媒を流通させることが可能な孔である。つまり、冷媒流通孔331に冷媒を流通させることにより、金属ベース部33aを冷却している。さらには、冷媒流通孔331に冷媒を流通させた場合には、金属ベース部33aのほぼ中央付近が最もよく冷却される。
配線パターン33bは、銅からなるパターンであって、金属ベース部33aの内側面に絶縁層を介して形成されている。さらに具体的には、配線パターン33bは、金属ベース部33aの内側面のうち周縁側を除く部分に形成されている。この配線パターン33bは、適宜必要に応じて配線回路を構成するようにされている。そして、配線パターン33bのほぼ中央付近には、半導体素子11のエミッタ側がスペーサ14及びはんだ2b、2cを介して接着されている。すなわち、配線パターン33bは、半導体素子11のエミッタ側に電気的接続されている。さらに、配線パターン33bには、エミッタ側電極端子16が接合されている。
さらに、第3の半導体装置3は、冷媒流通管21を有している。冷媒流通管21は、第2金属ベース基板33の金属ベース部33aに形成された冷媒流通孔331に嵌合させている。つまり、冷媒流通管21は、冷媒流通孔331の形状に合わせて円筒状又は扁平筒状などに形成されている。そして、冷媒流通管21は、図5に示すように、冷媒流通孔331の両端側から突出するように配置されている。なお、冷媒流通管21は、例えば銅製からなる。これにより、第3の半導体装置3へ冷却水を流通させるための冷却管に連結が容易となる。さらに、冷媒流通管21を用いることにより、冷媒による金属ベース部33aの腐食などを防止することもできる。
(6)その他
なお、上述した金属ベース部12a、13aの材料は銅に限られることなく、銅モリブデン合金、インバー、アルミニウム、アルミニウムと炭化ケイ素(SiC)を主成分とする複合材、アルミニウムとカーボンの複合材などを用いることもできる。さらに、銅−インバー−銅からなる3層のクラッド材や、銅−銅モリブデン合金−銅からなる3層のクラッド材などを用いても良い。特に、例えばインバーを用いたクラッド材などは線膨張係数が小さいので、半導体素子との線膨張係数差を小さくすることができる。その結果、はんだが受ける温度ストレスを低減することができる。
また、上述した金属ベース基板12、13、23、33の配線パターン12b、13b、23b、33bは、銅に限られることなく、アルミニウム等を用いてもよい。ただし、配線パターンにアルミニウムを用いる場合には、はんだとの接合性を得るために、ニッケルメッキなどの表面処理がなされる。
また、上述したスペーサ14は銅に限られることなく、上述したような金属ベース部12a等に用いる材料をスペーサ14に用いることもできる。ただし、スペーサ14にアルミニウムを用いる場合には、はんだとの接合性を得るために、ニッケルメッキなどの表面処理がなされる。
また、第3の半導体装置3における冷媒流通孔331は、金属ベース部33aに1つ形成するようにしてもよいし、3以上形成するようにしてもよい。また、上記実施形態においては、半導体素子11としてIGBTを1つとしたが、複数の半導体素子が一対の金属ベース基板に挟み込まれるようにしてもよい。この場合、それぞれの半導体素子の厚みが異なる場合には、スペーサ14により厚み調整をすることができる。
第1の半導体装置1の正面図を示す図である。 第1の半導体装置1の変形態様の正面図を示す図である。 第2の半導体装置2の正面図を示す図である。 第3の半導体装置3の正面図を示す図である。 第3の半導体装置3の側面図を示す図である。
符号の説明
1:第1の半導体装置、 2:第2の半導体装置、 3:第3の半導体装置、 11:半導体素子、 12:第1金属ベース基板、 13、23、33:第2金属ベース基板、 12a、13a:金属ベース部(第1金属ベース部)、 23a、33a:金属ベース部(第2金属ベース部)、 12b、13b:配線パターン(第1配線パターン)、 23b、33b:配線パターン(第2配線パターン)、 14:スペーサ(放熱板)、 15:コレクタ側電極端子、 16:エミッタ側電極端子、 17:ゲート側電極端子(第3端子)、 18:樹脂ケース、 331:冷媒流通孔

Claims (8)

  1. 少なくとも1以上の半導体素子と、
    少なくとも1以上の放熱板と、
    略平行に対向して配置されると共に内側に前記半導体素子及び前記放熱板を配置し前記半導体素子及び前記放熱板に熱的に接続されている一対の金属ベース基板と、
    を備える半導体装置において、
    少なくとも一方の前記金属ベース基板は、
    第1金属ベース部と、
    該金属ベース部の外側面に絶縁層を介して形成された第1配線パターンと、
    を有することを特徴とする半導体装置。
  2. 前記放熱板は、前記半導体素子の第1面側に配置され、
    少なくとも前記半導体素子の第2面側に配置される前記金属ベース基板は、
    内側面に前記半導体素子を配置し前記半導体素子の前記第2面側に電気的接続される前記第1金属ベース部と、
    前記第1配線パターンと、
    を有することを特徴とする半導体装置。
  3. 前記半導体素子の前記第1面側に配置される前記金属ベース基板は、
    第2金属ベース部と、
    該第2金属ベース部の内側面に絶縁層を介して形成され前記放熱板に電気的接続される第2配線パターンと、
    を有することを特徴とする請求項2記載の半導体装置。
  4. さらに、前記半導体素子の前記第1面側に電気的接続されると共に前記放熱板及び前記金属ベース基板に対して絶縁された第3端子を備えることを特徴とする請求項2又は3に記載の半導体装置。
  5. 前記半導体素子の前記第2面側は、前記第1面側より熱伝導面積が広い面であることを特徴とする請求項2〜4の何れか一項に記載の半導体装置。
  6. 前記第1金属ベース部及び/又は前記第2金属ベース部は、銅、アルミニウム、インバー、銅モリブデン合金、アルミニウム及び炭化ケイ素を主成分とする複合材、アルミニウム及びカーボンの複合材の何れかからなることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
  7. 前記第1金属ベース部及び/又は前記第2金属ベース部は、銅、アルミニウム、インバー、銅モリブデン合金の群から選択された2以上の何れかを組み合わせたクラッド材からなることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
  8. 少なくとも一方の前記金属ベース基板は、冷媒が流通可能な冷媒流通孔が形成されることを特徴とする請求項1〜7の何れか一項に記載の半導体装置。
JP2004244241A 2004-08-24 2004-08-24 半導体装置 Pending JP2006066465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004244241A JP2006066465A (ja) 2004-08-24 2004-08-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004244241A JP2006066465A (ja) 2004-08-24 2004-08-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2006066465A true JP2006066465A (ja) 2006-03-09

Family

ID=36112702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244241A Pending JP2006066465A (ja) 2004-08-24 2004-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2006066465A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140877A (ja) * 2006-11-30 2008-06-19 Tecnisco Ltd 複合材ヒートシンクとその製造方法
JP2008166680A (ja) * 2006-12-05 2008-07-17 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
WO2009031638A1 (ja) * 2007-09-06 2009-03-12 Mitsubishi Heavy Industries, Ltd. インバータ一体型電動圧縮機
JP2010118533A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851169A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 半導体装置
JPH09260557A (ja) * 1996-03-19 1997-10-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001308237A (ja) * 2000-04-19 2001-11-02 Denso Corp 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置
JP2002095267A (ja) * 2000-09-08 2002-03-29 Toshiba Corp インバータ装置
JP2002164484A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd パワー回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851169A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 半導体装置
JPH09260557A (ja) * 1996-03-19 1997-10-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001308237A (ja) * 2000-04-19 2001-11-02 Denso Corp 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置
JP2002095267A (ja) * 2000-09-08 2002-03-29 Toshiba Corp インバータ装置
JP2002164484A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd パワー回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140877A (ja) * 2006-11-30 2008-06-19 Tecnisco Ltd 複合材ヒートシンクとその製造方法
JP2008166680A (ja) * 2006-12-05 2008-07-17 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
WO2009031638A1 (ja) * 2007-09-06 2009-03-12 Mitsubishi Heavy Industries, Ltd. インバータ一体型電動圧縮機
US8162627B2 (en) 2007-09-06 2012-04-24 Mitsubishi Heavy Industries, Ltd. Integrated-inverter electric compressor
JP2010118533A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4832419B2 (ja) 半導体モジュール
KR100536115B1 (ko) 전력 반도체장치
JP4935220B2 (ja) パワーモジュール装置
JP2006303290A (ja) 半導体装置
WO2013088864A1 (ja) 半導体装置
EP2068362B1 (en) Semiconductor power module with flexible circuit leadframe
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP2006222461A (ja) 放熱構造体
JP2006332479A (ja) 電力半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JPWO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
JP2000156439A (ja) パワー半導体モジュール
JP2019134018A (ja) 半導体装置
JP2004221516A (ja) 半導体モジュールおよび半導体モジュール用リード
JP2006066464A (ja) 半導体装置
JP2006066465A (ja) 半導体装置
JP2002164485A (ja) 半導体モジュール
JP2019212809A (ja) 半導体装置
JP2010062491A (ja) 半導体装置および複合半導体装置
JP7196761B2 (ja) 半導体装置
JP2015069982A (ja) パワーモジュール
JP2007042827A (ja) パワー半導体装置
JP2018163932A (ja) パワーモジュール
JP7306294B2 (ja) 半導体モジュール
JP7088094B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090716