JP2004221516A - 半導体モジュールおよび半導体モジュール用リード - Google Patents

半導体モジュールおよび半導体モジュール用リード Download PDF

Info

Publication number
JP2004221516A
JP2004221516A JP2003105118A JP2003105118A JP2004221516A JP 2004221516 A JP2004221516 A JP 2004221516A JP 2003105118 A JP2003105118 A JP 2003105118A JP 2003105118 A JP2003105118 A JP 2003105118A JP 2004221516 A JP2004221516 A JP 2004221516A
Authority
JP
Japan
Prior art keywords
lead
electrode
semiconductor element
semiconductor module
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003105118A
Other languages
English (en)
Other versions
JP3956886B2 (ja
Inventor
Eiji Kono
栄次 河野
Daizo Kamiyama
大蔵 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2003105118A priority Critical patent/JP3956886B2/ja
Publication of JP2004221516A publication Critical patent/JP2004221516A/ja
Application granted granted Critical
Publication of JP3956886B2 publication Critical patent/JP3956886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性および電磁ノイズの遮蔽性に優れた半導体モジュールを提供する。
【解決手段】本発明の半導体モジュール（１００）は、第１電極（３１）と第２電極（３２）とを有する半導体素子（３０）と、この半導体素子を搭載する配線基板（２０）と、この配線基板と反対側にある第２電極と接合される遮蔽板６０と、この遮蔽板を放熱板（１０）に熱伝導可能に接続する熱伝導体（７０）とからなる。そして、半導体素子の発熱は、配線基板から放熱板へ直接的に流れるルートと、電磁ノイズを遮蔽する遮蔽板を迂回してその放熱板へ間接的に流れるルートとがある。こうして、電磁ノイズの遮蔽板を利用した半導体素子の効率的な放熱がなされる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子（パワーＭＯＳＦＥＴ、ＩＧＢＴ等）の放熱性向上とノイズ低減の両立を図った半導体モジュールに関するものである。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴやＩＧＢＴ等の半導体素子は、大電流を制御する素子であるため、発熱量が大きい。例えば、インバータ装置のインバータ回路等に使用される半導体モジュールの場合、半導体素子に数十〜数百Ａ程度の大電流が流れ、半導体素子は相当大きな発熱を伴う。しかも、半導体モジュールの小型化や高集積化が求められているところ、従来の構造では十分な放熱を確保することが困難となりつつある。
【０００３】
そこで半導体モジュールの十分な放熱性を確保するために、下記の特許文献１に開示された半導体モジュールでは、半導体素子の両電極面に配線基板を接合し両者を金属柱等からなる熱伝導体で熱的に接続し、半導体素子の発熱を両面から効率的に放熱できるようにしている。同様の構造は、下記の特許文献２にも記載されている。
【０００４】
次に、前述のパワーＭＯＳＦＥＴやＩＧＢＴ等のパワースイッチング素子は、高速でＯＮ／ＯＦＦを繰返すことから電圧変動に伴うノイズ（電磁ノイズ）を発生し得る。このようなノイズは、半導体モジュール自身やその周辺に設けられた電子機器の各種駆動回路や制御回路の誤作動を招き得る。そこで、このようなノイズを低減または遮蔽するべく、電磁波を吸収してその通過を妨げる金属板等からなる遮蔽板が配設される。
従来、このような半導体モジュールの放熱性向上とノイズ低減とは、別個に考えられてきたが、上記特許文献３にはそれらの両立を図る旨の提案がなされている。
【０００５】
【特許文献１】
特開平２００２−１６４４８５号公報
【特許文献２】
特開平１０−５６１３１号公報
【特許文献３】
特開平７−２１１８５７号公報
【０００６】
【発明が解決しようとする課題】
しかし、上記特許文献３に開示されているパワーモジュール（半導体モジュール）でも、ノイズ低減策と放熱性向上策は実質的に別扱いされており、ノイズ低減のために設けられる金属基板が放熱性の向上のために有効に利用されている訳ではない。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、半導体モジュールの小型化または低コスト化を図りつつ、放熱性向上とノイズ低減との両立を達成できる従来にはない半導体モジュールを提供することを目的とする。
【０００８】
また、このような半導体モジュールに限らず、半導体モジュールの設計自由度の拡大や低コスト化を図るのに好都合な半導体モジュール用リードを提供することを目的とする。
【０００９】
【課題を解決するための手段および発明の効果】
本発明者は、この課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、ノイズ低減のために設けられる遮蔽板に、半導体素子からの熱を吸熱、拡散させる機能をもたせることを思いつき、本発明を完成させるに至った。
【００１０】
（半導体モジュール）
すなわち、本発明の半導体モジュールは、平行な両主面上に第１電極と第２電極とをそれぞれ有し発熱源となる第１半導体素子と、第１配線パターンと第２配線パターンとを同一面側に有し該第１配線パターン上に該第１半導体素子の第１電極が接合される熱伝導性配線基板と、該第１半導体素子の第２電極と該熱伝導性配線基板の第２配線パターンまたは該熱伝導性配線基板上に配設された第２半導体素子の電極とを接続するリードと、該リードの該第２電極の反対面側に接合され該第１半導体素子の発熱を該リードを通じて吸熱すると共に該第１半導体素子の周囲に生じる電磁ノイズを低減または遮蔽する金属製の遮蔽板と、からなることを特徴とする。
【００１１】
先ず、本発明の半導体モジュールの場合、第１半導体素子の両主面にそれぞれ電極を備える。一方の第１電極は熱伝導性配線基板（以下、適宜、単に「配線基板」という。）に接合され、他方の第２電極はリードを介して同じ配線基板上の別の配線パターンまたはその上にある別の半導体素子の電極に接続される。
ここで配線に使用したリードが導電性に優れることは当然であるが、通常、熱伝導性にも優れる。このため、第１半導体素子の発熱はこのリードから第２配線パターンを経由して配線基板へ流れ込む。このリードの存在によって、第１半導体素子の発熱は従来よりも広い範囲へ拡散し、より効率的に放熱されていく。
なお、リードの材質は問わないが、銅等の金属からなる場合は導電性および熱伝導性に優れる。このリードを金属製の遮蔽板に接合するときは、熱伝導性に優れる絶縁シートや絶縁層（絶縁膜）を設けて、両者間の絶縁を確保する。
【００１２】
次に、本発明の半導体モジュールの場合、そのリードの他面（第２電極と反対側の面）側には、電磁ノイズ用の遮蔽板が接合されている。この遮蔽板は金属製であり熱伝導性にも優れる。従って、第１半導体素子の発熱は、リードを通じてこの遮蔽板へも放熱されることとなり、遮蔽板は、電磁ノイズ低減効果以外にも、その第１半導体素子の発熱を吸収するヒートシンクとしての機能をも果すこととなる。
【００１３】
半導体モジュールは、さらに、前記熱伝導性配線基板の第１配線パターンの反対面側に接合され前記第１半導体素子の発熱を該熱伝導性配線基板を通じて吸熱する金属製の放熱板と、該放熱板に前記遮蔽板を熱伝導可能に接続する金属製の熱伝導体とを備えるとより好適である。
【００１４】
放熱板を設けることで、第１半導体素子の熱が熱伝導性配線基板を通じて放熱板へ拡散して効率的に放熱される。しかもこの場合、遮蔽板と放熱板とは金属製の熱伝導体を介して熱的に接続されている。従って、遮蔽板で吸熱された第１半導体素子の熱は、熱伝導体を通じて放熱板へと流れ込む。そして、その熱は熱伝導体および放熱板で拡散、放熱する。
【００１５】
ここで、熱伝導体が放熱板に接続される部分は、第１半導体素子の存在によってその周囲に位置することとなる。このため、第２電極側から放熱される第１半導体素子の熱は、遮蔽板および熱伝導体を介して、第１半導体素子の外周囲にある放熱板の部分へと導かれる。一方、第１電極側から放熱される第１半導体素子の熱は、言うまでもなく、配線基板を通じて第１半導体素子の直下やその近傍に拡散し易く、その付近が高温となってその外周囲は比較的低温となる温度勾配をもち易い。本発明の半導体モジュールの場合、この比較的低温となり易い部分に熱伝導体を接続して、第１半導体素子の第２電極側から放熱される熱をその部分へ誘導している。この結果、放熱板に生じる温度勾配が小さくなり、放熱板全体がより有効に利用されて、第１半導体素子で生じた熱が、放熱板から従来よりも一層効率的に放熱されることとなった。
【００１６】
上述の説明は、熱伝導体の端部で、遮蔽板側が高温で放熱板側が低温となっている場合について説明したが、過渡期や半導体モジュールの構成によっては、温度勾配が逆転することも考えられる。その場合は、上記の遮蔽板と放熱板とを逆転して考えれば同様の結果となる。もっとも、半導体モジュールを一定時間使用して熱的に安定な状態になると、全体的な熱の収支がバランスして遮蔽板、熱伝導体および放熱板間の温度勾配はほとんどなくなると思われる。そして、いずれの場合であっても、第１半導体素子の熱は効率的に放熱されて、第１半導体素子は保証温度範囲内に維持される。
【００１７】
なお、熱伝導体は放熱板に直接接合等される方が熱抵抗低減の観点から好ましい。しかし、配線基板を挟持した状態で両者が接合されていても良い。配線基板は熱伝導性に優れるため大きな熱抵抗とならないからである。また、その配線基板へ一旦拡散された熱が結局は放熱板で拡散し放熱されるため、その挟持されている配線基板も熱伝導体の一部と考えれば、熱伝導体を放熱板に直接接合した場合と何ら変らないからである。
【００１８】
以上、半導体モジュールの放熱性について主に説明したが、本発明の第１半導体素子の周囲は金属製の遮蔽板の他、金属製の熱伝導体や放熱板で包囲されているため、ノイズ低減効果も高いことはいうまでもない。このように、本発明では、これらの放熱性向上に有効な部材がノイズ低減部材としても有効に活用されており、放熱性の向上とノイズ低減との両立が達成されている。
このノイズ低減に着目すれば、前記第１半導体素子および前記熱伝導性配線基板は、前記放熱板と前記遮蔽板と前記熱伝導体とによって包囲された遮蔽空間内に収納されていると好適である。このように、ノイズ発生源となる第１半導体素子等を遮蔽空間内に閉じこめることで、外部へのノイズ漏出を抑制、防止できる。
【００１９】
もっとも第１半導体素子の各電極は、外部にある機器や電源の入出力端子と接続される必要がある。その際の配線構造を簡素化するために、例えば、本発明の半導体モジュールが前記遮蔽空間外に配設され前記第１配線パターンまたは前記第２配線パターンに配線接続される外部端子を備える場合、前記熱伝導体が該第１配線パターンまたは第２配線パターンから該外部端子へ至る配線の通路となる配線通路を内部に有すると好適である。この配線通路は、第１半導体素子の主電極用配線のみならず、制御電極用配線の通路として利用されても良い。
【００２０】
そして、第１半導体素子を駆動する駆動回路や前記半導体モジュールを制御する制御回路は、この遮蔽空間外に配設されると好適である。なお、ここでいう制御回路は、駆動回路と別個になっていても一体となっていても良い。また、遮蔽空間は密閉空間である方が好ましいがそうでなくても良い。制御回路等を遮蔽板に近接して設ければ十分な遮蔽効果が得られる。
【００２１】
本発明で、遮蔽板、熱伝導体および放熱板を金属製としたのは、安価で熱伝導性に優れ、電磁ノイズの遮蔽効果もあるからである。そのような効果をもつ限り、材質の詳細は問わない。代表的なものはアルミニウム（Ａｌ）やＡｌ合金等のＡｌを主成分としたＡｌ系材料であるが、その他、銅（Ｃｕ）を主成分としたＣｕ系材料でも、鉄（Ｆｅ）を主成分としたＦｅ系材料等でも良い。また、遮蔽板、熱伝導体および放熱板が同材質からなる必要はなく、それぞれの使用材料が異なっていても良い。さらに、半導体モジュールのハウジングやケーシングを金属製とする場合、前記遮蔽板、前記放熱板または前記熱伝導体をそのハウジングまたはケーシングで兼用させても良い。このようにハウジングやケーシングを有効活用することで、部品点数を増加させずに、半導体モジュールの小型化や低コスト化を図りつつ、第１半導体素子の放熱性を高めることができる。また、遮蔽板、放熱板または熱伝導体の形状は問題ではなく、放熱板等は適宜、表面積確保のためにフィン等を有していても良い。
【００２２】
また、板状のリードを使用して前述のような配線をした場合、従来のようなワイヤボンディングを行った場合に比べて、第１半導体素子の周辺を薄型化できる。さらに、パワー素子の配線をワイヤボンディングで行う場合、多数のワイヤを打つ必要があったが、板状のリードなら一つの電極に例えば、一つ設ければ良いだけであるため、配線に要する生産工数やコストの低減を図れる。
【００２３】
このようなリードが、例えば、第１半導体素子の第２電極に接合される塊状のヒートシンク部と、ヒートシンク部から延在し該ヒートシンク部よりも薄い板状リード部と、板状リード部に連なり該板状リード部を前記遮蔽板へ密着保持すると共に前記熱伝導性配線基板の第２配線パターンまたは前記第２半導体素子の電極に接合される脚部とを有すると一層好適である。
【００２４】
先ず、リードがヒートシンク部を備えることで、第１半導体素子の放熱性が向上する。そしてこのヒートシンク部は、第２配線パターンや第２半導体素子の電極と、板状リード部および脚部を介して電気的にも接続されている。
ここで、板状リード部に連なる脚部は、ヒートシンク部と第２配線パターンとの間の高さを調整する機能を有する。このため、板状リード部を遮蔽板へ密着保持し易くなり、その結果、板状リード部から遮蔽板への熱移動も容易となって、第１半導体素子の放熱性が向上する。
【００２５】
また、高さの異なる接合面をリードで接合する場合、寸法誤差等によって一方の接合部側が僅かな浮上がりを生じることも考えられる。しかし、本発明のリードは、ヒートシンク部等に比べて薄肉の撓み易い（つまり、低剛性の）板状リード部を有するため、この部分で多少の寸法誤差等は十分に吸収され得る。従って、リードの接合部に無理な力が作用して、接合後に剥離するといったこと等もない。
なお、本発明でいう第２半導体素子は、リードの接合される電極を有するものであれば、後述の第１半導体素子と同様、その種類等を問わない。従って、第１半導体素子と第２半導体素子が同一種のものであっても良い。また、言うまでもないが、この第２半導体素子は本発明の必須構成要素ではない。本発明では、リードの接合部が第２配線パターンの他、第２半導体素子の電極等であっても良いことを意味するに過ぎないからである。
【００２６】
（半導体モジュール用リード）
これまでは放熱性向上およびノイズ低減に有効な半導体モジュールについて説明してきたが、本発明はこれに限らない。つまり、本発明者は各種半導体モジュールの設計自由度、低コスト化、薄型化等を向上させるのに好適なリードをも開発している。従って、このリードは、上述の半導体モジュールに限らず、その他の半導体モジュールにも利用できるものである。
【００２７】
すなわち、本発明の半導体モジュール用リードは、平行な両主面上に第１電極と第２電極とをそれぞれ有し発熱源となる第１半導体素子と該第１半導体素子の第１電極が接合される第１配線パターンを有する熱伝導性配線基板とを備える半導体モジュールに利用され、該第１半導体素子の第２電極と該第２電極から離間して配設された連結部とを電気的に接続するリードであって、
前記リードは、前記第１半導体素子の第２電極に接合される塊状のヒートシンク部と、該ヒートシンク部から延在し該ヒートシンク部よりも薄い板状リード部と、該板状リード部に連なり該板状リード部を前記熱伝導性配線基板に平行に保持すると共に前記連結部に接合される脚部と、を有することを特徴とする。
【００２８】
本発明の場合、リードがヒートシンク部を備えることで、第１半導体素子の放熱性が向上する。このヒートシンク部は、板状リード部および脚部を介して連結部と電気的に接続されている。ここで、板状リード部に連なる脚部は、ヒートシンク部と連結部との間の高さを調整する機能を有する。そして、板状リード部を熱伝導性配線基板と平行に保持することも可能となる。こうすることで、この板状リード部に密着する上記遮蔽板や熱拡散板を設けたりすることが容易となる。
【００２９】
また、本発明のリードは、ヒートシンク部等に比べて薄肉の撓み易い（つまり、低剛性の）板状リード部を有するため、リードの接合部間の寸法誤差等を十分に吸収し得る。従って、リードの接合部に無理な力が作用して剥離するといったこと等もなく、信頼性の高いリードの接合が比較的容易に行える。
【００３０】
前記脚部の形態は、連結部の形態に応じて種々考えられる。例えば、配線基板の配線パターン等であれば、この脚部は、板状リード部の一部分を折り曲げた折曲部とすれば十分である。勿論、この脚部が、塊状のブロック部であっても良い。連結部が発熱体（パワー素子）の電極であるような場合、そのブロック部は、第１半導体素子のヒートシンク部と同様の機能を果すこととなる。
【００３１】
リードは、板状リード部がヒートシンク部の一方側へ延在してなり熱伝導性配線基板上または熱伝導性配線基板の外部に固定される第１固定部と、板状リード部がヒートシンク部の他方側へ延在してなり熱伝導性配線基板上または熱伝導性配線基板の外部に固定される第２固定部とを有すると好適である。
【００３２】
第１固定部と第２固定部とによって、周囲よりも高いヒートシンク部が両方向から確実に固定され、ヒートシンク部が傾くこと等もない。また、両側で固定するため、リードの接合強度も向上する。なお、これら第１固定部と第２固定部との少なくとも一方は、例えば、前記脚部によって構成される。
【００３３】
さらにヒートシンク部は、低膨張材を高熱伝導材中に内包した複合材からなると好適である。これにより、ヒートシンク部は、高熱伝導と低膨張とが両立され、放熱性が確保されるのみならず、熱膨張係数の小さな第２電極との間で生じ得る剥離等が確実に抑止される。
【００３４】
このような複合材の低膨張材は、例えば、インバー合金である。また、高熱伝導材は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）を主成分とする純金属または合金である。そして複合材は、例えば、両者のクラッド材（ＣＩＣ材）である。
【００３５】
リードの接合等される連結部は、例えば、熱伝導性配線基板の第１配線パターンと同一面側にある第２配線パターン、熱伝導性配線基板上に配設された第２半導体素子の電極または熱伝導性配線基板外にある外部電極等のいずれかである。本発明の場合、配線基板の第２配線パターンや第２半導体素子の電極が必ずしもリードの連結部である要はない。例えば、配線基板の領域外にある外部端子の外部電極等が連結部であっても良い。
【００３６】
この第２半導体素子は、前述のように、第１半導体素子と同一種であっても良いし、それ以外でも良い。また、必ずしも発熱素子である必要もない。もっとも、第１半導体素子がＩＧＢＴ等の発熱素子である場合に、それと共に使用される素子としてダイオードがある。この場合、例えば、ダイオードの第１電極は、前記熱伝導性配線基板の第２配線パターンに接合され、第１電極の反対面側に第１電極と平行して設けられたダイオードの第２電極は前記脚部に接合される。
【００３７】
上述のいずれの本発明の場合でも、発熱源となる第１半導体素子の種類、許容電流等は特に限定されない。例えば、スイッチングや増幅を行うＭＯＳＦＥＴやＩＧＢＴ等やダイオード等のパワー素子が代表的である。もっとも、上記リードに接合される電極は面積の大きな主電極であるほうが好ましい。面積が大きい分、抵抗が小さく、第１半導体素子の放熱性が優れるからである。勿論、リードの接合側面積と第２電極等の接合側面積とが一致している必要もない。
【００３８】
このような主電極には、エミッタ電極やコレクタ電極またはソース電極やドレイン電極等がある。本発明でいう「第１」、「第２」は便宜上の呼称であり、いずれの電極が配線基板側にきても遮蔽板側にきても良い。このような事情は第２半導体素子、さらには、熱伝導性配線基板の配線パターンについても同様である。また、第１配線パターンと第２配線パターンとを区別して説明したが、両者が実質的に同一の配線パターンとなる場合であっても良い。
【００３９】
但し、パワースイッチング素子の場合、ゲート電極のような制御電極を備える。この制御電極に流れる電流量は主電極に流れる電流量よりも遙かに小さいため、制御電極に至る配線は、板状等のリードを使用するまでもなく、従来のようなワイヤボンディングによって行っても良い。もっとも、このようなワイヤ配線を省略する場合、配線基板上に制御電極用の配線パターンを設けておき、主電極と共に制御電極も配線基板上に接合（表面実装、フェースダウン）するようにすると良い。これにより、生産工数の削減や構造の簡素化ができ、制御電極用にワイヤボンディング等を行う必要もないことから、半導体モジュールのさらなる薄型化や小型化を図れる。
【００４０】
熱伝導性配線基板は、熱伝導性に優れるものであれば、金属基板、セラミックス基板等、その種類は問わない。金属基板の場合、アルミベース基板等が代表的であり、金属製基板の表面に形成された絶縁層上に、各種配線パターンを構成する配線層が設けられている。セラミックス基板の場合、銅張りセラミックス基板等が代表的であり、炭化ケイ素や窒化アルミニウム等の熱伝導性に優れるセラミックス製基板の表面に、ＣｕやＡｌ等の配線層が設けられている。勿論、配線基板は、上記のものに限らず、金属およびセラミックス等の複合材料からなる基板でも良いし、金属およびインバー合金等の複合材料からなる基板でも良い。もっとも、金属基板が比較的安価であり、電磁ノイズの遮蔽効果も高い。
【００４１】
【発明の実施の形態】
以下に、本発明の半導体モジュールに係る実施形態を挙げて、より詳細に本発明を説明する。
（第１実施形態）
本発明に係る第１実施形態である半導体モジュール１００の要部断面図を図１に示す。この半導体モジュール１００は、三相誘導電動機（三相モータ）の駆動制御用のインバータ装置に使用されるものである。図１に示したものは、その一相分のモジュールである。
【００４２】
半導体モジュール１００は、Ａｌ／ＳｉＣ複合材製の放熱板１０と、放熱板１０上に接合された両面銅貼りセラミックス配線基板（熱伝導性配線基板）２０（以下、単に「配線基板２０」という。）と、配線基板２０上に接合された半導体素子３０（第１半導体素子）と、半導体素子３０上に接合されたリード４０と、リード４０上に接合された熱伝導性の絶縁シート５０と、絶縁シート５０上に接合されたアルミニウム板製の遮蔽板６０と、遮蔽板６０と放熱板１０との間に熱伝導可能に挟持された熱伝導体７０と、遮蔽板６０の上空に配設された制御回路８０と、制御回路８０を囲繞するケース９０と、ケース９０の外側上面に取付けられた外部端子９１、９２とからなる。
【００４３】
配線基板２０は、コア材であるＡｌＮからなるセラミックス基板２３と、セラミックス基板２３の下面に貼られた銅製の配線層２１と、セラミックス基板２３の上面に貼られた銅製の配線層２２とからなる。そして、配線層２１は放熱板１０の上面にはんだ接合されている。また、配線層２２には、第１配線パターン２２１と、第２配線パターン２２２とが形成されている。
【００４４】
半導体素子３０は、パワースイッチング素子であるＩＧＢＴであり、下面に主電極であるコレクタ電極３１を有し、上面に主電極であるエミッタ電極３２と制御電極であるゲート電極３３とを備える。コレクタ電極３１の全面は前述の第１配線パターン２２１にはんだ接合される。
【００４５】
リード４０は、銅製の薄板からなる板状リード部４０１と、この板状リード部４０１の一端に設けられた銅製の塊状であるヒートシンク部４０２と、板状リード部４０１の他端に設けられた脚部４０３とからなる。この脚部４０３は、板状リード部４０１の端部をプレスにより折曲成形した折曲部に相当するものである。
【００４６】
ヒートシンク部４０２は、板状リード部４０１に銅製のブロックをＡｇロー付けしたものである。勿論、銅塊をプレス型成形して両者を一体的に製造しても良い。
【００４７】
そして脚部４０３の下面は前記第２配線パターン２２２にはんだ接合され、ヒートシンク部４０２の下面は前記エミッタ電極３２の全面に接合されている。なお、ゲート電極３３は、ワイヤボンディングにより形成したワイヤ４３により段付き形状をした中間端子４５の上段に接続される。
【００４８】
リード４０の板状リード部４０１およびヒートシンク部４０２の上面は、脚部４０３によって高さ調整がされるため、熱伝導性に優れたシリコン製の絶縁シート５０を介在させて遮蔽板６０へ十分に密着接合される。また、板状リード部４０１は可撓性に富むため、各部の寸法誤差を吸収してヒートシンク部４０２と脚部４０３との接合部に無理な力を作用させず、その部分の剥離等を十分に抑止する。
【００４９】
絶縁シート５０の両面にはシリコングリースが塗布されており、このシリコングリースによって、リード４０および遮蔽板６０は絶縁シート５０と密着している。
【００５０】
熱伝導体７０は、配線基板２０および半導体素子３０の外周囲に配設され、両端を遮蔽板６０と放熱板１０とに接合されたアルミニウム製の金属柱７１、７２からなる。
【００５１】
制御回路８０は、インテリジェントタイプの半導体モジュール１００を制御する主要部であり、支持脚８１、８２により支持されて遮蔽板６０の上面に浮いた状態で載置されている。この制御回路８０の周囲は、長方形の蓋状をしたアルミニウム製のケース９０により囲繞され、密閉されている。
【００５２】
ケース９０の外側上面に取付けられた外部端子９１、９２は、それぞれ、電源および三相モータに接続される入出力端子である。そして、外部端子９１は配線４１およびワイヤ４１１により配線基板２０上の第１配線パターン２２１と接続され、外部端子９２は配線４２およびワイヤ４２１により配線基板２０上の第２配線パターン２２２と接続される。このとき配線４１、４２は、それぞれ、金属柱７１、７２の内部に設けた配線通路７１１、７２１と、ケース９０に設けた配線通路９３、９４を通る。また、ワイヤ４１１、４２１は、段付き形状をした中間端子４５、４６の下段にそれぞれ接続されている。なお、ゲート電極３３とワイヤ４３によって配線された中間端子４５は、さらに、支持脚８１の内部を通る配線によって、制御回路８０内に組込まれた半導体素子３０の駆動回路と接続されている。
【００５３】
次に、この半導体モジュール１００の放熱性および電磁ノイズの遮蔽性について説明する。
半導体素子３０は、使用により発熱する。本実施形態の半導体モジュール１００の場合、この熱は、先ず、コレクタ電極３１から第１配線パターン２２１、セラミックス基板２３、配線層２１を経て、放熱板１０へと流れる。この熱は、主に、放熱板１０の内で、半導体素子３０の下方に位置する領域およびその周辺領域へ拡散し、その領域の下面から主に放熱される。
【００５４】
これと並行して、エミッタ電極３２からも半導体素子３０の発熱がリード４０を介して第２配線パターン２２２および遮蔽板６０へと伝達、拡散される。ここで、第２配線パターン２２２へ伝達された熱は、セラミックス基板２３、配線層２１を経て、放熱板１０へと流れ、前述した場合と同様に、第２配線パターン２２２の下方にある放熱板１０の領域で拡散し、その領域下面から主に放熱される。
【００５５】
また、リード４０から遮蔽板６０へ伝達、拡散された熱は、熱伝導体７０へと流れ込み、そこからさらに放熱板１０へと流れる。そして、その熱は、熱伝導体７０と接合される放熱板１０の領域周辺で拡散し、その領域下面から放熱される。
【００５６】
このように、本実施形態の半導体モジュール１００の場合は、半導体素子３０の発熱を３つのルートで、放熱板１０の異なる場所へ誘導し、放熱板１０のそれぞれの場所で拡散、放熱させている。勿論、半導体モジュール１００を長時間作動させて熱的にバランスした定常状態になると、放熱板１０の温度分布はほぼ均一になり、放熱板１０のほぼ全下面から均一に放熱すると考えられる。いずれにしろ、本実施形態では、放熱板１０の多くの領域を有効に活用して放熱しているため、非常に放熱性に優れる。
【００５７】
ところで、本実施形態の半導体モジュール１００は、金属製の放熱板１０、遮蔽板６０および熱伝導体７０で囲まれた遮蔽空間Ｓに、半導体素子３０を収納している。このため、この半導体素子３０から発生する電磁ノイズはそれらの金属体に吸収されて、外部への電磁ノイズの影響を有効に抑制する。また、半導体素子３０のスイッチングによって電磁ノイズを生じ易い配線４１、４２も金属製の熱伝導体７０およびケース９０内を通るため、これらによる電磁ノイズの影響はほとんどない。特に、制御回路８０は、周囲を金属製のケース９０によって完全に囲繞されているので、電磁ノイズによって誤動作を起すことはない。
【００５８】
以上のように、本実施形態の半導体モジュール１００では、簡素な構造としつつも、優れた放熱性と電磁ノイズの遮蔽性とが担保されている。また、リード４０を使用したことで、半導体モジュール１００の低コスト化が可能となった。なお、リード４０はヒートシンク部４０２を備えることにより、それを単純な板状のリードとした場合よりも半導体素子３０の発熱を効率よく吸熱、拡散または放熱できる。
上記実施形態では、ゲート電極３３と中間端子４５とをワイヤボンディングにより形成したワイヤ４３で接続したが、半導体素子３０の上下面を反転させ、ゲート電極３３とエミッタ電極３２とを配線基板２０の配線層２２上に接合するようにしても良い。これにより、ワイヤ４３の高さを低くできる。
【００５９】
放熱板１０と熱伝導体７０とケース９０とはそれぞれ別体としたが、これらの２種以上を一体化しても良い。さらには、それら全体で半導体モジュールのハウジングが構成されるようにしても良い。また、熱伝導体７０は半導体モジュール１００のハウジング中に設けた仕切や隔壁等であっても良い。
【００６０】
上記放熱板１０は、上記Ａｌ／ＳｉＣ複合材製の他、アルミニウム製、アルミニウム合金製、銅製、銅合金製、銅−モリブデン合金製等いずれでも良い。
上記配線基板２０の両面は、アルミニウム（またはその合金）貼りの他、銅製、銅合金製、銅−モリブデン合金製等を貼ったものでも良い。なお、上記配線基板２０は、両面がアルミニウム貼りであるため、そのはんだ付け性を確保するために、その表面にはニッケルめっきを施してある。それが銅貼りのときはその必要ない。もっとも銅貼りであっても腐食防止のため表面にめっきを施しても良い。また、配線基板２０の中央にあるセラミックスは、Ａｌ２Ｏ３、ＳｉＮ等でも良い。
【００６１】
上記リード４０は、全体を銅製とする他、インバー合金（Ｆｅ−Ｎｉ合金）等の低膨張材料をその中間層または内部に有する複合材料製としても良い。その複合材は、例えば、ＣＩＣ材等である。このような材料を使用すると、リード４０の熱膨張量が抑制され、それに接合される半導体素子３０の電極（エミッタ電極３２）との間で剥離等が生じ難くなり、半導体モジュール１００の信頼性が向上する。特に、ヒートシンク部４０２を板状リード部４０１にロー付けする場合、ヒートシンク部４０２に高熱伝導で熱膨張係数の小さい上記ＣＩＣ材を使用するとより好ましい。
【００６２】
もっとも、ヒートシンク部４０２での熱伝導性をも確保する観点から、上記ＣＩＣ材は、銅材がインバー材を内部中央に包込む形態のものであるとより好ましい。両面の銅材がインバー材によって完全に隔離されてしまうと熱伝達性が低下するのに対し、中央のインバー材の外周端面も銅材で囲繞等すると、高熱伝導材である銅材によって放熱通路が確保されるからである。
【００６３】
なお、ＣＩＣ材とは、中央にインバー合金層、その両側を銅層とした３層構造のクラッド材である。このようなインバー合金には、強磁性インバー合金、Ｆｅ基アモルファスインバー合金、Ｃｒ系反強磁性インバー合金等種々のものがある。一例を挙げると、Ｆｅ−３６％Ｎｉ、Ｆｅ−３１％Ｎｉ−５％Ｃｏ（単位は質量％）等の強磁性インバー合金が有名である。
【００６４】
（第２実施形態）
本発明に係る第２実施形態である半導体モジュール２００の要部断面図を図２に示す。半導体モジュール１００と同じ部材には同じ符合を付して示してある。
この半導体モジュール２００は、半導体モジュール１００から放熱板１０を省略したものである。これに伴い、配線基板２０、遮蔽板６０および金属柱７１、７２をそれぞれ配線基板２０’、遮蔽板６０’および金属柱７１’、７２’とした。その他は、半導体モジュール１００の場合と実質的に同様である。
【００６５】
具体的に説明すると、配線基板２０’は上面側に第３配線パターン２２３１、２２３２を別途有し、それらの上面に金属柱７１’、７２’の下部突起７１３、７２３がそれぞれ熱的に接合される。従って、本実施形態の場合、遮蔽板６０’の熱は、金属柱７１’、７２’を介して配線基板２０’へ伝達されて、その配線基板２０’に拡散され、そこで放熱されることとなる。
なお、本実施形態の場合でも、遮蔽板６０’、金属柱７１’、７２’および配線基板２０’によって形成される空間を遮蔽空間と考えることもできる。
【００６６】
（第３実施形態）
本発明に係る第３実施形態である半導体モジュール３００の要部断面図を図３に示す。第１実施形態の半導体モジュール１００と同様の部材には同じ符合を付し、その部分の説明は省略する。また、図３には本実施形態の特徴部分のみを示し、その他は省略したものである。
【００６７】
本実施形態は、第１実施形態のリード４０の形態を変更したものである。
このリード４０は、板状リード部４０１、ヒートシンク部４０２、脚部４０３に加えて、その脚部４０３からさらに延在した第２板状リード部４０４およびその端部を折曲げ形成した第２脚部４０５からなる。このため、第２脚部４０５はＬ字型であるが、脚部４０３は凹型となっている。
【００６８】
また、第１配線パターン２２１上には、半導体素子３０と、第２半導体素子であるダイオード３５とが並列に配置され接合されている。そして、半導体素子３０のエミッタ電極３２はヒートシンク部４０２に、脚部４０３はダイオード３５の電極３５１に、第２脚部４０５は第２配線パターン２２２にそれぞれ接合されている。
【００６９】
ここで、半導体素子３０とダイオード３５とは高さ（厚さ）が異なり、それらと第２配線パターン２２２とも高さが異なる。本実施形態では、このような高低差が脚部４０３および第２脚部４０５によって吸収、調整され、板状リード部４０１および第２板状リード部４０４の上面が配線基板２０に平行とされる。その結果、板状リード部４０１および第２板状リード部４０４は、絶縁シート５０を介して遮蔽板６０に密着し、リード４０から遮蔽板６０への放熱性が確保される。
【００７０】
（第４実施形態）
本発明に係る第４実施形態である半導体モジュール４００の要部断面図を図４に示す。第１実施形態の半導体モジュール１００と同様の部材には同じ符合を付し、その部分の説明は省略する。また、図４は本実施形態の特徴部分のみを示し、その他は省略したものである。
【００７１】
本実施形態は、第３実施形態のリード４０の形態を一部変更したものである。すなわち、脚部４０３を板状リード部４０１の折曲部からブロック部に変更したものである。このブロック部はヒートシンク部４０２と同様に、塊状の銅材またはＣＩＣ材を板状リード部４０１にロー付けしたものである。このブロック部も、ヒートシンク部４０２と同様に、ダイオード３５の熱拡散性または放熱性を向上させる。
【００７２】
（第５実施形態）
本発明に係る第５実施形態である半導体モジュール５００の要部断面図を図５に示す。第１実施形態の半導体モジュール１００と同様の部材には同じ符合を付し、その部分の説明は省略する。また、図５は本実施形態の特徴部分のみを示し、その他は省略したものである。
【００７３】
本実施形態は、第３実施形態の半導体素子３０を上下反対にして、第１配線パターン２２１に接合したもの、つまりフェースダウンしたものである。これにより、ワイヤ４３等の高さをより低く抑えることができる。
【００７４】
なお、図５では、半導体素子３０をフェースダウンしたことに併せて、ダイオード３５の上下も反対にして配線基板２０に取付けてある。このため、脚部４０３はダイオード３５の電極３５２と接合されている。また、半導体素子３０のエミッタ電極３２が接合された配線基板２０の第１配線パターン２２１と中間端子４５とは、ワイヤボンディングにより形成された図示しないワイヤで接続されている。ちなみに、本実施形態の場合、配線基板２０の上側にある第１配線パターン２２１および第２配線パターン２２２と、第３実施形態の第１配線パターン２２１および第２配線パターン２２２とは、具体的なパターン構成が異なる。しかし、本明細書では理解を容易とするために敢て同じ符合を付してある。
【００７５】
（第６実施形態）
本発明に係る第６実施形態である半導体モジュール６００の要部断面図を図６に示す。第１実施形態の半導体モジュール１００と同様の部材には同じ符合を付し、その部分の説明は省略する。また、図６は本実施形態の特徴部分のみを示し、その他は省略したものである。
【００７６】
本実施形態は、第４実施形態の半導体素子３０を上下反対にして、第１配線パターン２２１に接合したもの、つまりフェースダウンしたものである。この場合も同様に、ワイヤ４３等の高さをより低く抑えることができた。
【００７７】
なお、図６でも、半導体素子３０をフェースダウンしたことに併せて、ダイオード３５の上下も反対にして配線基板２０に取付けてある。このため、脚部４０３はダイオード３５の電極３５２と接合されている。また、半導体素子３０のエミッタ電極３２が接合された配線基板２０の第１配線パターン２２１と中間端子４５とは、ワイヤボンディングにより形成された図示しないワイヤで接続されている。ちなみに、本実施形態の場合、配線基板２０の上側にある第１配線パターン２２１および第２配線パターン２２２と、第４実施形態の第１配線パターン２２１および第２配線パターン２２２とは、具体的なパターン構成が異なる。しかし、本明細書では理解を容易とするために敢て同じ符合を付してある。
【００７８】
（第７実施形態）
本発明に係る第７実施形態である半導体モジュール７００の要部断面図を図７に示す。第１実施形態の半導体モジュール１００と同様の部材には同じ符合を付し、その部分の説明は省略する。また、図７は本実施形態の特徴部分のみを示し、その他は省略したものであり、同図（ａ）はその縦断面図であり、同図（ｂ）はその平面図である。
【００７９】
本実施形態は、第４実施形態のリード４０の形態を一部変更したものである。すなわち、ヒートシンク部４０２の他方側から第３板状リード部４０６を延在させ、その端部を折曲げて第３脚部４０７としたものである。この第３脚部４０７は、図７（ｂ）からも明らかなように、固定片４０７１、４０７２からなり、それぞれが配線基板２０上の第３配線パターン２２３１、２２３２に接合される。本実施形態の場合、第２脚部４０５および第３脚部４０７によってヒートシンク部４０２等が両側から固定される。このため、リード４０は傾き等なく、安定して配線基板２０に固定される。ここでいう第２脚部４０５および第３脚部４０７はそれぞれ本発明でいう第１固定部および第２固定部に相当する。
【００８０】
図７（ｂ）からも解るように、半導体素子３０のゲート電極３３側には、ワイヤ４３１、４３２、４３３が打たれており、それぞれのワイヤの端部は配線基板２０上の配線パターン２２４１、２２４２、２２４３に接合されている。これらのワイヤの打たれている電極の一つは制御電極であるゲートであり、もう一つは半導体素子３０の温度を検出する温度センスであり、残り一つは半導体素子３０を流れる電流を検出する電流センスである。
【００８１】
脚部４０３、第２脚部４０５、第３脚部４０７が接合されるダイオード３５の電極３５１、第２配線パターン２２２、第３配線パターン２２３等が本発明でいう連結部に相当する。さらに、その連結部は、配線基板２０内に無い外部端子等であっても良い。
【００８２】
これまで図１に示した半導体モジュール１００に利用されるリード４０について説明したが、上記リード４０はそのような半導体モジュール１００に利用が限定されるものではない。つまり、遮蔽板６０や熱伝導体７０を備えないものであっても良い。
【００８３】
また、理解を容易にするために、リード４０によって接続される半導体素子の数が１個または２個の場合について上述してきたが、その半導体素子数は３以上であっても良い。また、半導体素子の数が２個以上の場合、接続形式は直列でも並列でも良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す断面図である。
【図２】本発明の第２実施形態を示す断面図である。
【図３】本発明の第３実施形態を示す断面図である。
【図４】本発明の第４実施形態を示す断面図である。
【図５】本発明の第５実施形態を示す断面図である。
【図６】本発明の第６実施形態を示す断面図である。
【図７】本発明の第７実施形態を示す図であり、同図（ａ）は縦断面図であり、同図（ｂ）は平面図である。
【符号の説明】
１０ 放熱板
２０ セラミックス配線基板（熱伝導性配線基板）
２２１ 第１配線パターン
２２２ 第２配線パターン
３０ 第１半導体素子
３１ コレクタ電極（第１電極）
３２ エミッタ電極（第２電極）
３３ ゲート電極（制御電極）
４０ リード
４０１ 板状リード部
４０２ ヒートシンク部
４０３ 脚部
５０ 絶縁シート
６０ 遮蔽板
７０ 熱伝導体
８０ 制御回路
９０ ケース
１００ 半導体モジュール
Ｓ 遮蔽空間

Claims (18)

  1. 平行な両主面上に第１電極と第２電極とをそれぞれ有し発熱源となる第１半導体素子と、
    第１配線パターンと第２配線パターンとを同一面側に有し該第１配線パターン上に該第１半導体素子の第１電極が接合される熱伝導性配線基板と、
    該第１半導体素子の第２電極と該熱伝導性配線基板の第２配線パターンまたは該熱伝導性配線基板上に配設された第２半導体素子の電極とを接続するリードと、
    該リードの該第２電極の反対面側に接合され該第１半導体素子の発熱を該リードを通じて吸熱すると共に該第１半導体素子の周囲に生じる電磁ノイズを低減または遮蔽する金属製の遮蔽板と、
    からなることを特徴とする半導体モジュール。
  2. さらに、前記熱伝導性配線基板の第１配線パターンの反対面側に接合され前記第１半導体素子の発熱を該熱伝導性配線基板を通じて吸熱する金属製の放熱板と、
    該放熱板に前記遮蔽板を熱伝導可能に接続する金属製の熱伝導体とを備えることを特徴とする請求項１記載の半導体モジュール。
  3. 前記第１半導体素子および前記熱伝導性配線基板は、前記放熱板と前記遮蔽板と前記熱伝導体とによって包囲された遮蔽空間内に収納されている請求項２に記載の半導体モジュール。
  4. さらに、該第１半導体素子を駆動する駆動回路を備え、
    該駆動回路は前記遮蔽空間外に配設される請求項３に記載の半導体モジュール。
  5. さらに、前記半導体モジュールを制御する制御回路を備え、
    該制御回路は前記遮蔽空間外に配設される請求項３または４に記載の半導体モジュール。
  6. さらに、前記遮蔽空間外に配設され前記第１配線パターンまたは前記第２配線パターンに配線接続される外部端子を備え、
    前記熱伝導体は、該第１配線パターンまたは第２配線パターンから該外部端子へ至る配線の通路となる配線通路を内部に有する請求項３に記載の半導体モジュール。
  7. 前記遮蔽板、前記放熱板または前記熱伝導体は、ハウジングまたはケーシングからなる請求項２または３に記載の半導体モジュール。
  8. 前記リードは、前記第１半導体素子の第２電極に接合される塊状のヒートシンク部と、
    該ヒートシンク部から延在し該ヒートシンク部よりも薄い板状リード部と、
    該板状リード部に連なり該板状リード部を前記遮蔽板へ密着保持すると共に前記熱伝導性配線基板の第２配線パターンまたは前記第２半導体素子の電極に接合される脚部と、
    を有する請求項１に記載の半導体モジュール。
  9. 平行な両主面上に第１電極と第２電極とをそれぞれ有し発熱源となる第１半導体素子と該第１半導体素子の第１電極が接合される第１配線パターンを有する熱伝導性配線基板とを備える半導体モジュールに利用され、該第１半導体素子の第２電極と該第２電極から離間して配設された連結部とを電気的に接続するリードであって、
    前記リードは、前記第１半導体素子の第２電極に接合される塊状のヒートシンク部と、
    該ヒートシンク部から延在し該ヒートシンク部よりも薄い板状リード部と、
    該板状リード部に連なり該板状リード部を前記熱伝導性配線基板に平行に保持すると共に前記連結部に接合される脚部と、
    を有することを特徴とする半導体モジュール用リード。
  10. 前記連結部は、前記熱伝導性配線基板の第１配線パターンと同一面側にある第２配線パターン、該熱伝導性配線基板上に配設された第２半導体素子の電極または該熱伝導性配線基板外にある外部電極のいずれかである請求項９に記載の半導体モジュール用リード。
  11. 前記脚部は、前記板状リード部の一部分を折り曲げた折曲部である請求項９に記載の半導体モジュール用リード。
  12. 前記脚部は、塊状のブロック部である請求項９に記載の半導体モジュール用リード。
  13. 前記リードは、前記板状リード部が前記ヒートシンク部の一方側へ延在してなり前記熱伝導性配線基板上または該熱伝導性配線基板の外部に固定される第１固定部と、
    該板状リード部が該ヒートシンク部の他方側へ延在してなり該熱伝導性配線基板上または該熱伝導性配線基板の外部に固定される第２固定部とを有する請求項９に記載の半導体モジュール用リード。
  14. 前記第１固定部と前記第２固定部との少なくとも一方が前記脚部を構成する請求項１３に記載の半導体モジュール用リード。
  15. 前記ヒートシンク部は、低膨張材を高熱伝導材中に内包した複合材からなる請求項９に記載の半導体モジュール用リード。
  16. 前記低膨張材は、インバー合金からなる請求項１５に記載の半導体モジュール用リード。
  17. 前記高熱伝導材は、銅（Ｃｕ）またはアルミニウム（Ａｌ）を主成分とする純金属または合金である請求項１５に記載の半導体モジュール用リード。
  18. 前記第２半導体素子はダイオードである請求項９に記載の半導体モジュール用リード。
JP2003105118A 2002-11-22 2003-04-09 半導体モジュールおよび半導体モジュール用リード Expired - Fee Related JP3956886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003105118A JP3956886B2 (ja) 2002-11-22 2003-04-09 半導体モジュールおよび半導体モジュール用リード

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002339905 2002-11-22
JP2003105118A JP3956886B2 (ja) 2002-11-22 2003-04-09 半導体モジュールおよび半導体モジュール用リード

Publications (2)

Publication Number Publication Date
JP2004221516A true JP2004221516A (ja) 2004-08-05
JP3956886B2 JP3956886B2 (ja) 2007-08-08

Family

ID=32910835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003105118A Expired - Fee Related JP3956886B2 (ja) 2002-11-22 2003-04-09 半導体モジュールおよび半導体モジュール用リード

Country Status (1)

Country Link
JP (1) JP3956886B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
WO2013058038A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2013239678A (ja) * 2012-05-17 2013-11-28 Denso Corp 配線部材、および、これを用いた半導体モジュール
CN104347602A (zh) * 2013-08-02 2015-02-11 株式会社电装 附接至热辐射构件的半导体器件
EP1921739A3 (en) * 2006-11-13 2016-03-16 Hitachi, Ltd. Power converter unit
CN109661723A (zh) * 2017-02-22 2019-04-19 Jmj韩国株式会社 具有双面散热结构的半导体封装
US10454385B2 (en) 2016-06-21 2019-10-22 Mitsubishi Electric Corporation Power conversion device
CN112514064A (zh) * 2018-07-31 2021-03-16 株式会社自动网络技术研究所 电路结构体
WO2022270161A1 (ja) * 2021-06-24 2022-12-29 株式会社日立パワーデバイス 半導体モジュール
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
EP1921739A3 (en) * 2006-11-13 2016-03-16 Hitachi, Ltd. Power converter unit
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
US8994164B2 (en) 2011-10-18 2015-03-31 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2013058038A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 半導体装置および半導体装置製造方法
JP2013239678A (ja) * 2012-05-17 2013-11-28 Denso Corp 配線部材、および、これを用いた半導体モジュール
US9123711B2 (en) 2012-05-17 2015-09-01 Denso Corporation Wiring member and semiconductor module having the same
CN103426852A (zh) * 2012-05-17 2013-12-04 株式会社电装 配线构件和具有其的半导体模块
CN103426852B (zh) * 2012-05-17 2017-04-12 株式会社电装 配线构件和具有其的半导体模块
CN104347602A (zh) * 2013-08-02 2015-02-11 株式会社电装 附接至热辐射构件的半导体器件
CN104347602B (zh) * 2013-08-02 2019-01-04 株式会社电装 附接至热辐射构件的半导体器件
US10454385B2 (en) 2016-06-21 2019-10-22 Mitsubishi Electric Corporation Power conversion device
CN109661723A (zh) * 2017-02-22 2019-04-19 Jmj韩国株式会社 具有双面散热结构的半导体封装
CN109661723B (zh) * 2017-02-22 2023-03-03 Jmj韩国株式会社 具有双面散热结构的半导体封装
CN112514064A (zh) * 2018-07-31 2021-03-16 株式会社自动网络技术研究所 电路结构体
CN112514064B (zh) * 2018-07-31 2024-09-24 株式会社自动网络技术研究所 电路结构体
WO2022270161A1 (ja) * 2021-06-24 2022-12-29 株式会社日立パワーデバイス 半導体モジュール
JP7551571B2 (ja) 2021-06-24 2024-09-17 ミネベアパワーデバイス株式会社 半導体モジュール
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP3956886B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP6065973B2 (ja) 半導体モジュール
JP4438489B2 (ja) 半導体装置
WO2014061211A1 (ja) 半導体装置
JP3804861B2 (ja) 電気装置および配線基板
JP5965687B2 (ja) パワー半導体モジュール
JP3956886B2 (ja) 半導体モジュールおよび半導体モジュール用リード
JPWO2017119226A1 (ja) パワー半導体装置
JP4803241B2 (ja) 半導体モジュール
JP5129472B2 (ja) 電力回路パッケージ及びその製作方法
JP2001308263A (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2003264265A (ja) 電力用半導体装置
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
WO2005119896A1 (ja) インバータ装置
JP2008028163A (ja) パワーモジュール装置
JP2022133480A (ja) 半導体装置
JP2002315358A (ja) インバータ装置
JP7237647B2 (ja) 回路基板および電子装置
JP2004063655A (ja) 放熱システム、放熱方法、熱緩衝部材、半導体モジュール、ヒートスプレッダおよび基板
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2009200258A (ja) 半導体モジュール
JP2009059821A (ja) 半導体装置
JP2002164485A (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
JP3855726B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070430

R151 Written notification of patent or utility model registration

Ref document number: 3956886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees