JP2006064395A - クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 - Google Patents
クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP2006064395A JP2006064395A JP2004243777A JP2004243777A JP2006064395A JP 2006064395 A JP2006064395 A JP 2006064395A JP 2004243777 A JP2004243777 A JP 2004243777A JP 2004243777 A JP2004243777 A JP 2004243777A JP 2006064395 A JP2006064395 A JP 2006064395A
- Authority
- JP
- Japan
- Prior art keywords
- critical path
- flop
- circuit
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】集積回路装置からクリティカルパスとなるクリティカルパス回路を検出し、入り口フィリップフロップと出口フィリップフロップをスキャンチェーンで接続し、前記出口フィリップフロップに、当該フィリップフロップの値を外部に出力するための出力回路を接続するステップと、スキャンイネーブル信号を第1の状態にしてスキャンイン入力を行い、スキャンチェーン回路の前記入り口フィリップフロップと前記出口フィリップフロップに所定の値を設定し、前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を、第1の状態から第2の状態に切り替え、前記出口フィリップフロップがクリティカルパス回路の出力を設定可能な状態にし、前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出する集積回路装置のクリティカルパステスト方法。
【選択図】 図3
Description
入り口と出口にフィリップフロップが接続され、クリティカルのパスの検査対象となるクリティカルパス回路を含む集積回路装置のクリティカルパステスト方法であって、
集積回路装置からクリティカルパスとなるクリティカルパス回路を検出するステップと、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップをスキャンチェーンで接続するステップと、
前記出口フィリップフロップに、当該フィリップフロップの値を外部に出力するための出力回路を接続するステップと、
スキャンイネーブル信号を第1の状態にしてスキャンイン入力を行い、スキャンチェーン回路の前記入り口フィリップフロップと前記出口フィリップフロップに所定の値を設定するステップと、
前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を、第1の状態から第2の状態に切り替え、前記出口フィリップフロップがクリティカルパス回路の出力を設定可能な状態にするステップと、
前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出するステップとを含むことを特徴とする。
前記所定の値として前記出口フィリップフロップに、前記入り口フィリップフロップの値に対応したクリティカルパス回路の出力値の反転値を設定することを特徴とする。
スキャンチェーン入力により前記入り口フィリップフロップに第1の値を設定して、クリティカルパス回路への入力が第1の値である場合のクリティカルパスの動作をテストするステップと、
スキャンチェーン入力により前記入り口フィリップフロップに第2の値を設定して、クリティカルパス回路への入力が第2の値である場合のクリティカルパスの動作をテストするステップとを含むことを特徴とする。
前記集積回路の動作周波数を変化させて、各動作周波数において出力回路の出力値が反転したか否かを検出し、検出結果に基づきクリティカルパスの最高動作周波数を検出することを特徴とする。
入り口と出口にフィリップフロップが接続され、クリティカルのパスのテスト回路内蔵の集積回路装置であって、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップを含むフィリップフロップがスキャンチェーンで接続されたスキャンチェーン回路と、
前記出口フィリップフロップの値を外部に出力する結果出力回路(マルティプレクサ)と、
を含み、
前記出口フィリップフロップは、クリティカルパス回路から出力されるデータ信号を第1の入力とし、前記入り口フィリップフロップの出力を第2の入力とし、スキャンイネーブル信号に基づき第1の入力と第2の入力を切り替えて受け付けることを特徴とする。
前記出口フィリップフロップは、スキャンイネーブル信号がスキャンイネーブルであることを示す第1の状態においては第2の入力を受け付け、スキャンイネーブル信号がスキャンイネーブルでないことを示す第2の状態においては第1の入力を受け付けるように構成されていることを特徴とする。
前記結果出力回路は、
出口フィリップフロップの出力と他の回路の出力に接続され、所定の制御信号に基づき出口フィリップフロップの出力と他の回路の出力を切り替えて外部端子に出力することを特徴とする。
上記のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータである。
上記記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
入り口と出口にフィリップフロップが接続され、クリティカルのパスの検査対象となるクリティカルパス回路を含む集積回路装置のクリティカルパステスト方式であって、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップはスキャンチェーンで接続され、
前記出口フィリップフロップは、当該フィリップフロップの値を外部に出力するための出力回路(マルチプレクサ)に接続され、
前記出口フィリップフロップには、スキャンイネーブル信号がスキャンイネーブルであることを示す第1の状態においては第2の入力が設定され、スキャンイネーブル信号がスキャンイネーブルでないことを示す第2の状態においては第1の入力が設定されるように構成され、
前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を第1の状態から第2の状態に切り替え、前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出することを特徴とする。
前記所定の値として前記出口フィリップフロップに、前記入り口フィリップフロップの値に対応したクリティカルパス回路の出力値の反転値を設定することを特徴とする集積回路装置のクリティカルパステスト方式である。
スキャンチェーン入力により前記入り口フィリップフロップに第1の値を設定して、クリティカルパス回路への入力が第1の値である場合のクリティカルパスをテストし、
スキャンチェーン入力により前記入り口フィリップフロップに第2の値を設定して、クリティカルパス回路への入力が第2の値である場合のクリティカルパスをテストすることを特徴とする。
前記集積回路の動作周波数を変化させて、各動作周波数において出力回路の出力値が反転したか否かを検出し、検出結果に基づきクリティカルパスの最高動作周波数を検出することを特徴とする。
入り口と出口にフィリップフロップが接続され、クリティカルのパスのテスト回路内蔵の集積回路装置の製造方法であって、
集積回路装置からクリティカルパスとなるクリティカルパス回路を検出するステップと、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップをスキャンチェーンで接続するステップと、
前記出口フィリップフロップを、当該フィリップフロップの値を外部に出力するための出力回路(マルチプレクサ)に接続するステップと、
前記出口フィリップフロップを、スキャンイネーブルであるか否かに基づいて入力をクリティカルパス回路の出力とスキャンイン入力を切り替えるように構成するステップと、
を含むことを特徴とする。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
動作周波数(あげる前の動作周波数)に基づき最高動作周波数を決定する。
図5は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
図6に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(またはASIC)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860を含む。
Claims (14)
- 入り口と出口にフィリップフロップが接続され、クリティカルのパスの検査対象となるクリティカルパス回路を含む集積回路装置のクリティカルパステスト方法であって、
集積回路装置からクリティカルパスとなるクリティカルパス回路を検出するステップと、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップをスキャンチェーンで接続するステップと、
前記出口フィリップフロップに、当該フィリップフロップの値を外部に出力するための出力回路を接続するステップと、
スキャンイネーブル信号を第1の状態にしてスキャンイン入力を行い、スキャンチェーン回路の前記入り口フィリップフロップと前記出口フィリップフロップに所定の値を設定するステップと、
前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を、第1の状態から第2の状態に切り替え、前記出口フィリップフロップがクリティカルパス回路の出力を設定可能な状態にするステップと、
前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出するステップとを含むことを特徴とする集積回路装置のクリティカルパステスト方法。 - 請求項1において、
前記所定の値として前記出口フィリップフロップに、前記入り口フィリップフロップの値に対応したクリティカルパス回路の出力値の反転値を設定することを特徴とする集積回路装置のクリティカルパステスト方法。 - 請求項1乃至2のいずれかにおいて、
スキャンチェーン入力により前記入り口フィリップフロップに第1の値を設定して、クリティカルパス回路への入力が第1の値である場合のクリティカルパスの動作をテストするステップと、
スキャンチェーン入力により前記入り口フィリップフロップに第2の値を設定して、クリティカルパス回路への入力が第2の値である場合のクリティカルパスの動作をテストするステップとを含むことを特徴とする集積回路装置のクリティカルパステスト方法。 - 請求項1乃至3のいずれかにおいて、
前記集積回路の動作周波数を変化させて、各動作周波数において出力回路の出力値が反転したか否かを検出し、検出結果に基づきクリティカルパスの最高動作周波数を検出することを特徴とする集積回路装置のクリティカルパステスト方法。 - 入り口と出口にフィリップフロップが接続され、クリティカルのパスのテスト回路内蔵の集積回路装置であって、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップを含むフィリップフロップがスキャンチェーンで接続されたスキャンチェーン回路と、
前記出口フィリップフロップの値を外部に出力する結果出力回路と、を含み、
前記出口フィリップフロップは、クリティカルパス回路から出力されるデータ信号を第1の入力とし、前記入り口フィリップフロップの出力を第2の入力とし、スキャンイネーブル信号に基づき第1の入力と第2の入力を切り替えて受け付けることを特徴とする集積回路装置。 - 請求項5において、
前記出口フィリップフロップは、スキャンイネーブル信号がスキャンイネーブルであることを示す第1の状態においては第2の入力を受け付け、スキャンイネーブル信号がスキャンイネーブルでないことを示す第2の状態においては第1の入力を受け付けるように構成されていることを特徴とする集積回路装置。 - 請求項5乃至6において、
前記結果出力回路は、
出口フィリップフロップの出力と他の回路の出力に接続され、所定の制御信号に基づき出口フィリップフロップの出力と他の回路の出力を切り替えて外部端子に出力することを特徴とする集積回路装置。 - 請求項5乃至7のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータ。
- 請求項8に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。 - 入り口と出口にフィリップフロップが接続され、クリティカルのパスの検査対象となるクリティカルパス回路を含む集積回路装置のクリティカルパステスト方式であって、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップはスキャンチェーンで接続され、
前記出口フィリップフロップは、当該フィリップフロップの値を外部に出力するための出力回路に接続され、
前記出口フィリップフロップには、スキャンイネーブル信号がスキャンイネーブルであることを示す第1の状態においては第2の入力が設定され、スキャンイネーブル信号がスキャンイネーブルでないことを示す第2の状態においては第1の入力が設定されるように構成され、
前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を第1の状態から第2の状態に切り替え、前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出することを特徴とする集積回路装置のクリティカルパステスト方式。 - 請求項10において、
前記所定の値として前記出口フィリップフロップに、前記入り口フィリップフロップの値に対応したクリティカルパス回路の出力値の反転値を設定することを特徴とする集積回路装置のクリティカルパステスト方式。 - 請求項10乃至11のいずれかにおいて、
スキャンチェーン入力により前記入り口フィリップフロップに第1の値を設定して、クリティカルパス回路への入力が第1の値である場合のクリティカルパスをテストし、
スキャンチェーン入力により前記入り口フィリップフロップに第2の値を設定して、クリティカルパス回路への入力が第2の値である場合のクリティカルパスをテストすることを特徴とする集積回路装置のクリティカルパステスト方式。 - 請求項10乃至12のいずれかにおいて、
前記集積回路の動作周波数を変化させて、各動作周波数において出力回路の出力値が反転したか否かを検出し、検出結果に基づきクリティカルパスの最高動作周波数を検出することを特徴とする集積回路装置のクリティカルパステスト方式。 - 入り口と出口にフィリップフロップが接続され、クリティカルのパスのテスト回路内蔵の集積回路装置の製造方法であって、
集積回路装置からクリティカルパスとなるクリティカルパス回路を検出するステップと、
前記クリティカルパス回路の入り口に接続された入り口フィリップフロップと前記クリティカルパス回路の出口に接続された出口フィリップフロップをスキャンチェーンで接続するステップと、
前記出口フィリップフロップを、当該フィリップフロップの値を外部に出力するための出力回路に接続するステップと、
前記出口フィリップフロップを、スキャンイネーブルであるか否かに基づいて入力をクリティカルパス回路の出力とスキャンイン入力を切り替えるように構成するステップと、
を含むことを特徴とする集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243777A JP2006064395A (ja) | 2004-08-24 | 2004-08-24 | クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243777A JP2006064395A (ja) | 2004-08-24 | 2004-08-24 | クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006064395A true JP2006064395A (ja) | 2006-03-09 |
Family
ID=36111022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243777A Withdrawn JP2006064395A (ja) | 2004-08-24 | 2004-08-24 | クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006064395A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102692595A (zh) * | 2011-03-25 | 2012-09-26 | Nxp股份有限公司 | 保护扫描链数据的电路 |
WO2016068385A1 (ko) * | 2014-10-29 | 2016-05-06 | (주) 이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
WO2016068573A1 (ko) * | 2014-10-29 | 2016-05-06 | (주)이노티오 | 칩 테스트 시간 최소화 방법 및 그 장치 |
KR20160051491A (ko) * | 2014-10-29 | 2016-05-11 | (주)이노티오 | 번인 테스트 시간 최소화 방법 및 그 장치 |
KR101618821B1 (ko) * | 2014-11-17 | 2016-05-18 | (주)이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
WO2017188749A1 (ko) * | 2016-04-28 | 2017-11-02 | ㈜이노티오 | Ic 칩 테스트 장치, ic 칩 테스트 방법, 및 ic 칩 테스트 시스템 |
JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクInnotio Inc. | Icチップテスト装置、icチップテスト方法、及びicチップテストシステム |
KR101848480B1 (ko) * | 2016-04-28 | 2018-04-13 | 주식회사 이노티오 | Ic 칩 테스트 장치, ic 칩 테스트 방법, 및 ic 칩 테스트 시스템 |
US9945904B1 (en) | 2015-10-27 | 2018-04-17 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
CN113916576A (zh) * | 2021-10-08 | 2022-01-11 | 无锡宇宁智能科技有限公司 | 测试设备及使用该设备测试无屏扫码机的测试方法 |
-
2004
- 2004-08-24 JP JP2004243777A patent/JP2006064395A/ja not_active Withdrawn
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9746519B2 (en) | 2011-03-25 | 2017-08-29 | Nxp B.V. | Circuit for securing scan chain data |
EP2506022A1 (en) * | 2011-03-25 | 2012-10-03 | Nxp B.V. | Circuit for securing scan chain data |
CN102692595B (zh) * | 2011-03-25 | 2014-10-15 | Nxp股份有限公司 | 保护扫描链数据的电路 |
CN102692595A (zh) * | 2011-03-25 | 2012-09-26 | Nxp股份有限公司 | 保护扫描链数据的电路 |
TWI629493B (zh) * | 2014-10-29 | 2018-07-11 | 南韓商因諾帝歐股份有限公司 | 積體電路晶片測試裝置,方法及系統 |
KR101923142B1 (ko) * | 2014-10-29 | 2018-11-28 | 주식회사 이노티오 | Ic 칩 테스트 장치, ic 칩 테스트 방법, 및 ic 칩 테스트 시스템 |
KR101618822B1 (ko) * | 2014-10-29 | 2016-05-18 | (주)이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
CN109061432B (zh) * | 2014-10-29 | 2020-09-04 | 因诺帝欧股份有限公司 | Ic芯片的测试装置、方法及系统和计算机可读记忆媒体 |
KR101649708B1 (ko) * | 2014-10-29 | 2016-08-23 | (주)이노티오 | 번인 테스트 시간 최소화 방법 및 그 장치 |
WO2016068573A1 (ko) * | 2014-10-29 | 2016-05-06 | (주)이노티오 | 칩 테스트 시간 최소화 방법 및 그 장치 |
CN109061432A (zh) * | 2014-10-29 | 2018-12-21 | 因诺帝欧股份有限公司 | Ic芯片的测试装置、方法及系统和计算机可读记忆媒体 |
KR20160051491A (ko) * | 2014-10-29 | 2016-05-11 | (주)이노티오 | 번인 테스트 시간 최소화 방법 및 그 장치 |
JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクInnotio Inc. | Icチップテスト装置、icチップテスト方法、及びicチップテストシステム |
WO2016068385A1 (ko) * | 2014-10-29 | 2016-05-06 | (주) 이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
KR101618821B1 (ko) * | 2014-11-17 | 2016-05-18 | (주)이노티오 | 스캔 테스트 시간 최소화 방법 및 그 장치 |
US9945904B1 (en) | 2015-10-27 | 2018-04-17 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
US10088520B1 (en) | 2015-10-27 | 2018-10-02 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
KR101848480B1 (ko) * | 2016-04-28 | 2018-04-13 | 주식회사 이노티오 | Ic 칩 테스트 장치, ic 칩 테스트 방법, 및 ic 칩 테스트 시스템 |
JP2017198675A (ja) * | 2016-04-28 | 2017-11-02 | イノチオ インクInnotio Inc. | Icチップテスト装置、icチップテスト方法、及びicチップテストシステム |
WO2017188749A1 (ko) * | 2016-04-28 | 2017-11-02 | ㈜이노티오 | Ic 칩 테스트 장치, ic 칩 테스트 방법, 및 ic 칩 테스트 시스템 |
US10228419B2 (en) | 2016-04-28 | 2019-03-12 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
CN113916576A (zh) * | 2021-10-08 | 2022-01-11 | 无锡宇宁智能科技有限公司 | 测试设备及使用该设备测试无屏扫码机的测试方法 |
CN113916576B (zh) * | 2021-10-08 | 2023-07-14 | 无锡宇宁智能科技有限公司 | 测试设备及使用该设备测试无屏扫码机的测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006064395A (ja) | クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 | |
JPH0815380A (ja) | 半導体集積回路装置 | |
US20080010541A1 (en) | Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument | |
US7706999B2 (en) | Circuit testing apparatus | |
JP2000258482A (ja) | 周波数検査装置 | |
JP4167217B2 (ja) | Lsi、lsi検査方法およびマルチチップモジュール | |
JP2008209201A (ja) | 電流測定方法及び半導体集積回路 | |
JP2003066123A (ja) | テスト方法およびテスト装置並びにテスト装置の構築方法 | |
US20100082283A1 (en) | Testing device for portable electronic devices | |
US20120120129A1 (en) | Display controller driver and method for testing the same | |
JP2006038678A (ja) | バーインテストシステム、バーインテスト方法 | |
US6469534B1 (en) | Semiconductor integrated circuit apparatus and electronic device | |
JP2007293542A (ja) | Fpgaの消費電流関係式導出方法およびプログラム、fpgaの消費電流関係式導出システムおよびfpgaの見積りツール精度評価プログラム | |
KR200234483Y1 (ko) | 회로기판상 전자부품측정장치 | |
JP3335968B2 (ja) | 半導体集積回路 | |
JP3267037B2 (ja) | Ic試験装置のデータ表示制御方法 | |
JP2002351692A (ja) | マイクロプロセッサの動作試験装置 | |
JPS62274220A (ja) | 計測機器 | |
JP2004040037A (ja) | 半導体集積回路の検査装置 | |
JP2002014140A (ja) | 動作周波数測定装置および画像形成装置 | |
JP5044323B2 (ja) | 半導体集積回路開発支援システム | |
JP5757550B2 (ja) | 半導体集積回路及びその遅延故障テスト方法 | |
JP2010043973A (ja) | 半導体試験装置 | |
JP2001221657A (ja) | 信号変換回路及び試験システム | |
JP2000266816A (ja) | 半導体装置の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091225 |