JP2006059996A - プリント配線板設計方法、プリント配線板、プリント回路板、プリント配線板の設計ツールおよび電子機器 - Google Patents

プリント配線板設計方法、プリント配線板、プリント回路板、プリント配線板の設計ツールおよび電子機器 Download PDF

Info

Publication number
JP2006059996A
JP2006059996A JP2004239822A JP2004239822A JP2006059996A JP 2006059996 A JP2006059996 A JP 2006059996A JP 2004239822 A JP2004239822 A JP 2004239822A JP 2004239822 A JP2004239822 A JP 2004239822A JP 2006059996 A JP2006059996 A JP 2006059996A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
board
pattern
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004239822A
Other languages
English (en)
Other versions
JP4709512B2 (ja
JP2006059996A5 (ja
Inventor
Daigo Suzuki
大悟 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004239822A priority Critical patent/JP4709512B2/ja
Publication of JP2006059996A publication Critical patent/JP2006059996A/ja
Publication of JP2006059996A5 publication Critical patent/JP2006059996A5/ja
Application granted granted Critical
Publication of JP4709512B2 publication Critical patent/JP4709512B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】プリント配線板に於いて、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置できるようにして、高密度の回路実装を可能にする。
【解決手段】プリント配線板10の板端10eの近傍に、回路部品15を実装するための一対のパッド12a,12bを形成する際に、一対のパッド12a,12bの板端側端部から板端10eまでの間をパターン禁止エリア13a,13bとする。これにより一対のパッド12a,12bの板端側端部から板端10eまでの間は、パターン形成およびソルダーレジスト11が禁止されることから、一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。
【選択図】 図1

Description

本発明は、高密度が要求される電子回路等に適用して好適なプリント配線板設計方法、プリント配線板、プリント回路板、プリント配線板の設計ツール、およびディスクドライブユニットを設けた電子機器に関する。
電子部品および電子機器の高機能化、小型化に伴い、機器内に実装される回路基板に対して、より高密度、小型化が要求されている。この種回路基板の実装回路密度を高めるためのプリント配線板のパターン形成技術として、例えばパターン間隔を狭めた際の半田ブリッジを防止する技術等、各種の基板技術が提案されている。
特開平9−307220号公報
プリント配線板設計に於ける制約上の問題点として、プリント配線板の板端付近に於けるパッドの配置位置の制約がある。プリント配線板の板端付近にパッドを配置する場合、配置したパッドが板端から近すぎるとソルダーレジストの形成が困難になる。このためソルダーレジストの形成が可能な領域が確保されることを条件にパッドの配置を許容していた。具体的には、ソルダーレジスト工程を経た基板をプリント配線板単体にカットした際のソルダーレジストの剥離に起因する回路短絡等の不具合が生じることのないよう、板端からパッドまでの距離およびソルダーレジストの最少幅に制約を設けていた。この制約が高密度実装のパターン形成を妨げる一要因となっていた。
本発明は上記実情に鑑みなされたもので、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置できるようにして、高密度の回路実装を可能にしたプリント配線板設計方法、プリント配線板、プリント回路板、プリント配線板の設計ツールおよび電子機器を提供することを目的とする。
本発明は、プリント配線板のパターンレイアウトを行うプリント配線板設計方法に於いて、前記プリント配線板に対してパターンの形成およびソルダーレジストを禁止するパターン禁止エリアを指定する手段と、前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段とを具備したことを特徴とする。
また本発明は、プリント配線板に於いて、前記プリント配線板の板端にパターン形成およびソルダーレジストを禁止する領域を設け、このパターン形成およびソルダーレジストを禁止する領域を介して、パッドを前記プリント配線板の板端近傍に設けたことを特徴とする。
また本発明は、プリント回路板に於いて、前記プリント回路板の板端にパターン形成およびソルダーレジストを禁止した領域を有して当該領域を介し前記板端の近傍に前記板端に沿って設けられた一対のパッドと、前記一対のパッドに実装された回路部品とを具備したことを特徴とする。
また本発明は、プリント配線板のパターンレイアウトを行う設計ツールであって、前記プリント配線板に対してパターン形成およびソルダーレジストを禁止するパターン禁止エリアを指定する手段と、前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段とを具備したことを特徴とする。
また本発明は、記録媒体を内蔵したディスクドライブユニットと、前記ディスクドライブユニットを動作制御する制御回路基板とを具備した電子機器であって、前記制御回路基板は、当該基板の板端にパターン形成およびソルダーレジストを禁止した領域を介在して前記板端の近傍に前記板端に沿って設けた一対のパッドと、前記一対のパッドに実装された回路部品とを具備することを特徴とする。
ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置した高密度の回路実装を可能にした。
本発明は、プリント配線板の板端近傍にパッドを置く際に、パッドの板端側をパターン禁止エリアとすることで、ソルダーレジストを形成しなくとも回路部品実装後に於ける回路短絡等の不具合を招くことなく、より板端の近傍にパッドを配置することができるようにしたもので、以下に図面を参照して本発明の実施形態を説明する。
本発明の実施形態に係るプリント配線板のパターンレイアウトに於ける要部のパターン配置例を図1に示している。図1に示すパターン配置構成は、プリント配線板10の板端10eの近傍に、回路部品15を実装するための一対のパッド12a,12bを形成する際に、一対のパッド12a,12bの板端側端部から板端10eまでの間をパターン禁止エリア13a,13bとする。これにより一対のパッド12a,12bの板端側端部から板端10eまでの間はパターン形成が禁止され、かつパターン禁止エリア13a,13bはソルダーレジスト11が被覆されないソルダーレジスト抜きのエリアとなることから、一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。このように、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置をパターン禁止エリアを指定することで許容し、より板端の近傍にパッドを配置できるようにしたことにより、より高密度の回路実装が可能となる。
上記図1に示したような板端とパッドとの間にパターン禁止エリアを介在させるパターンレイアウトを実現可能にしたプリント配線板設計CADシステムの構成を図2に示し、そのパターンレイアウトに従うプリント配線板の製造工程を図3に示し、上記図2に示すプリント配線板設計CADシステムに於けるパターンレイアウトの要部の処理手順を図4に示している。
図2に示すプリント配線板設計CADシステム20は、制御部21と、記憶部22と、操作入力部23と、表示部24とを有して構成される。
制御部21はプログラム処理機能を有し、CADシステム20の全体の制御を司る。この実施形態では、ユーザ(パターン設計者)が操作入力部23を操作し入力した内容に従い、表示部24を表示制御して、記憶部22に記憶されたパターンレイアウトモジュール23a内のプリント配線板設計ルールを含む部品配置処理ルーチンに従う図4に示すような処理を実行し、上記したような板端とパッドとの間にパターン禁止エリアを介在させるパターンレイアウト機能を実現する。この処理には記憶部22に記憶された実装部品情報テーブル23bを参照して、プリント配線板に置かれる部品実装用パッドの形状、寸法等の情報を取得し、この取得した情報をもとにプリント配線板に部品実装用のパッドを配置する処理も含まれる。
記憶部22には、制御部21が実行する各種のプログラムおよびパターン設計および部品実装のための各種情報が記憶される。この実施形態では、上記した図4に示すようなプリント配線板設計ルールを含む部品配置処理ルーチンを備えたパターンレイアウトモジュール23a、および部品実装用パッドを配置する際に参照される実装部品情報テーブル23b等が格納される。
操作入力部23および表示部24はプリント配線板のパターンレイアウトの際の各種の入力、確認等に供されるもので、この実施形態では図1および図4に示すような板端とパッドとの間にパターン禁止エリアを介在させる部品実装用パッド配置の際の入力、確認等に供される。
図3はプリント配線板のパターンレイアウトに於いて、上記図1に示したような板端とパッドとの間にパターン禁止エリアを介在させる板端近傍への部品実装用パッドの配置を許容した場合のプリント配線板の製造工程を示している。配線板設計工程301では、上述したように、プリント配線板の板端近傍に部品実装用のパッドを配置する際、板端とパッド配置部との間にソルダーレジスト幅が十分に確保されない場合に、その板端近傍のパッドの配置をパターン禁止エリアを指定することで許容している。プリント配線板製造工程のうち、パターンエッチングによるパターン形成工程302では、上記パターン禁止エリアに対して銅箔を剥離し、当該領域にパターンを形成しない。ソルダーレジスト工程303では、上記パターン禁止エリアに対してソルダーレジストを形成しない。表面処理工程304では上記パターン禁止エリアを含めて最終表面加工を施す。
図4には上記記憶部22に記憶されたパターンレイアウトモジュール23a内のプリント配線板設計ルールを含む部品配置処理ルーチンに従う制御部21の処理手順を示している。尚、この処理では、板端近傍のパターンチェックに関して、プリント配線板に配置するパッドの板端に最も近い端部と板端との間の距離(以下パターンギャップ(A)と称す)と、プリント配線板に配置するパッドと板端との間に形成可能なソルダーレジストの幅(以下レジスト最小残り幅(B)と称す)のそれぞれについて、パターン禁止エリアの指定を必要とするか否かをチェックしている(ステップS42〜S46参照)が、これに限らず、上記パターンギャップ(A)、レジスト最小残り幅(B)のいずれかについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。例えばレジスト最小残り幅(B)のみについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。また、パターン禁止エリアの指定に関して、上記パターンギャップ(A)のチェック、レジスト最小残り幅(B)のチェックそれぞれについて、ルールで決められた最小許容幅を満たしていないとき(ステップS44,S46のNo参照)、その旨を表示部24に表示しユーザに通知して(ステップS48参照)、ユーザの指示に従いパターン禁止エリアを介在させる処理形態としているが、ユーザの指示を必要とせずにパターン禁止エリアを介在させる処理形態、ユーザの指示を待たずに介在させてその旨をユーザに報知する処理形態等であってもよい。また、図4では、ルールで決められたパターンギャップ(A)の最小許容幅とレジスト最小残り幅(B)の最小許容幅とを異ならせているが、同じ幅(値)であってもよい。
図4に示す処理では、回路部品15を実装するための一対のパッド12a,12がパターンレイアウトの対象となるプリント配線板の予め設定された板端からの所定エリア内に置かれたことを検知したとき(S41,S42 Yes)、図4に示すパターンギャップ(A)が設定された最小許容幅を満たしているか否かをチェックする(ステップS43)。例えばパターンギャップ(A)が0.25mmを超えていれば設定された最小許容幅を満たしていると判断し、0.25mm以下であれば最小許容幅を満たしていないと判断する。
ここで、パターンギャップ(A)が最小許容幅を満たしていれば(S44 Yes)、続いて上記レジスト最小残り幅(B)が設定された最小許容幅を満たしているか否かをチェックする(ステップS45)。例えばレジスト最小残り幅(B)が0.2mmを超えていれば設定された最小許容幅を満たしていると判断し、0.2mm以下であれば最小許容幅を満たしていないと判断する。
また、上記パターンギャップ(A)のチェック(ステップS43)に於いて、パターンギャップ(A)が最小許容幅を満たしていないとき(S44 No)は、その旨を表示部24に表示してユーザに通知し、パターン禁止エリアの指定を設計要素に含んでユーザの指示を待つ(ステップS48)。
ここで、ユーザが一対のパッド12a,12bの配置に対して、板端10eとの間に、パターン禁止エリアを指定すると、プリント配線板上に置いた一対のパッド12a,12bと板端10eとの間に、パターンもソルダーレジストも存在しないパターン禁止エリア13a,13bが介在され、上記板端10e近傍のパッド12a,12bの配置が許容される(ステップS49)。
また、上記レジスト最小残り幅(B)のチェック(ステップS45)に於いて、レジスト最小残り幅(B)が最小許容幅を満たしているとき(S46 Yes)は、パッド12a,12bの配置位置が通常の正規ルールに則ったパターン配置であると認識して上記チェック以外の他のパターンチェックを行う(ステップS47)。
上記レジスト最小残り幅(B)のチェック(ステップS45)に於いて、レジスト最小残り幅(B)が最小許容幅を満たしていないとき(S46 No)は、その旨を表示部24に表示してユーザに通知し、パターン禁止エリアの指定を設計要素に含んでユーザの指示を待つ(ステップS48)。
ここで、ユーザが一対のパッド12a,12bの配置に対して、板端10eとの間に、パターン禁止エリアを指定すると、プリント配線板上に置いた一対のパッド12a,12bと板端10eとの間に、パターン禁止エリア13a,13bが介在され、上記板端10e近傍のパッド12a,12bの配置が許容される(ステップS49)。
このようなパターンレイアウトの処理がパターンレイアウトの対象となるプリント配線板に対してレイアウトの完了まで繰り返し実行される(ステップS50,S41〜S50)。
上記したようにパターンレイアウト処理に於いて、板端近傍のパターン配置におけるパターン禁止エリアの指定を設計要素に含んで、一対のパッド12a,12bの板端側端部から板端10eまでの間をパターン禁止エリア13a,13bに指定することで、その間は、パターン形成およびソルダーレジスト11が禁止され、これによって一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。このように、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置をパターン禁止エリアを指定することで許容し、より板端の近傍にパッドを配置できるようにしたことにより、より高密度の回路実装が可能となる。
上記したパターンレイアウト技術を適用したプリント回路板を実装した電子機器の構成例を図5に示している。この図5に示す電子機器は、ハードディスク装置を構成する、ディスクドライブユニット50と、ディスクドライブユニット50を動作制御する制御回路基板10Aとを備える。ディスクドライブユニット50は、外筐体となるシェル50a,50bに、回転記録媒体となるディスク52、当該ディスク52にデータをリード/ライトするヘッドを具備したキャリッジ53、キャリッジ53を駆動するボイスコイルモータ55等が内蔵され一体化される。制御回路基板10Aはディスクドライブユニット50のシェル50aの形状に合わせた板面形状をなし、その板端近傍に、上記図1に示したパターン配置による、パターン禁止エリア13a,13bを介在して配置された一対のパッド12a,12bが設けられ、この12a,12bに上記ディスクドライブユニット50を動作制御する回路部品15が実装される。この制御回路基板10Aは、一対のパッド12a,12bの板端側端部から板端10eまでの間がパターン禁止エリア13a,13bに指定されてパターン形成およびソルダーレジスト11が禁止されたことにより、一対のパッド12a,12bが板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置されている。これによって高密度の回路実装が可能となり、小型化を図った高密度回路実装による制御回路基板10Aが実現される。
図6および図7にはそれぞれ上記図1、図4、図5に示した実施形態と形状を異にするパターン禁止エリアを介在させたプリント配線板の板端近傍のパッドおよびパターン禁止エリアの配置例を示している。図6は板端10eに沿う一対のパッド12a,12bに対して、板端10eとの間に1つのパターン禁止エリア13cを介在させた配置例を示している。図7は一対のパッド12a,12bを板端10eに沿わせてプリント配線板10の角部に配置した場合の板端10eとパッド12a,12bとの間のパターン禁止エリア13dの配置構成の一例を示している。これらのいずれの配置構成に於いても上記した図1、図4、図5に示した実施形態と同様に一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができ、より高密度の回路実装が可能となる。
尚、本発明は上述した実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形しまたは組み合わせて具体化できる。例えば図4に示す処理に於いて、板端近傍のパターンチェックに関して、パターンギャップ(A)と、ソルダーレジストの幅(以下レジスト最小残り幅(B)のそれぞれについて、パターン禁止エリアの指定を必要とするか否かをチェックしているが、これに限らず、パターンギャップ(A)、レジスト最小残り幅(B)のいずれかについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態、例えばレジスト最小残り幅(B)のみについてパターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。また、パターン禁止エリアの指定に関して、上記パターンギャップ(A)のチェック、レジスト最小残り幅(B)のチェックそれぞれについて、ルールで決められた最小許容幅を満たしていないとき、その旨を表示部24に表示しユーザに通知して、ユーザの指示に従いパターン禁止エリアを介在させる処理形態としているが、ユーザの指示を必要とせずにパターン禁止エリアを介在させる処理形態、ユーザの指示を待たずに介在させてその旨をユーザに報知する処理形態等であってもよい。また上記した実施形態ではルールで決められたパターンギャップ(A)の最小許容幅とレジスト最小残り幅(B)の最小許容幅とを異ならせているが、同じ幅(値)であってもよい。さらにパッド12a,12b、およびパターン禁止エリアの形状、配置一等も上記した実施形態に限らず、種々の変更、組合せ等が可能である。
本発明の実施形態に係るプリント配線板の要部のパターン配置例を示す図。 上記実施形態に係るプリント配線板の製造を可能にしたプリント配線板設計CADシステムの構成を示す図。 上記実施形態に係るプリント配線板の設計並びに製造工程を示す図。 上記図2に示すCADシステムの部品配置処理手順を示すフローチャート。 上記実施形態に係るプリント配線板を実装した装置の構成例を示す図。 上記実施形態に係るプリント配線板のパターン配置の変形例を示す図。 上記実施形態に係るプリント配線板のパターン配置の変形例を示す図。
符号の説明
10…プリント配線板、10e…板端、10A…制御回路基板、11…ソルダーレジスト、12a,12b…パッド、13a,13b,13c,13d…パターン禁止エリア、15…回路部品、20…プリント配線板設計CADシステム、21…制御部、22…記憶部、23…操作入力部、23a…パターンレイアウトモジュール、23b…実装部品情報テーブル、24…表示部24、50…ディスクドライブユニット、50a,50b…シェル、52…ディスク、53…キャリッジ、55…ボイスコイルモータ、301…配線板設計工程、302…パターン形成工程、303…ソルダーレジスト工程、304…表面処理工程。

Claims (15)

  1. プリント配線板のパターンレイアウトを行うプリント配線板設計方法に於いて、
    前記プリント配線板に対してパターンの形成およびソルダーレジストを禁止するパターン禁止エリアを指定する手段と、
    前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段と
    を具備したことを特徴とするプリント配線板設計方法。
  2. 前記パッドは前記板端に沿い、対で配置される請求項1記載のプリント配線板設計方法。
  3. 前記パターン禁止エリアは前記プリント配線板の板端部分に於けるソルダーレジストの形成が保証されない領域である請求項2記載のプリント配線板設計方法。
  4. 前記パッドの前記板端方向端部は前記板端から0.25mm以内に配置される請求項2記載のプリント配線板設計方法。
  5. 前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段は、
    前記プリント配線板に配置するパッドの前記板端に最も近い端部と前記板端との間の距離、
    前記プリント配線板に配置するパッドと前記板端との間に形成可能なソルダーレジストの幅、
    の少なくともいずれかが設定範囲内にあるとき前記パターン禁止エリアを介在させた前記パッドの配置を許容する請求項2記載のプリント配線板設計方法。
  6. 前記パターン禁止エリアを、ユーザの指示に従い介在させる手段、若しくは必要に応じユーザに指定を促しユーザの指示を待って介在させる手段、若しくはユーザの指示を必要とせずに介在させる手段、若しくはユーザの指示を待たずに介在させてその旨をユーザに報知する手段をさらに具備した請求項5記載のプリント配線板設計方法。
  7. プリント配線板に於いて、
    前記プリント配線板の板端にパターン形成およびソルダーレジストを禁止する領域を設け、このパターン形成およびソルダーレジストを禁止する領域を介して、パッドを前記プリント配線板の板端近傍に設けたことを特徴とするプリント配線板。
  8. 前記パッドは前記板端に沿い、対で設けられる請求項7記載のプリント配線板。
  9. 前記パターン形成およびソルダーレジストを禁止する領域は、前記プリント配線板の板端部分に於けるソルダーレジストの形成が保証されない領域である請求項8記載のプリント配線板。
  10. 前記パッドの前記板端方向端部は前記板端から0.25mm以内に設けられる請求項8記載のプリント配線板。
  11. プリント回路板に於いて、
    前記プリント回路板の板端にパターン形成およびソルダーレジストを禁止した領域を有して当該領域を介し前記板端の近傍に前記板端に沿って設けられた一対のパッドと、
    前記一対のパッドに実装された回路部品と
    を具備したことを特徴とするプリント回路板。
  12. プリント配線板のパターンレイアウトを行う設計ツールであって、
    前記プリント配線板に対してパターン形成およびソルダーレジストを禁止するパターン禁止エリアを指定する手段と、
    前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段と
    を具備したことを特徴とするプリント配線板の設計ツール。
  13. 前記プリント配線板の板端から前記パターン禁止エリアを介在させた前記プリント配線板の板端近傍にパッドの配置を許容する手段は、
    前記プリント配線板に配置するパッドの前記板端に最も近い端部と前記板端との間の距離、
    前記プリント配線板に配置するパッドと前記板端との間に形成可能なソルダーレジストの幅、
    の少なくともいずれかが設定範囲内にあるとき前記パターン禁止エリアを介在した前記パッドの配置を許容する請求項12記載のプリント配線板の設計ツール。
  14. 前記パターン禁止エリアを、ユーザの指示に従い介在させる手段、若しくは必要に応じユーザに指定を促しユーザの指示を待って介在させる手段、若しくはユーザの指示を必要とせずに介在させる手段、若しくはユーザの指示を待たずに介在させてその旨をユーザに報知する手段をさらに具備した請求項13記載のプリント配線板の設計ツール。
  15. 記録媒体を内蔵したディスクドライブユニットと、前記ディスクドライブユニットを動作制御する制御回路基板とを具備し、
    前記制御回路基板は、当該基板の板端にパターン形成およびソルダーレジストを禁止した領域を介在して前記板端の近傍に前記板端に沿って設けた一対のパッドと、前記一対のパッドに実装された回路部品とを具備することを特徴とする電子機器。
JP2004239822A 2004-08-19 2004-08-19 電子機器 Expired - Fee Related JP4709512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239822A JP4709512B2 (ja) 2004-08-19 2004-08-19 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239822A JP4709512B2 (ja) 2004-08-19 2004-08-19 電子機器

Publications (3)

Publication Number Publication Date
JP2006059996A true JP2006059996A (ja) 2006-03-02
JP2006059996A5 JP2006059996A5 (ja) 2007-08-16
JP4709512B2 JP4709512B2 (ja) 2011-06-22

Family

ID=36107219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239822A Expired - Fee Related JP4709512B2 (ja) 2004-08-19 2004-08-19 電子機器

Country Status (1)

Country Link
JP (1) JP4709512B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018699A (ja) * 2009-07-07 2011-01-27 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
JP2014228982A (ja) * 2013-05-21 2014-12-08 日本電気株式会社 情報処理装置及び情報処理方法とプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298795A (ja) * 1985-10-25 1987-05-08 日本シイエムケイ株式会社 プリント配線板とその製造方法
JPS6292679U (ja) * 1985-11-29 1987-06-13
JPH05327177A (ja) * 1992-05-20 1993-12-10 Rohm Co Ltd プリント配線基板の製造方法
JPH0593069U (ja) * 1992-02-17 1993-12-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298795A (ja) * 1985-10-25 1987-05-08 日本シイエムケイ株式会社 プリント配線板とその製造方法
JPS6292679U (ja) * 1985-11-29 1987-06-13
JPH0593069U (ja) * 1992-02-17 1993-12-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
JPH05327177A (ja) * 1992-05-20 1993-12-10 Rohm Co Ltd プリント配線基板の製造方法
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018699A (ja) * 2009-07-07 2011-01-27 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
JP2014228982A (ja) * 2013-05-21 2014-12-08 日本電気株式会社 情報処理装置及び情報処理方法とプログラム

Also Published As

Publication number Publication date
JP4709512B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
US6256769B1 (en) Printed circuit board routing techniques
JP2007207781A (ja) 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP2006295019A (ja) 電子部品を基板に取り付け及び取り外す加熱装置
JP2008084208A (ja) 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法
US7458053B2 (en) Method for generating fill and cheese structures
JP4709512B2 (ja) 電子機器
JP2007096131A (ja) プリント配線板
US20060068631A1 (en) Electronic apparatus indicating electronic part mounting direction
JP2003209331A (ja) プリント配線板およびその製造方法
JP6745614B2 (ja) 基板設計装置および基板設計プログラム
JP2621506B2 (ja) トリム・データ生成方法
JP4360258B2 (ja) 電子回路設計装置及び電子回路設計方法ならびにそのプログラム
JP4714600B2 (ja) リフロー半田付け処理における配線基板の位置決め方法及びリフロー半田付け用配線基板
KR100827688B1 (ko) 표면실장을 위한 솔더마스크
JP2000207438A (ja) プリント配線板設計支援装置
JP2853644B2 (ja) 印刷配線板設計装置
JP2002334124A (ja) プリント配線板における配線幅調整装置及び配線幅調整方法
JPH07168869A (ja) 表面実装部品搭載プリント板の設計処理方式
JP3114691B2 (ja) 多層プリント基板の配線時における押し分け装置及び押し分け方法
JP2012118615A (ja) プリント配線板部品自動配置装置
JP2010128541A (ja) 手動配置設計支援プログラム及び手動配置設計支援装置
JP2004200266A (ja) 多層プリント配線板
JPH09259175A (ja) ティアドロップパターンの自動作成装置
JP2001155044A (ja) 基板cadシステム
JP2002164637A (ja) フレキシブル配線基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110318

LAPS Cancellation because of no payment of annual fees