JP2006031032A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006031032A5 JP2006031032A5 JP2005222011A JP2005222011A JP2006031032A5 JP 2006031032 A5 JP2006031032 A5 JP 2006031032A5 JP 2005222011 A JP2005222011 A JP 2005222011A JP 2005222011 A JP2005222011 A JP 2005222011A JP 2006031032 A5 JP2006031032 A5 JP 2006031032A5
- Authority
- JP
- Japan
- Prior art keywords
- level shifter
- circuit
- signal
- shifter circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims 9
- 239000004065 semiconductor Substances 0.000 claims 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 6
- 229910052782 aluminium Inorganic materials 0.000 claims 6
- 239000011159 matrix material Substances 0.000 claims 6
- 239000011347 resin Substances 0.000 claims 6
- 229920005989 resin Polymers 0.000 claims 6
- 238000005070 sampling Methods 0.000 claims 4
- 239000011521 glass Substances 0.000 claims 2
Claims (15)
- 絶縁表面を有する基板の上方に、複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられた信号線側駆動回路であって、
前記信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有し、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
前記シフトレジスタにおいて、前記第1のレベルシフタ回路から第1のバッファ回路を介して入力された信号及び前記第2のレベルシフタ回路から第2のバッファ回路を介して入力された信号をもとに、タイミング信号が生成され、
前記第3のレベルシフタ回路に前記タイミング信号が入力され、
前記第3のレベルシフタ回路から第3のバッファ回路を介して出力された信号によって、サンプリング回路が画像信号をサンプリングして信号線へ供給し、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする信号線側駆動回路。 - 請求項1において、
前記第1のレベルシフタ回路は、入力された前記クロック信号の電位差の絶対値を大きくして出力し、
前記第3のレベルシフタ回路は、入力された前記タイミング信号の電位差の絶対値を大きくして出力することを特徴とする信号線側駆動回路。 - 絶縁表面を有する基板の上方に、複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられた信号線側駆動回路であって、
前記信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有し、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
複数の第1のバッファ回路に、前記第1のレベルシフタ回路から出力された信号が第2のバッファ回路を介して入力され、
前記シフトレジスタにおいて、前記複数の第1のバッファ回路のそれぞれから入力された信号及び前記第2のレベルシフタ回路から第3のバッファ回路を介して入力された信号をもとに、選択信号が生成され、
前記第3のレベルシフタ回路に前記選択信号が入力され、
前記第3のレベルシフタ回路から出力された信号が第4のバッファ回路を介して信号線へ供給され、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする信号線側駆動回路。 - 絶縁表面を有する基板の上方に、複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられた信号線側駆動回路であって、
前記信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有し、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
複数の第1のバッファ回路に、前記第1のレベルシフタ回路から出力された信号が第2のバッファ回路を介して入力され、
前記シフトレジスタにおいて、前記複数の第1のバッファ回路のそれぞれから入力された信号、前記第1のバッファ回路のそれぞれから複数の第3のバッファ回路のそれぞれを介して入力された信号、及び前記第2のレベルシフタ回路から第4のバッファ回路を介して入力された信号をもとに、選択信号が生成され、
前記第3のレベルシフタ回路に前記選択信号が入力され、
前記第3のレベルシフタ回路から出力された信号が第5のバッファ回路を介して信号線へ供給され、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする信号線側駆動回路。 - 請求項3又は請求項4において、
前記第1のレベルシフタ回路は、入力された前記クロック信号の電位差の絶対値を大きくして出力し、
前記第3のレベルシフタ回路は、入力された前記選択信号の電位差の絶対値を大きくして出力することを特徴とする信号線側駆動回路。 - 請求項1乃至請求項5のいずれか一項において、
前記絶縁表面を有する基板はガラス基板であることを特徴とする信号線側駆動回路。 - 複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に電気的に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に電気的に接続された複数のゲート信号線と、
前記複数のソース信号線に電気的に接続され、絶縁表面を有する基板の上方に複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられたソース信号線側駆動回路と、
前記複数のゲート信号線に電気的に接続されたゲート信号線側駆動回路とを有し、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有しており、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
前記シフトレジスタにおいて、前記第1のレベルシフタ回路から第1のバッファ回路を介して入力された信号及び前記第2のレベルシフタ回路から第2のバッファ回路を介して入力された信号をもとに、タイミング信号が生成され、
前記第3のレベルシフタ回路に前記タイミング信号が入力され、
前記第3のレベルシフタ回路から第3のバッファ回路を介して出力された信号によって、サンプリング回路が画像信号をサンプリングして前記ソース信号線へ供給し、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする半導体装置。 - 請求項7において、
前記第1のレベルシフタ回路は、入力された前記クロック信号の電位差の絶対値を大きくして出力し、
前記第3のレベルシフタ回路は、入力された前記タイミング信号の電位差の絶対値を大きくして出力することを特徴とする半導体装置。 - 複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に電気的に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に電気的に接続された複数のゲート信号線と、
前記複数のソース信号線に電気的に接続され、絶縁表面を有する基板の上方に複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられたソース信号線側駆動回路と、
前記複数のゲート信号線に電気的に接続されたゲート信号線側駆動回路とを有し、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有しており、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
複数の第1のバッファ回路に、前記第1のレベルシフタ回路から出力された信号が第2のバッファ回路を介して入力され、
前記シフトレジスタにおいて、前記複数の第1のバッファ回路のそれぞれから入力された信号及び前記第2のレベルシフタ回路から第3のバッファ回路を介して入力された信号をもとに、選択信号が生成され、
前記第3のレベルシフタ回路に前記選択信号が入力され、
前記第3のレベルシフタ回路から出力された信号が第4のバッファ回路を介して前記ゲート信号線へ供給され、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする半導体装置。 - 請求項9において、
前記第1のレベルシフタ回路は、入力された前記クロック信号の電位差の絶対値を大きくして出力し、
前記第3のレベルシフタ回路は、入力された前記選択信号の電位差の絶対値を大きくして出力することを特徴とする半導体装置。 - 複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に電気的に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に電気的に接続された複数のゲート信号線と、
前記複数のソース信号線に電気的に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に電気的に接続され、複数のTFTと前記複数のTFTに電気的に接続されたアルミニウムを含む配線とが設けられたゲート信号線側駆動回路とを有し、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路、第2のレベルシフタ回路、シフトレジスタ、及び第3のレベルシフタ回路とを有しており、
前記第1のレベルシフタ回路にクロック信号が入力され、
前記第2のレベルシフタ回路にスタートパルス信号が入力され、
複数の第1のバッファ回路に、前記第1のレベルシフタ回路から出力された信号が第2のバッファ回路を介して入力され、
前記シフトレジスタにおいて、前記複数の第1のバッファ回路のそれぞれから入力された信号、前記第1のバッファ回路のそれぞれから複数の第3のバッファ回路のそれぞれを介して入力された信号、及び前記第2のレベルシフタ回路から第4のバッファ回路を介して入力された信号をもとに、選択信号が生成され、
前記第3のレベルシフタ回路に前記選択信号が入力され、
前記第3のレベルシフタ回路から出力された信号が第5のバッファ回路を介して前記ゲート信号線へ供給され、
前記TFTまたは前記配線の上方に有機性樹脂膜が設けられていることを特徴とする半導体装置。 - 請求項11において、
前記第1のレベルシフタ回路は、入力された前記クロック信号の電位差の絶対値を大きくして出力し、
前記第3のレベルシフタ回路は、入力された前記選択信号の電位差の絶対値を大きくして出力することを特徴とする半導体装置。 - 請求項7乃至請求項12のいずれか一項において、
前記絶縁表面を有する基板はガラス基板であることを特徴とする半導体装置。 - 請求項7乃至請求項13のいずれか一項に記載の半導体装置を組み込んだ表示装置。
- 請求項7乃至請求項13のいずれか一項に記載の半導体装置を組み込んだ電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222011A JP2006031032A (ja) | 1999-01-08 | 2005-07-29 | 半導体表示装置およびその駆動回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP239099 | 1999-01-08 | ||
JP2005222011A JP2006031032A (ja) | 1999-01-08 | 2005-07-29 | 半導体表示装置およびその駆動回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11366541A Division JP2000259111A (ja) | 1999-01-08 | 1999-12-24 | 半導体表示装置およびその駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031032A JP2006031032A (ja) | 2006-02-02 |
JP2006031032A5 true JP2006031032A5 (ja) | 2007-10-18 |
Family
ID=35897352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005222011A Withdrawn JP2006031032A (ja) | 1999-01-08 | 2005-07-29 | 半導体表示装置およびその駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006031032A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437799A (en) * | 1987-08-03 | 1989-02-08 | Oki Electric Ind Co Ltd | Dynamic shift register circuit |
JP3407370B2 (ja) * | 1993-12-16 | 2003-05-19 | セイコーエプソン株式会社 | 表示装置及び駆動回路 |
JPH07175452A (ja) * | 1993-12-17 | 1995-07-14 | Casio Comput Co Ltd | 液晶表示装置 |
TW270198B (ja) * | 1994-06-21 | 1996-02-11 | Hitachi Seisakusyo Kk | |
JPH08211854A (ja) * | 1994-11-29 | 1996-08-20 | Sanyo Electric Co Ltd | 表示装置のドライバ回路および表示装置 |
JP3667894B2 (ja) * | 1995-09-28 | 2005-07-06 | 東芝電子エンジニアリング株式会社 | 表示制御装置および表示制御方法 |
JP3593212B2 (ja) * | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3483714B2 (ja) * | 1996-09-20 | 2004-01-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JP3505543B2 (ja) * | 1996-12-16 | 2004-03-08 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
JP4086925B2 (ja) * | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
JPH10260389A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 液晶投写機 |
JPH10335334A (ja) * | 1997-03-31 | 1998-12-18 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに液晶装置 |
JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2005
- 2005-07-29 JP JP2005222011A patent/JP2006031032A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6370357B2 (ja) | 表示装置 | |
JP2008083692A5 (ja) | ||
JP2009017608A5 (ja) | ||
US7369111B2 (en) | Gate driving circuit and display apparatus having the same | |
JP2005037842A5 (ja) | ||
US20180181277A1 (en) | Panel driving integrated circuit | |
JP2007004160A5 (ja) | ||
JP2003308052A5 (ja) | 液晶表示装置の駆動回路および液晶表示装置 | |
WO2008126768A1 (ja) | 表示装置 | |
JP2004077567A5 (ja) | ||
JP2007094415A5 (ja) | ||
JP2008122939A5 (ja) | ||
TW200622975A (en) | Driving unit and display apparatus having the same | |
JP2007041571A5 (ja) | ||
JP2007065660A5 (ja) | ||
JP2005037849A5 (ja) | ||
JP2017010017A5 (ja) | 半導体装置 | |
JP2007108754A5 (ja) | ||
US20150042550A1 (en) | Display panel having repairing structure | |
JP2007271969A5 (ja) | ||
US20170062478A1 (en) | Display device and display panel | |
JP2019109508A (ja) | 表示装置 | |
JP2007058202A5 (ja) | ||
TW200632814A (en) | Electro-optical device and electronic apparatus | |
JP2005338777A5 (ja) |