JP3667894B2 - 表示制御装置および表示制御方法 - Google Patents
表示制御装置および表示制御方法 Download PDFInfo
- Publication number
- JP3667894B2 JP3667894B2 JP25498896A JP25498896A JP3667894B2 JP 3667894 B2 JP3667894 B2 JP 3667894B2 JP 25498896 A JP25498896 A JP 25498896A JP 25498896 A JP25498896 A JP 25498896A JP 3667894 B2 JP3667894 B2 JP 3667894B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- video signal
- display control
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置および表示制御方法に関し、特に水平画素ライン数よりも多くの水平映像信号(horizontal picture signals)を含む方式のビデオ信号によりフラットパネルディスプレイを駆動する表示制御装置および表示制御方法に関する。
【０００２】
【従来の技術】
近年では、液晶ディスプレイのようなフラットパネルディスプレイが世界的に普及している。これに伴って、液晶ディスプレイがＮＴＳＣ(National Television System Committee)、ＥＤＴＶ(Extended Definition Television)、ＰＡＬ(Phase Alternation by Line) 、ハイビジョン放送、カーナビゲーションのような様々なメディアのビデオ情報のいずれにも対応できるよう構成される必要が高まっている。
【０００３】
例えばＮＴＳＣビデオ信号は１フレームあたり４８０本（１フィールドあたり２４０本）の水平画素ラインに対応する水平映像信号を含み、ＰＡＬビデオ信号は１フレームあたり５１２本（１フィールドあたり２５６本）の水平画素ラインに対応する水平映像信号を含む。例えばＰＡＬビデオ信号がＮＴＳＣビデオ信号に対応する数の水平画素ライン（水平走査線）を持つ液晶ディスプレイに供給される場合、ＰＡＬビデオ信号の水平映像信号を液晶ディスプレイの水平画素ラインに適切に割り当てることができないために正常な表示を行なうことが難しい。
【０００４】
この問題は、液晶ディスプレイの表示制御装置においてＰＡＬビデオ信号をＮＴＳＣビデオ信号に変換することにより解決できる。しかし、この信号変換処理は正常な表示を行うために複雑な構造を必要とし、表示制御装置の製造コストを上昇させてしまう。このため、従来の表示制御装置は一般にＰＡＬビデオ信号の水平映像信号を一定の割合で間引くように構成される。この場合、表示制御装置の構造は単純化されるため、製造コストの上昇を抑えることができる。
【０００５】
液晶ディスプレイの水平画素ラインは表示制御装置に設けられるＹドライバ回路によって順次選択される。典型的なＹドライバ回路は複数のフリップフロップで構成されるシフトレジスタを備える。この場合、Ｙドライバ回路は水平走査期間に対応した周波数の基準クロック信号Ａをシフトクロック信号ＣＰＶとして受け取り、このシフトクロック信号ＣＰＶに応答して各フリップフロップは走査開始パルスを出力すると共に次段にシフトし、この各フリップフロップからの出力信号をレベルシフトすることにより得られる走査信号を水平画素ラインの配線Ｙ１，Ｙ２，…のうちの１つに供給する。このため、各水平映像信号は走査信号によって選択された水平画素ラインに供給され、これにより表示される。上述の間引処理は所定数の水平走査期間毎に走査禁止信号ＧＩＮＨを発生し、例えば水平画素ラインの配線Ｙ１に供給される走査信号および基準クロック信号Ａをこの走査禁止信号ＧＩＮＨでマスクすることによりに行われる。
【０００６】
【発明が解決しようとする課題】
ところで、Ｙドライバ回路は通常独立したＩＣモジュールとして液晶ディスプレイの基板に装着されるため、走査禁止信号ＧＩＮＨがＹドライバ回路に供給されるタイミングはシフトクロック信号ＣＰＶの発生回路に供給されるタイミングと必ずしも一致しない。他方、走査信号の立ち上がりおよび立ち下がりタイミングはシフトレジスタの回路特性に依存してばらつく応答時間ＴＰＤ１だけ遅れる。もし、シフトレジスタの応答時間ＴＰＤ１がシフトレジスタに供給される走査禁止信号ＧＩＮＨの遅延時間ＴＰＤ２を越える場合、図７に示すように持続時間の短い妨害パルスが走査信号として出力される。これは、対応水平画素ラインの画素電位を変化させ、例えば不要なストライプが発生するような影響を表示画像に与える。さらに、この影響は液晶ディスプレイの大型化に伴って１水平走査期間内に電位を設定すべき画素数が増大した場合により深刻となる。
本発明の目的は、誤動作することなくビデオ信号の水平映像信号を適切に間引くことができる表示制御装置および表示制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
この目的は、複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置によって達成され、この表示制御装置は入力ビデオ信号の垂直走査サイクルで走査開始パルスを発生し、このビデオ信号の水平走査サイクルで基準クロック信号を発生する制御信号発生回路と、ビデオ信号から水平映像信号を水平走査サイクルで抽出し、この水平映像信号を前記複数の水平画素ラインの各々に供給する第１ドライバ回路と、走査開始パルスを基準クロック信号に応答して１方向にシフトしこの走査開始パルスの保持位置に対応する水平画素ラインを選択するシフトレジスタを含み、選択された水平画素ラインに選択信号を供給する第２ドライバ回路とを備え、制御信号発生回路は１フレームあたりの水平映像信号数が水平画素ラインの数に適合しない方式のビデオ信号に対して水平映像信号を間引くために所定数の水平走査期間に１回の割合で１水平走査期間のあいだ選択信号をマスクする禁止信号を発生すると共に、この１水平走査期間のあいだ前記基準クロック信号を反転する間引回路を含む。
【０００８】
この表示制御装置では、水平映像信号は走査信号の供給を禁止信号によって１水平走査期間だけ禁止することにより行われる。ここで、禁止信号は基準クロック信号をマスクするために用いられず、基準クロック信号はこの１水平走査期間において反転される。すなわち、シフトレジスタのシフト動作は禁止信号の停止を待たずに行われるため、禁止信号の配線経路での遅延とシフトレジスタの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【０００９】
【発明の実施の形態】
以下、本発明の第１実施形態に係る液晶ディスプレイパネルを図面を参照して説明する。
図１は、この液晶ディスプレイパネル１の一部を概略的に示す。この液晶ディスプレイパネル１は、光透過性アレイ基板１１、光透過性対向基板１２、および液晶層１３で構成される。液晶層１３はアレイ基板１１と対向基板１２との間に保持される。液晶ディスプレイパネル１は背面に設けられるバックライト１４から光拡散板１５を介して照射される光源光を選択的に透過することにより画像を表示する。
【００１０】
アレイ基板１１は、偏光板１６、ガラスプレート１７、および複数の透明画素電極１８を有する。偏光板１６はガラスプレート１７を覆って設けられ、光拡散板１５によって拡散される光源光を偏光する。複数の透明画素電極１８はＩＴＯ(Indium Tin Oxide)で構成され、偏光板１６とは反対の側においてガラスプレート１７上に２４０行×３２０列のマトリクスとして配列される。アレイ基板１１は、画素電極１８の行に沿って形成されガラスプレート１７上に形成される２４０本の走査線Ｙ１−Ｙ２４０、画素電極１８の列に沿ってガラスプレート１７上に形成される３２０本の信号線Ｘ１−Ｘ３２０、および各々スイッチング素子として走査線Ｙ１−Ｙ２４０および信号線Ｘ１−Ｘ３２０の交差点の近傍においてガラスプレート１７上に形成される２４０×３２０個の薄膜トランジスタ１９をさらに有する。
【００１１】
アレイ基板１１の走査線Ｙ１−Ｙ２４０および信号線Ｘ１−Ｘ３２０はこれらの交差位置に配置されシリコンオキサイドおよびアモルファスシリコンで構成される層間絶縁層２０Ａにより互いに絶縁される。各薄膜トランジスタ１９はアモルファスシリコン（または、多結晶シリコン）の活性層２０Ｂ、対応画素電極１８に接続されるソース電極１９Ａ、対応信号線に接続されるドレイン電極１９Ｂ、および対応走査線に接続されるゲート電極１９Ｃを有する。ゲート電極１９Ｃは薄膜トソースおよびドレイン電極１９Ａおよび１９Ｂとの間において活性層２０Ｂから絶縁して形成される。これにより、各薄膜トランジスタ１９は、対応走査線を介してゲート電極１９Ｃに供給される走査信号に応答して導通し、対応信号線を介してドレイン電極１９Ａに供給される映像信号を対応画素電極１８に供給する。
【００１２】
対向基板１２は、透明対向電極２１、カラーフィルタ層２２、ガラスプレート２３および偏光板２４を有する。偏光板２４はガラスプレート２３を覆って設けられ、液晶層１３からの透過光を偏光する。対向電極１８はＩＴＯ(Indium Tin Oxide)で構成され、偏光板１６とは反対の側においてガラスプレート２３上に形成され、画素電極１８のマトリクスアレイに対向する。カラーフィルタ層２２はこの対向電極２１を覆ってガラスプレート２３上に形成される。カラーフィルタ層２２は連続した３列の画素電極１８毎に各々設けられる複数のカラーフィルタグループを有する。各カラーフィルタグループは第１列の画素電極１８に対向する赤フィルタストライプ２２Ｒ、第２列の画素電極１８に対向する緑フィルタストライプ２２Ｇ、第３列の画素電極１８に対向する青フィルタストライプ２２Ｂ、およびこれらストライプ２２Ｒ、２２Ｇ、および２２Ｂ相互の境に設けられ各々対応する信号線Ｘｉに対向する遮光ストライプ２２Ｘを有する。尚、液晶層１３は図示しない第１配向膜を介してアレイ基板１１表面に接合し、図示しない第２配向膜を介して対向基板１２の表面に接合する。
【００１３】
上述の液晶ディスプレイパネル１では、２４０本の水平画素ラインがＮＴＳＣビデオ信号の１フィールドあたりの水平映像信号数に対応して設けられ、列方向（すなわち、表示画面の垂直方向）において順次選択される。各水平画素ラインは１行の画素電極１８を含み、これら画素電極１８の各々は対応薄膜トランジスタ１９、偏光板の対応部、液晶層の対応部、対向電極の対応部、およびカラーフィルタ層の対応部と協力して１画素を構成する。各水平画素ラインは、赤、緑、青の３画素で各々構成される１２０個のカラー画素グループを含む。
【００１４】
すなわち、３Ｋ−２(k=1,2,3, …) 列の画素電極１８は赤の画素を駆動するために用いられ、３Ｋ−１(k=1,2,3, …) 列の画素電極１８は緑の画素を駆動するために用いられ、３Ｋ(k=1,2,3, …) 列の画素電極１８は青の画素を駆動するために用いられる。
【００１５】
図２は、液晶ディスプレイパネル１を制御する表示制御部２を概略的に示す。この表示制御部２は表示画面、すなわち画素電極１８のマトリクスアレイの外側に位置するアレイ基板１１の一部およびこのアレイ基板１１の外部に設けられる。表示制御部２は外部から供給されるビデオ信号ＶＳから垂直同期信号ＶＤおよび水平同期信号ＶＨを抽出すると共に、ビデオ信号ＶＳがＮＴＳＣ方式およびＰＡＬ方式のいずれであるかを検出する検出部６１と、検出部６１によって検出された方式に対応して信号線Ｘ１−Ｘ３６０を駆動するＸドライバ回路５１と、このＸドライバ回路５１が信号線Ｘ１−Ｘ３６０を駆動する動作に同期して走査線Ｙ１−Ｙ２４０を１本ずつ選択するＹドライバ３１と、検出部６１によって検出された方式に対応して様々な制御信号をＹドライバ３１に供給する制御信号発生回路７１とを備える。
【００１６】
検出部６１は垂直同期信号ＶＤの間隔がＮＴＳＣ方式に対応する１／３０秒であるかどうかをチェックすることによりビデオ信号ＶＳの方式を検出し、検出結果に対応して指定されるＮＴＳＣ表示モードおよびＰＡＬ表示モードの一方を表すモード信号ＳＮＰを制御信号発生回路７１およびＸドライバ回路５１に供給する。このモード信号ＳＮＰは垂直同期信号ＶＤおよび水平同期信号ＶＨと共に制御信号発生回路７１に供給され、さらに水平同期信号ＶＨおよびビデオ信号ＶＳと共にＸドライバ回路５１に供給される。
【００１７】
Ｘドライバ回路５１は従来から知られるように構成され、例えば水平同期信号ＶＨに同期してビデオ信号ＶＳの各水平映像信号から３２０個の画素信号をサンプリングしホールドするサンプルホールド回路と、このサンプルホールド回路によってホールドされたこれら画素信号をそれぞれ増幅するオペアンプ回路と、このオペアンプ回路を介して供給される３２０個の画素信号を格納し液晶ディスプレイパネル１の信号線Ｘ１−Ｘ３２０にそれぞれ供給する単一のラインメモリとを備える。サンプルホールド回路のサンプルタイミングおよびホールド期間並びにラインメモリの出力タイミングはモード信号ＳＮＰによって表される表示モードに対応して設定される。
【００１８】
Ｙドライバ回路３１は、制御信号発生回路７１から供給されるシフトクロック信号ＣＰＶ、走査禁止信号ＧＩＮＨ、シフト方向指定信号Ｌ／Ｒ、および走査開始パルスＳＴＶ１、ＴＶ２についてレベル変換を行なうレベル変換回路３１ａ、２４０個の水平画素ラインに対応して直列に接続された第２４０個のフリップフロップで構成されシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１またはＳＴＶ２をシフトするシフトレジスタ３１ｂ、それぞれシフトレジスタ３１ｂのフリップフロップに接続され各々走査開始パルスが対応するフリップフロップに保持されるときにこのフリップフロップの出力信号をレベルシフトする２４０個のレベルシフト回路３１ｃ、これらレベルシフト回路３１にそれぞれ接続され各々対応レベルシフト回路３１ｃによってレベルシフトされた出力信号を走査線Ｙ１−Ｙ２４０の対応する１つに水平画素ラインの走査信号として出力する２４０個の出力回路３１ｄを有する。シフトレジスタ３１ｂにおいて、走査開始パルスＳＴＶ１は第１水平画素ラインに対応するフリップフロップに供給され、走査開始パルスＳＴＶ２は第２４０水平画素ラインに対応するフリップフロップに供給される。シフト方向指定信号Ｌ／Ｒはこれら走査開始パルスＳＴＶ１およびＳＴＶ２のシフト方向を指定するためにシフトレジスタ３１ｂに供給される。すなわち、このＹドライバ回路３１はこの走査開始パルスＳＴＶ１またはＳＴＶ２を保持するフリップフロップに対応する水平画素ラインにその保持期間だけ持続的に走査信号を供給する。さらに出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが供給される間継続的に禁止される。
【００１９】
図３は制御信号発生回路７１の構成を詳細に示す。この制御信号発生回路７１は、検出部６１からの水平同期信号ＨＶから得られる水平走査期間に基づいて安定化される周波数の水平同期パルスを発生するＰＬＬ（フェーズ・ロックド・ループ）回路１０２、このＰＬＬ回路１０２からの水平同期パルスＨＰに同期した基準クロック信号Ａを発生する基準クロック発生回路１０４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を発生するタイミング制御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期間だけ遅延させた走査禁止信号ＧＩＮＨを出力する１Ｈ遅延回路１０８、走査禁止信号ＧＩＮＨ０が高レベルに維持されるとき基準クロック信号Ａを反転させるクロック反転回路１２０、および走査禁止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低レベルのときにクロック反転回路１２０の出力信号Ｂを出力するゲーティング回路１２２を備える。クロック反転回路１２０は基準クロック信号Ａおよび走査禁止信号ＧＩＮＨ０が入力されるＥＸＯＲ回路１２０ａで構成される。ゲーティング回路１２２はＡＮＤ回路１２２ａおよびＮＡＮＤ回路１２２ｂで構成される。走査禁止信号ＧＩＮＨ０およびＧＩＮＨはＮＡＮＤ回路１２２ｂに入力され、このＮＡＮＤ回路１２２ｂの出力信号Ｃおよびゲーティング回路１２２の出力信号ＢがＡＮＤ回路１２２ａに入力される。このＡＮＤ回路１２２の出力信号はシフトクロック信号ＣＰＶとしてＹドライバ回路３１に供給される。上下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指定するためにタイミング制御回路１０６に供給される。タイミング制御回路１０６はこの上下反転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択された走査開始パルスは垂直同期信号ＶＤから得られるフィールドの開始タイミングでシフトレジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ表示モードを表す場合、タイミング制御回路１０６は７水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平同期パルスＨＰの数をカウントすることにより検出される。
さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。
【００２０】
以下、上述した表示制御部２の動作を説明する。ここでは、走査開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第２４０番目の順序で選択するためにＹドライバ３１に供給されると仮定する。このＹドライバ回路３１のシフトレジスタ３１ｂはシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１をシフトする。走査開始パルスＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上がりから第２の立ち上がりまで第１フリップフロップに保持され、第２の立ち上がりから第３の立ち上がりまで第２フリップフロップに保持され、第３の立ち上がりから第４の立ち上がりまで第３フリップフロップに保持され、以下同様に第４−第２４０フリップフロップに順次保持される。Ｙドライバ回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３１ｂの第１フリップフロップに保持されるときに継続的に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴＶ１が第２フリップフロップに保持されるときに継続的に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴＶ１が第３フリップフロップに保持されるときに継続的に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
【００２１】
ＮＴＳＣ表示モードでは、タイミング制御回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。このため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に低レベルに維持される。ＥＸＯＲ回路１２０ａは基準クロック信号Ａを反転せずに出力信号Ｂとして出力し、ＮＡＮＤ回路１２２ｂは高レベルの出力信号Ｃを出力し、ＡＮＤ回路１２２ａはＥＸＯＲ回路１２０ａの出力信号Ｂをシフトクロック信号ＣＰＶとして出力する。すなわち、基準クロック信号Ａがシフトクロック信号ＣＰＶとしてＹドライバ３１のシフトレジスタ３１ｂに供給される。
【００２２】
ＰＡＬ表示モードでは、タイミング制御回路１０６が図４に示すように７水平走査期間に１回の割合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号ＧＩＮＨ０が時刻ｔ３２からｔ３４までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ３４からｔ３８までの１水平走査期間に高レベルに設定される。
また、走査禁止信号ＧＩＮＨ０が時刻ｔ４１からｔ４２までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ４２からｔ４６までの１水平走査期間に高レベルに設定される。ＥＸＯＲ回路１２０ａは走査禁止信号ＧＩＮＨ０が低レベルのときに基準クロック信号Ａを出力信号Ｂとして出力し、走査禁止信号ＧＩＮＨ０が高レベルのときに基準クロック信号Ａの反転信号を出力信号Ｂとして出力する。ＮＡＮＤ回路１２２ｂは走査禁止信号ＧＩＮＨ０およびＧＩＮＨの両方が高レベルである場合を除いて高レベルの出力信号Ｃを出力する。ＡＮＤ回路１２２ａは走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間において基準クロック信号Ａの反転信号をシフトクロック信号ＣＰＶとして出力する。これにより、シフトレジスタ３１ｂのシフトタイミングが１／２水平走査期間だけ早められる。他方、出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間だけ禁止され、この水平走査期間にＸドライバ回路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効にする。すなわち、水平映像信号は７水平走査期間毎に１回の割合で間引かれる。
【００２３】
上述の実施形態では、走査禁止信号ＧＩＮＨが基準クロック信号Ａをマスクする代わりに、基準クロック信号Ａを反転するために用いられる。これにより、走査開始パルスＳＴＶ１は例えば時刻ｔ３２からｔ３６までシフトレジスタ３１ｂの第１レジスタに保持され、時刻ｔ３６からｔ４０までシフトレジスタ３１ｂの第２フリップフロップに保持される。出力回路３１ｄは走査禁止信号ＧＩＮＨの制御により時刻ｔ３４からｔ３８まで走査信号を出力できないため、各走査線の選択時間は１水平走査期間に保たれる。シフトレジスタ３１ｂのシフト動作は時刻ｔ３８を待たずに行われるため、走査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【００２４】
また、走査禁止信号ＧＩＮＨ０は奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。この場合、同一順位の水平映像信号が奇数フィールドおよび偶数フィールドにおいて間引きされない。水平画素ラインに沿って表示されるようなストライプを防止して良好な画像を得ることができる。
【００２５】
次に、本発明の第２実施形態に係る液晶ディスプレイパネルを説明する。この液晶ディスプレイパネルは制御信号発生回路７１が図５に示すように構成されることを除いて第１実施形態と同様に構成される。尚、第１実施形態と同様な部分は同一参照符号で示し、その説明を省略する。
【００２６】
図５に示す制御信号発生回路７１は、検出部６１からの水平同期信号ＨＶから得られる水平走査期間に基づいて安定化される周波数の水平同期パルスを発生するＰＬＬ回路１０２、このＰＬＬ回路１０２からの水平同期パルスＨＰに同期した基準クロック信号Ａを発生する基準クロック発生回路１０４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を発生するタイミング制御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期間だけ遅延させた走査禁止信号ＧＩＮＨおよびその反転信号ＧＩＮＨ１を出力する１Ｈ遅延回路１０８、走査禁止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低レベルのときに基準クロック発生回路１０４からの基準クロック信号Ａを出力信号Ｆとして出力するゲーティング回路２２０、および走査禁止信号ＧＩＮＨ０の立ち下がりを検出して走査禁止信号ＧＩＮＨ１の反転信号を出力信号Ｇとして出力する立ち下がりエッジ検出回路２２２、およびこの出力信号Ｇが高レベルに維持されるとき出力信号Ｆ、すなわち基準クロック信号Ａを反転させるクロック反転回路２２４を備える。
【００２７】
ゲーティング回路２２０は走査禁止信号ＧＩＮＨ０およびＧＩＮＨが入力されるＮＡＮＤ回路２２０ｂとこのＮＡＮＤ回路２２０ｂの出力信号Ｅおよび基準クロック信号Ａが入力されるＡＮＤ回路２２０ａで構成される。エッジ検出回路２２２は走査禁止信号ＧＩＮＨ０およびＧＩＮＨが入力されるＮＯＲ回路２２２ａで構成される。クロック反転回路２２４はこのＡＮＤ回路２２０ａの出力信号ＦおよびＮＯＲ回路２２２ａの出力信号Ｇが入力されるＥＸＯＲ回路２２４ａで構成される。ＥＸＯＲ回路２２４ａの出力信号はシフトクロック信号ＣＰＶとしてＹドライバ回路３１に供給される。上下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指定するためにタイミング制御回路１０６に供給される。タイミング制御回路１０６はこの上下反転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択された走査開始パルスは垂直同期信号ＶＤから得られるフィールドの開始タイミングでシフトレジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ表示モードを表す場合、タイミング制御回路１０６は７水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平同期パルスＨＰの数をカウントすることにより検出される。さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。
【００２８】
以下、図５に示す制御信号発生回路７１を備える表示制御部２の動作を説明する。ここでは、走査開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第２４０番目の順序で選択するためにＹドライバ３１に供給されると仮定する。このＹドライバ回路３１のシフトレジスタ３１ｂはシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１をシフトする。走査開始パルスＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上がりから第２の立ち上がりまで第１フリップフロップに保持され、第２の立ち上がりから第３の立ち上がりまで第２フリップフロップに保持され、第３の立ち上がりから第４の立ち上がりまで第３フリップフロップに保持され、以下同様に第４−第２４０フリップフロップに順次保持される。Ｙドライバ回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３１ｂの第１フリップフロップに保持されるときに継続的に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴＶ１が第２フリップフロップに保持されるときに継続的に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴＶ１が第３フリップフロップに保持されるときに継続的に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
【００２９】
ＮＴＳＣ表示モードでは、タイミング制御回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。このため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に低レベルに維持される。ＮＡＮＤ回路２２０ｂは高レベルの出力信号Ｅを出力し、ＡＮＤ回路２２０ａは基本クロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回路２２４ａはＡＮＤ回路２２０ａの出力信号Ｆを反転せずにシフトクロック信号ＣＰＶとして出力する。すなわち、基準クロック信号Ａがシフトクロック信号ＣＰＶとしてＹドライバ３１のシフトレジスタ３１ｂに供給される。
【００３０】
ＰＡＬ表示モードでは、タイミング制御回路１０６が図６に示すように７水平走査期間に１回の割合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号ＧＩＮＨ０が時刻ｔ５２からｔ５４までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ５４からｔ５８までの１水平走査期間に高レベルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻ｔ６１からｔ６２までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ６２からｔ６６までの１水平走査期間に高レベルに設定される。ＮＡＮＤ回路２２０ｂは走査禁止信号ＧＩＮＨ０およびＧＩＮＨの両方が高レベルである場合を除いて高レベルの出力信号Ｅを出力する。ＡＮＤ回路２２０ａは基本クロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回路２２４ａは出力信号Ｇが低レベルのときに出力信号Ｆ、すなわち基準クロック信号Ａをシフトクロック信号ＣＰＶとして出力し、出力信号Ｇが高レベルのときに基準クロック信号Ａの反転信号をシフトクロック信号ＣＰＶとして出力する。これにより、シフトレジスタ３１ｂのシフトタイミングが１／２水平走査期間だけ早められる。他方、出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間だけ禁止され、この水平走査期間にＸドライバ回路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効にする。すなわち、水平映像信号は７水平走査期間毎に１回の割合で間引かれる。
【００３１】
この第２実施形態では、第１実施形態と同様に走査禁止信号ＧＩＮＨが基準クロック信号Ａをマスクするために用いられない。これにより、走査開始パルスＳＴＶ１は例えば時刻ｔ５２からｔ５６までシフトレジスタ３１ｂの第１フリップフロップに保持され、時刻ｔ５６からｔ６０までシフトレジスタ３１ｂの第２フリップフロップに保持される。出力回路３１ｄは走査禁止信号ＧＩＮＨの制御により時刻ｔ５４からｔ５８まで走査信号を出力できないため、各走査線の選択時間は１水平走査期間に保たれる。シフトレジスタ３１ｂのシフト動作は時刻ｔ５８を待たずに行われるため、走査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【００３２】
また、走査禁止信号ＧＩＮＨ０は奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。この場合、同一順位の水平映像信号が奇数フィールドおよび偶数フィールドにおいて間引きされない。水平画素ラインに沿って表示されるようなストライプを防止して良好な画像を得ることができる。
【００３３】
尚、上述した実施形態は、７水平走査期間に１回の割合で水平映像信号を間引くように構成されたが、走査禁止信号ＧＩＮＨ０の同期を調整すれば水平映像信号数の異なる他方式のビデオ信号にも適用することができる。
【００３４】
さらに、これら実施形態の液晶ディスプレイパネルは画素電極が薄膜トランジスタを介して駆動されるアクテイブマトリクス方式であるが、本発明は例えば、プラズマ、ＬＥＤなどを利用した他のディスプレイ装置にも適用することができる。さらには、近年において研究開発されているフィールド・エミッション・ディスプレイ（ＦＥＤ）にも適用することができる。
【００３５】
【発明の効果】
本発明によれば、誤動作することなくビデオ信号の水平映像信号を適切に間引くことができる表示制御装置および表示制御方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶ディスプレイパネルの一部を概略的に示す図である。
【図２】液晶ディスプレイパネルを制御する表示制御部を示すブロック図である。
【図３】図２に示す制御信号発生回路を詳細に示すブロック図である。
【図４】図２に示す制御信号発生回路において発生される信号のタイムチャートである。
【図５】本発明の第２実施形態に係る液晶ディスプレイパネルに設けられる制御信号発生回路を詳細に示すブロック図であり、
【図６】図５に示す制御信号発生回路において発生される信号のタイムチャートである。
【図７】従来の表示制御装置で発生される信号のタイムチャートである。
【符号の説明】
３１…Ｙドライバ回路
３１ｂ…シフトレジスタ
５１…Ｘドライバ回路
６１…検出部
７１…制御信号発生回路
１０２…ＰＬＬ回路
１０４…基準クロック発生回路
１０６…タイミング制御回路
１０８…ＩＨ遅延回路
１２０…クロック反転回路
１２２…ゲーティング回路
【発明の属する技術分野】
本発明は、複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置および表示制御方法に関し、特に水平画素ライン数よりも多くの水平映像信号(horizontal picture signals)を含む方式のビデオ信号によりフラットパネルディスプレイを駆動する表示制御装置および表示制御方法に関する。
【０００２】
【従来の技術】
近年では、液晶ディスプレイのようなフラットパネルディスプレイが世界的に普及している。これに伴って、液晶ディスプレイがＮＴＳＣ(National Television System Committee)、ＥＤＴＶ(Extended Definition Television)、ＰＡＬ(Phase Alternation by Line) 、ハイビジョン放送、カーナビゲーションのような様々なメディアのビデオ情報のいずれにも対応できるよう構成される必要が高まっている。
【０００３】
例えばＮＴＳＣビデオ信号は１フレームあたり４８０本（１フィールドあたり２４０本）の水平画素ラインに対応する水平映像信号を含み、ＰＡＬビデオ信号は１フレームあたり５１２本（１フィールドあたり２５６本）の水平画素ラインに対応する水平映像信号を含む。例えばＰＡＬビデオ信号がＮＴＳＣビデオ信号に対応する数の水平画素ライン（水平走査線）を持つ液晶ディスプレイに供給される場合、ＰＡＬビデオ信号の水平映像信号を液晶ディスプレイの水平画素ラインに適切に割り当てることができないために正常な表示を行なうことが難しい。
【０００４】
この問題は、液晶ディスプレイの表示制御装置においてＰＡＬビデオ信号をＮＴＳＣビデオ信号に変換することにより解決できる。しかし、この信号変換処理は正常な表示を行うために複雑な構造を必要とし、表示制御装置の製造コストを上昇させてしまう。このため、従来の表示制御装置は一般にＰＡＬビデオ信号の水平映像信号を一定の割合で間引くように構成される。この場合、表示制御装置の構造は単純化されるため、製造コストの上昇を抑えることができる。
【０００５】
液晶ディスプレイの水平画素ラインは表示制御装置に設けられるＹドライバ回路によって順次選択される。典型的なＹドライバ回路は複数のフリップフロップで構成されるシフトレジスタを備える。この場合、Ｙドライバ回路は水平走査期間に対応した周波数の基準クロック信号Ａをシフトクロック信号ＣＰＶとして受け取り、このシフトクロック信号ＣＰＶに応答して各フリップフロップは走査開始パルスを出力すると共に次段にシフトし、この各フリップフロップからの出力信号をレベルシフトすることにより得られる走査信号を水平画素ラインの配線Ｙ１，Ｙ２，…のうちの１つに供給する。このため、各水平映像信号は走査信号によって選択された水平画素ラインに供給され、これにより表示される。上述の間引処理は所定数の水平走査期間毎に走査禁止信号ＧＩＮＨを発生し、例えば水平画素ラインの配線Ｙ１に供給される走査信号および基準クロック信号Ａをこの走査禁止信号ＧＩＮＨでマスクすることによりに行われる。
【０００６】
【発明が解決しようとする課題】
ところで、Ｙドライバ回路は通常独立したＩＣモジュールとして液晶ディスプレイの基板に装着されるため、走査禁止信号ＧＩＮＨがＹドライバ回路に供給されるタイミングはシフトクロック信号ＣＰＶの発生回路に供給されるタイミングと必ずしも一致しない。他方、走査信号の立ち上がりおよび立ち下がりタイミングはシフトレジスタの回路特性に依存してばらつく応答時間ＴＰＤ１だけ遅れる。もし、シフトレジスタの応答時間ＴＰＤ１がシフトレジスタに供給される走査禁止信号ＧＩＮＨの遅延時間ＴＰＤ２を越える場合、図７に示すように持続時間の短い妨害パルスが走査信号として出力される。これは、対応水平画素ラインの画素電位を変化させ、例えば不要なストライプが発生するような影響を表示画像に与える。さらに、この影響は液晶ディスプレイの大型化に伴って１水平走査期間内に電位を設定すべき画素数が増大した場合により深刻となる。
本発明の目的は、誤動作することなくビデオ信号の水平映像信号を適切に間引くことができる表示制御装置および表示制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
この目的は、複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置によって達成され、この表示制御装置は入力ビデオ信号の垂直走査サイクルで走査開始パルスを発生し、このビデオ信号の水平走査サイクルで基準クロック信号を発生する制御信号発生回路と、ビデオ信号から水平映像信号を水平走査サイクルで抽出し、この水平映像信号を前記複数の水平画素ラインの各々に供給する第１ドライバ回路と、走査開始パルスを基準クロック信号に応答して１方向にシフトしこの走査開始パルスの保持位置に対応する水平画素ラインを選択するシフトレジスタを含み、選択された水平画素ラインに選択信号を供給する第２ドライバ回路とを備え、制御信号発生回路は１フレームあたりの水平映像信号数が水平画素ラインの数に適合しない方式のビデオ信号に対して水平映像信号を間引くために所定数の水平走査期間に１回の割合で１水平走査期間のあいだ選択信号をマスクする禁止信号を発生すると共に、この１水平走査期間のあいだ前記基準クロック信号を反転する間引回路を含む。
【０００８】
この表示制御装置では、水平映像信号は走査信号の供給を禁止信号によって１水平走査期間だけ禁止することにより行われる。ここで、禁止信号は基準クロック信号をマスクするために用いられず、基準クロック信号はこの１水平走査期間において反転される。すなわち、シフトレジスタのシフト動作は禁止信号の停止を待たずに行われるため、禁止信号の配線経路での遅延とシフトレジスタの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【０００９】
【発明の実施の形態】
以下、本発明の第１実施形態に係る液晶ディスプレイパネルを図面を参照して説明する。
図１は、この液晶ディスプレイパネル１の一部を概略的に示す。この液晶ディスプレイパネル１は、光透過性アレイ基板１１、光透過性対向基板１２、および液晶層１３で構成される。液晶層１３はアレイ基板１１と対向基板１２との間に保持される。液晶ディスプレイパネル１は背面に設けられるバックライト１４から光拡散板１５を介して照射される光源光を選択的に透過することにより画像を表示する。
【００１０】
アレイ基板１１は、偏光板１６、ガラスプレート１７、および複数の透明画素電極１８を有する。偏光板１６はガラスプレート１７を覆って設けられ、光拡散板１５によって拡散される光源光を偏光する。複数の透明画素電極１８はＩＴＯ(Indium Tin Oxide)で構成され、偏光板１６とは反対の側においてガラスプレート１７上に２４０行×３２０列のマトリクスとして配列される。アレイ基板１１は、画素電極１８の行に沿って形成されガラスプレート１７上に形成される２４０本の走査線Ｙ１−Ｙ２４０、画素電極１８の列に沿ってガラスプレート１７上に形成される３２０本の信号線Ｘ１−Ｘ３２０、および各々スイッチング素子として走査線Ｙ１−Ｙ２４０および信号線Ｘ１−Ｘ３２０の交差点の近傍においてガラスプレート１７上に形成される２４０×３２０個の薄膜トランジスタ１９をさらに有する。
【００１１】
アレイ基板１１の走査線Ｙ１−Ｙ２４０および信号線Ｘ１−Ｘ３２０はこれらの交差位置に配置されシリコンオキサイドおよびアモルファスシリコンで構成される層間絶縁層２０Ａにより互いに絶縁される。各薄膜トランジスタ１９はアモルファスシリコン（または、多結晶シリコン）の活性層２０Ｂ、対応画素電極１８に接続されるソース電極１９Ａ、対応信号線に接続されるドレイン電極１９Ｂ、および対応走査線に接続されるゲート電極１９Ｃを有する。ゲート電極１９Ｃは薄膜トソースおよびドレイン電極１９Ａおよび１９Ｂとの間において活性層２０Ｂから絶縁して形成される。これにより、各薄膜トランジスタ１９は、対応走査線を介してゲート電極１９Ｃに供給される走査信号に応答して導通し、対応信号線を介してドレイン電極１９Ａに供給される映像信号を対応画素電極１８に供給する。
【００１２】
対向基板１２は、透明対向電極２１、カラーフィルタ層２２、ガラスプレート２３および偏光板２４を有する。偏光板２４はガラスプレート２３を覆って設けられ、液晶層１３からの透過光を偏光する。対向電極１８はＩＴＯ(Indium Tin Oxide)で構成され、偏光板１６とは反対の側においてガラスプレート２３上に形成され、画素電極１８のマトリクスアレイに対向する。カラーフィルタ層２２はこの対向電極２１を覆ってガラスプレート２３上に形成される。カラーフィルタ層２２は連続した３列の画素電極１８毎に各々設けられる複数のカラーフィルタグループを有する。各カラーフィルタグループは第１列の画素電極１８に対向する赤フィルタストライプ２２Ｒ、第２列の画素電極１８に対向する緑フィルタストライプ２２Ｇ、第３列の画素電極１８に対向する青フィルタストライプ２２Ｂ、およびこれらストライプ２２Ｒ、２２Ｇ、および２２Ｂ相互の境に設けられ各々対応する信号線Ｘｉに対向する遮光ストライプ２２Ｘを有する。尚、液晶層１３は図示しない第１配向膜を介してアレイ基板１１表面に接合し、図示しない第２配向膜を介して対向基板１２の表面に接合する。
【００１３】
上述の液晶ディスプレイパネル１では、２４０本の水平画素ラインがＮＴＳＣビデオ信号の１フィールドあたりの水平映像信号数に対応して設けられ、列方向（すなわち、表示画面の垂直方向）において順次選択される。各水平画素ラインは１行の画素電極１８を含み、これら画素電極１８の各々は対応薄膜トランジスタ１９、偏光板の対応部、液晶層の対応部、対向電極の対応部、およびカラーフィルタ層の対応部と協力して１画素を構成する。各水平画素ラインは、赤、緑、青の３画素で各々構成される１２０個のカラー画素グループを含む。
【００１４】
すなわち、３Ｋ−２(k=1,2,3, …) 列の画素電極１８は赤の画素を駆動するために用いられ、３Ｋ−１(k=1,2,3, …) 列の画素電極１８は緑の画素を駆動するために用いられ、３Ｋ(k=1,2,3, …) 列の画素電極１８は青の画素を駆動するために用いられる。
【００１５】
図２は、液晶ディスプレイパネル１を制御する表示制御部２を概略的に示す。この表示制御部２は表示画面、すなわち画素電極１８のマトリクスアレイの外側に位置するアレイ基板１１の一部およびこのアレイ基板１１の外部に設けられる。表示制御部２は外部から供給されるビデオ信号ＶＳから垂直同期信号ＶＤおよび水平同期信号ＶＨを抽出すると共に、ビデオ信号ＶＳがＮＴＳＣ方式およびＰＡＬ方式のいずれであるかを検出する検出部６１と、検出部６１によって検出された方式に対応して信号線Ｘ１−Ｘ３６０を駆動するＸドライバ回路５１と、このＸドライバ回路５１が信号線Ｘ１−Ｘ３６０を駆動する動作に同期して走査線Ｙ１−Ｙ２４０を１本ずつ選択するＹドライバ３１と、検出部６１によって検出された方式に対応して様々な制御信号をＹドライバ３１に供給する制御信号発生回路７１とを備える。
【００１６】
検出部６１は垂直同期信号ＶＤの間隔がＮＴＳＣ方式に対応する１／３０秒であるかどうかをチェックすることによりビデオ信号ＶＳの方式を検出し、検出結果に対応して指定されるＮＴＳＣ表示モードおよびＰＡＬ表示モードの一方を表すモード信号ＳＮＰを制御信号発生回路７１およびＸドライバ回路５１に供給する。このモード信号ＳＮＰは垂直同期信号ＶＤおよび水平同期信号ＶＨと共に制御信号発生回路７１に供給され、さらに水平同期信号ＶＨおよびビデオ信号ＶＳと共にＸドライバ回路５１に供給される。
【００１７】
Ｘドライバ回路５１は従来から知られるように構成され、例えば水平同期信号ＶＨに同期してビデオ信号ＶＳの各水平映像信号から３２０個の画素信号をサンプリングしホールドするサンプルホールド回路と、このサンプルホールド回路によってホールドされたこれら画素信号をそれぞれ増幅するオペアンプ回路と、このオペアンプ回路を介して供給される３２０個の画素信号を格納し液晶ディスプレイパネル１の信号線Ｘ１−Ｘ３２０にそれぞれ供給する単一のラインメモリとを備える。サンプルホールド回路のサンプルタイミングおよびホールド期間並びにラインメモリの出力タイミングはモード信号ＳＮＰによって表される表示モードに対応して設定される。
【００１８】
Ｙドライバ回路３１は、制御信号発生回路７１から供給されるシフトクロック信号ＣＰＶ、走査禁止信号ＧＩＮＨ、シフト方向指定信号Ｌ／Ｒ、および走査開始パルスＳＴＶ１、ＴＶ２についてレベル変換を行なうレベル変換回路３１ａ、２４０個の水平画素ラインに対応して直列に接続された第２４０個のフリップフロップで構成されシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１またはＳＴＶ２をシフトするシフトレジスタ３１ｂ、それぞれシフトレジスタ３１ｂのフリップフロップに接続され各々走査開始パルスが対応するフリップフロップに保持されるときにこのフリップフロップの出力信号をレベルシフトする２４０個のレベルシフト回路３１ｃ、これらレベルシフト回路３１にそれぞれ接続され各々対応レベルシフト回路３１ｃによってレベルシフトされた出力信号を走査線Ｙ１−Ｙ２４０の対応する１つに水平画素ラインの走査信号として出力する２４０個の出力回路３１ｄを有する。シフトレジスタ３１ｂにおいて、走査開始パルスＳＴＶ１は第１水平画素ラインに対応するフリップフロップに供給され、走査開始パルスＳＴＶ２は第２４０水平画素ラインに対応するフリップフロップに供給される。シフト方向指定信号Ｌ／Ｒはこれら走査開始パルスＳＴＶ１およびＳＴＶ２のシフト方向を指定するためにシフトレジスタ３１ｂに供給される。すなわち、このＹドライバ回路３１はこの走査開始パルスＳＴＶ１またはＳＴＶ２を保持するフリップフロップに対応する水平画素ラインにその保持期間だけ持続的に走査信号を供給する。さらに出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが供給される間継続的に禁止される。
【００１９】
図３は制御信号発生回路７１の構成を詳細に示す。この制御信号発生回路７１は、検出部６１からの水平同期信号ＨＶから得られる水平走査期間に基づいて安定化される周波数の水平同期パルスを発生するＰＬＬ（フェーズ・ロックド・ループ）回路１０２、このＰＬＬ回路１０２からの水平同期パルスＨＰに同期した基準クロック信号Ａを発生する基準クロック発生回路１０４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を発生するタイミング制御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期間だけ遅延させた走査禁止信号ＧＩＮＨを出力する１Ｈ遅延回路１０８、走査禁止信号ＧＩＮＨ０が高レベルに維持されるとき基準クロック信号Ａを反転させるクロック反転回路１２０、および走査禁止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低レベルのときにクロック反転回路１２０の出力信号Ｂを出力するゲーティング回路１２２を備える。クロック反転回路１２０は基準クロック信号Ａおよび走査禁止信号ＧＩＮＨ０が入力されるＥＸＯＲ回路１２０ａで構成される。ゲーティング回路１２２はＡＮＤ回路１２２ａおよびＮＡＮＤ回路１２２ｂで構成される。走査禁止信号ＧＩＮＨ０およびＧＩＮＨはＮＡＮＤ回路１２２ｂに入力され、このＮＡＮＤ回路１２２ｂの出力信号Ｃおよびゲーティング回路１２２の出力信号ＢがＡＮＤ回路１２２ａに入力される。このＡＮＤ回路１２２の出力信号はシフトクロック信号ＣＰＶとしてＹドライバ回路３１に供給される。上下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指定するためにタイミング制御回路１０６に供給される。タイミング制御回路１０６はこの上下反転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択された走査開始パルスは垂直同期信号ＶＤから得られるフィールドの開始タイミングでシフトレジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ表示モードを表す場合、タイミング制御回路１０６は７水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平同期パルスＨＰの数をカウントすることにより検出される。
さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。
【００２０】
以下、上述した表示制御部２の動作を説明する。ここでは、走査開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第２４０番目の順序で選択するためにＹドライバ３１に供給されると仮定する。このＹドライバ回路３１のシフトレジスタ３１ｂはシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１をシフトする。走査開始パルスＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上がりから第２の立ち上がりまで第１フリップフロップに保持され、第２の立ち上がりから第３の立ち上がりまで第２フリップフロップに保持され、第３の立ち上がりから第４の立ち上がりまで第３フリップフロップに保持され、以下同様に第４−第２４０フリップフロップに順次保持される。Ｙドライバ回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３１ｂの第１フリップフロップに保持されるときに継続的に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴＶ１が第２フリップフロップに保持されるときに継続的に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴＶ１が第３フリップフロップに保持されるときに継続的に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
【００２１】
ＮＴＳＣ表示モードでは、タイミング制御回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。このため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に低レベルに維持される。ＥＸＯＲ回路１２０ａは基準クロック信号Ａを反転せずに出力信号Ｂとして出力し、ＮＡＮＤ回路１２２ｂは高レベルの出力信号Ｃを出力し、ＡＮＤ回路１２２ａはＥＸＯＲ回路１２０ａの出力信号Ｂをシフトクロック信号ＣＰＶとして出力する。すなわち、基準クロック信号Ａがシフトクロック信号ＣＰＶとしてＹドライバ３１のシフトレジスタ３１ｂに供給される。
【００２２】
ＰＡＬ表示モードでは、タイミング制御回路１０６が図４に示すように７水平走査期間に１回の割合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号ＧＩＮＨ０が時刻ｔ３２からｔ３４までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ３４からｔ３８までの１水平走査期間に高レベルに設定される。
また、走査禁止信号ＧＩＮＨ０が時刻ｔ４１からｔ４２までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ４２からｔ４６までの１水平走査期間に高レベルに設定される。ＥＸＯＲ回路１２０ａは走査禁止信号ＧＩＮＨ０が低レベルのときに基準クロック信号Ａを出力信号Ｂとして出力し、走査禁止信号ＧＩＮＨ０が高レベルのときに基準クロック信号Ａの反転信号を出力信号Ｂとして出力する。ＮＡＮＤ回路１２２ｂは走査禁止信号ＧＩＮＨ０およびＧＩＮＨの両方が高レベルである場合を除いて高レベルの出力信号Ｃを出力する。ＡＮＤ回路１２２ａは走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間において基準クロック信号Ａの反転信号をシフトクロック信号ＣＰＶとして出力する。これにより、シフトレジスタ３１ｂのシフトタイミングが１／２水平走査期間だけ早められる。他方、出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間だけ禁止され、この水平走査期間にＸドライバ回路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効にする。すなわち、水平映像信号は７水平走査期間毎に１回の割合で間引かれる。
【００２３】
上述の実施形態では、走査禁止信号ＧＩＮＨが基準クロック信号Ａをマスクする代わりに、基準クロック信号Ａを反転するために用いられる。これにより、走査開始パルスＳＴＶ１は例えば時刻ｔ３２からｔ３６までシフトレジスタ３１ｂの第１レジスタに保持され、時刻ｔ３６からｔ４０までシフトレジスタ３１ｂの第２フリップフロップに保持される。出力回路３１ｄは走査禁止信号ＧＩＮＨの制御により時刻ｔ３４からｔ３８まで走査信号を出力できないため、各走査線の選択時間は１水平走査期間に保たれる。シフトレジスタ３１ｂのシフト動作は時刻ｔ３８を待たずに行われるため、走査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【００２４】
また、走査禁止信号ＧＩＮＨ０は奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。この場合、同一順位の水平映像信号が奇数フィールドおよび偶数フィールドにおいて間引きされない。水平画素ラインに沿って表示されるようなストライプを防止して良好な画像を得ることができる。
【００２５】
次に、本発明の第２実施形態に係る液晶ディスプレイパネルを説明する。この液晶ディスプレイパネルは制御信号発生回路７１が図５に示すように構成されることを除いて第１実施形態と同様に構成される。尚、第１実施形態と同様な部分は同一参照符号で示し、その説明を省略する。
【００２６】
図５に示す制御信号発生回路７１は、検出部６１からの水平同期信号ＨＶから得られる水平走査期間に基づいて安定化される周波数の水平同期パルスを発生するＰＬＬ回路１０２、このＰＬＬ回路１０２からの水平同期パルスＨＰに同期した基準クロック信号Ａを発生する基準クロック発生回路１０４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を発生するタイミング制御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期間だけ遅延させた走査禁止信号ＧＩＮＨおよびその反転信号ＧＩＮＨ１を出力する１Ｈ遅延回路１０８、走査禁止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低レベルのときに基準クロック発生回路１０４からの基準クロック信号Ａを出力信号Ｆとして出力するゲーティング回路２２０、および走査禁止信号ＧＩＮＨ０の立ち下がりを検出して走査禁止信号ＧＩＮＨ１の反転信号を出力信号Ｇとして出力する立ち下がりエッジ検出回路２２２、およびこの出力信号Ｇが高レベルに維持されるとき出力信号Ｆ、すなわち基準クロック信号Ａを反転させるクロック反転回路２２４を備える。
【００２７】
ゲーティング回路２２０は走査禁止信号ＧＩＮＨ０およびＧＩＮＨが入力されるＮＡＮＤ回路２２０ｂとこのＮＡＮＤ回路２２０ｂの出力信号Ｅおよび基準クロック信号Ａが入力されるＡＮＤ回路２２０ａで構成される。エッジ検出回路２２２は走査禁止信号ＧＩＮＨ０およびＧＩＮＨが入力されるＮＯＲ回路２２２ａで構成される。クロック反転回路２２４はこのＡＮＤ回路２２０ａの出力信号ＦおよびＮＯＲ回路２２２ａの出力信号Ｇが入力されるＥＸＯＲ回路２２４ａで構成される。ＥＸＯＲ回路２２４ａの出力信号はシフトクロック信号ＣＰＶとしてＹドライバ回路３１に供給される。上下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指定するためにタイミング制御回路１０６に供給される。タイミング制御回路１０６はこの上下反転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択された走査開始パルスは垂直同期信号ＶＤから得られるフィールドの開始タイミングでシフトレジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ表示モードを表す場合、タイミング制御回路１０６は７水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平同期パルスＨＰの数をカウントすることにより検出される。さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。
【００２８】
以下、図５に示す制御信号発生回路７１を備える表示制御部２の動作を説明する。ここでは、走査開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第２４０番目の順序で選択するためにＹドライバ３１に供給されると仮定する。このＹドライバ回路３１のシフトレジスタ３１ｂはシフトクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ１をシフトする。走査開始パルスＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上がりから第２の立ち上がりまで第１フリップフロップに保持され、第２の立ち上がりから第３の立ち上がりまで第２フリップフロップに保持され、第３の立ち上がりから第４の立ち上がりまで第３フリップフロップに保持され、以下同様に第４−第２４０フリップフロップに順次保持される。Ｙドライバ回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３１ｂの第１フリップフロップに保持されるときに継続的に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴＶ１が第２フリップフロップに保持されるときに継続的に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴＶ１が第３フリップフロップに保持されるときに継続的に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
【００２９】
ＮＴＳＣ表示モードでは、タイミング制御回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。このため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に低レベルに維持される。ＮＡＮＤ回路２２０ｂは高レベルの出力信号Ｅを出力し、ＡＮＤ回路２２０ａは基本クロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回路２２４ａはＡＮＤ回路２２０ａの出力信号Ｆを反転せずにシフトクロック信号ＣＰＶとして出力する。すなわち、基準クロック信号Ａがシフトクロック信号ＣＰＶとしてＹドライバ３１のシフトレジスタ３１ｂに供給される。
【００３０】
ＰＡＬ表示モードでは、タイミング制御回路１０６が図６に示すように７水平走査期間に１回の割合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号ＧＩＮＨ０が時刻ｔ５２からｔ５４までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ５４からｔ５８までの１水平走査期間に高レベルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻ｔ６１からｔ６２までの１水平走査期間に高レベルに設定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ６２からｔ６６までの１水平走査期間に高レベルに設定される。ＮＡＮＤ回路２２０ｂは走査禁止信号ＧＩＮＨ０およびＧＩＮＨの両方が高レベルである場合を除いて高レベルの出力信号Ｅを出力する。ＡＮＤ回路２２０ａは基本クロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回路２２４ａは出力信号Ｇが低レベルのときに出力信号Ｆ、すなわち基準クロック信号Ａをシフトクロック信号ＣＰＶとして出力し、出力信号Ｇが高レベルのときに基準クロック信号Ａの反転信号をシフトクロック信号ＣＰＶとして出力する。これにより、シフトレジスタ３１ｂのシフトタイミングが１／２水平走査期間だけ早められる。他方、出力回路３１ｄの出力動作は走査禁止信号ＧＩＮＨが高レベルに維持される１水平走査期間だけ禁止され、この水平走査期間にＸドライバ回路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効にする。すなわち、水平映像信号は７水平走査期間毎に１回の割合で間引かれる。
【００３１】
この第２実施形態では、第１実施形態と同様に走査禁止信号ＧＩＮＨが基準クロック信号Ａをマスクするために用いられない。これにより、走査開始パルスＳＴＶ１は例えば時刻ｔ５２からｔ５６までシフトレジスタ３１ｂの第１フリップフロップに保持され、時刻ｔ５６からｔ６０までシフトレジスタ３１ｂの第２フリップフロップに保持される。出力回路３１ｄは走査禁止信号ＧＩＮＨの制御により時刻ｔ５４からｔ５８まで走査信号を出力できないため、各走査線の選択時間は１水平走査期間に保たれる。シフトレジスタ３１ｂのシフト動作は時刻ｔ５８を待たずに行われるため、走査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂの応答時間との関係に依存して発生する不要パルスを確実に防止できる。
【００３２】
また、走査禁止信号ＧＩＮＨ０は奇数フィールドにおいて第１、第８、第１４…番目という水平走査期間に発生され、偶数フィールドにおいて第２、第９、第１５…番目という水平走査期間に発生される。この場合、同一順位の水平映像信号が奇数フィールドおよび偶数フィールドにおいて間引きされない。水平画素ラインに沿って表示されるようなストライプを防止して良好な画像を得ることができる。
【００３３】
尚、上述した実施形態は、７水平走査期間に１回の割合で水平映像信号を間引くように構成されたが、走査禁止信号ＧＩＮＨ０の同期を調整すれば水平映像信号数の異なる他方式のビデオ信号にも適用することができる。
【００３４】
さらに、これら実施形態の液晶ディスプレイパネルは画素電極が薄膜トランジスタを介して駆動されるアクテイブマトリクス方式であるが、本発明は例えば、プラズマ、ＬＥＤなどを利用した他のディスプレイ装置にも適用することができる。さらには、近年において研究開発されているフィールド・エミッション・ディスプレイ（ＦＥＤ）にも適用することができる。
【００３５】
【発明の効果】
本発明によれば、誤動作することなくビデオ信号の水平映像信号を適切に間引くことができる表示制御装置および表示制御方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶ディスプレイパネルの一部を概略的に示す図である。
【図２】液晶ディスプレイパネルを制御する表示制御部を示すブロック図である。
【図３】図２に示す制御信号発生回路を詳細に示すブロック図である。
【図４】図２に示す制御信号発生回路において発生される信号のタイムチャートである。
【図５】本発明の第２実施形態に係る液晶ディスプレイパネルに設けられる制御信号発生回路を詳細に示すブロック図であり、
【図６】図５に示す制御信号発生回路において発生される信号のタイムチャートである。
【図７】従来の表示制御装置で発生される信号のタイムチャートである。
【符号の説明】
３１…Ｙドライバ回路
３１ｂ…シフトレジスタ
５１…Ｘドライバ回路
６１…検出部
７１…制御信号発生回路
１０２…ＰＬＬ回路
１０４…基準クロック発生回路
１０６…タイミング制御回路
１０８…ＩＨ遅延回路
１２０…クロック反転回路
１２２…ゲーティング回路
Claims (10)
- 複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置であって、入力ビデオ信号の前記垂直走査サイクルで走査開始パルスを発生し、このビデオ信号の水平走査サイクルで基準クロック信号を発生する信号発生手段と、ビデオ信号から水平映像信号を前記水平走査サイクルで抽出し、この水平映像信号を前記複数の水平画素ラインの各々に供給する第１駆動手段と、前記走査開始パルスを前記基準クロック信号に応答して１方向にシフトしこの走査開始パルスの保持位置に対応する水平画素ラインを選択するシフトレジスタを含み、選択された水平画素ラインに選択信号を供給する第２駆動手段とを備え、前記信号発生手段は１フレームあたりの水平映像信号数が前記水平画素ラインの数に適合しない方式のビデオ信号に対して水平映像信号を間引くために所定数の水平走査期間に１回の割合で１水平走査期間のあいだ選択信号をマスクする禁止信号を発生すると共に、この１水平走査期間のあいだ前記基準クロック信号を反転する間引手段を含む表示制御装置 。
- 前記間引手段は前記複数の水平画素ラインが１フレームの画像として組み合わされる奇数フィールドの画像および偶数フィールドの画像の各々に対応する水平映像信号に割り当てられる場合にこられ奇数および偶数フィールド間で異なる順位の水平映像信号を間引くために前記禁止信号の発生タイミングをシフトさせるタイミング制御部を含む請求項１に記載の表示制御装置。
- 前記信号発生手段は１フレームあたりの水平映像信号数が前記水平画素ラインの数に適合しない方式のビデオ信号をこのビデオ信号の垂直走査サイクルから検出する検出手段を含む請求項１に記載の表示制御装置。
- 前記間引手段は前記禁止信号を受取ったときに前記基準クロック信号を反転する反転回路を有する請求項１に記載の表示制御装置。
- 前記間引手段は１水平走査期間持続する基準禁止信号を所定数の水平走査期間毎に発生する信号発生回路と、この基準禁止信号を１水平走査期間だけ遅延させることにより前記禁止信号を発生する遅延回路と、前記基準禁止信号および前記禁止信号の両方を受取ったときに前記基準クロックが第２駆動手段に供給されることを禁止するゲーティング回路を有する請求項４に記載の表示制御装置。
- 複数の水平画素ラインを有するフラットパネルディスプレイの表示制御方法であって、入力ビデオ信号の前記垂直走査サイクルで走査開始パルスを発生し、このビデオ信号の水平走査サイクルで基準クロック信号を発生するステップと、ビデオ信号から水平映像信号を前記水平走査サイクルで抽出し、この水平映像信号を前記複数の水平画素ラインの各々に供給するステップと、前記走査開始パルスを前記基準クロック信号に応答して１方向にシフトしこの走査開始パルスの保持位置に対応する水平画素ラインを選択するシフトレジスタを用い、選択された水平画素ラインに選択信号を供給するステップとを備え、前記信号発生ステップは１フレームあたりの水平映像信号数が前記水平画素ラインの数に適合しない方式のビデオ信号に対して水平映像信号を間引くために所定数の水平走査期間に１回の割合で１水平走査期間のあいだ前記選択信号をマスクする禁止信号を発生すると共に、この１水平走査期間のあいだ前記基準クロック信号を反転するサブステップを含む表示制御方法。
- 複数の水平画素ラインを有するフラットパネルディスプレイの表示制御装置であって、入力ビデオ信号の水平走査サイクルで基準クロック信号を発生する信号発生手段と、前記ビデオ信号から水平映像信号を前記水平走査サイクルで抽出し、この水平映像信号を前記複数の水平画素ラインの各々に供給する第１駆動手段と、前記基準クロック信号に応答して前記複数の水平画素ラインから順次１水平画素ラインを選択する選択部を含み、選択された水平画素ラインに選択信号を供給する第２駆動手段とを備え、前記信号発生手段は１フレームあたりの水平映像信号数が前記水平画素ラインの数に適合しない方式のビデオ信号に対して水平映像信号を間引くために所定数の水平走査期間に１回の割合で１水平走査期間のあいだ選択信号をマスクする禁止信号を発生すると共に、前記選択部による選択がこの１水平走査期間において次の水平画素ラインに予め切り替わるよう前記基準クロック信号のデュレーションを変化させる間引手段を備える表示制御装置。
- １水平走査期間毎に入力される複数の水平映像信号を含むビデオ信号を、複数の水平画素ラインを有するフラットパネルディスプレイの前記水平画素ラインに１水平走査期間毎に選択的に割り当てる表示制御装置であって、前記水平画素ラインに対応しないビデオ信号の一水平映像信号の選択期間に基づくマスク信号を出力するマスク信号出力手段と、前記一水平映像信号に先だって隣接した他の一水平映像信号の選択期間および前記一水平映像信号の選択期間の一部にわたる第１信号を出力すると共に、前記一水平映像信号の選択期間および前記一水平映像信号に続いて隣接した他の水平映像信号の選択期間にわたる第２信号を順次出力する選択信号出力手段と、前記第１信号および前記第２信号の一部を前記マスク信号に基づいてマスクすることにより前記他の水平映像信号のそれぞれに対応する走査信号を出力する演算手段とを含む表示制御装置。
- 前記選択信号出力手段は複数のフリップフロップから成るシフトレジスタで構成され、前記一水平走査期間に対応する基準クロックと前記マスク信号とにより制御される請求項８に記載の表示制御装置。
- １水平走査期間毎に入力される複数の水平映像信号を含むビデオ信号を、複数の水平画素ラインを有するフラットパネルディスプレイの前記水平画素ラインに１水平走査期間毎に選択的に割り当てる表示制御方法であって、前記水平画素ラインに対応しない前記ビデオ信号の一水平映像信号の選択期間に基づくマスク信号を出力するステップと、前記一水平映像信号に先だって隣接した他の一水平映像信号の選択期間および前記一水平映像信号の選択期間の一部にわたる第１信号を出力するステップと、前記一水平映像信号の選択期間の一部および前記一水平映像信号の選択期間に続いて隣接した他の水平映像信号の選択期間にわたる第２信号を出力するステップと、前記第１信号および第２信号の一部を前記マスク信号に基づいてマスクすることにより前記一水平映像信号を除く前記他の一水平映像信号のそれぞれを選択的に前記水平画素ラインに割り当てるステップを含む表示制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498896A JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-250548 | 1995-09-28 | ||
| JP25054895 | 1995-09-28 | ||
| JP25498896A JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09154087A JPH09154087A (ja) | 1997-06-10 |
| JP3667894B2 true JP3667894B2 (ja) | 2005-07-06 |
Family
ID=26539812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25498896A Expired - Lifetime JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667894B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| JP5014711B2 (ja) * | 2006-09-05 | 2012-08-29 | 三菱電機株式会社 | 液晶表示装置 |
| JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| JP5522375B2 (ja) | 2009-03-11 | 2014-06-18 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法 |
-
1996
- 1996-09-26 JP JP25498896A patent/JP3667894B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09154087A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499432B1 (ko) | 액정패널의구동장치,액정장치및전자기기 | |
| US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US4922240A (en) | Thin film active matrix and addressing circuitry therefor | |
| KR930002912B1 (ko) | 표시장치 및 액정 표시장치 | |
| US6018331A (en) | Frame display control in an image display having a liquid crystal display panel | |
| US20200251066A1 (en) | Gate drive circuit and driving method thereof, display panel and display device | |
| US6084562A (en) | Flat-panel display device and display method | |
| US6049318A (en) | Display control device and display control method | |
| JPH09212139A (ja) | 画像表示システム | |
| US6320567B1 (en) | Display device | |
| KR100288023B1 (ko) | 평면표시장치및표시방법 | |
| US5724061A (en) | Display driving apparatus for presenting same display on a plurality of scan lines | |
| JP2001075534A (ja) | 液晶表示装置 | |
| KR20010020935A (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP3667894B2 (ja) | 表示制御装置および表示制御方法 | |
| KR20020028155A (ko) | 액정표시장치의 구동 방법 및 구동 회로 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| WO2001097205A1 (fr) | Dispositif d'affichage et procede de commande de ce dispositif et dispositif d'affichage a projection | |
| US5315315A (en) | Integrated circuit for driving display element | |
| JP2000171774A (ja) | 電気光学装置および電子機器 | |
| JPS6152631A (ja) | アクティブマトリクス表示装置 | |
| JPH02296286A (ja) | 液晶表示用基板とその駆動方法 | |
| JP3244618B2 (ja) | 液晶パネル及びそれを用いた投射型画像表示装置 | |
| US20180357956A1 (en) | Method for driving array substrate | |
| KR100374378B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |