JPH09154087A - 表示制御装置および表示制御方法 - Google Patents
表示制御装置および表示制御方法Info
- Publication number
- JPH09154087A JPH09154087A JP8254988A JP25498896A JPH09154087A JP H09154087 A JPH09154087 A JP H09154087A JP 8254988 A JP8254988 A JP 8254988A JP 25498896 A JP25498896 A JP 25498896A JP H09154087 A JPH09154087 A JP H09154087A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- video signal
- reference clock
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】誤動作なくビデオ信号の水平映像信号を適切に
間引く。 【解決手段】ビデオ信号から水平および垂直同期信号を
抽出する検出部６１、垂直同期信号に同期する走査開始
パルスおよび水平同期信号に同期する基準クロック信号
を発生する制御信号発生回路７１と、ビデオ信号から水
平映像信号を水平同期信号に同期して抽出し、この水平
映像信号を複数の水平画素ラインの各々に供給するＸド
ライバ回路５１と、走査開始パルスを基準クロック信号
に応答して１方向にシフトして順次水平画素ラインを選
択するシフトレジスタ３１ｂを含み、選択水平画素ライ
ンに走査信号を供給するＹドライバ回路３１とを備え
る。制御信号発生回路７１は水平映像信号を間引くため
に所定数の水平走査期間に１回の割合で１水平走査期間
選択信号をマスクする禁止信号を発生すると共に、この
１水平走査期間基準クロック信号を反転する回路を含
む。
間引く。 【解決手段】ビデオ信号から水平および垂直同期信号を
抽出する検出部６１、垂直同期信号に同期する走査開始
パルスおよび水平同期信号に同期する基準クロック信号
を発生する制御信号発生回路７１と、ビデオ信号から水
平映像信号を水平同期信号に同期して抽出し、この水平
映像信号を複数の水平画素ラインの各々に供給するＸド
ライバ回路５１と、走査開始パルスを基準クロック信号
に応答して１方向にシフトして順次水平画素ラインを選
択するシフトレジスタ３１ｂを含み、選択水平画素ライ
ンに走査信号を供給するＹドライバ回路３１とを備え
る。制御信号発生回路７１は水平映像信号を間引くため
に所定数の水平走査期間に１回の割合で１水平走査期間
選択信号をマスクする禁止信号を発生すると共に、この
１水平走査期間基準クロック信号を反転する回路を含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の水平画素ラ
インを有するフラットパネルディスプレイの表示制御装
置および表示制御方法に関し、特に水平画素ライン数よ
りも多くの水平映像信号(horizontal picture signals)
を含む方式のビデオ信号によりフラットパネルディスプ
レイを駆動する表示制御装置および表示制御方法に関す
る。
インを有するフラットパネルディスプレイの表示制御装
置および表示制御方法に関し、特に水平画素ライン数よ
りも多くの水平映像信号(horizontal picture signals)
を含む方式のビデオ信号によりフラットパネルディスプ
レイを駆動する表示制御装置および表示制御方法に関す
る。
【０００２】
【従来の技術】近年では、液晶ディスプレイのようなフ
ラットパネルディスプレイが世界的に普及している。こ
れに伴って、液晶ディスプレイがＮＴＳＣ(National Te
levision System Committee)、ＥＤＴＶ(Extended Defi
nition Television)、ＰＡＬ(Phase Alternation by Li
ne) 、ハイビジョン放送、カーナビゲーションのような
様々なメディアのビデオ情報のいずれにも対応できるよ
う構成される必要が高まっている。
ラットパネルディスプレイが世界的に普及している。こ
れに伴って、液晶ディスプレイがＮＴＳＣ(National Te
levision System Committee)、ＥＤＴＶ(Extended Defi
nition Television)、ＰＡＬ(Phase Alternation by Li
ne) 、ハイビジョン放送、カーナビゲーションのような
様々なメディアのビデオ情報のいずれにも対応できるよ
う構成される必要が高まっている。
【０００３】例えばＮＴＳＣビデオ信号は１フレームあ
たり４８０本（１フィールドあたり２４０本）の水平画
素ラインに対応する水平映像信号を含み、ＰＡＬビデオ
信号は１フレームあたり５１２本（１フィールドあたり
２５６本）の水平画素ラインに対応する水平映像信号を
含む。例えばＰＡＬビデオ信号がＮＴＳＣビデオ信号に
対応する数の水平画素ライン（水平走査線）を持つ液晶
ディスプレイに供給される場合、ＰＡＬビデオ信号の水
平映像信号を液晶ディスプレイの水平画素ラインに適切
に割り当てることができないために正常な表示を行なう
ことが難しい。
たり４８０本（１フィールドあたり２４０本）の水平画
素ラインに対応する水平映像信号を含み、ＰＡＬビデオ
信号は１フレームあたり５１２本（１フィールドあたり
２５６本）の水平画素ラインに対応する水平映像信号を
含む。例えばＰＡＬビデオ信号がＮＴＳＣビデオ信号に
対応する数の水平画素ライン（水平走査線）を持つ液晶
ディスプレイに供給される場合、ＰＡＬビデオ信号の水
平映像信号を液晶ディスプレイの水平画素ラインに適切
に割り当てることができないために正常な表示を行なう
ことが難しい。
【０００４】この問題は、液晶ディスプレイの表示制御
装置においてＰＡＬビデオ信号をＮＴＳＣビデオ信号に
変換することにより解決できる。しかし、この信号変換
処理は正常な表示を行うために複雑な構造を必要とし、
表示制御装置の製造コストを上昇させてしまう。このた
め、従来の表示制御装置は一般にＰＡＬビデオ信号の水
平映像信号を一定の割合で間引くように構成される。こ
の場合、表示制御装置の構造は単純化されるため、製造
コストの上昇を抑えることができる。
装置においてＰＡＬビデオ信号をＮＴＳＣビデオ信号に
変換することにより解決できる。しかし、この信号変換
処理は正常な表示を行うために複雑な構造を必要とし、
表示制御装置の製造コストを上昇させてしまう。このた
め、従来の表示制御装置は一般にＰＡＬビデオ信号の水
平映像信号を一定の割合で間引くように構成される。こ
の場合、表示制御装置の構造は単純化されるため、製造
コストの上昇を抑えることができる。
【０００５】液晶ディスプレイの水平画素ラインは表示
制御装置に設けられるＹドライバ回路によって順次選択
される。典型的なＹドライバ回路は複数のフリップフロ
ップで構成されるシフトレジスタを備える。この場合、
Ｙドライバ回路は水平走査期間に対応した周波数の基準
クロック信号Ａをシフトクロック信号ＣＰＶとして受け
取り、このシフトクロック信号ＣＰＶに応答して各フリ
ップフロップは走査開始パルスを出力すると共に次段に
シフトし、この各フリップフロップからの出力信号をレ
ベルシフトすることにより得られる走査信号を水平画素
ラインの配線Ｙ１，Ｙ２，…のうちの１つに供給する。
このため、各水平映像信号は走査信号によって選択され
た水平画素ラインに供給され、これにより表示される。
上述の間引処理は所定数の水平走査期間毎に走査禁止信
号ＧＩＮＨを発生し、例えば水平画素ラインの配線Ｙ１
に供給される走査信号および基準クロック信号Ａをこの
走査禁止信号ＧＩＮＨでマスクすることによりに行われ
る。
制御装置に設けられるＹドライバ回路によって順次選択
される。典型的なＹドライバ回路は複数のフリップフロ
ップで構成されるシフトレジスタを備える。この場合、
Ｙドライバ回路は水平走査期間に対応した周波数の基準
クロック信号Ａをシフトクロック信号ＣＰＶとして受け
取り、このシフトクロック信号ＣＰＶに応答して各フリ
ップフロップは走査開始パルスを出力すると共に次段に
シフトし、この各フリップフロップからの出力信号をレ
ベルシフトすることにより得られる走査信号を水平画素
ラインの配線Ｙ１，Ｙ２，…のうちの１つに供給する。
このため、各水平映像信号は走査信号によって選択され
た水平画素ラインに供給され、これにより表示される。
上述の間引処理は所定数の水平走査期間毎に走査禁止信
号ＧＩＮＨを発生し、例えば水平画素ラインの配線Ｙ１
に供給される走査信号および基準クロック信号Ａをこの
走査禁止信号ＧＩＮＨでマスクすることによりに行われ
る。
【０００６】
【発明が解決しようとする課題】ところで、Ｙドライバ
回路は通常独立したＩＣモジュールとして液晶ディスプ
レイの基板に装着されるため、走査禁止信号ＧＩＮＨが
Ｙドライバ回路に供給されるタイミングはシフトクロッ
ク信号ＣＰＶの発生回路に供給されるタイミングと必ず
しも一致しない。他方、走査信号の立ち上がりおよび立
ち下がりタイミングはシフトレジスタの回路特性に依存
してばらつく応答時間ＴＰＤ１だけ遅れる。もし、シフ
トレジスタの応答時間ＴＰＤ１がシフトレジスタに供給
される走査禁止信号ＧＩＮＨの遅延時間ＴＰＤ２を越え
る場合、図７に示すように持続時間の短い妨害パルスが
走査信号として出力される。これは、対応水平画素ライ
ンの画素電位を変化させ、例えば不要なストライプが発
生するような影響を表示画像に与える。さらに、この影
響は液晶ディスプレイの大型化に伴って１水平走査期間
内に電位を設定すべき画素数が増大した場合により深刻
となる。本発明の目的は、誤動作することなくビデオ信
号の水平映像信号を適切に間引くことができる表示制御
装置および表示制御方法を提供することにある。
回路は通常独立したＩＣモジュールとして液晶ディスプ
レイの基板に装着されるため、走査禁止信号ＧＩＮＨが
Ｙドライバ回路に供給されるタイミングはシフトクロッ
ク信号ＣＰＶの発生回路に供給されるタイミングと必ず
しも一致しない。他方、走査信号の立ち上がりおよび立
ち下がりタイミングはシフトレジスタの回路特性に依存
してばらつく応答時間ＴＰＤ１だけ遅れる。もし、シフ
トレジスタの応答時間ＴＰＤ１がシフトレジスタに供給
される走査禁止信号ＧＩＮＨの遅延時間ＴＰＤ２を越え
る場合、図７に示すように持続時間の短い妨害パルスが
走査信号として出力される。これは、対応水平画素ライ
ンの画素電位を変化させ、例えば不要なストライプが発
生するような影響を表示画像に与える。さらに、この影
響は液晶ディスプレイの大型化に伴って１水平走査期間
内に電位を設定すべき画素数が増大した場合により深刻
となる。本発明の目的は、誤動作することなくビデオ信
号の水平映像信号を適切に間引くことができる表示制御
装置および表示制御方法を提供することにある。
【０００７】
【課題を解決するための手段】この目的は、複数の水平
画素ラインを有するフラットパネルディスプレイの表示
制御装置によって達成され、この表示制御装置は入力ビ
デオ信号の垂直走査サイクルで走査開始パルスを発生
し、このビデオ信号の水平走査サイクルで基準クロック
信号を発生する制御信号発生回路と、ビデオ信号から水
平映像信号を水平走査サイクルで抽出し、この水平映像
信号を前記複数の水平画素ラインの各々に供給する第１
ドライバ回路と、走査開始パルスを基準クロック信号に
応答して１方向にシフトしこの走査開始パルスの保持位
置に対応する水平画素ラインを選択するシフトレジスタ
を含み、選択された水平画素ラインに選択信号を供給す
る第２ドライバ回路とを備え、制御信号発生回路は１フ
レームあたりの水平映像信号数が水平画素ラインの数に
適合しない方式のビデオ信号に対して水平映像信号を間
引くために所定数の水平走査期間に１回の割合で１水平
走査期間のあいだ選択信号をマスクする禁止信号を発生
すると共に、この１水平走査期間のあいだ前記基準クロ
ック信号を反転する間引回路を含む。
画素ラインを有するフラットパネルディスプレイの表示
制御装置によって達成され、この表示制御装置は入力ビ
デオ信号の垂直走査サイクルで走査開始パルスを発生
し、このビデオ信号の水平走査サイクルで基準クロック
信号を発生する制御信号発生回路と、ビデオ信号から水
平映像信号を水平走査サイクルで抽出し、この水平映像
信号を前記複数の水平画素ラインの各々に供給する第１
ドライバ回路と、走査開始パルスを基準クロック信号に
応答して１方向にシフトしこの走査開始パルスの保持位
置に対応する水平画素ラインを選択するシフトレジスタ
を含み、選択された水平画素ラインに選択信号を供給す
る第２ドライバ回路とを備え、制御信号発生回路は１フ
レームあたりの水平映像信号数が水平画素ラインの数に
適合しない方式のビデオ信号に対して水平映像信号を間
引くために所定数の水平走査期間に１回の割合で１水平
走査期間のあいだ選択信号をマスクする禁止信号を発生
すると共に、この１水平走査期間のあいだ前記基準クロ
ック信号を反転する間引回路を含む。
【０００８】この表示制御装置では、水平映像信号は走
査信号の供給を禁止信号によって１水平走査期間だけ禁
止することにより行われる。ここで、禁止信号は基準ク
ロック信号をマスクするために用いられず、基準クロッ
ク信号はこの１水平走査期間において反転される。すな
わち、シフトレジスタのシフト動作は禁止信号の停止を
待たずに行われるため、禁止信号の配線経路での遅延と
シフトレジスタの応答時間との関係に依存して発生する
不要パルスを確実に防止できる。
査信号の供給を禁止信号によって１水平走査期間だけ禁
止することにより行われる。ここで、禁止信号は基準ク
ロック信号をマスクするために用いられず、基準クロッ
ク信号はこの１水平走査期間において反転される。すな
わち、シフトレジスタのシフト動作は禁止信号の停止を
待たずに行われるため、禁止信号の配線経路での遅延と
シフトレジスタの応答時間との関係に依存して発生する
不要パルスを確実に防止できる。
【０００９】
【発明の実施の形態】以下、本発明の第１実施形態に係
る液晶ディスプレイパネルを図面を参照して説明する。
図１は、この液晶ディスプレイパネル１の一部を概略的
に示す。この液晶ディスプレイパネル１は、光透過性ア
レイ基板１１、光透過性対向基板１２、および液晶層１
３で構成される。液晶層１３はアレイ基板１１と対向基
板１２との間に保持される。液晶ディスプレイパネル１
は背面に設けられるバックライト１４から光拡散板１５
を介して照射される光源光を選択的に透過することによ
り画像を表示する。
る液晶ディスプレイパネルを図面を参照して説明する。
図１は、この液晶ディスプレイパネル１の一部を概略的
に示す。この液晶ディスプレイパネル１は、光透過性ア
レイ基板１１、光透過性対向基板１２、および液晶層１
３で構成される。液晶層１３はアレイ基板１１と対向基
板１２との間に保持される。液晶ディスプレイパネル１
は背面に設けられるバックライト１４から光拡散板１５
を介して照射される光源光を選択的に透過することによ
り画像を表示する。
【００１０】アレイ基板１１は、偏光板１６、ガラスプ
レート１７、および複数の透明画素電極１８を有する。
偏光板１６はガラスプレート１７を覆って設けられ、光
拡散板１５によって拡散される光源光を偏光する。複数
の透明画素電極１８はＩＴＯ(Indium Tin Oxide)で構成
され、偏光板１６とは反対の側においてガラスプレート
１７上に２４０行×３２０列のマトリクスとして配列さ
れる。アレイ基板１１は、画素電極１８の行に沿って形
成されガラスプレート１７上に形成される２４０本の走
査線Ｙ１−Ｙ２４０、画素電極１８の列に沿ってガラス
プレート１７上に形成される３２０本の信号線Ｘ１−Ｘ
３２０、および各々スイッチング素子として走査線Ｙ１
−Ｙ２４０および信号線Ｘ１−Ｘ３２０の交差点の近傍
においてガラスプレート１７上に形成される２４０×３
２０個の薄膜トランジスタ１９をさらに有する。
レート１７、および複数の透明画素電極１８を有する。
偏光板１６はガラスプレート１７を覆って設けられ、光
拡散板１５によって拡散される光源光を偏光する。複数
の透明画素電極１８はＩＴＯ(Indium Tin Oxide)で構成
され、偏光板１６とは反対の側においてガラスプレート
１７上に２４０行×３２０列のマトリクスとして配列さ
れる。アレイ基板１１は、画素電極１８の行に沿って形
成されガラスプレート１７上に形成される２４０本の走
査線Ｙ１−Ｙ２４０、画素電極１８の列に沿ってガラス
プレート１７上に形成される３２０本の信号線Ｘ１−Ｘ
３２０、および各々スイッチング素子として走査線Ｙ１
−Ｙ２４０および信号線Ｘ１−Ｘ３２０の交差点の近傍
においてガラスプレート１７上に形成される２４０×３
２０個の薄膜トランジスタ１９をさらに有する。
【００１１】アレイ基板１１の走査線Ｙ１−Ｙ２４０お
よび信号線Ｘ１−Ｘ３２０はこれらの交差位置に配置さ
れシリコンオキサイドおよびアモルファスシリコンで構
成される層間絶縁層２０Ａにより互いに絶縁される。各
薄膜トランジスタ１９はアモルファスシリコン（また
は、多結晶シリコン）の活性層２０Ｂ、対応画素電極１
８に接続されるソース電極１９Ａ、対応信号線に接続さ
れるドレイン電極１９Ｂ、および対応走査線に接続され
るゲート電極１９Ｃを有する。ゲート電極１９Ｃは薄膜
トソースおよびドレイン電極１９Ａおよび１９Ｂとの間
において活性層２０Ｂから絶縁して形成される。これに
より、各薄膜トランジスタ１９は、対応走査線を介して
ゲート電極１９Ｃに供給される走査信号に応答して導通
し、対応信号線を介してドレイン電極１９Ａに供給され
る映像信号を対応画素電極１８に供給する。
よび信号線Ｘ１−Ｘ３２０はこれらの交差位置に配置さ
れシリコンオキサイドおよびアモルファスシリコンで構
成される層間絶縁層２０Ａにより互いに絶縁される。各
薄膜トランジスタ１９はアモルファスシリコン（また
は、多結晶シリコン）の活性層２０Ｂ、対応画素電極１
８に接続されるソース電極１９Ａ、対応信号線に接続さ
れるドレイン電極１９Ｂ、および対応走査線に接続され
るゲート電極１９Ｃを有する。ゲート電極１９Ｃは薄膜
トソースおよびドレイン電極１９Ａおよび１９Ｂとの間
において活性層２０Ｂから絶縁して形成される。これに
より、各薄膜トランジスタ１９は、対応走査線を介して
ゲート電極１９Ｃに供給される走査信号に応答して導通
し、対応信号線を介してドレイン電極１９Ａに供給され
る映像信号を対応画素電極１８に供給する。
【００１２】対向基板１２は、透明対向電極２１、カラ
ーフィルタ層２２、ガラスプレート２３および偏光板２
４を有する。偏光板２４はガラスプレート２３を覆って
設けられ、液晶層１３からの透過光を偏光する。対向電
極１８はＩＴＯ(Indium TinOxide)で構成され、偏光板
１６とは反対の側においてガラスプレート２３上に形成
され、画素電極１８のマトリクスアレイに対向する。カ
ラーフィルタ層２２はこの対向電極２１を覆ってガラス
プレート２３上に形成される。カラーフィルタ層２２は
連続した３列の画素電極１８毎に各々設けられる複数の
カラーフィルタグループを有する。各カラーフィルタグ
ループは第１列の画素電極１８に対向する赤フィルタス
トライプ２２Ｒ、第２列の画素電極１８に対向する緑フ
ィルタストライプ２２Ｇ、第３列の画素電極１８に対向
する青フィルタストライプ２２Ｂ、およびこれらストラ
イプ２２Ｒ、２２Ｇ、および２２Ｂ相互の境に設けられ
各々対応する信号線Ｘｉに対向する遮光ストライプ２２
Ｘを有する。尚、液晶層１３は図示しない第１配向膜を
介してアレイ基板１１表面に接合し、図示しない第２配
向膜を介して対向基板１２の表面に接合する。
ーフィルタ層２２、ガラスプレート２３および偏光板２
４を有する。偏光板２４はガラスプレート２３を覆って
設けられ、液晶層１３からの透過光を偏光する。対向電
極１８はＩＴＯ(Indium TinOxide)で構成され、偏光板
１６とは反対の側においてガラスプレート２３上に形成
され、画素電極１８のマトリクスアレイに対向する。カ
ラーフィルタ層２２はこの対向電極２１を覆ってガラス
プレート２３上に形成される。カラーフィルタ層２２は
連続した３列の画素電極１８毎に各々設けられる複数の
カラーフィルタグループを有する。各カラーフィルタグ
ループは第１列の画素電極１８に対向する赤フィルタス
トライプ２２Ｒ、第２列の画素電極１８に対向する緑フ
ィルタストライプ２２Ｇ、第３列の画素電極１８に対向
する青フィルタストライプ２２Ｂ、およびこれらストラ
イプ２２Ｒ、２２Ｇ、および２２Ｂ相互の境に設けられ
各々対応する信号線Ｘｉに対向する遮光ストライプ２２
Ｘを有する。尚、液晶層１３は図示しない第１配向膜を
介してアレイ基板１１表面に接合し、図示しない第２配
向膜を介して対向基板１２の表面に接合する。
【００１３】上述の液晶ディスプレイパネル１では、２
４０本の水平画素ラインがＮＴＳＣビデオ信号の１フィ
ールドあたりの水平映像信号数に対応して設けられ、列
方向（すなわち、表示画面の垂直方向）において順次選
択される。各水平画素ラインは１行の画素電極１８を含
み、これら画素電極１８の各々は対応薄膜トランジスタ
１９、偏光板の対応部、液晶層の対応部、対向電極の対
応部、およびカラーフィルタ層の対応部と協力して１画
素を構成する。各水平画素ラインは、赤、緑、青の３画
素で各々構成される１２０個のカラー画素グループを含
む。
４０本の水平画素ラインがＮＴＳＣビデオ信号の１フィ
ールドあたりの水平映像信号数に対応して設けられ、列
方向（すなわち、表示画面の垂直方向）において順次選
択される。各水平画素ラインは１行の画素電極１８を含
み、これら画素電極１８の各々は対応薄膜トランジスタ
１９、偏光板の対応部、液晶層の対応部、対向電極の対
応部、およびカラーフィルタ層の対応部と協力して１画
素を構成する。各水平画素ラインは、赤、緑、青の３画
素で各々構成される１２０個のカラー画素グループを含
む。
【００１４】すなわち、３Ｋ−２(k=1,2,3, …) 列の画
素電極１８は赤の画素を駆動するために用いられ、３Ｋ
−１(k=1,2,3, …) 列の画素電極１８は緑の画素を駆動
するために用いられ、３Ｋ(k=1,2,3, …) 列の画素電極
１８は青の画素を駆動するために用いられる。
素電極１８は赤の画素を駆動するために用いられ、３Ｋ
−１(k=1,2,3, …) 列の画素電極１８は緑の画素を駆動
するために用いられ、３Ｋ(k=1,2,3, …) 列の画素電極
１８は青の画素を駆動するために用いられる。
【００１５】図２は、液晶ディスプレイパネル１を制御
する表示制御部２を概略的に示す。この表示制御部２は
表示画面、すなわち画素電極１８のマトリクスアレイの
外側に位置するアレイ基板１１の一部およびこのアレイ
基板１１の外部に設けられる。表示制御部２は外部から
供給されるビデオ信号ＶＳから垂直同期信号ＶＤおよび
水平同期信号ＶＨを抽出すると共に、ビデオ信号ＶＳが
ＮＴＳＣ方式およびＰＡＬ方式のいずれであるかを検出
する検出部６１と、検出部６１によって検出された方式
に対応して信号線Ｘ１−Ｘ３６０を駆動するＸドライバ
回路５１と、このＸドライバ回路５１が信号線Ｘ１−Ｘ
３６０を駆動する動作に同期して走査線Ｙ１−Ｙ２４０
を１本ずつ選択するＹドライバ３１と、検出部６１によ
って検出された方式に対応して様々な制御信号をＹドラ
イバ３１に供給する制御信号発生回路７１とを備える。
する表示制御部２を概略的に示す。この表示制御部２は
表示画面、すなわち画素電極１８のマトリクスアレイの
外側に位置するアレイ基板１１の一部およびこのアレイ
基板１１の外部に設けられる。表示制御部２は外部から
供給されるビデオ信号ＶＳから垂直同期信号ＶＤおよび
水平同期信号ＶＨを抽出すると共に、ビデオ信号ＶＳが
ＮＴＳＣ方式およびＰＡＬ方式のいずれであるかを検出
する検出部６１と、検出部６１によって検出された方式
に対応して信号線Ｘ１−Ｘ３６０を駆動するＸドライバ
回路５１と、このＸドライバ回路５１が信号線Ｘ１−Ｘ
３６０を駆動する動作に同期して走査線Ｙ１−Ｙ２４０
を１本ずつ選択するＹドライバ３１と、検出部６１によ
って検出された方式に対応して様々な制御信号をＹドラ
イバ３１に供給する制御信号発生回路７１とを備える。
【００１６】検出部６１は垂直同期信号ＶＤの間隔がＮ
ＴＳＣ方式に対応する１／３０秒であるかどうかをチェ
ックすることによりビデオ信号ＶＳの方式を検出し、検
出結果に対応して指定されるＮＴＳＣ表示モードおよび
ＰＡＬ表示モードの一方を表すモード信号ＳＮＰを制御
信号発生回路７１およびＸドライバ回路５１に供給す
る。このモード信号ＳＮＰは垂直同期信号ＶＤおよび水
平同期信号ＶＨと共に制御信号発生回路７１に供給さ
れ、さらに水平同期信号ＶＨおよびビデオ信号ＶＳと共
にＸドライバ回路５１に供給される。
ＴＳＣ方式に対応する１／３０秒であるかどうかをチェ
ックすることによりビデオ信号ＶＳの方式を検出し、検
出結果に対応して指定されるＮＴＳＣ表示モードおよび
ＰＡＬ表示モードの一方を表すモード信号ＳＮＰを制御
信号発生回路７１およびＸドライバ回路５１に供給す
る。このモード信号ＳＮＰは垂直同期信号ＶＤおよび水
平同期信号ＶＨと共に制御信号発生回路７１に供給さ
れ、さらに水平同期信号ＶＨおよびビデオ信号ＶＳと共
にＸドライバ回路５１に供給される。
【００１７】Ｘドライバ回路５１は従来から知られるよ
うに構成され、例えば水平同期信号ＶＨに同期してビデ
オ信号ＶＳの各水平映像信号から３２０個の画素信号を
サンプリングしホールドするサンプルホールド回路と、
このサンプルホールド回路によってホールドされたこれ
ら画素信号をそれぞれ増幅するオペアンプ回路と、この
オペアンプ回路を介して供給される３２０個の画素信号
を格納し液晶ディスプレイパネル１の信号線Ｘ１−Ｘ３
２０にそれぞれ供給する単一のラインメモリとを備え
る。サンプルホールド回路のサンプルタイミングおよび
ホールド期間並びにラインメモリの出力タイミングはモ
ード信号ＳＮＰによって表される表示モードに対応して
設定される。
うに構成され、例えば水平同期信号ＶＨに同期してビデ
オ信号ＶＳの各水平映像信号から３２０個の画素信号を
サンプリングしホールドするサンプルホールド回路と、
このサンプルホールド回路によってホールドされたこれ
ら画素信号をそれぞれ増幅するオペアンプ回路と、この
オペアンプ回路を介して供給される３２０個の画素信号
を格納し液晶ディスプレイパネル１の信号線Ｘ１−Ｘ３
２０にそれぞれ供給する単一のラインメモリとを備え
る。サンプルホールド回路のサンプルタイミングおよび
ホールド期間並びにラインメモリの出力タイミングはモ
ード信号ＳＮＰによって表される表示モードに対応して
設定される。
【００１８】Ｙドライバ回路３１は、制御信号発生回路
７１から供給されるシフトクロック信号ＣＰＶ、走査禁
止信号ＧＩＮＨ、シフト方向指定信号Ｌ／Ｒ、および走
査開始パルスＳＴＶ１、ＴＶ２についてレベル変換を行
なうレベル変換回路３１ａ、２４０個の水平画素ライン
に対応して直列に接続された第２４０個のフリップフロ
ップで構成されシフトクロック信号ＣＰＶに応答して走
査開始パルスＳＴＶ１またはＳＴＶ２をシフトするシフ
トレジスタ３１ｂ、それぞれシフトレジスタ３１ｂのフ
リップフロップに接続され各々走査開始パルスが対応す
るフリップフロップに保持されるときにこのフリップフ
ロップの出力信号をレベルシフトする２４０個のレベル
シフト回路３１ｃ、これらレベルシフト回路３１にそれ
ぞれ接続され各々対応レベルシフト回路３１ｃによって
レベルシフトされた出力信号を走査線Ｙ１−Ｙ２４０の
対応する１つに水平画素ラインの走査信号として出力す
る２４０個の出力回路３１ｄを有する。シフトレジスタ
３１ｂにおいて、走査開始パルスＳＴＶ１は第１水平画
素ラインに対応するフリップフロップに供給され、走査
開始パルスＳＴＶ２は第２４０水平画素ラインに対応す
るフリップフロップに供給される。シフト方向指定信号
Ｌ／Ｒはこれら走査開始パルスＳＴＶ１およびＳＴＶ２
のシフト方向を指定するためにシフトレジスタ３１ｂに
供給される。すなわち、このＹドライバ回路３１はこの
走査開始パルスＳＴＶ１またはＳＴＶ２を保持するフリ
ップフロップに対応する水平画素ラインにその保持期間
だけ持続的に走査信号を供給する。さらに出力回路３１
ｄの出力動作は走査禁止信号ＧＩＮＨが供給される間継
続的に禁止される。
７１から供給されるシフトクロック信号ＣＰＶ、走査禁
止信号ＧＩＮＨ、シフト方向指定信号Ｌ／Ｒ、および走
査開始パルスＳＴＶ１、ＴＶ２についてレベル変換を行
なうレベル変換回路３１ａ、２４０個の水平画素ライン
に対応して直列に接続された第２４０個のフリップフロ
ップで構成されシフトクロック信号ＣＰＶに応答して走
査開始パルスＳＴＶ１またはＳＴＶ２をシフトするシフ
トレジスタ３１ｂ、それぞれシフトレジスタ３１ｂのフ
リップフロップに接続され各々走査開始パルスが対応す
るフリップフロップに保持されるときにこのフリップフ
ロップの出力信号をレベルシフトする２４０個のレベル
シフト回路３１ｃ、これらレベルシフト回路３１にそれ
ぞれ接続され各々対応レベルシフト回路３１ｃによって
レベルシフトされた出力信号を走査線Ｙ１−Ｙ２４０の
対応する１つに水平画素ラインの走査信号として出力す
る２４０個の出力回路３１ｄを有する。シフトレジスタ
３１ｂにおいて、走査開始パルスＳＴＶ１は第１水平画
素ラインに対応するフリップフロップに供給され、走査
開始パルスＳＴＶ２は第２４０水平画素ラインに対応す
るフリップフロップに供給される。シフト方向指定信号
Ｌ／Ｒはこれら走査開始パルスＳＴＶ１およびＳＴＶ２
のシフト方向を指定するためにシフトレジスタ３１ｂに
供給される。すなわち、このＹドライバ回路３１はこの
走査開始パルスＳＴＶ１またはＳＴＶ２を保持するフリ
ップフロップに対応する水平画素ラインにその保持期間
だけ持続的に走査信号を供給する。さらに出力回路３１
ｄの出力動作は走査禁止信号ＧＩＮＨが供給される間継
続的に禁止される。
【００１９】図３は制御信号発生回路７１の構成を詳細
に示す。この制御信号発生回路７１は、検出部６１から
の水平同期信号ＨＶから得られる水平走査期間に基づい
て安定化される周波数の水平同期パルスを発生するＰＬ
Ｌ（フェーズ・ロックド・ループ）回路１０２、このＰ
ＬＬ回路１０２からの水平同期パルスＨＰに同期した基
準クロック信号Ａを発生する基準クロック発生回路１０
４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信
号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査
禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査
開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を
発生するタイミング制御回路１０６、走査禁止信号ＧＩ
ＮＨ０を１水平走査期間だけ遅延させた走査禁止信号Ｇ
ＩＮＨを出力する１Ｈ遅延回路１０８、走査禁止信号Ｇ
ＩＮＨ０が高レベルに維持されるとき基準クロック信号
Ａを反転させるクロック反転回路１２０、および走査禁
止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低
レベルのときにクロック反転回路１２０の出力信号Ｂを
出力するゲーティング回路１２２を備える。クロック反
転回路１２０は基準クロック信号Ａおよび走査禁止信号
ＧＩＮＨ０が入力されるＥＸＯＲ回路１２０ａで構成さ
れる。ゲーティング回路１２２はＡＮＤ回路１２２ａお
よびＮＡＮＤ回路１２２ｂで構成される。走査禁止信号
ＧＩＮＨ０およびＧＩＮＨはＮＡＮＤ回路１２２ｂに入
力され、このＮＡＮＤ回路１２２ｂの出力信号Ｃおよび
ゲーティング回路１２２の出力信号ＢがＡＮＤ回路１２
２ａに入力される。このＡＮＤ回路１２２の出力信号は
シフトクロック信号ＣＰＶとしてＹドライバ回路３１に
供給される。上下反転指定信号Ｕ／Ｄは水平画素ライン
の選択順序を指定するためにタイミング制御回路１０６
に供給される。タイミング制御回路１０６はこの上下反
転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシ
フト方向を決定してこのシフト方向をシフト方向指定信
号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対
応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を
選択する。選択された走査開始パルスは垂直同期信号Ｖ
Ｄから得られるフィールドの開始タイミングでシフトレ
ジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ
表示モードを表す場合、タイミング制御回路１０６は７
水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ
持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走
査期間は水平同期パルスＨＰの数をカウントすることに
より検出される。さらに走査禁止信号ＧＩＮＨ０は例え
ば奇数フィールドにおいて第１、第８、第１４…番目と
いう水平走査期間に発生され、偶数フィールドにおいて
第２、第９、第１５…番目という水平走査期間に発生さ
れる。
に示す。この制御信号発生回路７１は、検出部６１から
の水平同期信号ＨＶから得られる水平走査期間に基づい
て安定化される周波数の水平同期パルスを発生するＰＬ
Ｌ（フェーズ・ロックド・ループ）回路１０２、このＰ
ＬＬ回路１０２からの水平同期パルスＨＰに同期した基
準クロック信号Ａを発生する基準クロック発生回路１０
４、水平同期パルスＨＰ、垂直同期信号ＨＶ、モード信
号ＳＮＰおよび上下反転指定信号Ｕ／Ｄに基づいて走査
禁止信号ＧＩＮＨ０、シフト方向指定信号Ｌ／Ｒ、走査
開始パルスＳＴＶ１、および走査開始パルスＳＴＶ２を
発生するタイミング制御回路１０６、走査禁止信号ＧＩ
ＮＨ０を１水平走査期間だけ遅延させた走査禁止信号Ｇ
ＩＮＨを出力する１Ｈ遅延回路１０８、走査禁止信号Ｇ
ＩＮＨ０が高レベルに維持されるとき基準クロック信号
Ａを反転させるクロック反転回路１２０、および走査禁
止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低
レベルのときにクロック反転回路１２０の出力信号Ｂを
出力するゲーティング回路１２２を備える。クロック反
転回路１２０は基準クロック信号Ａおよび走査禁止信号
ＧＩＮＨ０が入力されるＥＸＯＲ回路１２０ａで構成さ
れる。ゲーティング回路１２２はＡＮＤ回路１２２ａお
よびＮＡＮＤ回路１２２ｂで構成される。走査禁止信号
ＧＩＮＨ０およびＧＩＮＨはＮＡＮＤ回路１２２ｂに入
力され、このＮＡＮＤ回路１２２ｂの出力信号Ｃおよび
ゲーティング回路１２２の出力信号ＢがＡＮＤ回路１２
２ａに入力される。このＡＮＤ回路１２２の出力信号は
シフトクロック信号ＣＰＶとしてＹドライバ回路３１に
供給される。上下反転指定信号Ｕ／Ｄは水平画素ライン
の選択順序を指定するためにタイミング制御回路１０６
に供給される。タイミング制御回路１０６はこの上下反
転指定信号Ｕ／Ｄに基づいてシフトレジスタ３１ｂのシ
フト方向を決定してこのシフト方向をシフト方向指定信
号Ｌ／Ｒにおいて指定すると共に、このシフト方向に対
応して走査開始パルスＳＴＶ１およびＳＴＶ２の一方を
選択する。選択された走査開始パルスは垂直同期信号Ｖ
Ｄから得られるフィールドの開始タイミングでシフトレ
ジスタ３１ｂに供給される。モード信号ＳＮＰがＰＡＬ
表示モードを表す場合、タイミング制御回路１０６は７
水平走査期間（７Ｈ）毎に１水平走査期間（１Ｈ）だけ
持続する走査禁止信号ＧＩＮＨ０を発生する。７水平走
査期間は水平同期パルスＨＰの数をカウントすることに
より検出される。さらに走査禁止信号ＧＩＮＨ０は例え
ば奇数フィールドにおいて第１、第８、第１４…番目と
いう水平走査期間に発生され、偶数フィールドにおいて
第２、第９、第１５…番目という水平走査期間に発生さ
れる。
【００２０】以下、上述した表示制御部２の動作を説明
する。ここでは、走査開始パルスＳＴＶ１およびシフト
方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第
２４０番目の順序で選択するためにＹドライバ３１に供
給されると仮定する。このＹドライバ回路３１のシフト
レジスタ３１ｂはシフトクロック信号ＣＰＶに応答して
走査開始パルスＳＴＶ１をシフトする。走査開始パルス
ＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上が
りから第２の立ち上がりまで第１フリップフロップに保
持され、第２の立ち上がりから第３の立ち上がりまで第
２フリップフロップに保持され、第３の立ち上がりから
第４の立ち上がりまで第３フリップフロップに保持さ
れ、以下同様に第４−第２４０フリップフロップに順次
保持される。Ｙドライバ回路３１は走査開始パルスＳＴ
Ｖ１がシフトレジスタ３１ｂの第１フリップフロップに
保持されるときに継続的に走査線Ｙ１に走査信号を供給
し、走査開始パルスＳＴＶ１が第２フリップフロップに
保持されるときに継続的に走査線Ｙ２に走査信号を供給
し、走査開始パルスＳＴＶ１が第３フリップフロップに
保持されるときに継続的に走査線Ｙ３に走査信号を供給
し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
する。ここでは、走査開始パルスＳＴＶ１およびシフト
方向指定信号Ｌ／Ｒが水平画素ラインを第１番目から第
２４０番目の順序で選択するためにＹドライバ３１に供
給されると仮定する。このＹドライバ回路３１のシフト
レジスタ３１ｂはシフトクロック信号ＣＰＶに応答して
走査開始パルスＳＴＶ１をシフトする。走査開始パルス
ＳＴＶ１はシフトクロック信号ＣＰＶの第１の立ち上が
りから第２の立ち上がりまで第１フリップフロップに保
持され、第２の立ち上がりから第３の立ち上がりまで第
２フリップフロップに保持され、第３の立ち上がりから
第４の立ち上がりまで第３フリップフロップに保持さ
れ、以下同様に第４−第２４０フリップフロップに順次
保持される。Ｙドライバ回路３１は走査開始パルスＳＴ
Ｖ１がシフトレジスタ３１ｂの第１フリップフロップに
保持されるときに継続的に走査線Ｙ１に走査信号を供給
し、走査開始パルスＳＴＶ１が第２フリップフロップに
保持されるときに継続的に走査線Ｙ２に走査信号を供給
し、走査開始パルスＳＴＶ１が第３フリップフロップに
保持されるときに継続的に走査線Ｙ３に走査信号を供給
し、以下同様に走査線Ｙ４−Ｙ２４０に供給される。
【００２１】ＮＴＳＣ表示モードでは、タイミング制御
回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。こ
のため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に
低レベルに維持される。ＥＸＯＲ回路１２０ａは基準ク
ロック信号Ａを反転せずに出力信号Ｂとして出力し、Ｎ
ＡＮＤ回路１２２ｂは高レベルの出力信号Ｃを出力し、
ＡＮＤ回路１２２ａはＥＸＯＲ回路１２０ａの出力信号
Ｂをシフトクロック信号ＣＰＶとして出力する。すなわ
ち、基準クロック信号Ａがシフトクロック信号ＣＰＶと
してＹドライバ３１のシフトレジスタ３１ｂに供給され
る。
回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。こ
のため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に
低レベルに維持される。ＥＸＯＲ回路１２０ａは基準ク
ロック信号Ａを反転せずに出力信号Ｂとして出力し、Ｎ
ＡＮＤ回路１２２ｂは高レベルの出力信号Ｃを出力し、
ＡＮＤ回路１２２ａはＥＸＯＲ回路１２０ａの出力信号
Ｂをシフトクロック信号ＣＰＶとして出力する。すなわ
ち、基準クロック信号Ａがシフトクロック信号ＣＰＶと
してＹドライバ３１のシフトレジスタ３１ｂに供給され
る。
【００２２】ＰＡＬ表示モードでは、タイミング制御回
路１０６が図４に示すように７水平走査期間に１回の割
合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号
ＧＩＮＨ０が時刻ｔ３２からｔ３４までの１水平走査期
間に高レベルに設定されると、走査禁止信号ＧＩＮＨが
この走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れ
た時刻ｔ３４からｔ３８までの１水平走査期間に高レベ
ルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻
ｔ４１からｔ４２までの１水平走査期間に高レベルに設
定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号
ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ４２から
ｔ４６までの１水平走査期間に高レベルに設定される。
ＥＸＯＲ回路１２０ａは走査禁止信号ＧＩＮＨ０が低レ
ベルのときに基準クロック信号Ａを出力信号Ｂとして出
力し、走査禁止信号ＧＩＮＨ０が高レベルのときに基準
クロック信号Ａの反転信号を出力信号Ｂとして出力す
る。ＮＡＮＤ回路１２２ｂは走査禁止信号ＧＩＮＨ０お
よびＧＩＮＨの両方が高レベルである場合を除いて高レ
ベルの出力信号Ｃを出力する。ＡＮＤ回路１２２ａは走
査禁止信号ＧＩＮＨが高レベルに維持される１水平走査
期間において基準クロック信号Ａの反転信号をシフトク
ロック信号ＣＰＶとして出力する。これにより、シフト
レジスタ３１ｂのシフトタイミングが１／２水平走査期
間だけ早められる。他方、出力回路３１ｄの出力動作は
走査禁止信号ＧＩＮＨが高レベルに維持される１水平走
査期間だけ禁止され、この水平走査期間にＸドライバ回
路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映
像信号を無効にする。すなわち、水平映像信号は７水平
走査期間毎に１回の割合で間引かれる。
路１０６が図４に示すように７水平走査期間に１回の割
合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号
ＧＩＮＨ０が時刻ｔ３２からｔ３４までの１水平走査期
間に高レベルに設定されると、走査禁止信号ＧＩＮＨが
この走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れ
た時刻ｔ３４からｔ３８までの１水平走査期間に高レベ
ルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻
ｔ４１からｔ４２までの１水平走査期間に高レベルに設
定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号
ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ４２から
ｔ４６までの１水平走査期間に高レベルに設定される。
ＥＸＯＲ回路１２０ａは走査禁止信号ＧＩＮＨ０が低レ
ベルのときに基準クロック信号Ａを出力信号Ｂとして出
力し、走査禁止信号ＧＩＮＨ０が高レベルのときに基準
クロック信号Ａの反転信号を出力信号Ｂとして出力す
る。ＮＡＮＤ回路１２２ｂは走査禁止信号ＧＩＮＨ０お
よびＧＩＮＨの両方が高レベルである場合を除いて高レ
ベルの出力信号Ｃを出力する。ＡＮＤ回路１２２ａは走
査禁止信号ＧＩＮＨが高レベルに維持される１水平走査
期間において基準クロック信号Ａの反転信号をシフトク
ロック信号ＣＰＶとして出力する。これにより、シフト
レジスタ３１ｂのシフトタイミングが１／２水平走査期
間だけ早められる。他方、出力回路３１ｄの出力動作は
走査禁止信号ＧＩＮＨが高レベルに維持される１水平走
査期間だけ禁止され、この水平走査期間にＸドライバ回
路５１から信号線Ｘ１−Ｘ３２０に供給される１水平映
像信号を無効にする。すなわち、水平映像信号は７水平
走査期間毎に１回の割合で間引かれる。
【００２３】上述の実施形態では、走査禁止信号ＧＩＮ
Ｈが基準クロック信号Ａをマスクする代わりに、基準ク
ロック信号Ａを反転するために用いられる。これによ
り、走査開始パルスＳＴＶ１は例えば時刻ｔ３２からｔ
３６までシフトレジスタ３１ｂの第１レジスタに保持さ
れ、時刻ｔ３６からｔ４０までシフトレジスタ３１ｂの
第２フリップフロップに保持される。出力回路３１ｄは
走査禁止信号ＧＩＮＨの制御により時刻ｔ３４からｔ３
８まで走査信号を出力できないため、各走査線の選択時
間は１水平走査期間に保たれる。シフトレジスタ３１ｂ
のシフト動作は時刻ｔ３８を待たずに行われるため、走
査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジス
タ３１ｂの応答時間との関係に依存して発生する不要パ
ルスを確実に防止できる。
Ｈが基準クロック信号Ａをマスクする代わりに、基準ク
ロック信号Ａを反転するために用いられる。これによ
り、走査開始パルスＳＴＶ１は例えば時刻ｔ３２からｔ
３６までシフトレジスタ３１ｂの第１レジスタに保持さ
れ、時刻ｔ３６からｔ４０までシフトレジスタ３１ｂの
第２フリップフロップに保持される。出力回路３１ｄは
走査禁止信号ＧＩＮＨの制御により時刻ｔ３４からｔ３
８まで走査信号を出力できないため、各走査線の選択時
間は１水平走査期間に保たれる。シフトレジスタ３１ｂ
のシフト動作は時刻ｔ３８を待たずに行われるため、走
査禁止信号ＧＩＮＨの配線経路での遅延とシフトレジス
タ３１ｂの応答時間との関係に依存して発生する不要パ
ルスを確実に防止できる。
【００２４】また、走査禁止信号ＧＩＮＨ０は奇数フィ
ールドにおいて第１、第８、第１４…番目という水平走
査期間に発生され、偶数フィールドにおいて第２、第
９、第１５…番目という水平走査期間に発生される。こ
の場合、同一順位の水平映像信号が奇数フィールドおよ
び偶数フィールドにおいて間引きされない。水平画素ラ
インに沿って表示されるようなストライプを防止して良
好な画像を得ることができる。
ールドにおいて第１、第８、第１４…番目という水平走
査期間に発生され、偶数フィールドにおいて第２、第
９、第１５…番目という水平走査期間に発生される。こ
の場合、同一順位の水平映像信号が奇数フィールドおよ
び偶数フィールドにおいて間引きされない。水平画素ラ
インに沿って表示されるようなストライプを防止して良
好な画像を得ることができる。
【００２５】次に、本発明の第２実施形態に係る液晶デ
ィスプレイパネルを説明する。この液晶ディスプレイパ
ネルは制御信号発生回路７１が図５に示すように構成さ
れることを除いて第１実施形態と同様に構成される。
尚、第１実施形態と同様な部分は同一参照符号で示し、
その説明を省略する。
ィスプレイパネルを説明する。この液晶ディスプレイパ
ネルは制御信号発生回路７１が図５に示すように構成さ
れることを除いて第１実施形態と同様に構成される。
尚、第１実施形態と同様な部分は同一参照符号で示し、
その説明を省略する。
【００２６】図５に示す制御信号発生回路７１は、検出
部６１からの水平同期信号ＨＶから得られる水平走査期
間に基づいて安定化される周波数の水平同期パルスを発
生するＰＬＬ回路１０２、このＰＬＬ回路１０２からの
水平同期パルスＨＰに同期した基準クロック信号Ａを発
生する基準クロック発生回路１０４、水平同期パルスＨ
Ｐ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反
転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、
シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、
および走査開始パルスＳＴＶ２を発生するタイミング制
御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期
間だけ遅延させた走査禁止信号ＧＩＮＨおよびその反転
信号ＧＩＮＨ１を出力する１Ｈ遅延回路１０８、走査禁
止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低
レベルのときに基準クロック発生回路１０４からの基準
クロック信号Ａを出力信号Ｆとして出力するゲーティン
グ回路２２０、および走査禁止信号ＧＩＮＨ０の立ち下
がりを検出して走査禁止信号ＧＩＮＨ１の反転信号を出
力信号Ｇとして出力する立ち下がりエッジ検出回路２２
２、およびこの出力信号Ｇが高レベルに維持されるとき
出力信号Ｆ、すなわち基準クロック信号Ａを反転させる
クロック反転回路２２４を備える。
部６１からの水平同期信号ＨＶから得られる水平走査期
間に基づいて安定化される周波数の水平同期パルスを発
生するＰＬＬ回路１０２、このＰＬＬ回路１０２からの
水平同期パルスＨＰに同期した基準クロック信号Ａを発
生する基準クロック発生回路１０４、水平同期パルスＨ
Ｐ、垂直同期信号ＨＶ、モード信号ＳＮＰおよび上下反
転指定信号Ｕ／Ｄに基づいて走査禁止信号ＧＩＮＨ０、
シフト方向指定信号Ｌ／Ｒ、走査開始パルスＳＴＶ１、
および走査開始パルスＳＴＶ２を発生するタイミング制
御回路１０６、走査禁止信号ＧＩＮＨ０を１水平走査期
間だけ遅延させた走査禁止信号ＧＩＮＨおよびその反転
信号ＧＩＮＨ１を出力する１Ｈ遅延回路１０８、走査禁
止信号ＧＩＮＨ０およびＧＩＮＨの少なくとも一方が低
レベルのときに基準クロック発生回路１０４からの基準
クロック信号Ａを出力信号Ｆとして出力するゲーティン
グ回路２２０、および走査禁止信号ＧＩＮＨ０の立ち下
がりを検出して走査禁止信号ＧＩＮＨ１の反転信号を出
力信号Ｇとして出力する立ち下がりエッジ検出回路２２
２、およびこの出力信号Ｇが高レベルに維持されるとき
出力信号Ｆ、すなわち基準クロック信号Ａを反転させる
クロック反転回路２２４を備える。
【００２７】ゲーティング回路２２０は走査禁止信号Ｇ
ＩＮＨ０およびＧＩＮＨが入力されるＮＡＮＤ回路２２
０ｂとこのＮＡＮＤ回路２２０ｂの出力信号Ｅおよび基
準クロック信号Ａが入力されるＡＮＤ回路２２０ａで構
成される。エッジ検出回路２２２は走査禁止信号ＧＩＮ
Ｈ０およびＧＩＮＨが入力されるＮＯＲ回路２２２ａで
構成される。クロック反転回路２２４はこのＡＮＤ回路
２２０ａの出力信号ＦおよびＮＯＲ回路２２２ａの出力
信号Ｇが入力されるＥＸＯＲ回路２２４ａで構成され
る。ＥＸＯＲ回路２２４ａの出力信号はシフトクロック
信号ＣＰＶとしてＹドライバ回路３１に供給される。上
下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指
定するためにタイミング制御回路１０６に供給される。
タイミング制御回路１０６はこの上下反転指定信号Ｕ／
Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定
してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおい
て指定すると共に、このシフト方向に対応して走査開始
パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択
された走査開始パルスは垂直同期信号ＶＤから得られる
フィールドの開始タイミングでシフトレジスタ３１ｂに
供給される。モード信号ＳＮＰがＰＡＬ表示モードを表
す場合、タイミング制御回路１０６は７水平走査期間
（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査
禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平
同期パルスＨＰの数をカウントすることにより検出され
る。さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィー
ルドにおいて第１、第８、第１４…番目という水平走査
期間に発生され、偶数フィールドにおいて第２、第９、
第１５…番目という水平走査期間に発生される。
ＩＮＨ０およびＧＩＮＨが入力されるＮＡＮＤ回路２２
０ｂとこのＮＡＮＤ回路２２０ｂの出力信号Ｅおよび基
準クロック信号Ａが入力されるＡＮＤ回路２２０ａで構
成される。エッジ検出回路２２２は走査禁止信号ＧＩＮ
Ｈ０およびＧＩＮＨが入力されるＮＯＲ回路２２２ａで
構成される。クロック反転回路２２４はこのＡＮＤ回路
２２０ａの出力信号ＦおよびＮＯＲ回路２２２ａの出力
信号Ｇが入力されるＥＸＯＲ回路２２４ａで構成され
る。ＥＸＯＲ回路２２４ａの出力信号はシフトクロック
信号ＣＰＶとしてＹドライバ回路３１に供給される。上
下反転指定信号Ｕ／Ｄは水平画素ラインの選択順序を指
定するためにタイミング制御回路１０６に供給される。
タイミング制御回路１０６はこの上下反転指定信号Ｕ／
Ｄに基づいてシフトレジスタ３１ｂのシフト方向を決定
してこのシフト方向をシフト方向指定信号Ｌ／Ｒにおい
て指定すると共に、このシフト方向に対応して走査開始
パルスＳＴＶ１およびＳＴＶ２の一方を選択する。選択
された走査開始パルスは垂直同期信号ＶＤから得られる
フィールドの開始タイミングでシフトレジスタ３１ｂに
供給される。モード信号ＳＮＰがＰＡＬ表示モードを表
す場合、タイミング制御回路１０６は７水平走査期間
（７Ｈ）毎に１水平走査期間（１Ｈ）だけ持続する走査
禁止信号ＧＩＮＨ０を発生する。７水平走査期間は水平
同期パルスＨＰの数をカウントすることにより検出され
る。さらに走査禁止信号ＧＩＮＨ０は例えば奇数フィー
ルドにおいて第１、第８、第１４…番目という水平走査
期間に発生され、偶数フィールドにおいて第２、第９、
第１５…番目という水平走査期間に発生される。
【００２８】以下、図５に示す制御信号発生回路７１を
備える表示制御部２の動作を説明する。ここでは、走査
開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが
水平画素ラインを第１番目から第２４０番目の順序で選
択するためにＹドライバ３１に供給されると仮定する。
このＹドライバ回路３１のシフトレジスタ３１ｂはシフ
トクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ
１をシフトする。走査開始パルスＳＴＶ１はシフトクロ
ック信号ＣＰＶの第１の立ち上がりから第２の立ち上が
りまで第１フリップフロップに保持され、第２の立ち上
がりから第３の立ち上がりまで第２フリップフロップに
保持され、第３の立ち上がりから第４の立ち上がりまで
第３フリップフロップに保持され、以下同様に第４−第
２４０フリップフロップに順次保持される。Ｙドライバ
回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３
１ｂの第１フリップフロップに保持されるときに継続的
に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴ
Ｖ１が第２フリップフロップに保持されるときに継続的
に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴ
Ｖ１が第３フリップフロップに保持されるときに継続的
に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ
４−Ｙ２４０に供給される。
備える表示制御部２の動作を説明する。ここでは、走査
開始パルスＳＴＶ１およびシフト方向指定信号Ｌ／Ｒが
水平画素ラインを第１番目から第２４０番目の順序で選
択するためにＹドライバ３１に供給されると仮定する。
このＹドライバ回路３１のシフトレジスタ３１ｂはシフ
トクロック信号ＣＰＶに応答して走査開始パルスＳＴＶ
１をシフトする。走査開始パルスＳＴＶ１はシフトクロ
ック信号ＣＰＶの第１の立ち上がりから第２の立ち上が
りまで第１フリップフロップに保持され、第２の立ち上
がりから第３の立ち上がりまで第２フリップフロップに
保持され、第３の立ち上がりから第４の立ち上がりまで
第３フリップフロップに保持され、以下同様に第４−第
２４０フリップフロップに順次保持される。Ｙドライバ
回路３１は走査開始パルスＳＴＶ１がシフトレジスタ３
１ｂの第１フリップフロップに保持されるときに継続的
に走査線Ｙ１に走査信号を供給し、走査開始パルスＳＴ
Ｖ１が第２フリップフロップに保持されるときに継続的
に走査線Ｙ２に走査信号を供給し、走査開始パルスＳＴ
Ｖ１が第３フリップフロップに保持されるときに継続的
に走査線Ｙ３に走査信号を供給し、以下同様に走査線Ｙ
４−Ｙ２４０に供給される。
【００２９】ＮＴＳＣ表示モードでは、タイミング制御
回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。こ
のため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に
低レベルに維持される。ＮＡＮＤ回路２２０ｂは高レベ
ルの出力信号Ｅを出力し、ＡＮＤ回路２２０ａは基本ク
ロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回
路２２４ａはＡＮＤ回路２２０ａの出力信号Ｆを反転せ
ずにシフトクロック信号ＣＰＶとして出力する。すなわ
ち、基準クロック信号Ａがシフトクロック信号ＣＰＶと
してＹドライバ３１のシフトレジスタ３１ｂに供給され
る。
回路１０６が走査禁止信号ＧＩＮＨ０を発生しない。こ
のため、走査禁止信号ＧＩＮＨ０およびＧＩＮＨが常に
低レベルに維持される。ＮＡＮＤ回路２２０ｂは高レベ
ルの出力信号Ｅを出力し、ＡＮＤ回路２２０ａは基本ク
ロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回
路２２４ａはＡＮＤ回路２２０ａの出力信号Ｆを反転せ
ずにシフトクロック信号ＣＰＶとして出力する。すなわ
ち、基準クロック信号Ａがシフトクロック信号ＣＰＶと
してＹドライバ３１のシフトレジスタ３１ｂに供給され
る。
【００３０】ＰＡＬ表示モードでは、タイミング制御回
路１０６が図６に示すように７水平走査期間に１回の割
合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号
ＧＩＮＨ０が時刻ｔ５２からｔ５４までの１水平走査期
間に高レベルに設定されると、走査禁止信号ＧＩＮＨが
この走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れ
た時刻ｔ５４からｔ５８までの１水平走査期間に高レベ
ルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻
ｔ６１からｔ６２までの１水平走査期間に高レベルに設
定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号
ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ６２から
ｔ６６までの１水平走査期間に高レベルに設定される。
ＮＡＮＤ回路２２０ｂは走査禁止信号ＧＩＮＨ０および
ＧＩＮＨの両方が高レベルである場合を除いて高レベル
の出力信号Ｅを出力する。ＡＮＤ回路２２０ａは基本ク
ロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回
路２２４ａは出力信号Ｇが低レベルのときに出力信号
Ｆ、すなわち基準クロック信号Ａをシフトクロック信号
ＣＰＶとして出力し、出力信号Ｇが高レベルのときに基
準クロック信号Ａの反転信号をシフトクロック信号ＣＰ
Ｖとして出力する。これにより、シフトレジスタ３１ｂ
のシフトタイミングが１／２水平走査期間だけ早められ
る。他方、出力回路３１ｄの出力動作は走査禁止信号Ｇ
ＩＮＨが高レベルに維持される１水平走査期間だけ禁止
され、この水平走査期間にＸドライバ回路５１から信号
線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効に
する。すなわち、水平映像信号は７水平走査期間毎に１
回の割合で間引かれる。
路１０６が図６に示すように７水平走査期間に１回の割
合で走査禁止信号ＧＩＮＨ０を発生する。走査禁止信号
ＧＩＮＨ０が時刻ｔ５２からｔ５４までの１水平走査期
間に高レベルに設定されると、走査禁止信号ＧＩＮＨが
この走査禁止信号ＧＩＮＨ０よりも１水平走査期間遅れ
た時刻ｔ５４からｔ５８までの１水平走査期間に高レベ
ルに設定される。また、走査禁止信号ＧＩＮＨ０が時刻
ｔ６１からｔ６２までの１水平走査期間に高レベルに設
定されると、走査禁止信号ＧＩＮＨがこの走査禁止信号
ＧＩＮＨ０よりも１水平走査期間遅れた時刻ｔ６２から
ｔ６６までの１水平走査期間に高レベルに設定される。
ＮＡＮＤ回路２２０ｂは走査禁止信号ＧＩＮＨ０および
ＧＩＮＨの両方が高レベルである場合を除いて高レベル
の出力信号Ｅを出力する。ＡＮＤ回路２２０ａは基本ク
ロック信号Ａを出力信号Ｆとして出力する。ＥＸＯＲ回
路２２４ａは出力信号Ｇが低レベルのときに出力信号
Ｆ、すなわち基準クロック信号Ａをシフトクロック信号
ＣＰＶとして出力し、出力信号Ｇが高レベルのときに基
準クロック信号Ａの反転信号をシフトクロック信号ＣＰ
Ｖとして出力する。これにより、シフトレジスタ３１ｂ
のシフトタイミングが１／２水平走査期間だけ早められ
る。他方、出力回路３１ｄの出力動作は走査禁止信号Ｇ
ＩＮＨが高レベルに維持される１水平走査期間だけ禁止
され、この水平走査期間にＸドライバ回路５１から信号
線Ｘ１−Ｘ３２０に供給される１水平映像信号を無効に
する。すなわち、水平映像信号は７水平走査期間毎に１
回の割合で間引かれる。
【００３１】この第２実施形態では、第１実施形態と同
様に走査禁止信号ＧＩＮＨが基準クロック信号Ａをマス
クするために用いられない。これにより、走査開始パル
スＳＴＶ１は例えば時刻ｔ５２からｔ５６までシフトレ
ジスタ３１ｂの第１フリップフロップに保持され、時刻
ｔ５６からｔ６０までシフトレジスタ３１ｂの第２フリ
ップフロップに保持される。出力回路３１ｄは走査禁止
信号ＧＩＮＨの制御により時刻ｔ５４からｔ５８まで走
査信号を出力できないため、各走査線の選択時間は１水
平走査期間に保たれる。シフトレジスタ３１ｂのシフト
動作は時刻ｔ５８を待たずに行われるため、走査禁止信
号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂ
の応答時間との関係に依存して発生する不要パルスを確
実に防止できる。
様に走査禁止信号ＧＩＮＨが基準クロック信号Ａをマス
クするために用いられない。これにより、走査開始パル
スＳＴＶ１は例えば時刻ｔ５２からｔ５６までシフトレ
ジスタ３１ｂの第１フリップフロップに保持され、時刻
ｔ５６からｔ６０までシフトレジスタ３１ｂの第２フリ
ップフロップに保持される。出力回路３１ｄは走査禁止
信号ＧＩＮＨの制御により時刻ｔ５４からｔ５８まで走
査信号を出力できないため、各走査線の選択時間は１水
平走査期間に保たれる。シフトレジスタ３１ｂのシフト
動作は時刻ｔ５８を待たずに行われるため、走査禁止信
号ＧＩＮＨの配線経路での遅延とシフトレジスタ３１ｂ
の応答時間との関係に依存して発生する不要パルスを確
実に防止できる。
【００３２】また、走査禁止信号ＧＩＮＨ０は奇数フィ
ールドにおいて第１、第８、第１４…番目という水平走
査期間に発生され、偶数フィールドにおいて第２、第
９、第１５…番目という水平走査期間に発生される。こ
の場合、同一順位の水平映像信号が奇数フィールドおよ
び偶数フィールドにおいて間引きされない。水平画素ラ
インに沿って表示されるようなストライプを防止して良
好な画像を得ることができる。
ールドにおいて第１、第８、第１４…番目という水平走
査期間に発生され、偶数フィールドにおいて第２、第
９、第１５…番目という水平走査期間に発生される。こ
の場合、同一順位の水平映像信号が奇数フィールドおよ
び偶数フィールドにおいて間引きされない。水平画素ラ
インに沿って表示されるようなストライプを防止して良
好な画像を得ることができる。
【００３３】尚、上述した実施形態は、７水平走査期間
に１回の割合で水平映像信号を間引くように構成された
が、走査禁止信号ＧＩＮＨ０の同期を調整すれば水平映
像信号数の異なる他方式のビデオ信号にも適用すること
ができる。
に１回の割合で水平映像信号を間引くように構成された
が、走査禁止信号ＧＩＮＨ０の同期を調整すれば水平映
像信号数の異なる他方式のビデオ信号にも適用すること
ができる。
【００３４】さらに、これら実施形態の液晶ディスプレ
イパネルは画素電極が薄膜トランジスタを介して駆動さ
れるアクテイブマトリクス方式であるが、本発明は例え
ば、プラズマ、ＬＥＤなどを利用した他のディスプレイ
装置にも適用することができる。さらには、近年におい
て研究開発されているフィールド・エミッション・ディ
スプレイ（ＦＥＤ）にも適用することができる。
イパネルは画素電極が薄膜トランジスタを介して駆動さ
れるアクテイブマトリクス方式であるが、本発明は例え
ば、プラズマ、ＬＥＤなどを利用した他のディスプレイ
装置にも適用することができる。さらには、近年におい
て研究開発されているフィールド・エミッション・ディ
スプレイ（ＦＥＤ）にも適用することができる。
【００３５】
【発明の効果】本発明によれば、誤動作することなくビ
デオ信号の水平映像信号を適切に間引くことができる表
示制御装置および表示制御方法を提供できる。
デオ信号の水平映像信号を適切に間引くことができる表
示制御装置および表示制御方法を提供できる。
【図１】本発明の第１実施形態に係る液晶ディスプレイ
パネルの一部を概略的に示す図である。
パネルの一部を概略的に示す図である。
【図２】液晶ディスプレイパネルを制御する表示制御部
を示すブロック図である。
を示すブロック図である。
【図３】図２に示す制御信号発生回路を詳細に示すブロ
ック図である。
ック図である。
【図４】図２に示す制御信号発生回路において発生され
る信号のタイムチャートである。
る信号のタイムチャートである。
【図５】本発明の第２実施形態に係る液晶ディスプレイ
パネルに設けられる制御信号発生回路を詳細に示すブロ
ック図であり、
パネルに設けられる制御信号発生回路を詳細に示すブロ
ック図であり、
【図６】図５に示す制御信号発生回路において発生され
る信号のタイムチャートである。
る信号のタイムチャートである。
【図７】従来の表示制御装置で発生される信号のタイム
チャートである。
チャートである。
３１…Ｙドライバ回路 ３１ｂ…シフトレジスタ ５１…Ｘドライバ回路 ６１…検出部 ７１…制御信号発生回路 １０２…ＰＬＬ回路 １０４…基準クロック発生回路 １０６…タイミング制御回路 １０８…ＩＨ遅延回路 １２０…クロック反転回路 １２２…ゲーティング回路
Claims (10)
- 【請求項１】複数の水平画素ラインを有するフラットパ
ネルディスプレイの表示制御装置であって、入力ビデオ
信号の前記垂直走査サイクルで走査開始パルスを発生
し、このビデオ信号の水平走査サイクルで基準クロック
信号を発生する信号発生手段と、ビデオ信号から水平映
像信号を前記水平走査サイクルで抽出し、この水平映像
信号を前記複数の水平画素ラインの各々に供給する第１
駆動手段と、前記走査開始パルスを前記基準クロック信
号に応答して１方向にシフトしこの走査開始パルスの保
持位置に対応する水平画素ラインを選択するシフトレジ
スタを含み、選択された水平画素ラインに選択信号を供
給する第２駆動手段とを備え、前記信号発生手段は１フ
レームあたりの水平映像信号数が前記水平画素ラインの
数に適合しない方式のビデオ信号に対して水平映像信号
を間引くために所定数の水平走査期間に１回の割合で１
水平走査期間のあいだ選択信号をマスクする禁止信号を
発生すると共に、この１水平走査期間のあいだ前記基準
クロック信号を反転する間引手段を含む表示制御装置
。 - 【請求項２】前記間引手段は前記複数の水平画素ライン
が１フレームの画像として組み合わされる奇数フィール
ドの画像および偶数フィールドの画像の各々に対応する
水平映像信号に割り当てられる場合にこられ奇数および
偶数フィールド間で異なる順位の水平映像信号を間引く
ために前記禁止信号の発生タイミングをシフトさせるタ
イミング制御部を含む請求項１に記載の表示制御装置。 - 【請求項３】前記信号発生手段は１フレームあたりの水
平映像信号数が前記水平画素ラインの数に適合しない方
式のビデオ信号をこのビデオ信号の垂直走査サイクルか
ら検出する検出手段を含む請求項１に記載の表示制御装
置。 - 【請求項４】前記間引手段は前記禁止信号を受取ったと
きに前記基準クロック信号を反転する反転回路を有する
請求項１に記載の表示制御装置。 - 【請求項５】前記間引手段は１水平走査期間持続する基
準禁止信号を所定数の水平走査期間毎に発生する信号発
生回路と、この基準禁止信号を１水平走査期間だけ遅延
させることにより前記禁止信号を発生する遅延回路と、
前記基準禁止信号および前記禁止信号の両方を受取った
ときに前記基準クロックが第２駆動手段に供給されるこ
とを禁止するゲーティング回路を有する請求項４に記載
の表示制御装置。 - 【請求項６】複数の水平画素ラインを有するフラットパ
ネルディスプレイの表示制御方法であって、入力ビデオ
信号の前記垂直走査サイクルで走査開始パルスを発生
し、このビデオ信号の水平走査サイクルで基準クロック
信号を発生するステップと、ビデオ信号から水平映像信
号を前記水平走査サイクルで抽出し、この水平映像信号
を前記複数の水平画素ラインの各々に供給するステップ
と、前記走査開始パルスを前記基準クロック信号に応答
して１方向にシフトしこの走査開始パルスの保持位置に
対応する水平画素ラインを選択するシフトレジスタを用
い、選択された水平画素ラインに選択信号を供給するス
テップとを備え、前記信号発生ステップは１フレームあ
たりの水平映像信号数が前記水平画素ラインの数に適合
しない方式のビデオ信号に対して水平映像信号を間引く
ために所定数の水平走査期間に１回の割合で１水平走査
期間のあいだ前記選択信号をマスクする禁止信号を発生
すると共に、この１水平走査期間のあいだ前記基準クロ
ック信号を反転するサブステップを含む表示制御方法。 - 【請求項７】複数の水平画素ラインを有するフラットパ
ネルディスプレイの表示制御装置であって、入力ビデオ
信号の水平走査サイクルで基準クロック信号を発生する
信号発生手段と、前記ビデオ信号から水平映像信号を前
記水平走査サイクルで抽出し、この水平映像信号を前記
複数の水平画素ラインの各々に供給する第１駆動手段
と、前記基準クロック信号に応答して前記複数の水平画
素ラインから順次１水平画素ラインを選択する選択部を
含み、選択された水平画素ラインに選択信号を供給する
第２駆動手段とを備え、前記信号発生手段は１フレーム
あたりの水平映像信号数が前記水平画素ラインの数に適
合しない方式のビデオ信号に対して水平映像信号を間引
くために所定数の水平走査期間に１回の割合で１水平走
査期間のあいだ選択信号をマスクする禁止信号を発生す
ると共に、前記選択部による選択がこの１水平走査期間
において次の水平画素ラインに予め切り替わるよう前記
基準クロック信号のデュレーションを変化させる間引手
段を備える表示制御装置。 - 【請求項８】１水平走査期間毎に入力される複数の水平
映像信号を含むビデオ信号を、複数の水平画素ラインを
有するフラットパネルディスプレイの前記水平画素ライ
ンに１水平走査期間毎に選択的に割り当てる表示制御装
置であって、前記水平画素ラインに対応しないビデオ信
号の一水平映像信号の選択期間に基づくマスク信号を出
力するマスク信号出力手段と、前記一水平映像信号に先
だって隣接した他の一水平映像信号の選択期間および前
記一水平映像信号の選択期間の一部にわたる第１信号を
出力すると共に、前記一水平映像信号の選択期間および
前記一水平映像信号に続いて隣接した他の水平映像信号
の選択期間にわたる第２信号を順次出力する選択信号出
力手段と、前記第１信号および前記第２信号の一部を前
記マスク信号に基づいてマスクすることにより前記他の
水平映像信号のそれぞれに対応する走査信号を出力する
演算手段とを含む表示制御装置。 - 【請求項９】前記選択信号出力手段は複数のフリップフ
ロップから成るシフトレジスタで構成され、前記一水平
走査期間に対応する基準クロックと前記マスク信号とに
より制御される請求項８に記載の表示制御装置。 - 【請求項１０】１水平走査期間毎に入力される複数の水
平映像信号を含むビデオ信号を、複数の水平画素ライン
を有するフラットパネルディスプレイの前記水平画素ラ
インに１水平走査期間毎に選択的に割り当てる表示制御
方法であって、前記水平画素ラインに対応しない前記ビ
デオ信号の一水平映像信号の選択期間に基づくマスク信
号を出力するステップと、前記一水平映像信号に先だっ
て隣接した他の一水平映像信号の選択期間および前記一
水平映像信号の選択期間の一部にわたる第１信号を出力
するステップと、前記一水平映像信号の選択期間の一部
および前記一水平映像信号の選択期間に続いて隣接した
他の水平映像信号の選択期間にわたる第２信号を出力す
るステップと、前記第１信号および第２信号の一部を前
記マスク信号に基づいてマスクすることにより前記一水
平映像信号を除く前記他の一水平映像信号のそれぞれを
選択的に前記水平画素ラインに割り当てるステップを含
む表示制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498896A JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25054895 | 1995-09-28 | ||
| JP7-250548 | 1995-09-28 | ||
| JP25498896A JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09154087A true JPH09154087A (ja) | 1997-06-10 |
| JP3667894B2 JP3667894B2 (ja) | 2005-07-06 |
Family
ID=26539812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25498896A Expired - Lifetime JP3667894B2 (ja) | 1995-09-28 | 1996-09-26 | 表示制御装置および表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667894B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| JP2008064870A (ja) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| US8674969B2 (en) | 2009-03-11 | 2014-03-18 | Nlt Technologies, Ltd. | Liquid crystal display device, and timing controller and signal processing method used in same |
-
1996
- 1996-09-26 JP JP25498896A patent/JP3667894B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| JP2008064870A (ja) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2008286963A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| US8674969B2 (en) | 2009-03-11 | 2014-03-18 | Nlt Technologies, Ltd. | Liquid crystal display device, and timing controller and signal processing method used in same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3667894B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3987119B2 (ja) | 液晶パネルの駆動装置、液晶装置及び電子機器 | |
| US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US6756954B2 (en) | Liquid crystal display apparatus | |
| US5151689A (en) | Display device with matrix-arranged pixels having reduced number of vertical signal lines | |
| CN110969976B (zh) | 显示装置的驱动方法和显示装置 | |
| US6084562A (en) | Flat-panel display device and display method | |
| KR100217760B1 (ko) | 표시제어장치 및 표시제어방법 | |
| US5602560A (en) | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage | |
| JP3659247B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| JP3685176B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| US20020075212A1 (en) | Method and apparatus for driving a liquid crystal display panel in a dot inversion system | |
| US6128045A (en) | Flat-panel display device and display method | |
| US5724061A (en) | Display driving apparatus for presenting same display on a plurality of scan lines | |
| JP2001075534A (ja) | 液晶表示装置 | |
| KR20010020935A (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| KR100762176B1 (ko) | 액정표시장치의 구동 방법 및 구동 회로 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JP3667894B2 (ja) | 表示制御装置および表示制御方法 | |
| US5315315A (en) | Integrated circuit for driving display element | |
| US6822647B1 (en) | Displays having processors for image data | |
| JP2004258498A (ja) | 液晶表示装置 | |
| KR100467517B1 (ko) | 액정표시장치구동방법 | |
| JP3782668B2 (ja) | 画像表示装置およびその駆動方法 | |
| KR100260658B1 (ko) | 화상표시장치및화상표시방법 | |
| JP2010186136A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |