JP5014711B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5014711B2 JP5014711B2 JP2006240444A JP2006240444A JP5014711B2 JP 5014711 B2 JP5014711 B2 JP 5014711B2 JP 2006240444 A JP2006240444 A JP 2006240444A JP 2006240444 A JP2006240444 A JP 2006240444A JP 5014711 B2 JP5014711 B2 JP 5014711B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- liquid crystal
- sub
- crystal display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
上記した液晶表示装置は、両規格の1画面を構成する表示ライン数の相違(有効表示ライン数は、例えばNTSC規格が234であるのに対してPAL規格は273である。)により、表示ライン数の多いPAL規格の表示ラインを一定の割合でマスク(間引く)し、NTSC規格の表示ライン数に合致するように制御してNTSC規格に準拠した液晶モジュールに表示する。図4〜図11に、上記した従来の液晶表示装置の構成および動作が示されている。詳細は後述する。
例えば、映像規格を識別し、その規格に応じたOSD(On Screen Display)表示を行なうために、規格別にフォントメモリを備え、切替え使用するHDTV(High Definition Television)/EDTV(Enhanced Definition Television)表示装置(特許文献1参照)や、規格別に映像出力回路を設け、切替えて、その映像出力回路を使用するデジタル放送受信装置(例えば、特許文献2参照)等、が知られている。
一方、特許文献1、特許文献2に開示された技術によれば、上記した問題は解消されるが、いずれも規格別にフォントメモリや映像出力回路等のハードウェアを付加する必要があり、部品点数が増加する他に制御が複雑になり、コストアップの要因になっていた。
液晶モジュールは奇数フィールドと偶数フィールドで構成される1フレームによって表示が行われており、図1、図2ともに、(a)は偶数フィールド、(b)は奇数フィールドにおけるそれぞれのサブ画像データ、およびその液晶表示を示し、(c)はそれらから構成される1フレームにおける液晶表示を示したものである。
また、液晶モジュールは、奇数フィールドと偶数フィールドの2つのフィールドによって表示が行なわれるが、マスクされる表示ラインの位置は、奇数フィールドと偶数フィールドによって異なっている。したがって、サブ画像データによる液晶表示は、偶数フィールドと奇数フィールドで異なった内容となり、これらが合成表示される1フレームでの液晶表示は、輝度の濃淡差(偶数フィールドと奇数フィールドのいずれか一方が黒で他方が白の場合、画面上灰色表示)により、ちらつきやにじみが発生するという問題が起きる。
一方、図3(b)に示されるように、メイン画像データがPAL規格に準拠する場合、その重ね合わせデータは、7表示ライン中1表示ラインがマスクされ、表示されることになる。ここでサブ画像データは、7表示ライン中1表示ラインがマスクされることが想定されていないデータの場合、NTSC規格に準拠した液晶モジュールにて表示される文字は一部が欠落したものとなる。
図4は、従来の液晶表示装置の内部構成を示すブロック図である。図4に示す液晶表示装置は、描画メモリ41と、サブ画像データ生成回路42と、描画クロック生成回路43と、映像処理回路44と、タイミング制御回路45と、液晶モジュール46とで構成される。
映像処理回路44はまた、メイン画像データの規格について、NTSC規格かPAL規格のいずれであるかを判定し、その判定信号FPAL(NTSCの場合“0”、PAL規格の場合“1”とする)を、タイミング制御回路45へ出力する。タイミング制御回路45は、映像処理回路44から出力される同期信号(CSYNC)により、同期分離して垂直同期信号(VSY)と、水平同期信号(HSY)を生成し、サブ画像データ生成回路42へ出力するとともに、液晶モジュール駆動用のタイミング信号を生成して液晶モジュール46へ出力する。
なお、サブ画像データは描画メモリ41に格納されており、垂直同期信号(VSY)によって奇数、あるいは偶数フィールドが選択され、また、水平同期信号(HSY)によって走査方向がカウントされ、該当のサブ画像データが描画メモリ41から読み出される。
ここで、映像処理回路44により生成出力される重ね合わせ画像データは、NTSC規格に準拠した液晶モジュール46が持つ解像度、横635ドット×縦262ラインに等しい(このうち、有効なデータは、横480ドット×縦234ラインである)。
ここで、映像処理回路44により生成出力される重ね合わせ画像データは、単に重ね合わせられるだけであり、横639ドット×縦312ラインの表示データである。すなわち、映像処理回路44から出力される重ね合わせ表示データはマスクされることなく、312表示ラインのまま液晶モジュール46に供給される。しかしながら、タイミング制御回路45において、7表示ライン中1表示ラインに一度の割合で水平同期信号(HSYN)がマスク駆動され、このことにより、PAL規格に準拠した重ね合わせ表示データを使って、NTSC規格に準拠した液晶モジュール46に縦方向を縮めた形で表示することができる。
ゲート駆動回路462は、ゲート駆動回路リセット信号として動作する垂直同期信号(VSY)、およびゲート駆動回路クロック(GCLK)によって駆動され、ソース駆動回路463は、ソース駆動回路リセット信号として動作する水平同期信号(HSY)、ソース駆動回路クロック(DCLK)、および液晶表示データにより駆動される。図7中、G1〜G234はゲート電極、S1〜S480はソース電極を示す。
タイミング信号生成回路451は、映像処理回路44によって出力される同期信号(CSYNC)と、NTSC/PAL判定信号(FPAL)と、PLL回路452により生成される位相同期クロックのそれぞれを入力とし、上記したゲート駆動回路クロック(GCLK)、ソース駆動回路クロック(DCLK)、垂直同期信号(VSY)、水平同期信号(HSY)を生成し、液晶モジュール46へ供給する。詳細は、図8、図9のタイミングチャートに示されている。
図8、図9ともに、(a)は、ゲート駆動回路462の動作を示し、上から順に、垂直同期信号(VSY)、水平同期信号(HSY)、ゲート駆動回路クロック(GCLK)、ケート電極電圧G1、G2、G3、G4、G5、…G234、液晶表示データのそれぞれを示し、また、(b)は、ソース駆動回路463の動作を示し、上から順に、水平同期信号(HSY)、ソース駆動回路クロック(DCLK)、液晶表示データのそれぞれを示す。
一方、ソース駆動回路463は、水平同期信号(HSY)を契機に1表示ライン分の液晶表示データをセットし、ソース駆動回路クロック(DCLK)の立ち下がりでその液晶表示データを取り込み、その液晶表示データに応じたデータ電圧を、ソース電極S1からS480に対して並列に出力する(ソース電極S480以降はソース電極が存在しないため無効となる)。上記により、液晶パネル461は、選択されたゲート電極(G1〜G234)上において、直交配置されたソース電極(S1〜S480)のデータ電圧に対応した表示を行うことができる。
このため、ゲート駆動回路462は、ゲート駆動回路クロック(GCLK)がマスクされたタイミングにおいてゲート電極のシフトを行わない。但し、ソース駆動回路463は、マスクされていない水平同期信号(HSY)により駆動されるため、液晶表示データは、NTSCに準拠する場合と同様、マスクされず順次更新される。したがって、走査側とデータ側とで同期が取れず、その結果、データが7ライン毎に欠落した表示となる。
サブ画像データは、その表示に際し、液晶モジュール46の液晶表示タイミングに同期して読み出す必要があるため、サブ画像データ生成回路42にロウアドレスカウンタ回路421が内蔵される。そして、このロウアドレスカウンタ回路421出力は、液晶モジュール46駆動用の垂直同期信号(VSY)によりセットさせ、水平同期信号(HSY)によりカウントアップするように制御している。
なお、描画メモリ41は、メモリセル411の他に、メモリ制御回路412と、メモリ制御回路412によりアドレス選択が行なわれるロウ制御回路413と、カラム制御回路414と、メモリセル411のリードライトを行い、サブ画像データ生成回路42との間のデータパスとなるデータ制御回路415とにより構成される。
図11(b)において、メイン画像データがPAL規格に準拠している場合、水平同期信号(HSY)は、ゲート駆動回路クロック(GCLK)とは異なってマスクされていないため順次カウントアップされ、これによりゲート駆動回路クロック(GCLK)がマスクされる箇所に相当する液晶表示データは無効データになる。図11(b)中、ロウアドレスデータR4が液晶表示でマスクされ無効になるデータである。ここでは、奇数フィールドを示し、R4、R11、R18、…が無効データとなる。一方、偶数フィールドの場合は、R7、R14、R21…が無効データになる。このように、奇偶フィールドによっては液晶表示画面上でマスクされる無効データの位置が異なる。
説明する。
図12は、この発明の実施の形態1に係る液晶表示装置の内部構成を示すブロック図である。液晶表示装置の内部構成は、図4に示した従来の液晶表示装置の構成と同様であるが、サブ画像データ生成回路42の制御信号として、水平同期信号(HSY)の代わりにゲート駆動回路クロック(GCLK)を用いている点で異なる。
ここで、サブ画像データ生成回路42は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。なお、走査駆動信号とは、ゲート駆動回路クロック(GCLK)とする。詳細は後述する。図12において、図4に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図4に示す構成と同じとする。
また、図14に示す動作タイミングチャートにおいて、図14(a)はメイン画像がNTSC規格に準拠する場合、図14(b)はメイン画像がPAL規格に準拠の場合、のそれぞれにおける垂直同期信号(VSY)、ゲート駆動回路クロック(GCLK)、ロウアドレスデータを示す。
したがって、マスクされたタイミングで生成されるサブ画像データは、最終的に液晶モジュール46(液晶パネル461)に表示されることはないため、画面表示上問題にはならない。
このとき、サブ画像データ生成回路42の制御信号として、水平同期信号(HSY)の代わりにゲート駆動回路クロック(GCLK)を用いるだけで実現できるため、従来からある液晶表示装置の構成をそのまま流用することが可能であり、したがって、部品点数の削減、機能実現のためのコスト削減が可能である。また、描画メモリ41に格納されるサブ画像データは、NTSC規格とPAL規格とで共用が可能であり、描画メモリ41周辺の回路構成を簡略化できる効果がある。
図15は、この発明の実施の形態2に係る液晶表示装置の内部構成を示すブロック図である。
図15において、図4に示す液晶表示装置との構成上の差異は、サブ画像データ生成回路42の制御信号として、映像処理回路44から出力されるNTSC/PAL判定信号(FPAL)を追加したことにある。また、後述するように、サブ画像データ生成回路42のマスク回路422の回路ロジックを変更したことにある。なお、図15において、図4に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図4に示すそれと同じとする。上記したサブ画像データ生成回路42は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。以下に詳細説明を行なう。
図16に示されるように、サブ画像データ生成回路42は、ロウアドレスカウンタ回路421と、メイン画像データがPAL規格に準拠する場合、水平同期信号を7走査期間中に1回マスクし、このマスクした信号(MHSY)によってロウアドレスカウンタ回路421を動作させるマスク回路422により構成される。なお、図16において、図10に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図10に示すそれと同じとする。
図17に示す動作タイミングチャートにおいて、図17(a)はFPAL=1の場合(メイン画像がNTSC規格に準拠)、図17(b)はFPAL=0(メイン画像がPAL規格に準拠)の場合のそれぞれにおける、垂直同期信号(VSY)、水平同期信号(HSY)、マスク水平同期信号(MHSY)、ロウアドレスデータを示す。
すなわち、奇数1フィールド分の有効データR1〜R234において、R3、R10、R17…のロウアドレスは、マスク回路422の制御によりロウアドレスカウンタ回路421によりカウントされず、この間に生成されるロウアドレスデータ(サブ画像データ)は無効データになる。なお、偶数フィールドの場合はマスク回路422でマスクタイミングが異なるため、上記したロウアドレス変化のタイミングが異なる。したがって、マスクされたタイミングで生成されるサブ画像データは、最終的に液晶モジュール46(液晶パネル461)に表示されることはないため、表示上問題になることはない。また、このとき、マスクするタイミングは、タイミング制御回路45(タイミング信号生成回路451)によるゲート駆動回路クロック(GCLK)生成の仕様と同じにする必要がある。
尚、上記した実施の形態2によれば、サブ画像データ生成回路42に、NTSC/PAL判定信号(FPAL)を入力するための入力端子を追加する必要があり、また、マスク回路422を追加する等の変更が生じるため、図4に示す従来の液晶表示装置の構成をそのまま流用することは出来ない。但し、描画メモリ41に格納されるサブ画像データは、NTSC規格とPAL規格とで共用が可能である。
図18は、この発明の実施の形態3に係る液晶表示装置の内部構成を示すブロック図である。図4に示す液晶表示装置との構成上の差異は、サブ画像データ生成回路42の制御信号として、映像処理回路44から出力されるNTSC/PAL判定信号(FPAL)が追加されたことにある。なお、図18において、図4に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図4に示すそれと同じとする。
また、図19に、サブ画像データ生成回路42と描画メモリ41との接続構成例が示されるように、サブ画像データ生成回路42は、ロウアドレスカウント回路421と、NTSC/PAL判定信号(FPAL)により駆動されるバンクデータ生成回路423により構成される。他は、図10に示す構成と同様であり、図4に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図4に示すそれと同じとする。
上記したサブ画像データ生成回路42は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。
図20(b)において、太横線は、PAL規格に準拠したサブ画像データにおいて、マスクされるべき表示ラインを示しており、ここでは、液晶表示で無効になる表示ラインを予め予測しておき、この表示ラインのサブ画像データとして、無効データをあらかじめ用意しておく。なお、PAL規格に準拠したサブ画像データ(メモリバンク#2(417))は、奇数フィールドと偶数フィールドとではマスクされる表示ラインが異なるため、垂直同期信号(VSY)によるバンク切替えがさらに必要となる(NTSC準拠用サブ画像データは、奇偶フィールド間で同じデータである)。
図21に示す動作タイミングチャートにおいて、図21(a)はメイン画像がNTSC規格に準拠する場合、図21(b)はメイン画像がPAL規格に準拠の場合、のそれぞれにおける垂直同期信号(VSY)、水平同期信号(HSY)、ロウアドレスデータを示す。
但し、サブ画像データ生成回路42に、NTSC/PAL判定信号(FPAL)を入力させるための入力端子を追加し、また、サブ画像データ生成回路42内部に、バンクデータ生成回路423のハードウェア追加が必要となるため、従来の液晶表示装置が持つ構成をそのまま流用することは出来ない。また、描画メモリ41に用意されるサブ画像データは、NTSCとPAL規格で共用することができないため、実施の形態1、実施の形態2と比較すれば、部品点数、機能実現のためのコスト面で少しばかり見劣りする。しかしながら、例えば、PAL規格に準拠したビデオ信号(メイン画像データ)にテロップ等の文字データ(サブ画像データ)をOSD表示する場合、あらかじめ文字データの一部がマスクされることを想定して重ね合わせ画像データを生成することにより、マスク処理による画質の劣化(一部欠落、およびにじみ発生)を防ぎ、高品位の重ね合わせ画像表示が可能になることは言うまでも無い。
また、サブ画像データとして、文字データのみを例示したが、他に、ストライプ模様(比較的細い横線)等、表示ラインのマスク処理により画質が劣化して認識が出来なくなる、あるいは濃淡が出てにじみやちらつき等が発生する可能性のある画像についても同様の効果が得られる。
Claims (4)
- メイン画像データの走査駆動信号を所定の割合でマスクすることにより液晶モジュールの有効表示ライン数に合致させ、前記メイン画像データと、サブ画像データとを重ね合わせて液晶モジュールに表示する液晶表示装置であって、
前記メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期して前記サブ画像データに付加される無効データを生成するサブ画像データ生成手段と、
第1のサブ画像データが描画される第1の描画メモリと、
前記第1のサブ画像データとは有効表示ライン数が異なる第2のサブ画像データが描画される第2の描画メモリとを備え、
前記サブ画像データ生成手段は、
前記メイン画像データの有効表示ライン数が、前記液晶モジュールの許容表示ライン数と異なることを検知したことを契機に選択される前記第2の描画メモリに対し、前記所定の割合でマスクされる表示ラインに前記無効データを付加し、前記メイン画像データの有効表示ライン数に合致した前記第2のサブ画像データを描画することを特徴とする液晶表示装置。 - 前記サブ画像データ生成手段は、
前記メイン画像データが含まれるコンポジットビデオ信号から分離される垂直同期信号と水平同期信号とにより前記サブ画像データを生成し、前記所定の割合でマスクされる走査駆動信号により前記水平同期信号に代わって前記サブ画像データの無効データを生成することを特徴とする請求項1記載の液晶表示装置。 - 前記サブ画像データ生成手段は、
前記メイン画像データの有効表示ライン数が前記液晶モジュールの許容表示ライン数と異なることを検知したことを契機に、前記所定の割合でマスクされる表示ラインに前記無効データを付加し、前記メイン画像データの有効表示ライン数に合致したサブ画像データを生成することを特徴とする請求項1記載の液晶表示装置。 - 前記メイン画像データの有効表示ライン数はPAL規格、前記サブ画像データの有効表示ライン数はNTSC規格、のそれぞれに準拠することを特徴とする請求項1から請求項3のうちのいずれか1項記載の液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240444A JP5014711B2 (ja) | 2006-09-05 | 2006-09-05 | 液晶表示装置 |
CN2007101280616A CN101140739B (zh) | 2006-09-05 | 2007-06-25 | 液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240444A JP5014711B2 (ja) | 2006-09-05 | 2006-09-05 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008064870A JP2008064870A (ja) | 2008-03-21 |
JP5014711B2 true JP5014711B2 (ja) | 2012-08-29 |
Family
ID=39192672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006240444A Expired - Fee Related JP5014711B2 (ja) | 2006-09-05 | 2006-09-05 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5014711B2 (ja) |
CN (1) | CN101140739B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7345256B2 (ja) | 2018-01-30 | 2023-09-15 | 三ツ星ベルト株式会社 | オートテンショナ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2730050B2 (ja) * | 1988-05-11 | 1998-03-25 | セイコーエプソン株式会社 | 液晶表示装置 |
JPH0537909A (ja) * | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶映像表示装置 |
JP3360332B2 (ja) * | 1992-11-24 | 2002-12-24 | ソニー株式会社 | ビデオ信号処理装置 |
JP3265118B2 (ja) * | 1994-05-20 | 2002-03-11 | 松下電器産業株式会社 | ランダムライン選択装置 |
JPH0836374A (ja) * | 1994-07-22 | 1996-02-06 | Sony Corp | 表示装置 |
JPH0918815A (ja) * | 1995-07-03 | 1997-01-17 | Nippon Avionics Co Ltd | Ntsc用キャラクタフォントのpal表示用変換回路 |
JP3667894B2 (ja) * | 1995-09-28 | 2005-07-06 | 東芝電子エンジニアリング株式会社 | 表示制御装置および表示制御方法 |
JP3953561B2 (ja) * | 1996-10-15 | 2007-08-08 | 株式会社日立製作所 | 画像信号のフォーマット変換信号処理方法及び回路 |
JPH10124011A (ja) * | 1996-10-23 | 1998-05-15 | Casio Comput Co Ltd | 液晶表示装置及び液晶駆動方法 |
JP3821641B2 (ja) * | 2000-09-29 | 2006-09-13 | 松下電器産業株式会社 | オンスクリーンディスプレイ装置 |
JP2003037752A (ja) * | 2001-07-25 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
JP4357239B2 (ja) * | 2003-08-27 | 2009-11-04 | 三洋電機株式会社 | 映像信号処理装置及び映像表示装置 |
JP4458925B2 (ja) * | 2004-05-14 | 2010-04-28 | キヤノン株式会社 | 映像処理装置 |
JP2006203848A (ja) * | 2004-12-22 | 2006-08-03 | Sharp Corp | 映像表示装置 |
JP2006203849A (ja) * | 2004-12-22 | 2006-08-03 | Sharp Corp | 映像表示装置 |
-
2006
- 2006-09-05 JP JP2006240444A patent/JP5014711B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-25 CN CN2007101280616A patent/CN101140739B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7345256B2 (ja) | 2018-01-30 | 2023-09-15 | 三ツ星ベルト株式会社 | オートテンショナ |
Also Published As
Publication number | Publication date |
---|---|
CN101140739B (zh) | 2010-06-30 |
CN101140739A (zh) | 2008-03-12 |
JP2008064870A (ja) | 2008-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545655B1 (en) | LCD device and driving method thereof | |
KR100777771B1 (ko) | 표시 패널의 표시 제어 장치 및 그것을 갖는 표시 장치 | |
KR100735783B1 (ko) | 표시 장치 및 그 표시 방법 | |
JPH10126802A (ja) | カラー画像表示装置及びカラー画像表示方法 | |
KR20030003051A (ko) | 영상신호 처리방법 및 장치 | |
JP2005025189A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JPH08221039A (ja) | 液晶表示装置及びその駆動方法 | |
JP5014711B2 (ja) | 液晶表示装置 | |
KR100298966B1 (ko) | 평면표시장치 | |
JP2664780B2 (ja) | 液晶表示装置 | |
KR20170100099A (ko) | 액정 표시 장치 및 그 구동 방법 | |
TWI324885B (ja) | ||
JP2006184619A (ja) | 映像表示装置 | |
JP3804893B2 (ja) | 映像信号処理回路 | |
JP3503212B2 (ja) | 面順次カラー表示装置およびカラー画像の表示方法 | |
JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
JP2005165154A (ja) | 半導体装置及び画像表示装置 | |
JPH08294072A (ja) | 液晶表示装置およびその駆動方法 | |
JPH08286637A (ja) | 液晶表示装置およびその駆動方法 | |
JP2748201B2 (ja) | 液晶パネル駆動回路 | |
JPH06326950A (ja) | 液晶駆動装置 | |
JP2000032296A (ja) | 平面表示装置 | |
JP2014085473A (ja) | 映像処理装置および映像処理方法 | |
JP2000330495A (ja) | 映像表示装置 | |
JP2006186958A (ja) | 映像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |