JP2003037752A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像機器等に使用される映像信号処理装置に
おいて、走査線変換処理時においても、ノイズ低減や電
子ズームなどの映像信号処理機能を実現する。 【解決手段】 第１同期系と第２同期系の２つの異なる
同期系を有し、第１同期系では、入力映像信号に対して
縮小処理を行う縮小回路２と、縮小回路２の出力信号及
び縮小回路２の出力信号をフィールド遅延させた信号を
用いてノイズ低減を行うノイズ低減回路３と、ノイズ低
減回路３の出力信号を書き込むと共にフィールド期間遅
延させた信号を読み出すメモリ４と、メモリ４への書き
込みを制御する書き込み制御回路６と、読み出しを制御
する読み出し制御回路５とを備え、第２同期系では、メ
モリ４から映像信号を出力するための読み出し制御回路
１０と、メモリ４から出力された信号に対して、拡大処
理を施す電子ズーム回路９とを備え、走査線変換、ノイ
ズ低減及び電子ズームを１つのメモリで実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオカメラなど
の映像機器において、ノイズ低減または電子ズームの機
能を備えた映像信号処理装置に関する。

【０００２】

【従来の技術】従来、映像信号処理装置は、特開平８−
３０７７６０号公報に記載されたものが知られている。
この技術は３ポートメモリとメモリに対する書き込み制
御回路と第１読み出し制御回路と第２読み出し制御回路
を設け、少ないメモリ容量で、メモリを用いる複数の機
能を実現し、低コスト・小型化と多機能化を両立させる
ものである。

【０００３】

【発明が解決しようとする課題】近年、ムービーには、
動画撮影機能に加えて静止画撮影機能が搭載されるよう
になり、それに伴い、デジタルスチルカメラと同様に多
画素化が進んできている。テレビジョン信号出力よりも
画素の多いＣＣＤ（Charge Coupled Device）を用いる
場合、静止画モード時には、ＣＣＤから得られた全画素
を使用し、動画モード時には、静止画と画角を合わせな
がら所定のテレビジョン信号に変換するため、メモリな
どを用いて走査線変換処理が必須になってきている。ま
た、動画モードにおける走査線変換処理時においても、
従来の機能であるノイズ低減や電子ズームなどの機能が
要求されている。

【０００４】しかしながら、従来の映像信号処理装置で
は、上記の様な走査線変換処理を含む場合に、単純に適
用することができなかった。

【０００５】本発明は、走査線変換により、ライン数の
異なる信号を有する映像信号処理装置において、ノイズ
低減処理や電子ズーム処理を効率的に行うことを目的と
する。

【０００６】

【課題を解決するための手段】この問題を解決するため
に、本発明は、第１同期系と第２同期系の２つの異なる
同期系を有し、第１同期系では、入力される映像信号に
対して縮小処理を行う縮小回路と、縮小回路の出力信号
に対してノイズ低減を行うノイズ低減回路と、ノイズ低
減回路の出力信号を書き込むと共にフィールド期間遅延
させた信号を読み出しノイズ低減回路へ出力するメモリ
と、メモリを制御する書き込み制御部と、読み出し制御
部とを備え、第２同期系では、メモリに記録された映像
信号を出力するための読み出し制御部と、メモリの出力
信号に拡大処理を行う電子ズーム回路とを備えている。

【０００７】これにより、走査線変換を含み異なる同期
系の映像信号を得る場合でも、１つのメモリでノイズ低
減処理や電子ズーム処理を行うことができる。

【０００８】

【発明の実施の形態】本発明は、第１同期系と第２同期
系の２つの異なる同期系を有し、前記第１同期系では、
入力される映像信号に対して縮小処理を行う縮小回路
と、前記縮小回路の出力信号に対してノイズ低減を行う
ノイズ低減回路と、前記ノイズ低減回路の出力信号を書
き込むと共にフィールド期間遅延させた信号を読み出し
前記ノイズ低減回路へ出力するメモリと、前記メモリへ
の書き込みを制御する書き込み制御部と、前記メモリか
らの読み出しを制御する読み出し制御部とを備え、前記
第２同期系では、前記メモリにおいて記録された映像信
号を出力するための読み出し制御部を備えている。

【０００９】また、他の本発明は、第１同期系と第２同
期系の２つの異なる同期系を有し、前記第１同期系で
は、入力される映像信号に対して、縮小処理を行う縮小
回路と、前記縮小回路出力信号を書き込むメモリと、前
記メモリへの書き込みを制御する書き込み制御部とを備
え、前記第２同期系では、前記メモリにおいて記録され
た映像信号を出力するための読み出し制御回路と、前記
メモリから出力された信号に対して拡大処理を施す電子
ズーム回路とを備えている。

【００１０】また、他の本発明は、第１同期系と第２同
期系の２つの異なる同期系を有し、前記第１同期系で
は、入力される映像信号に対して縮小処理を行う縮小回
路と、前記縮小回路の出力信号に対してノイズ低減を行
うノイズ低減回路と、前記ノイズ低減回路の出力信号を
書き込むと共にフィールド期間遅延させた信号を読み出
し前記ノイズ低減回路へ出力するメモリと、前記メモリ
への書き込みを制御する書き込み制御回路と、前記メモ
リからの読み出しを制御する読み出し制御回路とを備
え、前記第２同期系では、前記メモリにおいて記録され
た映像信号を出力するための読み出し制御回路と、前記
メモリから出力された信号に対して拡大処理を施す電子
ズーム回路とを備えている。

【００１１】以下、本発明の実施の形態について図面を
用いて説明する。

【００１２】（実施の形態１）図１は、本発明の実施の
形態１による映像信号処理装置の構成を示すブロック図
である。本実施の形態は、走査線変換を有する構成にお
いて、特にノイズ低減処理を効率的に実現するものであ
る。

【００１３】本実施の形態では、第１同期系と第２同期
系において走査線変換時の変換比が３：２である場合の
動作を示す。ここで、同期系とは、少なくとも垂直同期
系を意味し、第１同期系と第２同期系では、フレームま
たはフィールド当たりのライン数が異なる系である。

【００１４】図１において、１は本装置の入力映像信
号、２は入力映像信号に対し縮小処理を行うと共に、メ
モリ制御信号ＷＨＯＬＤ，ＲＨＯＬＤを作成する縮小回
路、３は縮小回路２の出力に対してノイズ低減を行うノ
イズ低減回路、４はライトポートＷ１とリードポートＲ
１，Ｒ２を備えたフィールドメモリ、５はフィールドメ
モリ４のリードポートＲ１からのデータの読み出しを制
御する第１読み出し制御回路、６はフィールドメモリ４
のライトポートＷ１への書き込みを制御する書き込み制
御回路、７はフィールドメモリ４のリードポートＲ２か
らの読み出しを制御する第２読み出し制御回路、８は映
像信号の出力である。

【００１５】ここで、フィールドメモリ４を介して前段
部分の縮小回路２、ノイズ低減回路３、第１読み出し制
御回路５、書き込み制御回路６が第１同期系であり、同
じく後段部分の第２読み出し制御回路７が第２同期系で
ある。

【００１６】また、フィールドメモリ４は、ライトポー
トＷ１から書き込まれた信号をリードポートＲ１から出
力する際に、１フィールド期間遅延するものである。

【００１７】また、ノイズ低減回路３は、縮小回路２の
出力と、フィールドメモリ４の出力によりノイズ低減を
行うもので、これらの信号は、少なくとも１フィールド
期間の遅延があるものとする。

【００１８】以上のように構成された映像信号処理装置
について以下、図２〜図６を参照しながらその動作を述
べる。

【００１９】図２は映像信号処理装置において走査線変
換時の縮小処理における映像信号のライン数の概要を示
したものである。第１同期系では、有効７２５ラインの
映像信号入力に対して、走査線変換の変換比が３：２な
ので、２／３倍の縮小処理（７２５×２／３≒４８３）
を行いメモリに書き込む。第２同期系では、メモリに書
き込まれた４８３ラインの信号をそのまま読み出し出力
する。この状態が走査線変換時の縮小処理を示し、走査
線変換処理における標準状態である。

【００２０】即ち、静止画と動画を兼用するため、撮像
素子からは、多画素（多ライン）の映像信号を出力し、
これを縮小して、動画に対する標準状態として伝送や記
録に用いる。

【００２１】次に第１同期系及び第２同期系における信
号処理について順を追って説明する。第１同期系につい
て、図３は走査線変換のために２／３の縮小処理を行っ
た時の、縮小回路２の入出力の関係を示す図である。

【００２２】入力される映像信号に対し、２／３の縮小
処理を行う時、第２同期系が示す空間位置に映像信号の
データを作成する。但し、この状態では、ライン数は入
力信号と変わらないので、有効ラインと無効ラインの混
ざった映像信号が出力される。この信号に対し、フィー
ルドメモリ４への書き込みを制御することによって、有
効ラインと無効ラインの存在する映像信号の、有効ライ
ンだけを抜き取り（間引き処理）フィールドメモリ４に
書き込む。

【００２３】図４は縮小回路２の出力信号に対するフィ
ールドメモリへの書き込み動作を示す。図４において、
書き込み制御回路６は、メモリ制御信号であるＷＨＯＬ
Ｄ信号を用いてライトポートＷ１に入力される信号の無
効ラインを間引き、有効ラインのみを書き込む。

【００２４】次に、縮小回路２の出力信号とフィールド
メモリ４により遅延された信号を用い、ノイズ低減回路
３によりノイズ低減処理を行う。図５は、縮小回路２の
出力信号とフィールドメモリ４の出力信号との関係を示
す。図５（ａ）は、走査線変換に伴う読み出しメモリ制
御を行わずに信号を出力した場合の、縮小回路２出力信
号とフィールドメモリ４の出力信号の関係を示す。図５
（ｂ）は、走査線変換に伴う読み出しメモリ制御を行っ
た場合の縮小回路２の出力信号とフィールドメモリ４の
出力信号の関係を示す。

【００２５】図５（ａ）のように読み出し制御なしの場
合、走査線変換による縮小処理により、縮小回路２の出
力信号とフィールドメモリ４の出力信号とのライン数が
異なるのでノイズ低減回路３で使用する２つの映像信号
のタイミングが合わず、ノイズ低減効果が得られない。
これに対し、本実施の形態では、図５（ｂ）のように、
ノイズ低減処理で使用するフィールドメモリ４の信号を
出力するためのリードポートＲ１を制御するＲＨＯＬＤ
信号を縮小回路２が作成し、第１読み出し制御回路５
が、このＲＨＯＬＤ信号を用いてリードポートＲ１を制
御することにより、有効ラインについては、縮小回路２
の出力信号とフィールドメモリ４の出力信号の空間位置
は一致する。これにより、ノイズ低減処理に必要である
縮小回路２の出力信号とフィールドメモリ４の出力信号
の空間位置は一致するので、ノイズ低減処理を実現する
ことが出来る。

【００２６】また、図６にＷＨＯＬＤ，ＲＨＯＬＤ信号
による、メモリ動作のタイミングの一例を示す。図６
（ａ）は、メモリ書き込み処理においてのメモリ動作及
び制御信号の関係について、図６（ｂ）は、メモリ読み
出し処理においてのメモリ動作及び制御信号の関係につ
いて示す。

【００２７】図６（ａ）に示すように、ＷＨＯＬＤ信号
が（Ｈ）の状態の時、書き込み制御回路６は次のライン
時にメモリアドレスカウンタをインクリメントしない。
これによりＷＨＯＬＤ信号が図中の（Ｈ）の状態の場
合、フィールドメモリ４では、その次のラインの信号が
現ラインの信号を上書きする。また、第１読み出し制御
回路５は、図６（ｂ）に示すように、ＲＨＯＬＤ信号が
（Ｈ）の状態の時、次のライン時にメモリアドレスカウ
ンタをインクリメントしない。これによりＲＨＯＬＤ信
号が図中の（Ｈ）の場合、フィールドメモリ４からは、
次のラインに現ラインの信号と同様の信号が出力され
る。これにより図５（ｂ）のように縮小回路２の出力と
フィールドメモリ４の出力の有効ラインが一致する。有
効ライン同士でノイズ低減処理を行う事で、ノイズ低減
効果が得られる。また、無効ラインはフィールドメモリ
４の書き込み動作により間引かれるので、無効ラインに
おける２つの映像信号のライン位置関係は、一致しなく
てもよい。

【００２８】次に第２同期系では、上記の処理により書
き込まれたフィールドメモリ４内のデータを、第２同期
系のリードポートＲ２から出力して、映像信号出力９が
出力される。

【００２９】以上説明したように、本実施の形態による
映像信号処理装置は、縮小回路２がメモリ制御信号ＲＨ
ＯＬＤを作成し、第１読み出し制御回路５により、フィ
ールドメモリ４のリードポートＲ１を制御し、ノイズ低
減回路３に入力される２種類の映像信号の有効ラインの
空間位置を合わせ、また縮小回路２がメモリ制御信号Ｗ
ＨＯＬＤ信号を作成し、書き込み制御回路６により無効
ラインの間引き処理を行うことによって、同期系の異な
る映像信号を有する映像信号処理装置において、１つの
メモリでライン数変換処理とノイズ低減処理を実現する
事が出来る。

【００３０】（実施の形態２）図７は本発明の実施の形
態２である映像信号処理装置のブロック図を示すもの
で、特に電子ズーム処理に関するものである。

【００３１】本実施の形態では、第１同期系と第２同期
系において走査線変換時の変換比が３：２である場合の
動作を示す。

【００３２】図７において、実施の形態１（図１）で示
した構成と対応する部分には同一の符号を付け、異なる
点について簡単に示す。

【００３３】第１同期系は、縮小回路２、書き込み制御
回路６及びライトポートＷ１を有するフィールドメモリ
１１から成り、第２同期系は、電子ズーム回路９、第２
読み出し制御回路１０及びリードポートＲ２を有する前
記フィールドメモリ１１から成る。電子ズーム回路９で
は、リードポートＲ２から出力された信号を用いて拡大
処理を行い、その拡大処理を行うためのメモリ制御信号
を作成する。

【００３４】以上のように構成された映像信号処理装置
について以下、図８〜図１０を参照しながらその動作を
述べる。

【００３５】図７において、縮小回路２が入力される映
像信号に対し、２／３の縮小処理を行う時、第２同期系
が示す空間位置に映像信号のデータを作成する。但し、
この状態では、ライン数は入力信号と変わらないので、
有効ラインと無効ラインの混ざった映像信号が出力され
る。この信号に対しフィールドメモリ１１を用いて、有
効ラインと無効ラインの存在する映像信号の、有効ライ
ンだけを抜き取り（間引き処理）フィールドメモリ１１
に書き込む。そのために縮小回路２でメモリ制御信号で
あるＷＨＯＬＤ信号を作成し、書き込み制御回路６にお
いて書き込み制御を行う。

【００３６】第２同期系では、電子ズーム回路９で拡大
処理を施す。拡大処理のため、電子ズーム回路９がメモ
リ制御信号を作成し、このメモリ制御信号を用いて第２
読み出し制御回路１０が、拡大時のメモリ制御を行うこ
とで、リードポートＲ２から、拡大処理するのに必要な
映像信号を出力する。

【００３７】電子ズーム回路の動作としては、複数のラ
インを用いて内挿処理を行い、拡大処理後の空間位置に
信号を作成する。

【００３８】図８は、走査線変換時の電子ズーム処理に
ついての説明図である。

【００３９】図８（ａ）においては、第１同期系では、
有効７２５ラインの映像信号入力に対して走査線変換の
変換比が３：２なので、２／３倍の縮小処理を行いメモ
リに書き込む。第２同期系では、メモリに書き込まれた
４８３ラインの信号をそのまま読み出し出力する。この
状態が走査線変換時の縮小処理を示し、走査線変換処理
における標準状態である。

【００４０】図８（ｂ）においては、第１同期系では、
有効７２５ラインの映像信号入力に対して、中央の４８
３ラインを切り出しメモリに書き込む。第２同期系で
は、メモリに書き込まれた４８３ラインの信号をそのま
ま読み出し出力する。この状態が走査線変換時の切り出
し処理を示し、走査線変換処理における標準状態に対し
て、１．５倍拡大した映像信号になる。

【００４１】図８（ｃ）においては、第１同期系では、
有効７２５ラインの映像信号入力に対して、中央の４８
３ラインを切り出しメモリに書き込む。第２同期系で
は、メモリに書き込まれた４８３ラインの信号の中央を
切り出し、切り出した映像信号に対して拡大処理を行
う。この状態が走査線変換時の拡大処理を示し、走査線
変換処理における標準状態に対して、１．５倍以上拡大
した映像信号になる。

【００４２】次に図９において、本映像信号処理装置に
おけるメモリ動作を説明する。図９は、図８（ａ）に示
す走査線変換時における縮小処理のメモリ動作、図１０
は、図８（ｂ）に示す走査線変換時における切り出し処
理状態で、図中のメモリ余分領域が少ないときのメモリ
動作、図１１は、図８（ｃ）に示す走査線変換時におけ
る切り出し処理状態で、図中のメモリ余分領域が多いと
きのメモリ動作を示す。走査線変換処理では、書き込み
ラインの方が読み出しラインよりも多いが、１フィール
ド期間が同一なので、書き込みに要する１ライン期間よ
りも読み出しに要する１ラインの期間の方が長くなる。

【００４３】図９の走査線変換時における縮小処理で
は、この１ラインの期間の差により書き込みアドレス更
新スピードより、読み出しアドレス更新スピードの方が
遅くなるが、書き込み時には図６（ａ）に示したＷＨＯ
ＬＤ信号により、メモリ制御が行われるので、２／３倍
の縮小ズームであると、３ライン毎に、書き込みアドレ
ス更新スピードと読み出しアドレス更新スピードが一緒
になる。よって、走査線変換処理がない場合と同等の動
作になる。

【００４４】次に図１０の走査線変換切り出し時では、
画面中央切り出しの場合、図９ａの走査線変換時におい
ての縮小処理の場合に比べ、書き込み期間は図中ｔ１→
ｔ２，ｔ４→ｔ３に移動する。また１ラインの期間の差
により書き込みアドレス更新スピードより、読み出しア
ドレス更新スピードの方が遅くなり、ＷＨＯＬＤ信号に
よるメモリ制御が行われないので、書き込みアドレスが
読み出しアドレスを追い越す可能性が発生し、正規のデ
ータを出力することが出来ない。そこで、図１１のよう
に、メモリ余分領域を多く確保することで、書き込みア
ドレスが読み出しアドレスを追い越すことはなくなり正
規の動作を行うことが出来る。

【００４５】次に走査線変換処理においてズーム処理を
行う時に、最もメモリ容量が必要な場合について説明す
る。まず図８（ａ）に示す走査線変換処理での縮小領域
の時は、Ｗ系（書き込み系）アドレスの方がＲ（読み出
し）アドレスの更新スピードよりも早く動くが、ＷＨＯ
ＬＤ信号により書き込みアドレスがインクリメントされ
ない時が生じるので、トータルで見るとＷ系のアドレス
更新スピードとＲ系のアドレス更新スピードは変わらな
い。

【００４６】次に図８（ｂ）に示す走査線変換処理での
切り出し時はメモリ容量は縮小ズーム処理時と同一に必
要であり、間引き処理を行わないので、Ｗ系のアドレス
更新スピードとＲ系のアドレス更新スピードではＷ系の
方が早くなる。また図８（ｃ）に示す走査線変換処理で
の拡大ズーム時はＷ系とＲ系のアドレス更新スピードは
切り出し時と同等であるが、拡大ズーム処理を行うの
で、Ｒ系で使用するメモリ容量が少なくなり、Ｒ系で使
用しない領域はＷ系で使用することができ、Ｗ系でのメ
モリ容量が余っていく傾向になる。このことから、走査
線変換処理でのメモリ容量が最も必要な時は図８（ｂ）
に示す切り出し時である。

【００４７】次に１つのメモリで、走査線変換処理及び
電子ズーム動作を実現するために、必要なメモリ容量に
ついて説明する。図１２はメモリ容量を算出するための
説明図である。

【００４８】まず書き込み側での、１フィールド期間に
おける信号の流れについて説明する。

【００４９】走査線変換縮小処理時（図８（ａ））は、
映像信号有効スタートまでの期間Ｂと、書き込み側の有
効ライン数Ａと有効ライン以外（下側）の期間Ｃから成
り、書き込み側の有効ライン数Ａは、読み出し側の有効
ライン数×（１／走査線変換時縮小倍率）で求めること
が出来る。

【００５０】また走査線変換切り出し処理時（図８
（ｂ）、（ｃ））は、映像信号有効スタートまでの期間
Ｂと読み出し側の有効ライン数Ｄと切り出し処理によっ
て生じる無効ライン数Ｅと有効ライン以外（下側）の期
間Ｃから成る。これは走査線変換切り出し時においては
書き込み側の有効ライン数Ａと読み出し側の有効ライン
数Ｄは等しいためである。

【００５１】また書き込み切り出し無効ライン数（上
側）Ｆは映像信号有効スタートまでの期間Ｂと切り出し
処理によって生じる無効ライン数（上側）Ｅから成り、
書き込み切り出し無効ライン数（下側）Ｇは切り出し処
理によって生じる無効ライン数（下側）Ｅと有効ライン
以外（下側）の期間Ｃから成る。

【００５２】次に読み出し側での１フィールド期間にお
ける信号の流れについて説明する。

【００５３】すべての場合において、読み出しスタート
までの期間Ｈと読み出し側の有効ライン数Ｄと読み出し
無効ライン（下側）Ｉから成る。

【００５４】また上記の書き込み側の１フィールド期間
は走査線変換前垂直ライン数であり、読み出し側の1フ
ィールド期間は走査線変換後垂直ライン数である。

【００５５】上記の信号の関係から、書き込み切り出し
無効ライン数（下側）と読み出し無効ライン数（下側）
は次の式で表すことが出来る。

【００５６】書き込み切り出し無効ライン数（下側）＝
走査線変換前垂直ライン数−映像信号有効スタートタイ
ミング−（有効ライン数（Ｒ）×（１／走査線変換次縮
小倍率））＋（（有効ライン数（Ｒ）×（１／走査線変
換時縮小倍率））−有効ライン数（Ｒ））／２読み出し
無効ライン数（下側）＝走査線変換後垂直ライン数−
（読み込みスタートタイミング＋有効ライン数（Ｒ）） 次に必要なメモリ容量について説明すると、図１２の走
査線変換切り出し時において、有効信号の書き込みが読
み出しよりも早く終わると書き込みアドレスが読み出し
アドレスを更新することとなるので、その早く終わる分
だけ余分にメモリの容量が必要であるので、書き込み切
り出し無効ライン数（下側）Ｇと読み出し無効ライン数
（下側）Ｉとの差分が余分に必要なメモリ容量になる。
但し１ラインの更新スピードは、書き込みと読み出しで
は違うので、書き込みのライン数を読み出しのライン数
として計算すると、（走査線変換後垂直ライン数／走査
線変換前垂直ライン数）倍のライン数と同等になる。よ
って必要なメモリ容量は、読み出し有効ライン数と上記
で説明したメモリ余分容量との加算になる。

【００５７】このことから走査線変換処理時での電子ズ
ーム処理を行うときのメモリ容量は、メモリ容量＝書き
込み切り出し無効ライン数（下側）×（走査線変換後垂
直ライン数／走査線変換前垂直ライン数）−読み出し無
効ライン数（下側）＋有効ライン数（Ｒ）、となる。

【００５８】具体例として、次の条件の時の必要なメモ
リ容量を算出する。

【００５９】条件１：ＮＴＳＣ ［信号系］ＮＴＳＣ有効ライン数（Ｒ）＝２４３，走査
線変換時縮小倍率＝２／３倍，（Ｗ側）映像信号有効ス
タートタイミング２０Ｈ，（Ｒ側）読み出しスタートタ
イミング１９．５Ｈ＝２６２．５−２４３ ［同期系］走査線変換前垂直ライン数＝３８５，走査線
変換後垂直ライン数＝２６２．５ 条件１はＮＴＳＣ方式において、走査線変換時の縮小倍
率が２／３で、読み出しスタートタイミングを遅らせる
ことで、書き込み切り出し無効ライン数（下側）と読み
出し無効ライン数（下側）との差分を大きくし、書き込
み側映像信号有効スタートタイミングは略標準値で、読
み出しスタートタイミングとしては最も厳しい条件にお
いて上記の式を用いてメモリ容量を算出した。

【００６０】書き込み切り出し無効ライン数（下側）＝
３８５−２０−（２４３×（３／２））＋（（２４３×
（３／２））−２４３）／２＝６１．２５ 読み出し無効ライン数（下側）＝２６２．５−（１９．
５＋２４３）＝０ メモリ容量＝６１．３×（２６２．５／３８５）−０＋
２４３＝２８４．７条件２：ＰＡＬ ［信号系］ＰＡＬ有効ライン数（Ｒ）＝２８８，走査線
変換時縮小倍率＝２／３倍，（Ｗ側）映像信号有効スタ
ートタイミング１８Ｈ，（Ｒ側）読み出しスタートタイ
ミング２４．５Ｈ＝３１２．５−２８８ ［同期系］走査線期間前垂直ライン数＝４５０，走査線
期間後垂直ライン数＝３１２．５ 条件２はＰＡＬ方式において、走査線変換時の縮小倍率
が２／３で、読み出しスタートタイミングを遅らせるこ
とで、書き込み切り出し無効ライン数（下側）と読み出
し無効ライン数（下側）との差分を大きくし、書き込み
側映像信号有効スタートタイミングは略標準値で、読み
出しスタートタイミングとしては最も厳しい条件におい
て上記の式を用いてメモリ容量を算出した。

【００６１】書き込み切り出し無効ライン数（下側）＝
４５０−１８−（２８８×（３／２））＋（（２８８×
（３／２））−２８８）／２＝７２ 読み出し無効ライン数（下側）＝３１２．５−（２４．
５＋２８８）＝０ メモリ容量＝７２×（３１２．５／４５０）−０＋２８
８＝３３８ よってＮＴＳＣの時はメモリ容量を２８５ライン、ＰＡ
Ｌの時はメモリ容量を３３８ライン以上確保すること
で、１つのメモリで走査線変換処理及び電子ズーム処理
が実現出来る。

【００６２】以上説明したように、本実施の形態による
映像信号処理装置は、第１同期系では、縮小回路２で作
成した書き込み制御信号ＷＨＯＬＤ信号の使用、及び中
央部分の切り出し処理を行い、書き込み制御回路６がラ
イトポートＷ１を制御することで、有効信号のみを書き
込み映像信号のライン数を変換でき、また第２同期系で
は、電子ズーム回路９で作成した読み出し制御信号を用
いて、第２読み出し制御回路１０がリードポートＲ２を
制御することで拡大処理が行え、１つのメモリでライン
数変換処理及び電子ズーム処理が実現可能である。

【００６３】（実施の形態３）図１３は本発明の実施の
形態３による映像信号処理装置のブロック図を示すもの
で、特にノイズ低減処理及び電子ズーム処理を同時に実
現する装置に関するものである。

【００６４】本実施の形態では、第１同期系と第２同期
系において動作走査線変換時の変換比が３：２である場
合の動作を示す。

【００６５】図１３において、実施の形態１の図１，実
施の形態２の図７で示した構成と対応する部分には同一
の符号を付け、異なる点について簡単に示す。

【００６６】第１同期系は、縮小回路２、ノイズ低減回
路３、ライトポートＷ１とリードポートＲ１を有するフ
ィールドメモリ４、第１読み出し制御回路５及び書き込
み制御回路６から成り、第２同期系においては、リード
ポートＲ２を有するフィールドメモリ４、電子ズーム回
路９及び第２読み出し制御回路１０から成る。

【００６７】このように縮小回路２で作成した書き込み
制御信号ＷＨＯＬＤ信号を用い、書き込み制御回路６が
ライトポートＷ１を制御し、前記縮小回路２で作成した
読み出し制御信号ＲＨＯＬＤ信号を用い、第１読み出し
制御回路５がリードポートＲ１を制御し、また電子ズー
ム回路９で作成した読み出し制御信号を用い、第２読み
出し制御回路１０がリードポートＲ２を制御するとい
う、３つの制御を同時に実現する。

【００６８】以上のように構成された映像信号処理装置
について以下、図１４〜図１６を参照し、その動作を述
べる。

【００６９】図１４〜図１６は本実施の形態でのメモリ
の動作を示す。図１４は、走査線変換時の縮小処理での
ライトアドレスと、２つのリードアドレスのタイミング
説明図、図１５は、走査線変換時の切り出し処理でのラ
イトアドレスと、２つのリードアドレスのタイミング説
明図、図１６は、走査線変換時の拡大処理でのライトア
ドレスと、２つのリードアドレスのタイミング説明図で
ある。図１４〜１６に関して、フィールドメモリ４のラ
イトポートＷ１に対するライトアドレス（Write Addres
s）とリードポートＲ２に対するリードアドレス２（Rea
d Address 2）については、第１同期系のＷ１のライト
アドレスの更新スピードと第２同期系のリードアドレス
２の更新スピードは実施の形態２と同様で、第１同期系
では縮小回路２で作成した書き込み制御信号ＷＨＯＬＤ
信号を用いて、書き込み制御回路６がライトポートＷ１
を制御し、また第２同期系では電子ズーム回路９で作成
した読み出し制御信号を用いて、第２読み出し制御回路
１０がリードポートＲ２を制御することで、書き込みア
ドレスが読み出しアドレスを追い越すことはない。

【００７０】また、図１４〜１６に関して、フィールド
メモリ４のライトアドレスとリードアドレス１（Read A
ddress 1）について説明すると、ライトポートＷ１から
書き込むスピードとリードポートＲ１から読み出すスピ
ードは、メモリ制御信号であるライトポートＷ１を制御
するＷＨＯＬＤ信号とリードポートＲ１を制御するＲＨ
ＯＬＤ信号の動作は同じなので変わらない。よって、書
き込むスピードと読み出すスピードはどのズーム領域で
も同一なので、図１４〜図１６のどの状態でも書き込み
アドレスが読み出しアドレスを追い越す事はない。また
図１６のように走査線変換拡大時では、拡大処理におい
てリードポートＲ２から読み出す信号の有効アドレスの
終了位置から書き込むので、ノイズ低減処理で読み出す
信号を上書きしてしまうが、上書きする部分は拡大処理
の時に発生する映像信号の無効ライン部分なので、映像
信号出力には影響しない。よって上記の構成により、走
査線変換時における、ノイズ低減処理及び電子ズーム処
理の両立が可能である。

【００７１】以上説明したように、本実施の形態による
映像信号処理装置では、異なる同期系を有し走査線変換
処理を行う装置において、第１同期系では、縮小回路２
で作成した書き込み制御信号を用いて、書き込み制御回
路６がライトポートＷ１を制御することで、有効信号の
みを抜き取り映像信号のライン数を変換でき、また縮小
回路２で作成した読み出し制御信号を用いて、第１読み
出し制御回路５がリードポートＲ１を制御することで、
縮小回路２の出力信号とリードポートＲ１から出力され
る映像信号の空間位置を合わせノイズ低減処理が行え、
また第２同期系では、電子ズーム回路９で作成した読み
出し制御信号を用いて、第２読み出し制御回路１０でリ
ードポート２を制御することで拡大処理が行え、１つの
メモリでライン変換処理及び電子ズーム処理及びノイズ
低減処理が実現可能である。

【００７２】なお、本実施の形態ではメモリ制御信号を
縮小回路及び電子ズーム回路で作成し、ノイズ低減処理
や電子ズーム処理を行う場合を説明したが、メモリ制御
信号は他の回路で作成しても同様の効果を得ることがで
き、メモリ動作を直接マイコンで制御し実現することも
可能である。

【００７３】また、本実施の形態は走査線変換するとき
の縮小倍率が２／３の場合を説明したが、他の縮小倍率
においても同様の効果を得ることが可能である。

【００７４】また、本実施の形態ではフィールドメモリ
を用いた場合を説明したが、少なくとも１フィールド以
上の容量を持つメモリであれば、同様の効果を得ること
が可能である。

【００７５】また、本実施の形態では入力信号について
は説明しなかったが、例えばＣＣＤ等の撮像機器出力に
対して、本発明の効果を得ることが可能である。

【００７６】また、本実施の形態では縮小回路の内挿処
理のライン数が２ラインの場合を説明したが、２ライン
に限るものでなく２ライン以上のライン数であれば同様
の効果を得ることが可能である。また、内挿処理による
位相関係も図３に示したものに限る必要はない。

【００７７】また、本実施の形態での電子ズーム回路の
構成については説明しなかったが、２ライン以上のライ
ン数を用いて内挿処理を行うことによって同様の効果を
得ることが可能である。

【００７８】また、本実施の形態ではライン数変換のた
めの縮小処理によって生じる無効ラインを間引く構成と
して、フィールドメモリの書き込み制御を行う場合につ
いて説明したが、有効ラインと無効ラインの両方をフィ
ールドメモリに書き込み、第２読み出し制御回路を用い
て、リードポートＲ２から出力される映像信号に対し
て、間引くラインの映像信号を飛ばして読み出すこと
で、縮小回路で作成したＷＨＯＬＤ信号及びＲＨＯＬＤ
信号が必要なく、同様の効果を得ることが可能である。

【００７９】また、本実施の形態では、メモリ制御信号
ＷＨＯＬＤ信号を用いて、図６（ａ）のように映像信号
を上書きすることで映像信号の間引き処理を行いライン
数変換を実現したが、メモリのライトイネーブル信号を
用い、間引き処理を行うラインではメモリに信号を書き
込まないようにすることで、同様の効果を得ることが可
能である。

【００８０】また、本実施の形態では、メモリ制御信号
ＷＨＯＬＤ信号とＲＨＯＬＤ信号を同一の信号で作成し
たが、別の信号でＷＨＯＬＤ信号とＲＨＯＬＤ信号を作
成してメモリ制御しても、同様の効果を得ることが可能
である。

【００８１】

【発明の効果】以上のように本発明によれば、走査線変
換処理を必要とする映像信号処理装置においても、電子
ズーム処理やノイズ低減処理を１つのメモリで実現でき
るという顕著な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施例の形態１による映像信号処理装
置の構成を示すブロック図

【図２】同映像信号処理装置における走査線変換時の映
像出力信号の概要説明図

【図３】同映像信号処理装置における縮小回路の動作説
明図

【図４】同映像信号処理装置における走査線変換による
メモリ間引き処理説明図

【図５】同映像信号処理装置における縮小回路の出力と
フィールドメモリの出力との関係図

【図６】同映像信号処理装置におけるメモリ動作処理の
詳細説明図

【図７】本発明の実施例の形態２による映像信号処理装
置の構成を示すブロック図

【図８】同映像信号処理装置における走査線変換時の各
処理での映像信号出力説明図

【図９】同映像信号処理装置における走査線変換時の縮
小処理でのメモリ動作説明図

【図１０】同映像信号処理装置における走査線変換時の
切り出し状態でのメモリ動作説明図

【図１１】同映像信号処理装置における走査線変換時の
切り出し状態でのメモリ動作説明図

【図１２】同映像信号処理装置におけるメモリ容量算出
式の説明図

【図１３】本発明の実施例の形態３による映像信号処理
装置の構成を示すブロック図

【図１４】同映像信号処理装置での縮小処理のメモリ動
作説明図

【図１５】同映像信号処理装置での切り出し処理のメモ
リ動作説明図

【図１６】同映像信号処理装置での拡大処理のメモリ動
作説明図

【符号の説明】

１ 映像信号入力 ２ 縮小回路 ３ ノイズ低減回路 ４、１１ フィールドメモリ ５ 第１読み出し制御回路 ６ 書き込み制御回路 ７、１０ 第２読み出し制御回路 ８ 映像信号出力 ９ 電子ズーム回路

フロントページの続き (72)発明者 山本 靖利 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 渋谷 文紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 吉岡 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C021 PA28 PA79 PA82 RC02 SA02 SA03 SA23 YA01 YB04 YC04 ZA01 ZA03 5C023 AA02 AA37 CA02 DA04 EA02 EA03 5C076 AA21 AA22 BA03 BA04 BA06 CB04

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１同期系と第２同期系の２つの異なる
   同期系を有し、 前記第１同期系では、入力される映像信号に対して縮小
   処理を行う縮小回路と、前記縮小回路の出力信号に対し
   てノイズ低減を行うノイズ低減回路と、前記ノイズ低減
   回路の出力信号を書き込むと共にフィールド期間遅延さ
   せた信号を読み出し前記ノイズ低減回路へ出力するメモ
   リと、前記メモリへの書き込みを制御する書き込み制御
   回路と、前記メモリからの読み出しを制御する読み出し
   制御回路とを備え、 前記第２同期系では、前記メモリにおいて記録された映
   像信号を出力するための読み出し制御回路を備えること
   を特徴とする映像信号処理装置。
2. 【請求項２】 第１同期系と第２同期系の２つの異なる
   同期系を有し、 前記第１同期系では、入力される映像信号に対して、縮
   小処理を行う縮小回路と、前記縮小回路の出力信号を書
   き込むメモリと、前記メモリへの書き込みを制御する書
   き込み制御回路とを備え、 前記第２同期系では、前記メモリにおいて記録された映
   像信号を出力するための読み出し制御回路と、前記メモ
   リから出力された信号に対して拡大処理を施す電子ズー
   ム回路とを備えることを特徴とする映像信号処理装置。
3. 【請求項３】 第１同期系と第２同期系の２つの異なる
   同期系を有し、 前記第１同期系では、入力される映像信号に対して縮小
   処理を行う縮小回路と、前記縮小回路の出力信号に対し
   てノイズ低減を行うノイズ低減回路と、前記ノイズ低減
   回路の出力信号を書き込むと共にフィールド期間遅延さ
   せた信号を読み出し前記ノイズ低減回路へ出力するメモ
   リと、前記メモリへの書き込みを制御する書き込み制御
   回路と、前記メモリからの読み出しを制御する読み出し
   制御回路とを備え、 前記第２同期系では、前記メモリにおいて記録された映
   像信号を出力するための読み出し制御回路と、前記メモ
   リから出力された信号に対して拡大処理を施す電子ズー
   ム回路とを備えることを特徴とする映像信号処理装置。
4. 【請求項４】 縮小回路は、入力される映像信号に対し
   て、有効信号と無効信号が存在する映像信号を作成し、
   前記有効信号が第２同期系における空間位置に一致する
   ことを特徴とする請求項１、２または３記載の映像信号
   処理装置。
5. 【請求項５】 縮小回路は、前記縮小回路の出力信号で
   ある有効信号と無効信号が存在する映像信号に対して、
   有効信号を書き込むメモリ制御信号を作成し、前記メモ
   リを制御することを特徴とする請求項１、２または３記
   載の映像信号処理装置。
6. 【請求項６】 縮小回路は、ノイズ低減回路に入力され
   る前記縮小回路の出力信号とメモリから出力されるメモ
   リ出力信号との空間位置を合わせるため、メモリ読み出
   し制御信号を作成し、第１同期系における前記メモリの
   読み出しを制御することを特徴とする請求項１または３
   記載の映像信号処理装置。
7. 【請求項７】 電子ズーム回路は、映像信号に拡大処理
   を施すために必要なメモリ制御信号を作成し、第２同期
   系におけるメモリの読み出しを制御することを特徴とす
   る請求項２または３記載の映像信号処理装置。
8. 【請求項８】 第１同期系は、入力される映像信号と同
   等のライン数を持つ信号が存在し、第２同期系は、テレ
   ビジョン信号等の走査方式と同一のライン数を持つ信号
   が存在し、第１同期系のライン数が第２同期系のライン
   数より多いことを特徴とする請求項１、２または３記載
   の映像信号処理装置。