JP2005531144A5 - - Google Patents

Claims (12)

1. 基板、前記基板上の埋め込み酸化層、及び前記埋め込み酸化層上のシリコン層を備えたシリコンオンインシュレータ（ＳＯＩ）構造における埋め込み酸化層にリセス部をエッチングするステップを有し、前記シリコン層はトレンチを有し、前記埋め込み酸化層への前記リセス部のエッチングでは、前記シリコン層に前記トレンチを貫通してエッチングがなされ、かつ、前記埋め込み酸化層を通じて前記基板上で停止するようエッチングがなされ、
   前記埋め込み酸化層及び前記トレンチの前記リセス部に、前記シリコン層に実質的にひずみ量を導入する材料を充填するステップを有する、
   ひずみデバイス膜の形成方法。
2. 前記リセス部（２２）をエッチングする前記ステップは、前記埋め込み酸化層（１２）を等方性エッチングする過程を含む、
   請求項１記載の方法。
3. 前記材料（２４）は、窒化物である、
   請求項２記載の方法。
4. 前記埋め込み酸化層及び前記トレンチの前記リセス部を充填した後に平坦化を更に行う、請求項３記載の方法。
5. 前記シリコン層上に半導体デバイスを形成する、請求項４記載の方法。
6. 前記導入されたひずみは、圧縮応力である、請求項１記載の方法。
7. 前記導入されたひずみは、引張応力である、請求項１記載の方法。
8. 前記基板は、バルクＳＯＩウェファである、請求項１記載の方法。
9. 基板（１０）を有し、
   前記基板上の埋め込み酸化層（１２）を有し、
   前記埋め込み酸化層（１２）上のシリコン島（１８）を有し、このシリコン島（１８）は、互いに間隙部（１６）によって絶縁され、前記埋め込み酸化層（１２）は、前記基板のみの上方でかつ前記間隙部（１６）の直下にリセス部（２２）を備え、かつ、前記リセス部（２２）は、前記シリコン島（１８）の下方に伸長している前記埋め込み酸化層（１２）にアンダーカット領域（２０）を含むものであり、
   前記リセス部（２２）と前記間隙部（１６）を充填する材料を含み、前記材料は、前記シリコン島（１８）に実質的にひずみ量を導入するものである、
   ひずみシリコン膜を備えたシリコンオンインシュレータ（ＳＯＩ）デバイス。
10. 更に、前記シリコン島（１８）上に半導体デバイス（２６）を含む、
    請求項９記載のＳＯＩデバイス。
11. 前記材料（２４）は、窒化物である、
    請求項９記載のＳＯＩデバイス。
12. 前記リセス部（２２）は、前記間隙部の直下の第一部分と、前記シリコン島（１８）の下方の第二部分を含む、
    請求項９記載のＳＯＩデバイス。