CN109545671A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN109545671A CN109545671A CN201710861660.2A CN201710861660A CN109545671A CN 109545671 A CN109545671 A CN 109545671A CN 201710861660 A CN201710861660 A CN 201710861660A CN 109545671 A CN109545671 A CN 109545671A
- Authority
- CN
- China
- Prior art keywords
- substrate
- transfer film
- circuit
- sensor structure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000012546 transfer Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Pressure Sensors (AREA)
Abstract
本申请提供一种半导体器件及其制造方法,所述制造方法包括:在第一基片的正面形成传感器结构和/或电路;在第二基片的正面形成第一凹陷部;所述第一基片的正面与所述第二基片的正面结合,其中,所述第一基片与所述第一凹陷部围合成腔体,并且,所述传感器结构和/或所述电路位于所述腔体的横向区域内;从所述第一基片的背面减薄所述第一基片,减薄后的所述第一基片成为转移薄膜;以及刻蚀所述转移薄膜,以在所述转移薄膜中形成贯通所述转移薄膜并且与所述腔体连通的贯通部,所述贯通部位于所述传感器结构和/或所述电路周围。根据本申请,能够充分释放半导体器件中的应力。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种半导体器件及其制造方法。
背景技术
采用半导体工艺制作的微型传感器,需经历多次的升降温循环,例如,在沉积不同的薄膜材料时,采用炉管方式沉积的二氧化硅约摄式600度至800度,待沉积步骤完成之后,则退回室温条件下,再将基材硅片退出炉管,在退火制程进行基材缺陷修补或是注入制程之后的回火,使注入分布均匀等工艺中,都可能达到摄氏1100度的高温,再回到常温将基材取出;另外,在半导体工艺中,还存在光刻过程的软烤与硬烤光刻胶,刻蚀过程,键合工艺,机械研磨抛光等,这些步骤也可能使微型传感器的多层膜之间产生残余应力与预应力,直接影响到产品最终的性能表现。
微型传感器大多采用电容、压阻或是压电等感测方式,而微型致动则多实行静电、电热、压电等方式。这些微机械结构在受到不可控制的残余应力影响时,都将无法正常操作在原先默认好的线性区段,从而影响到原先产品设计的灵敏度,并会产生总量程范围与量程偏移,进而使得输出信号超出集成电路设计的可控范围。因此,如何解决残余应力的问题,将是微传感器设计的主要考虑之一。
在现有技术中,为了解决微机械结构中的应力问题,可采用主动的机构设计方式,例如,在微机械结构的主动体与基材之间设置缓冲空间,由此,微机械结构能够被简化为一个由质量块、弹簧和阻尼构成的系统,该系统能够对应力进行缓冲和释放。
此外,也可以采用被动的机构设计方式,例如,在设计微机械结构的制造工艺时,可以调整各步骤的工艺参数,以减少残余应力在制造过程中产生,或是进行设计使得多层膜中张应力与压应力达到平衡从而减少最终的应力表现。另外,为了消除微机械结构中的预应力,可以通过刻蚀的方式,将表面进行局部或全面的移除,或是实行注入的制程方式来调整局部预应力。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现,使用现有的方式来解决微机械结构中的应力,往往效果有限。本申请提供一种半导体器件及其制造方法,该制造方法将形成有传感器结构和/或电路的薄膜转移至新的衬底上,有利于释放应力,并且,在转移后的薄膜中形成贯通部,使传感器结构和/或电路与新的衬底解耦和,从而进一步释放应力,由此,达到充分释放半导体器件中应力的效果。
根据本申请实施例的一个方面,提供一种半导体器件的制造方法,其特征在于,所述制造方法包括:
在第一基片的正面形成传感器结构和/或电路;
在第二基片的正面形成第一凹陷部;
所述第一基片的正面与所述第二基片的正面结合,其中,所述第一基片与所述第一凹陷部围合成腔体,并且,所述传感器结构和/或所述电路位于所述腔体的横向区域内;
从所述第一基片的背面减薄所述第一基片,减薄后的所述第一基片成为转移薄膜;以及
刻蚀所述转移薄膜,以在所述转移薄膜中形成贯通所述转移薄膜并且与所述腔体连通的贯通部,所述贯通部位于所述传感器结构和/或所述电路周围。
根据本申请实施例的另一个方面,所述制造方法还包括:
在将所述第一基片的正面与所述第二基片的正面结合之前,在所述第一基片表面形成第一绝缘层,所述第一绝缘层覆盖所述传感器结构和/或所述电路。
根据本申请实施例的另一个方面,所述制造方法还包括:
在所述转移薄膜的背面形成引线开孔;
在所述转移薄膜的背面形成引线,所述引线经由所述引线开孔与所述传感器结构和/或所述电路电连接。
根据本申请实施例的另一个方面,所述第一基片至少包括顶层、中间埋层、以及衬底层,其中,所述传感器结构和/或所述电路形成于所述顶层,从所述第一基片的背面减薄所述第一基片的步骤包括:
去除所述第一基片的所述衬底层。
根据本申请实施例的另一个方面,去除所述第一基片的所述衬底层的步骤包括:
刻蚀所述衬底层,所述刻蚀自停止于所述中间埋层。
根据本申请实施例的另一个方面,提供一种半导体器件,所述半导体器件包括:
形成于第一基片的转移薄膜的正面的传感器结构和/或电路;
形成于第二基片的正面的第一凹陷部,其中,所述转移薄膜的正面与所述第二基片的正面结合,并且,所述转移薄膜与所述第一凹陷部围合成腔体,所述传感器结构和/或所述电路位于所述腔体的横向区域内;以及
贯通所述转移薄膜并且与所述腔体连通的贯通部,所述贯通部位于所述传感器结构和/或所述电路周围。
根据本申请实施例的另一个方面,所述半导体器件还包括:
转移薄膜的正面还形成有第一绝缘层,所述第一绝缘层覆盖所述传感器结构和/或所述电路,并且,所述转移薄膜的正面与所述第二基片的正面经由所述第一绝缘层而结合。
本申请的有益效果在于:将形成有传感器结构和/或电路的薄膜转移至新的衬底上,并使传感器结构和/或电路与新的衬底解耦和,由此,达到充分释放半导体器件中应力的效果。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请半导体器件的制造方法的一个流程示意图;
图2-图8是本申请半导体器件的制造方法的每一步对应的器件结构的示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
实施例1
本申请实施例1提供一种半导体器件的制造方法。图1是该半导体器件的制造方法的一个流程示意图,图2-图8是该半导体器件的制造方法的每一步对应的器件结构的示意图。
下面,结合图1和图2-图8,对本实施例的半导体器件的制造方法进行说明。
如图1所示,该方法可以包括步骤101-步骤105。
步骤101、在第一基片1的正面11形成传感器结构111和/或电路112,如图2和图3所示。
在本实施例中,第一基片可以是半导体制造领域中所使用的材料,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆、玻璃晶(Quartz)或氮化镓(Gallium Nitride,GaN)晶圆等。
在图2和图3中,第一基片1至少包括顶层101、中间埋层102、以及衬底层103,该第一基片1例如是SOI晶圆,或其他具有类似结构的基片。其中,传感器结构111和/或电路112形成于顶层101。
在本实施例的步骤101,第一基片1的正面11可以仅形成电路112(如图2所示),或者仅形成传感器结构111,或者形成电路112和传感器结构111这二者(如图3所示)。
在本实施例下面的说明中,以图3所示为例进行说明,但是,本实施例可以不仅限于此。
在本实施例中,可以采用标准的集成电路制造工艺,来制造形成电路112。传感器结构111的制造工艺中例如可以包括,薄膜沉积、注入和/或刻蚀等。在形成电路112和传感器结构111这二者的情况下,可以对工艺进行整合,对于二者都需要的工序,可以同时完成。
步骤102、在第二基片2的正面21形成第一凹陷部211,如图4所示。
在本实施例中,第二基片可以是半导体制造领域中常用的衬底材料,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆、玻璃(Quartz)板或石英板等。
在步骤102中,可以采用干法刻蚀或湿法刻蚀的方式形成该第一凹陷部211。
步骤103、第一基片1的正面11与第二基片2的正面21结合,如图4所示。
在本实施例中,第一基片1和第二基片2可以通过键合或粘和的方式结合,该结合可以在例如真空环境中进行,由此,第一基片1与所述第一凹陷部211所围合成的腔体4可以是真空腔体。
在本实施例中,图4所示的传感器结构112可以位于腔体4的横向区域41内,其中,腔体的横向区域41可以指腔体在第一基片1的正面11的投影区域。此外,本实施例可以不限于图4,例如,电路111和传感器结构112可以都位于腔体4的横向区域41内,或者,仅电路111位于腔体4的横向区域41内。
在本实施例的步骤103中,为了使电路111和/或传感器结构112位于腔体4的横向区域41内,可以将第一基片1和第二基片2进行预先对准,然后再进行二者的结合。此外,也可以不用进行该预先对准,
步骤104、从第一基片1的背面12减薄第一基片1,减薄后的第一基片成为转移薄膜1a,如图5所示。
在本实施例中,可以采用研磨、刻蚀等方式对第一基片1进行减薄。例如,可以对衬底103进行刻蚀,该刻蚀过程可以自停止于中间埋层102,由此,剩余的中间埋层102和顶层101构成转移薄膜1a。
在图5中,对第一基片1的横向的局部区域进行减薄,但本实施例可以不限于此,也可以对第一基片1的横向的全部区域进行减薄。
在步骤104中,第一基片1被减薄后成为转移薄膜1a,转移薄膜1a的厚度由减薄的厚度决定,可以根据半导体器件的性能参数要求,来设置转移薄膜1a的厚度。
在本实施例的步骤104中,转移薄膜1a被转移到第二基片2,并且,转移薄膜1a的厚度小于第一基片1的原有厚度,因此,转移薄膜1a上的应力能够得到释放。
步骤105、刻蚀转移薄膜1a,以在转移薄膜1a中形成贯通转移薄膜1a并且与腔体4连通的贯通部7,如图7所示。
在本实施例中,贯通部7能够使腔体4上方的转移薄膜与其它部分的转移薄膜之间解耦和,从而进一步释放腔体4上方的转移薄膜中的应力。
在本实施例中,如图7所示,贯通部7可以位于传感器结构112的周围,由此,能够释放传感器结构112的应力。此外,本实施例可以不限于此,例如,贯通部7可以位于电路111和传感器结构112二者的周围,从而对电路111和传感器结构112二者的应力进行释放,或者,贯通部7可以仅位于电路111的周围,从而对电路111的应力进行释放。
在本实施例中,贯通部7可以是孔状或槽状。
如图7所示,本实施例的半导体器件具有:
形成于第一基片1的转移薄膜1a的正面的传感器结构112和/或电路111;
形成于第二基片2的正面的第一凹陷部211,其中,所述转移薄膜的正面与所述第二基片的正面结合,并且,所述转移薄膜与所述第一凹陷部围合成腔体4,所述传感器结构和/或所述电路位于所述腔体的横向区域内;以及
贯通所述转移薄膜并且与所述腔体连通的贯通部7,所述贯通部位于所述传感器结构和/或所述电路周围。
根据本申请的实施例,通过步骤101-步骤105,能够对传感器结构和/或电路的应力进行充分释放。
此外,在本实施例中,如图1和图2、图3所示,该半导体器件的制造方法还可以包括:
步骤106、在将第一基片的正面与所述第二基片的正面结合之前,在第一基片1表面形成第一绝缘层13,第一绝缘层13可以覆盖传感器结构112和/或电路111。
如图3所示,该第一绝缘层13可以通过平坦化工艺形成,该第一绝缘层13可以对传感器结构112和/或电路111进行保护,也能为第一基片和第二基片的结合提供中间层,即,第一基片的正面11和第二基片2的正面21可以经由第一绝缘层13而结合。
此外,在本实施例中,如图1和图6所示,该半导体器件的制造方法还可以包括:
步骤107、在所述转移薄膜1a的背面形成引线开孔6,并且,在所述转移薄膜的背面形成引线6a,所述引线6a经由所述引线开孔6与所述传感器结构和/或所述电路电连接。
如图6所示,引线6a可以用于将传感器112和/或电路111中的电信号引出。
在本实施例中,如图8所示,可以在第二基片2的表面形成第二凹陷部42,该第二凹陷部42可以与转移薄膜1a围合成第二腔体8,该第二腔体8可以是密封的腔体,并且,贯通部7与腔体4连通,而不与第二腔体8连通。此外,该第二腔体8的横向区域可以和传感器结构112的横向区域对应,由此,能够将传感器结构112与密闭腔体结合。
在本实施例中,如图8所示,贯通部7可以是围绕传感器结构112和/或电路111的整周而形成的槽状,由此,使得传感器结构112和/或电路111与周围的转移薄膜1a完全解耦合。此外,还可以在传感器结构112和/或电路111与周围的转移薄膜之间设置弹性体81,从而缓冲传感器结构112和/或电路111中的应力,其中,该弹性体81例如可以是弹性的连接材料等。
根据本申请的实施例,能够将形成有传感器结构和/或电路的薄膜转移至新的衬底上,有利于释放应力,并且,在转移后的薄膜中形成贯通部,使传感器结构和/或电路与新的衬底解耦和,从而进一步释放应力,由此,达到充分释放半导体器件中应力的效果。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。
Claims (7)
1.一种半导体器件的制造方法,其特征在于,所述制造方法包括:
在第一基片的正面形成传感器结构和/或电路;
在第二基片的正面形成第一凹陷部;
所述第一基片的正面与所述第二基片的正面结合,其中,所述第一基片与所述第一凹陷部围合成腔体,并且,所述传感器结构和/或所述电路位于所述腔体的横向区域内;
从所述第一基片的背面减薄所述第一基片,减薄后的所述第一基片成为转移薄膜;以及
刻蚀所述转移薄膜,以在所述转移薄膜中形成贯通所述转移薄膜并且与所述腔体连通的贯通部,所述贯通部位于所述传感器结构和/或所述电路周围。
2.如权利要求1所述的制造方法,其特征在于,所述制造方法还包括:
在将所述第一基片的正面与所述第二基片的正面结合之前,在所述第一基片表面形成第一绝缘层,所述第一绝缘层覆盖所述传感器结构和/或所述电路。
3.如权利要求1所述的制造方法,其特征在于,所述制造方法还包括:
在所述转移薄膜的背面形成引线开孔;
在所述转移薄膜的背面形成引线,所述引线经由所述引线开孔与所述传感器结构和/或所述电路电连接。
4.如权利要求1所述的制造方法,其特征在于,
所述第一基片至少包括顶层、中间埋层、以及衬底层,
其中,所述传感器结构和/或所述电路形成于所述顶层,
从所述第一基片的背面减薄所述第一基片的步骤包括:
去除所述第一基片的所述衬底层。
5.如权利要求4所述的制造方法,其特征在于,
去除所述第一基片的所述衬底层的步骤包括:
刻蚀所述衬底层,所述刻蚀自停止于所述中间埋层。
6.一种半导体器件,其特征在于,所述半导体器件包括:
形成于第一基片的转移薄膜的正面的传感器结构和/或电路;
形成于第二基片的正面的第一凹陷部,其中,所述转移薄膜的正面与所述第二基片的正面结合,并且,所述转移薄膜与所述第一凹陷部围合成腔体,所述传感器结构和/或所述电路位于所述腔体的横向区域内;以及
贯通所述转移薄膜并且与所述腔体连通的贯通部,所述贯通部位于所述传感器结构和/或所述电路周围。
7.如权利要求6所述的半导体器件,其特征在于,所述半导体器件还包括:
转移薄膜的正面还形成有第一绝缘层,所述第一绝缘层覆盖所述传感器结构和/或所述电路,并且,所述转移薄膜的正面与所述第二基片的正面经由所述第一绝缘层而结合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710861660.2A CN109545671B (zh) | 2017-09-21 | 2017-09-21 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710861660.2A CN109545671B (zh) | 2017-09-21 | 2017-09-21 | 一种半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109545671A true CN109545671A (zh) | 2019-03-29 |
CN109545671B CN109545671B (zh) | 2022-03-01 |
Family
ID=65828128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710861660.2A Active CN109545671B (zh) | 2017-09-21 | 2017-09-21 | 一种半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109545671B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115127718A (zh) * | 2021-03-24 | 2022-09-30 | 中国科学院微电子研究所 | 一种碳化硅压力传感器及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102544045A (zh) * | 2012-02-01 | 2012-07-04 | 上海中科高等研究院 | 带有绝缘埋层的图像传感器及其制备方法 |
CN103680959A (zh) * | 2013-11-25 | 2014-03-26 | 苏州希美微纳系统有限公司 | 具有线性c-v特性的低应力双杠杆结构mems变容器 |
US20140147955A1 (en) * | 2012-11-29 | 2014-05-29 | Agency For Science, Technology And Research | Method of encapsulating a micro-electromechanical (mems) device |
US20150251901A1 (en) * | 2014-03-07 | 2015-09-10 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with stress release and thermal insulation |
CN106840469A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种集成多档位的压力传感器及其制造方法 |
-
2017
- 2017-09-21 CN CN201710861660.2A patent/CN109545671B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102544045A (zh) * | 2012-02-01 | 2012-07-04 | 上海中科高等研究院 | 带有绝缘埋层的图像传感器及其制备方法 |
US20140147955A1 (en) * | 2012-11-29 | 2014-05-29 | Agency For Science, Technology And Research | Method of encapsulating a micro-electromechanical (mems) device |
CN103680959A (zh) * | 2013-11-25 | 2014-03-26 | 苏州希美微纳系统有限公司 | 具有线性c-v特性的低应力双杠杆结构mems变容器 |
US20150251901A1 (en) * | 2014-03-07 | 2015-09-10 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with stress release and thermal insulation |
CN106840469A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种集成多档位的压力传感器及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115127718A (zh) * | 2021-03-24 | 2022-09-30 | 中国科学院微电子研究所 | 一种碳化硅压力传感器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109545671B (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10023461B2 (en) | Microintegrated encapsulated MEMS sensor with mechanical decoupling and manufacturing process thereof | |
TWI641023B (zh) | 具有作爲蝕刻止擋之SiGeC層之接合之半導體結構 | |
US7094666B2 (en) | Method and system for fabricating strained layers for the manufacture of integrated circuits | |
US7427554B2 (en) | Manufacturing strained silicon substrates using a backing material | |
US9034732B2 (en) | Semiconductor-on-insulator with back side support layer | |
US6767802B1 (en) | Methods of making relaxed silicon-germanium on insulator via layer transfer | |
CN107465983B (zh) | Mems麦克风及其制备方法 | |
US7535097B2 (en) | Semiconductor device and method of manufacturing the same | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
US20110073967A1 (en) | Apparatus and method of forming a mems acoustic transducer with layer transfer processes | |
JP2005531144A5 (zh) | ||
WO2014036407A1 (en) | Heterogeneous annealing method and device | |
US9496227B2 (en) | Semiconductor-on-insulator with back side support layer | |
JP2018518840A (ja) | ヘテロ構造体及び製造の方法 | |
JP2008060406A (ja) | 半導体装置及びその製造方法 | |
JP2006351591A (ja) | マイクロデバイスのパッケージング方法及びマイクロデバイス | |
JP3994531B2 (ja) | 半導体圧力センサの製造方法 | |
CN109545671A (zh) | 一种半导体器件及其制造方法 | |
CN110073191B (zh) | 压力传感器装置和用于制造压力传感器装置的方法 | |
US7709897B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulator (SOI) semiconductor devices | |
US20070296000A1 (en) | Method for manufacturing a semiconductor device | |
US9082716B2 (en) | Method of manufacturing semiconductor device | |
US20160043108A1 (en) | Semiconductor Structure with Multiple Active Layers in an SOI Wafer | |
JP2007266607A (ja) | ゲッタリング方法およびこれを使用するウェハ | |
US11328950B2 (en) | Thin glass or ceramic substrate for silicon-on-insulator technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |