JP2007266607A - ゲッタリング方法およびこれを使用するウェハ - Google Patents
ゲッタリング方法およびこれを使用するウェハ Download PDFInfo
- Publication number
- JP2007266607A JP2007266607A JP2007082718A JP2007082718A JP2007266607A JP 2007266607 A JP2007266607 A JP 2007266607A JP 2007082718 A JP2007082718 A JP 2007082718A JP 2007082718 A JP2007082718 A JP 2007082718A JP 2007266607 A JP2007266607 A JP 2007266607A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- gettering
- semiconductor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000005247 gettering Methods 0.000 title claims description 45
- 235000012431 wafers Nutrition 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 74
- 229920005591 polysilicon Polymers 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 2
- 238000007788 roughening Methods 0.000 claims 2
- 229910052787 antimony Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910021478 group 5 element Inorganic materials 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】この方法は第1のウェハ表面上に活性層を設けるための第1の層を堆積させる工程と、前記第1の層に対し次の段階のための調製を行う省略可能な工程と、第2のウェハ上で熱酸化物層を成長させる工程と、前記第1および第2のウェハを接着してスタックに形成する工程と、前記熱酸化物層内で第2の層として結晶形成のためにスタックをアニールする工程と、そして前記第1のウェハを所定の厚さまで薄くする工程とを含む。本発明はまた、この方法に従って製造されるウェハ、このようなウェハ構造を利用するチップ、およびこのようなチップを利用する電子デバイスにも関する。
【選択図】図1
Description
第1のウェハ表面上に活性層を設けるための第1の層を堆積し、
前記第1の層に対し次の段階のための場合によって省略可能な調整を行い、
第2のウェハ上で熱酸化物層を成長させ、および
前記第1および第2のウェハを接着してスタックを形成し、そして
前記第1のウェハを所定の厚さまで薄くする、
以上の諸工程を含む。
・薄い非晶質シリコン層がウェハ表面上に低圧CVD技術で堆積する。これはSOIウェハの活性シリコン層を形成するためである。場合によって或いは追加的に、物理的なプラズマ支援CVDを使用することもできる。
・非晶質層を研磨する(シリコンの化学的機械的研磨)。
・非晶質シリコン層を備えたウェハをハンドルシリコンウェハに接着する。
・ウェハ接着前にハンドルウェハ上で熱酸化物を成長させ、この熱酸化物層でSOIウェハの埋め込み酸化物層を形成する。
・接着されたウェハスタックを接着界面の強度を上げるためにアニールする。非晶質シリコンが結晶化してポリシリコン層を形成する。
・デバイスウェハを活性シリコン層を有するウェハの目標の厚さまで薄くする。活性シリコン層の下に埋め込まれたポリシリコン層は薄層化処理に干渉しない。
・電気伝導度を局所的に変える態様でポリシリコン層を局所的にドープすることができる。
これは例えば、シリコン層をいずれの側のウェハからエッチングで除去して、前記ウェハの層と他方のウェハとの間に自由空間を形成し、ポリシリコン層で前記自由空間と前記ウェハのうちの少なくとも一方の層との間の層を形成する、
局面によって達成される。
第1のウェハ表面上に活性層を提供するための第1の層を堆積させる工程(A)と、
前記第1の層に対し次の段階のための調製をする省略可能な調製工程(B)と、
第2のウェハ上に熱酸化物層を成長させる工程(C)と、
前記第1および第2のウェハを接着してスタックを形成する工程(D)と、
前記熱酸化物層内に第2の層としての結晶形成のためにスタックをアニールする工程(E)と、
前記第1のウェハを所定の厚さまで薄くする工程(F)と、
ポリシリコンと前記ウェハのうちの少なくとも一方のウェハ層との間にある層をエッチングで除去する省略可能な工程(G)と
を備える段階を有する。
102、501 埋め込み二酸化ケイ素層(BOX)
105 切削除去された層
108、502 ポリシリコン層
110 機械的薄層化器具
200 ウェハ
201 切削後に残った層
400 部品
500 基板
503 活性層
504 空隙領域
505 露出したポリシリコン層表面
599 半導体デバイス
601、602、603 スタックの一部
Claims (49)
- 半導体材料からの移動性不純物種のゲッタリングおよび/または不純物誘起欠陥の除去のための活性層を備えた半導体ウェハ構造を製造するための方法であって、
移動性不純物種の捕捉部位を提供するゲッタリング層である活性層としての第1の層を第1のウェハ表面上に堆積させる工程と、
前記第1の層に対し次の段階のための調製を行う省略可能な工程と、
第2のウェハ上で酸化物層を成長させる工程と、
前記第1および第2のウェハを接着してウェハスタックを形成する工程と、
前記第1のウェハを所定の厚さまで薄層化する工程と
を含むことを特徴とする方法。 - 最上面を有し基板に接着することで多層半導体ウェハ構造を形成する半導体層を備え、 前記薄層化が所定の厚さまで行われる請求項1に記載の方法。
- 前記第1の層が低圧CVD処理および/または物理的プラズマCVD処理で堆積させられる請求項1に記載の方法。
- 前記ウェハスタックをアニールする工程を含む請求項1に記載の方法。
- 前記ウェハスタックを多段階でアニールする工程を含む請求項4に記載の方法。
- 前記アニールが、第1の持続時間中に第1の温度でアニールする工程を含み、第2の持続時間中に第2の温度でアニールする省略可能な工程を含む請求項5に記載の方法。
- 前記第1の温度が前記第2の温度と異なる場合に、前記第1の温度から第2の温度へとアニール温度に勾配をつけるように調整された勾配段階を有する請求項6に記載の方法。
- 前記第1の層が前記第2のウェハの熱酸化物層表面上に堆積させられ、前記第1のウェハが前記第2のウェハに接着される段階を含む請求項1に記載の方法。
- 前記第1のウェハの層から不純物を前記ゲッタリング層によって、前記半導体層からの不純物種のための捕捉部位に捕捉する段階を含む請求項1に記載の方法。
- 前記第2のウェハの層から不純物を前記ゲッタリング層によって、前記半導体層からの不純物種のための捕捉部位に捕捉する段階を含む請求項1に記載の方法。
- 前記第1のウェハまたは第2のウェハのうちの一方の層のみから不純物をゲッタリング層がゲッタで除去するように配置して、前記第1のウェハまたは第2のウェハの層から不純物を前記ゲッタリング層によって前記半導体層からの不純物種のための前記捕捉部位に捕捉する段階を含む請求項1に記載の方法。
- 前記ゲッタリング層が、半導体ウェハ構造のうちの前記ゲッタリング層以外の層の不純物種の濃度を下げるように配置されるゲッタリング段階を含む請求項1に記載の方法。
- 前記半導体層が単結晶シリコンを含み、前記第1の層が多結晶シリコンを含む請求項1に記載の方法。
- 多結晶シリコンがドーパントで意図的にドープされる請求項1に記載の方法。
- 前記第1の層が非晶質シリコンを含む請求項1に記載の方法。
- 非晶質シリコンがドーパントで意図的にドープされる請求項1に記載の方法。
- 次の段階のための省略可能な調製行程が研磨段階を含み、前記研磨段階が化学的研磨、機械的研磨および/または化学的機械的研磨を含む請求項1に記載の方法。
- 前記成長が、酸化物に対し埋め込み酸化物層の形成のために使用されるように熱的に実施される請求項1に記載の方法。
- 前記第1の層および前記熱酸化物層が互いに接着される請求項1に記載の方法。
- 前記第1の層が前記酸化物層の上に堆積される請求項1に記載の方法。
- 前記接着が450℃よりも低い低温で行われる請求項1に記載の方法。
- 前記接着が450℃と1000℃の間の中間温度で行われる請求項1に記載の方法。
- 前記接着が1000℃を上回る高温で行われる請求項1に記載の方法。
- 前記活性層のためにポリシリコン層を前記ウェハ上に直接ポリシリコンとして堆積させる段階を含む、請求項1に記載の方法。
- 層形成のために使用される非晶質シリコンおよび/またはポリシリコンがドープされずに置かれるように活性層を作る段階を含む請求項1に記載の方法。
- 非晶質シリコンおよび/またはポリシリコン層がドーパントで意図的にドープされる段階を含む請求項1に記載の方法。
- 前記ウェハスタックから埋め込み酸化物を少なくとも局所的に除去する工程、および前記非晶質または多結晶の層の解放された表面を粗面化する工程を含む請求項1に記載の方法。
- 前記粗面化工程が、解放された非晶質または多結晶の層の表面の熱酸化の段階と、前記酸化物層をエッチングで除去して残った構造に対し一定の粗さを達成する次の省略可能な段階を含む請求項27に記載の方法。
- 請求項1から28のいずれか一項に記載の方法に従って製造される半導体ウェハ構造。
- 活性層を含む複数層内に、前記ウェハの層のうちの少なくとも1つから前記活性層への不純物の流れを生じるように対応する層に対し拡散係数が選択された少なくとも1つの層を備える請求項29に記載の半導体ウェハ構造。
- 前記第1の層がシリコン層である請求項29に記載の半導体ウェハ構造。
- 前記シリコンが非晶質シリコンである請求項29に記載の半導体ウェハ構造。
- 0.05μmを上回る実質的に一様な厚さを備えたポリシリコン層を有する請求項30に記載のウェハ。
- 実施的に一様な所定の厚さを備え、層厚許容差が30%未満であるポリシリコン層を有する、請求項30に記載のウェハ。
- 前記ウェハ構造中の1つの層に、少なくとも1つのIII族元素のドーパントを含む請求項29に記載のウェハ構造。
- 前記ウェハ構造中の1つの層に、少なくとも1つのV族元素のドーパントを含む請求項29に記載のウェハ構造。
- 前記ウェハ構造中の1つ層に、ドーパントとしてAs、B、PおよびSbのうちの少なくとも1つを含む請求項29に記載のウェハ構造。
- 前記ウェハ構造の或る層の応力を抑制するように予め規定された段階に準備された層内のドーパントを有する、請求項29に記載のウェハ構造。
- 前記ウェハが一定配向のシリコン相を有する請求項29に記載のウェハ。
- 前記或る一定配向がミラー指数表記法に従った(100)、(110)、(111)のうちの少なくとも1つである請求項39に記載のウェハ。
- 前記一定配向が回転型および/または傾斜型の配向である請求項40に記載のウェハ。
- 請求項29に記載のウェハ構造に少なくとも部分的に実装された機械的、電気的および/または電気的機械的な機能部品。
- 請求項42に記載の前記部品を含む半導体デバイス。
- トランジスタ、トランジスタ回路、FET、MOSFET、ダイオード、検波クリスタル、センサおよびトランスデューサのうちの少なくとも1つを含む請求項43に記載の半導体デバイス。
- 個別または集積型半導体部品の回路、光要素、機械要素および/またはこれらの組合せのうちの少なくとも1つを含む請求項43に記載の半導体デバイス。
- ウェハの構造中のスティクション防止層としてのポリシリコン層の使用。
- ウェハを含む構造内の活性層であるゲッタリング層としてのポリシリコン層の使用。
- 第1の基板上に第1の層および第2の基板上に第2の層を作る段階、前記基板を前記第1および第2の表面に沿って接着してウェハスタック構造を形成する段階を含み、ウェハスタック構造から前記第2の基板が少なくとも部分的に薄くされ、前記第1の層が前記第2の基板上の前記第2の層、前記第2の基板および第1の基板のうちの少なくとも1つからの不純物をゲッタで除去するように配置されたポリシリコンを備えることを特徴とするゲッタリング方法。
- 前記ウェハおよび/または前記ウェハで作られた部品の寿命を通した少なくとも部分的な期間、前記ゲッタリング効果が持続するように延長される請求項48に記載のゲッタリング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/389,087 US7923353B2 (en) | 2006-03-27 | 2006-03-27 | Gettering method and a wafer using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266607A true JP2007266607A (ja) | 2007-10-11 |
Family
ID=38162308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007082718A Withdrawn JP2007266607A (ja) | 2006-03-27 | 2007-03-27 | ゲッタリング方法およびこれを使用するウェハ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7923353B2 (ja) |
EP (1) | EP1840951A3 (ja) |
JP (1) | JP2007266607A (ja) |
KR (1) | KR20070096942A (ja) |
CN (1) | CN101047128A (ja) |
CA (1) | CA2582632A1 (ja) |
SG (2) | SG155984A1 (ja) |
TW (1) | TW200741824A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108766873B (zh) * | 2011-01-25 | 2023-04-07 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
US9527721B2 (en) * | 2015-05-15 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Movement microelectromechanical systems (MEMS) package |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132770A (en) * | 1988-08-25 | 1992-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device having improved multi-layered substrate structure |
US5417111A (en) * | 1990-08-17 | 1995-05-23 | Analog Devices, Inc. | Monolithic chip containing integrated circuitry and suspended microstructure |
JPH04127437A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体基板 |
JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置 |
US5240876A (en) * | 1991-02-22 | 1993-08-31 | Harris Corporation | Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process |
US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
JP3452122B2 (ja) * | 1998-04-22 | 2003-09-29 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
JP3452123B2 (ja) * | 1998-04-22 | 2003-09-29 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
US7566640B2 (en) * | 2003-12-15 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device |
CN100565806C (zh) * | 2004-07-30 | 2009-12-02 | 株式会社半导体能源研究所 | 激光辐照装置和激光辐照方法 |
-
2006
- 2006-03-27 US US11/389,087 patent/US7923353B2/en active Active
-
2007
- 2007-03-20 TW TW096109425A patent/TW200741824A/zh unknown
- 2007-03-22 SG SG200906418-9A patent/SG155984A1/en unknown
- 2007-03-22 SG SG200702125-6A patent/SG136095A1/en unknown
- 2007-03-26 EP EP07104846A patent/EP1840951A3/en not_active Withdrawn
- 2007-03-26 KR KR1020070029169A patent/KR20070096942A/ko not_active Application Discontinuation
- 2007-03-26 CA CA002582632A patent/CA2582632A1/en not_active Abandoned
- 2007-03-27 CN CNA2007100884765A patent/CN101047128A/zh active Pending
- 2007-03-27 JP JP2007082718A patent/JP2007266607A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TW200741824A (en) | 2007-11-01 |
US20070224782A1 (en) | 2007-09-27 |
US7923353B2 (en) | 2011-04-12 |
CN101047128A (zh) | 2007-10-03 |
SG155984A1 (en) | 2009-10-29 |
EP1840951A3 (en) | 2009-07-08 |
EP1840951A2 (en) | 2007-10-03 |
KR20070096942A (ko) | 2007-10-02 |
SG136095A1 (en) | 2007-10-29 |
CA2582632A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717213B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
EP2259301B1 (en) | Method for preparing and assembling substrates | |
EP1463105A3 (en) | Semiconductor device and method of manufacturing the same by a transfer technique | |
US7629666B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
US8729673B1 (en) | Structured wafer for device processing | |
US20050067377A1 (en) | Germanium-on-insulator fabrication utilizing wafer bonding | |
EP2012346B1 (en) | Method for producing soi wafer | |
TW201123282A (en) | Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure | |
US7547609B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
US6391744B1 (en) | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same | |
KR102582992B1 (ko) | 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품 | |
EP1331662A3 (en) | SOI semiconductor device and method for producing the same | |
JP2007266607A (ja) | ゲッタリング方法およびこれを使用するウェハ | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JP2009218381A (ja) | SOI(Silicononinsulator)基板の製造方法 | |
US20220043205A1 (en) | An ultra-thin integrated and manufacture of the same | |
CN101866875B (zh) | 一种利用层转移和离子注入技术制备sgoi材料的方法 | |
US20150243548A1 (en) | Control of FET Back-Channel Interface Characteristics | |
JP5096780B2 (ja) | Soiウエーハの製造方法 | |
WO2013124719A1 (en) | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices | |
US7615823B2 (en) | SOI substrate and method of manufacturing the same | |
KR100539465B1 (ko) | 실리콘 박막분리를 위한 표면기포 형성방법 | |
JP2007227459A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071015 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071015 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071220 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20080205 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |